JP2019016647A - ファンアウト・ウエハレベルパッケージの仮固定方法 - Google Patents

ファンアウト・ウエハレベルパッケージの仮固定方法 Download PDF

Info

Publication number
JP2019016647A
JP2019016647A JP2017131286A JP2017131286A JP2019016647A JP 2019016647 A JP2019016647 A JP 2019016647A JP 2017131286 A JP2017131286 A JP 2017131286A JP 2017131286 A JP2017131286 A JP 2017131286A JP 2019016647 A JP2019016647 A JP 2019016647A
Authority
JP
Japan
Prior art keywords
copper foil
level package
fan
wafer level
out wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017131286A
Other languages
English (en)
Other versions
JP6907765B2 (ja
Inventor
裕一 乃万
Yuichi Noman
裕一 乃万
鈴木 直也
Naoya Suzuki
直也 鈴木
正明 竹越
Masaaki Takekoshi
正明 竹越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2017131286A priority Critical patent/JP6907765B2/ja
Publication of JP2019016647A publication Critical patent/JP2019016647A/ja
Application granted granted Critical
Publication of JP6907765B2 publication Critical patent/JP6907765B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

【課題】本発明によれば、糊残りの課題無く、かつ、パッケージに対するストレスが少ないファンアウト・ウエハレベルパッケージの仮固定方法を提供する。【解決手段】コアを支持体とし、その上にピーラブル銅箔をラミネートすることにより、ピーラブル銅箔を仮固定材料として用いる仮固定方法。【選択図】図1

Description

本発明は、ファンアウト・ウエハレベルパッケージの仮固定方法に関する。
半導体素子等の電子部品は、導体の配線および絶縁層から構成されている。導体の配線は、主に金属で構成されている。その金属の配線は、はんだ等の低融点の金属を用いて半導体パッケージ基板へと接続される。
しかし、近年普及の著しいスマートフォン等には小型化・高性能化が要求されており、そのためには半導体パッケージ全体の薄型化が求められる。
そこで出てきた発想が、従来の半導体パッケージ基板をなくしてしまおうというものである。具体的には、半導体の上に再配線層を形成し、その再配線層に半導体パッケージ基板の機能、すなわち端子ピッチ変換の機能を持たせるものである。この技術は、ウエハレベルパッケージ(WLP:Wafer level package)と呼ばれている。
それでもなお、スマートフォン等のアプリケーションプロセッサーなどへの性能向上の要求は大きく、設計の自由度を高めるため、端子数を増やしたいとの要望が近年出てきた。また、一つのパッケージに複数のチップを配置したいという要望も出てきた。
これらの課題を解決するために開発されたのがファンアウト・ウエハレベルパッケージ(FO−WLP:Fan-out WLP)である。これは、個片化したチップをキャリアと呼ばれる支持体の上に再配置した構造である。
この工法においては仮固定材と呼ばれる材料が必須となる。この材料は、薄いパッケージのハンドリングを容易にするために、パッケージを一時的に支持体に貼り付けるための接着剤である。そして、仮固定材は、半導体素子の封止等の工程を経てから剥離される。仮固定材を剥離する手法として、熱剥離、機械剥離、レーザー又はUVを用いた剥離の3つの手法がある。
熱剥離の手法には、耐熱性が低いという弱点がある。そのため、再配線層(RDL:Redistribution Layer)に用いられる絶縁材料の硬化温度、又は、はんだを用いた接合工法であるリフローの温度に耐えない。
レーザー又はUVを用いた剥離を行うためには、支持体が透明である必要があり、具体的にはガラスが用いられる。しかし、ガラスはもろい材料であり、ハンドリングの際に割れやすい弱点がある。
一般的な意味で用いられる機械剥離には、糊残り、モールドにストレスがかかる等の弱点がある。
そこで、本発明は、支持材としてピーラブル銅箔を用い、銅箔の上に再配線層を形成すること主眼とする。これは、広い意味での機械剥離ではあるものの、糊残りなく、低いストレスでの剥離を実現できる利点がある。
ピーラブル銅箔を用いた機械剥離手法としては、コアレス基板の製法に関する特許文献1が存在する。
特許第5526746号公報
しかし、特許文献1には剥離の具体的な手法に関する言及がまったく無い。
そこで本発明は上述のような課題を克服したピーラブル銅箔を用いた仮固定手法を確立することを目的とする。
上記課題を解決するための具体的な手段には、以下の実施態様が含まれる。
[請求項1]以下の工程を含む、ピーラブル銅箔を用いたファンアウト・ウエハレベルパッケージの仮固定方法。(a)コアの片面に、前記コアよりも一回り小さなピーラブル銅箔を貼り付け、前記ピーラブル銅箔の上に積層配線を形成する工程。(b)前記積層配線上に絶縁層を、前記ピーラブル銅箔の端部を含めて形成する工程。(c)前記絶縁層にレーザービア穴を設ける工程。(d)前記レーザービア穴を銅めっきで埋めて再配線層を形成する工程。(e)前記ピーラブル銅箔の端部を切断し、前記ピーラブル銅箔の側面を露出させる工程。(f)前記絶縁層上にチップを搭載する工程。
[請求項2](g)前記絶縁層上に搭載された前記チップを封止材でモールドするモールド工程を含む、請求項1に記載のファンアウト・ウエハレベルパッケージの仮固定方法。
[請求項3](h)前記ピーラブル銅箔の二層の銅箔間を剥離する工程を含む、請求項1又は2に記載のファンアウト・ウエハレベルパッケージの仮固定方法。
[請求項4](i)前記工程(h)の後に、前記ピーラブル銅箔の前記絶縁層側に残された銅箔をソフトエッチングする工程を含む、請求項3に記載のファンアウト・ウエハレベルパッケージの仮固定方法。
[請求項5]前記工程(a)の際に、前記再配線層のボールグリッドアレイパッドとなる部分に、Au及びNiの順序でめっきを行い、前記工程(i)の後に、Auがボールグリッドアレイパッドの表面になる、請求項4に記載のファンアウト・ウエハレベルパッケージの仮固定方法。
[請求項6]前記(h)の前に、前記コアの端部をざぐる(削り取る)ことにより薄くする、請求項3〜5の何れか一項に記載のファンアウト・ウエハレベルパッケージの仮固定方法。
[請求項7]前記(h)の前に、前記銅箔の端部をソフトエッチすることにより窪ませる、請求項3〜5の何れか一項に記載のファンアウト・ウエハレベルパッケージの仮固定方法。
[請求項8]パネルレベルパッケージの製造に用いられる、請求項1〜7の何れか一項に記載のファンアウト・ウエハレベルパッケージの仮固定方法。
本発明によれば、糊残りなく、モールド又は再配線層へのストレス低減を確保した支持材の仮接合が可能となる。
図1(a)〜(c)は本実施形態の工程の流れを示す概略図である。 図2(a)〜(c)は本実施形態の工程の流れを示す概略図である。 図3(a)〜(c)は本実施形態の工程の流れを示す概略図である。 図4(a)〜(c)は本実施形態の工程の流れを示す概略図である。 本実施形態において、コアの端部をざぐる手法を示す図である。 本実施形態において、ピーラブル銅箔の端部をソフトエッチする手法を示す図である。
以下、本発明を適用したファンアウト・ウエハレベルパッケージの仮固定方法の実施形態の一例について、図面を参照しながら詳細に説明する。但し、本発明は以下の実施形態に限定されるものではない。以下の実施形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合を除き、必須ではない。数値及びその範囲についても同様であり、本発明を制限するものではない。また、各図における部材の大きさは概念的なものであり、部材間の大きさの相対的な関係はこれに限定されない。また、本明細書において「〜」を用いて示された数値範囲は、「〜」の前後に記載される数値をそれぞれ最小値及び最大値として含む範囲を示す。
本明細書において「工程」との語には、他の工程から独立した工程に加え、他の工程と明確に区別できない場合であってもその工程の目的が達成されれば、当該工程も含まれる。
本実施形態に係るファンアウト・ウエハレベルパッケージの仮固定方法は、パネルレベルパッケージの製造に用いられる方法である。但し、本発明は、パネルレベルパッケージの製造に用いられる方法に限定されるものではない。
<ファンアウト・ウエハレベルパッケージの仮固定方法>
本実施形態は、以下の工程を含む、ピーラブル銅箔を用いたファンアウト・ウエハレベルパッケージの仮固定方法である。
(a)コアの片面に、前記コアよりも一回り小さなピーラブル銅箔を貼り付け、前記ピーラブル銅箔の上に積層配線を形成する工程
(b)前記積層配線上に絶縁層を、前記ピーラブル銅箔の端部を含めて形成する工程
(c)前記絶縁層にレーザービア穴を設ける工程
(d)前記レーザービア穴を銅めっきで埋めて再配線層を形成する工程
(e)前記ピーラブル銅箔の端部を切断し、前記ピーラブル銅箔の側面を露出させる工程
(f)前記絶縁層上にチップを搭載する工程
[工程(a)]
工程(a)では、図1(a)に示すように、コア1の片面に、コア1よりも一回り小さなピーラブル銅箔2を貼り付け、ピーラブル銅箔2の上に積層配線3を形成する。
コア1は、ピーラブル銅箔2の支持体である。コア1としては、特に限定されるものではないが、例えば、ガラスクロスと樹脂を含む基板(ガラスクロスに樹脂を含浸させたガラスクロス入り基板等)、シリコンウエハ、ステンレス(SUS)板等の高剛性材料を用いることが好ましい。
ピーラブル銅箔2は、銅製のキャリア金属箔21と、銅製の極薄金属箔22とから構成される。キャリア金属箔21と極薄金属箔22との間には、離型層(不図示)が配置されている。
キャリア金属箔21の厚みは、極薄金属箔22の厚みよりも厚ければ特に制限されないが、例えば、10〜30μmであることが好ましく、10〜20μmであることがより好ましい。キャリア金属箔21は、単層であってもよく、基材に金属箔を積層した積層体であってもよい。
極薄金属箔22は、後の工程でキャリア金属箔21から剥離される。極薄金属箔22の厚みは、キャリア金属箔21の厚みより薄ければ特に制限はないが、0.5〜12μmであることが好ましく、1〜9μmであることがより好ましく、2〜5μmであることがさらに好ましい。この範囲であれば、極薄金属箔22の作製が容易である。
ピーラブル銅箔2は、例えば、MCLE−705(LH)N3DX)、MCLE−700(LH)N3DX)(いずれも、日立化成株式会社製、製品名)として入手可能である。
そして、極薄金属箔22側の面がコア1に接するように、ピーラブル銅箔2をコア1の片面に貼り付ける(ラミネートする)。ピーラブル銅箔2はコア1よりも一回り小さいため、コア1の外周部には、ピーラブル銅箔2が配置されない領域が形成される。
ピーラブル銅箔2をコア1の片面に貼り付けた後、ピーラブル銅箔2の上に積層配線3を形成する。積層配線3の形成は、例えば、セミアディティブ法(Semi-Additive Process)により行うことができる。セミアディティブ法は、公知の方法を採用することができる。
[工程(b)]
工程(b)では、図1(b)に示すように、積層配線3上に絶縁層4を、ピーラブル銅箔2の端部を含めて形成する(ラミネートする)。つまり、ピーラブル銅箔2上だけでなくコア1の外周部のピーラブル銅箔2が配置されない領域にも絶縁層4を形成することで、ピーラブル銅箔2の端部にも絶縁層4を形成する。
絶縁層4は、再配線層を形成するためのプリプレグ又はビルドアップ樹脂である。絶縁層4としては、例えば、熱硬化性樹脂から形成されることが好ましい。
[工程(c)]
工程(c)では、図1(c)に示すように、絶縁層4にレーザービア穴5を設ける。レーザービア穴5は、再配線層の配線の一部となるビアホールを形成するための穴である。そして、レーザービア穴5に積層配線3を露出させる。レーザービア穴5を形成するレーザー光としては、例えば、高調波YAGレーザー、エキシマレーザー等の紫外線レーザー、炭酸ガスレーザー等の赤外線レーザーを用いることができる。
[工程(d)]
工程(d)では、図2(a)に示すように、レーザービア穴5を銅めっきで埋めて再配線層6を形成する。レーザービア穴5を銅めっきで埋めて再配線層6を形成する方法としては、例えば、公知のセミアディティブ法、MSAP(Modified Semi-Additive Process)等を用いることができる。これにより、絶縁層4に銅配線の再配線層6が形成される。
上記の工程(a)〜(d)を繰り返し行い、多段の再配線層6を形成する。
[工程(e)]
工程(e)では、図2(b)に示すように、ピーラブル銅箔2の端部を切断し、ピーラブル銅箔2の側面を露出させる。つまり、ピーラブル銅箔2の端部が切断されるように、コア1、ピーラブル銅箔2及び絶縁層4を切断する。これにより、切断面から、ピーラブル銅箔2の側面が露出する。
[工程(f)]
工程(f)では、図2(c)に示すように、絶縁層4上にチップ8を搭載する。チップ8は、半導体素子である。そして、チップ8のバンプ7を、再配線層6に形成された配線に接続する。
本実施形態では、更に以下の工程を含むことが好ましい。
(g)前記絶縁層上に搭載された前記チップを封止材でモールドするモールド工程
(h)前記ピーラブル銅箔の二層の銅箔間を剥離する工程
(i)前記工程(h)の後に、前記ピーラブル銅箔の前記絶縁層側に残された銅箔をソフトエッチングする工程
[工程(g)]
工程(g)では、図3(a)に示すように、絶縁層4上に搭載されたチップ8を封止材9でモールドする(封止する)。封止材9としては、例えば、熱硬化性樹脂、熱可塑性樹脂又は感光性樹脂を用いることができる。工程(g)では、チップ8下の部分にアンダーフィルを塗布してからチップ8を封止材9でモールドしてもよい。
[工程(h)]
工程(h)では、図3(b)に示すように、工程(f)の後に、より好ましくは工程(g)の後に、ピーラブル銅箔2の二層の銅箔間を剥離する。つまり、キャリア金属箔21をコア1とともに極薄金属箔22から剥離する。ピーラブル銅箔2の剥離には、例えば、従来の機械剥離の装置を用いることができる。
[工程(i)]
工程(i)では、図3(c)に示すように、工程(h)の後に、ピーラブル銅箔2の絶縁層4側(再配線層6側)に残された極薄金属箔22をソフトエッチングする。ソフトエッチングは、例えば、希薄な硫酸過酸化水素溶液により行うことができる。そして、絶縁層4(再配線層6)から極薄金属箔22を除去して、再配線層6の積層配線3を露出させる。
本実施形態では、工程(a)の際に、ピーラブル銅箔2上の、積層配線3のボールグリッドアレイパッドとなる部分に、Au及びNiの順序でめっきを行うようにしてもよい。この場合、工程(i)において極薄金属箔22をソフトエッチングすると、Auが表面に露出する。これにより、工程(i)の後に、Auがボールグリッドアレイパッドの表面になる。
また、工程(h)の前に、図5に示すようにコア1の端部をざぐることにより薄くし、又は、図6に示すようにピーラブル銅箔2の端部をソフトエッチングすることにより窪ませてもよい。これにより、ピーラブル銅箔2の機械剥離性をより向上することができる。
また、本実施形態では、工程(i)の後、図4(a)に示すように積層配線3上に2次ボール10を搭載し、図4(b)に示すように半導体装置単位に個片化し、その後、図4(c)に示すようにマザーボード11上に個片化した半導体装置を搭載してもよい。マザーボード11上への搭載は、例えば、個片化した半導体装置を2次ボール10に接続するとともに、マザーボード11と個片化した半導体装置との間にセカンドアンダーフィルを浸透させることにより行う。
1…コア、2…ピーラブル銅箔、3…積層配線、4…絶縁層、5…レーザービア穴、6…再配線層、7…バンプ、8…チップ、9…封止材、21…キャリア金属箔、22…極薄金属箔。

Claims (8)

  1. 以下の工程を含む、ピーラブル銅箔を用いたファンアウト・ウエハレベルパッケージの仮固定方法。
    (a)コアの片面に、前記コアよりも一回り小さなピーラブル銅箔を貼り付け、前記ピーラブル銅箔の上に積層配線を形成する工程。
    (b)前記積層配線上に絶縁層を、前記ピーラブル銅箔の端部を含めて形成する工程。
    (c)前記絶縁層にレーザービア穴を設ける工程。
    (d)前記レーザービア穴を銅めっきで埋めて再配線層を形成する工程。
    (e)前記ピーラブル銅箔の端部を切断し、前記ピーラブル銅箔の側面を露出させる工程。
    (f)前記絶縁層上にチップを搭載する工程。
  2. (g)前記絶縁層上に搭載された前記チップを封止材でモールドするモールド工程を含む、請求項1に記載のファンアウト・ウエハレベルパッケージの仮固定方法。
  3. (h)前記ピーラブル銅箔の二層の銅箔間を剥離する工程を含む、請求項1又は2に記載のファンアウト・ウエハレベルパッケージの仮固定方法。
  4. (i)前記工程(h)の後に、前記ピーラブル銅箔の前記絶縁層側に残された銅箔をソフトエッチングする工程を含む、請求項3に記載のファンアウト・ウエハレベルパッケージの仮固定方法。
  5. 前記工程(a)の際に、前記積層配線のボールグリッドアレイパッドとなる部分に、Au及びNiの順序でめっきを行い、
    前記工程(i)の後に、Auがボールグリッドアレイパッドの表面になる、請求項4に記載のファンアウト・ウエハレベルパッケージの仮固定方法。
  6. 前記(h)の前に、前記コアの端部をざぐることにより薄くする、請求項3〜5の何れか一項に記載のファンアウト・ウエハレベルパッケージの仮固定方法。
  7. 前記(h)の前に、前記銅箔の端部をソフトエッチすることにより窪ませる、請求項3〜5の何れか一項に記載のファンアウト・ウエハレベルパッケージの仮固定方法。
  8. パネルレベルパッケージの製造に用いられる、請求項1〜7の何れか一項に記載のファンアウト・ウエハレベルパッケージの仮固定方法。
JP2017131286A 2017-07-04 2017-07-04 ファンアウト・ウエハレベルパッケージの仮固定方法 Active JP6907765B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017131286A JP6907765B2 (ja) 2017-07-04 2017-07-04 ファンアウト・ウエハレベルパッケージの仮固定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017131286A JP6907765B2 (ja) 2017-07-04 2017-07-04 ファンアウト・ウエハレベルパッケージの仮固定方法

Publications (2)

Publication Number Publication Date
JP2019016647A true JP2019016647A (ja) 2019-01-31
JP6907765B2 JP6907765B2 (ja) 2021-07-21

Family

ID=65358526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017131286A Active JP6907765B2 (ja) 2017-07-04 2017-07-04 ファンアウト・ウエハレベルパッケージの仮固定方法

Country Status (1)

Country Link
JP (1) JP6907765B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220064325A (ko) 2020-11-11 2022-05-18 아지노모토 가부시키가이샤 회로 기판의 제조 방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060121719A1 (en) * 2004-12-01 2006-06-08 Shinko Electric Industries Co., Ltd. Method of manufacturing a circuit substrate and method of manufacturing an electronic parts packaging structure
CN1791311A (zh) * 2004-12-01 2006-06-21 新光电气工业株式会社 制造电路基板的方法和制造电子部件封装结构的方法
JP2011119501A (ja) * 2009-12-04 2011-06-16 Toppan Printing Co Ltd 多層基板の製造方法
JP2011199077A (ja) * 2010-03-19 2011-10-06 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
US20140091472A1 (en) * 2012-10-01 2014-04-03 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same
CN204614786U (zh) * 2014-06-18 2015-09-02 胡迪群 高密度电路薄膜
JP2015211146A (ja) * 2014-04-28 2015-11-24 京セラサーキットソリューションズ株式会社 配線基板の製造方法
US20150371932A1 (en) * 2014-06-18 2015-12-24 Dyi-chung Hu Thin film rdl for nanochip package
JP2016219530A (ja) * 2015-05-18 2016-12-22 凸版印刷株式会社 配線基板及びその製造方法
US20170162527A1 (en) * 2015-12-08 2017-06-08 Samsung Electro-Mechanics Co., Ltd. Electronic component package and electronic device including the same

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060121719A1 (en) * 2004-12-01 2006-06-08 Shinko Electric Industries Co., Ltd. Method of manufacturing a circuit substrate and method of manufacturing an electronic parts packaging structure
CN1791311A (zh) * 2004-12-01 2006-06-21 新光电气工业株式会社 制造电路基板的方法和制造电子部件封装结构的方法
JP2006186321A (ja) * 2004-12-01 2006-07-13 Shinko Electric Ind Co Ltd 回路基板の製造方法及び電子部品実装構造体の製造方法
JP2011119501A (ja) * 2009-12-04 2011-06-16 Toppan Printing Co Ltd 多層基板の製造方法
JP2011199077A (ja) * 2010-03-19 2011-10-06 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2014072494A (ja) * 2012-10-01 2014-04-21 Toshiba Corp 半導体装置及びその製造方法
US20140091472A1 (en) * 2012-10-01 2014-04-03 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same
JP2015211146A (ja) * 2014-04-28 2015-11-24 京セラサーキットソリューションズ株式会社 配線基板の製造方法
CN204614786U (zh) * 2014-06-18 2015-09-02 胡迪群 高密度电路薄膜
US20150371932A1 (en) * 2014-06-18 2015-12-24 Dyi-chung Hu Thin film rdl for nanochip package
JP2016004999A (ja) * 2014-06-18 2016-01-12 ダイ−チュン フDyi−Chung HU Icパッケージ用高密度フィルム
JP2016219530A (ja) * 2015-05-18 2016-12-22 凸版印刷株式会社 配線基板及びその製造方法
US20170162527A1 (en) * 2015-12-08 2017-06-08 Samsung Electro-Mechanics Co., Ltd. Electronic component package and electronic device including the same
JP2017108099A (ja) * 2015-12-08 2017-06-15 サムソン エレクトロ−メカニックス カンパニーリミテッド. 電子部品パッケージ及びこれを含む電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220064325A (ko) 2020-11-11 2022-05-18 아지노모토 가부시키가이샤 회로 기판의 제조 방법

Also Published As

Publication number Publication date
JP6907765B2 (ja) 2021-07-21

Similar Documents

Publication Publication Date Title
JP4752825B2 (ja) 半導体装置の製造方法
US7882626B2 (en) Method of manufacturing wiring board having a semiconductor thereon
JP2013243345A (ja) 超薄埋設ダイモジュール及びその製造方法
JP5496692B2 (ja) 半導体モジュールの製造方法
WO1995026047A1 (en) Semiconductor package manufacturing method and semiconductor package
US9949372B2 (en) Printed wiring board and method for manufacturing the same
JP2005216936A (ja) 半導体装置およびその製造方法
JP2009043857A (ja) 半導体装置およびその製造方法
JP2017038044A (ja) 配線基板及びその製造方法と電子部品装置
JP5877673B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP2004119727A (ja) 回路装置の製造方法
KR100658022B1 (ko) 회로 장치의 제조 방법
JP2009272512A (ja) 半導体装置の製造方法
JP2009246174A (ja) 半導体モジュール、半導体モジュールの製造方法、ならびに携帯機器
US20090183906A1 (en) Substrate for mounting device and method for producing the same, semiconductor module and method for producing the same, and portable apparatus provided with the same
JP2019016647A (ja) ファンアウト・ウエハレベルパッケージの仮固定方法
JP2004119730A (ja) 回路装置の製造方法
JP2011155313A (ja) 半導体装置
JP4062305B2 (ja) 半導体装置の製造方法
JP2009081367A (ja) 半導体装置およびその製造方法
JP2001274184A (ja) 回路装置の製造方法
JP2009043858A (ja) 半導体装置およびその製造方法
JP4605176B2 (ja) 半導体搭載基板及び半導体パッケージの製造方法並びに半導体パッケージ
JP4042741B2 (ja) 半導体装置の製造方法
JP5175823B2 (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210614

R151 Written notification of patent or utility model registration

Ref document number: 6907765

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350