JP5819999B2 - 半導体装置およびその半導体装置の製造方法 - Google Patents
半導体装置およびその半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5819999B2 JP5819999B2 JP2014020510A JP2014020510A JP5819999B2 JP 5819999 B2 JP5819999 B2 JP 5819999B2 JP 2014020510 A JP2014020510 A JP 2014020510A JP 2014020510 A JP2014020510 A JP 2014020510A JP 5819999 B2 JP5819999 B2 JP 5819999B2
- Authority
- JP
- Japan
- Prior art keywords
- insulator
- semiconductor device
- semiconductor
- sealing resin
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3178—Coating or filling in grooves made in the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Description
半導体素子が形成された一主面と、前記一主面と交差する側面とを有する半導体基板と、前記一主面上に設けられた第1の絶縁物と、前記側面の少なくとも一部を覆うと共に前記第1の絶縁物の端部を覆って設けられている第2の絶縁物とを備えた半導体装置であって、
前記第2の絶縁物で覆われた側面は、前記一主面と交差する面を備え、
前記面が前記一主面と交差する線は、前記第1の絶縁物の前記端部よりも内側であり、
前記第2の絶縁物の一部が前記第1の絶縁物の前記端部よりも内側にまで延在している半導体装置が提供される。
半導体素子が形成された一主面と、前記一主面と交差する側面とを有する半導体基板と、前記一主面上に設けられた層間絶縁膜である第1の絶縁物と、前記側面の少なくとも一部を覆って設けられた第2の絶縁物とを備えた半導体装置であって、
前記第2の絶縁物で覆われた側面は、前記一主面と交差する面を備え、
前記面が前記一主面と交差する線は、前記第1の絶縁物の端部よりも内側であり、
前記第2の絶縁物の一部が前記第1の絶縁物の前記端部よりも内側にまで延在している半導体装置が提供される。
複数のチップ状半導体装置に分割される半導体基板であって、前記半導体基板の一主面上に設けられた第1の絶縁物を有する前記半導体基板を準備する工程と、
前記半導体基板を前記複数の半導体装置に分割するスクライブラインに沿って、前記第1の絶縁物および前記半導体基板に第1の溝を機械的に形成する工程と、
前記第1の溝に露出する前記半導体基板をエッチングする工程と、
前記エッチング後に、前記第1の溝に第2の絶縁物を埋め込む工程と、
前記第1の溝よりも幅の狭い第2の溝であって、前記第1の溝の底部から前記一主面とは反対側の他の主面に達する前記第2の溝を形成して、前記半導体基板を前記複数の半導体装置に分割する工程と、を備え、
前記第1の溝を、前記半導体基板の一主面から前記半導体基板の途中まで形成し、
前記半導体基板をエッチングすることによって、前記一主面と交差する面であって、前記面が前記一主面と交差する線が、前記第1の絶縁物の端部よりも内側である前記面を形成し、
前記第1の溝に第2の絶縁物を埋め込むことによって、前記第2の絶縁物の一部が、前記第1の絶縁物が前記第1の溝に露出する端部よりも内側にまで延在しているようにする、半導体装置の製造方法が提供される。
この第1回目の樹脂研削では、金属ポスト46の頭出しを行い、最終的な樹脂膜厚より浅く(樹脂厚さを厚く)止めるのが好適である。ただし、この封止樹脂50が可視光に対して透明な樹脂である場合には、この第1回目の樹脂研削は必ずしも必要ではない。
11 端面
12 加工面
13 エッジ線
14 加工面
16 加工面
18 主面
19 裏面
20 半導体素子
21 側面
30 層間絶縁膜
31 端面
32 ビアホール
34 埋込電極
36 金属パッド
37 端部
38 パッシベーション膜
39 ビアホール
40 絶縁膜
42 ビアホール
44 金属再配線
46 金属ポスト
48 半田端子
50 封止樹脂
51 端面
60 封止樹脂
70 ハーフカット溝
72 フルカット溝
81 荷重刃
82 支点
90、92、94 ダイシングブレード
100 W−CSP
Claims (16)
- 半導体素子が形成された一主面と、前記一主面と交差する側面とを有する半導体基板と、前記一主面上に設けられた第1の絶縁物と、前記側面の少なくとも一部を覆うと共に前記第1の絶縁物の端部を覆って設けられている第2の絶縁物とを備えた半導体装置であって、
前記第2の絶縁物で覆われた側面は、前記一主面と交差する面を備え、
前記面が前記一主面と交差する線は、前記第1の絶縁物の前記端部よりも内側であり、
前記第2の絶縁物の一部が前記第1の絶縁物の前記端部よりも内側にまで延在している半導体装置。 - 前記第1の絶縁物が封止樹脂である請求項1記載の半導体装置。
- 半導体素子が形成された一主面と、前記一主面と交差する側面とを有する半導体基板と、前記一主面上に設けられた層間絶縁膜である第1の絶縁物と、前記側面の少なくとも一部を覆って設けられた第2の絶縁物とを備えた半導体装置であって、
前記第2の絶縁物で覆われた側面は、前記一主面と交差する面を備え、
前記面が前記一主面と交差する線は、前記第1の絶縁物の端部よりも内側であり、
前記第2の絶縁物の一部が前記第1の絶縁物の前記端部よりも内側にまで延在している半導体装置。 - 前記第2の絶縁物が前記第1の絶縁物の前記端部を覆って設けられている請求項3記載の半導体装置。
- 前記層間絶縁膜である前記第1の絶縁物上に設けられた封止樹脂をさらに備える請求項3または4記載の半導体装置。
- 前記第2の絶縁物が封止樹脂である請求項1乃至4のいずれかに記載の半導体装置。
- 前記第2の絶縁物が、前記封止樹脂とは異なる封止樹脂である請求項2または5記載の半導体装置。
- 前記半導体装置がウエハレベル・チップサイズパッケージである請求項1乃至7のいずれかに記載の半導体装置。
- 複数のチップ状半導体装置に分割される半導体基板であって、前記半導体基板の一主面上に設けられた第1の絶縁物を有する前記半導体基板を準備する工程と、
前記半導体基板を前記複数の半導体装置に分割するスクライブラインに沿って、前記第1の絶縁物および前記半導体基板に第1の溝を機械的に形成する工程と、
前記第1の溝に露出する前記半導体基板をエッチングする工程と、
前記エッチング後に、前記第1の溝に第2の絶縁物を埋め込む工程と、
前記第1の溝よりも幅の狭い第2の溝であって、前記第1の溝の底部から前記一主面とは反対側の他の主面に達する前記第2の溝を形成して、前記半導体基板を前記複数の半導体装置に分割する工程と、を備え、
前記第1の溝を、前記半導体基板の一主面から前記半導体基板の途中まで形成し、
前記半導体基板をエッチングすることによって、前記一主面と交差する面であって、前記面が前記一主面と交差する線が、前記第1の絶縁物の端部よりも内側である前記面を形成し、
前記第1の溝に第2の絶縁物を埋め込むことによって、前記第2の絶縁物の一部が、前記第1の絶縁物が前記第1の溝に露出する端部よりも内側にまで延在しているようにする、半導体装置の製造方法。 - 前記第1の絶縁物が層間絶縁膜である請求項9記載の半導体装置の製造方法。
- 前記第1の絶縁物が封止樹脂である請求項9記載の半導体装置の製造方法。
- 前記第1の絶縁物が層間絶縁膜であり、前記層間絶縁膜上に封止樹脂をさらに形成する工程を備え、前記第1の溝は、前記層間絶縁膜、前記封止樹脂および前記半導体基板に機械的に形成される請求項9記載の半導体装置の製造方法。
- 前記第2の絶縁物が封止樹脂である請求項9乃至12のいずれかに記載の半導体装置の製造方法。
- 前記第2の絶縁物が、前記封止樹脂とは異なる封止樹脂である請求項11または12記載の半導体装置の製造方法。
- 前記半導体基板が単結晶シリコン基板であり、前記エッチングが、前記単結晶シリコン基板を異方性にエッチングするウエットエッチングである請求項9乃至14のいずれかに記載の半導体装置の製造方法。
- 前記半導体装置がウエハレベル・チップサイズパッケージである請求項9乃至15のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014020510A JP5819999B2 (ja) | 2014-02-05 | 2014-02-05 | 半導体装置およびその半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014020510A JP5819999B2 (ja) | 2014-02-05 | 2014-02-05 | 半導体装置およびその半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009184757A Division JP5475363B2 (ja) | 2009-08-07 | 2009-08-07 | 半導体装置およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015191285A Division JP6077622B2 (ja) | 2015-09-29 | 2015-09-29 | 半導体装置およびその半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014078764A JP2014078764A (ja) | 2014-05-01 |
JP5819999B2 true JP5819999B2 (ja) | 2015-11-24 |
Family
ID=50783770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014020510A Active JP5819999B2 (ja) | 2014-02-05 | 2014-02-05 | 半導体装置およびその半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5819999B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11776894B2 (en) | 2019-08-20 | 2023-10-03 | Samsung Electronics Co., Ltd. | Semiconductor chip including low-k dielectric layer |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4753960B2 (ja) * | 2008-03-31 | 2011-08-24 | 三洋電機株式会社 | 半導体モジュール、半導体モジュールの製造方法 |
-
2014
- 2014-02-05 JP JP2014020510A patent/JP5819999B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11776894B2 (en) | 2019-08-20 | 2023-10-03 | Samsung Electronics Co., Ltd. | Semiconductor chip including low-k dielectric layer |
Also Published As
Publication number | Publication date |
---|---|
JP2014078764A (ja) | 2014-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5475363B2 (ja) | 半導体装置およびその製造方法 | |
TWI458071B (zh) | 晶片封裝體及其製造方法 | |
TWI588950B (zh) | 封裝半導體裝置以及形成封裝半導體裝置之方法 | |
US9613865B2 (en) | Semiconductor die and die cutting method | |
US8803297B2 (en) | Semiconductor device including a stress relief layer and method of manufacturing | |
TWI500132B (zh) | 半導體裝置之製法、基材穿孔製程及其結構 | |
US10964595B2 (en) | Method for singulating packaged integrated circuits and resulting structures | |
TWI581325B (zh) | 晶片封裝體及其製造方法 | |
JP6190953B2 (ja) | 半導体ウェハ、半導体ウェハから個片化された半導体装置および半導体装置の製造方法 | |
JP2004055852A (ja) | 半導体装置及びその製造方法 | |
US8890322B2 (en) | Semiconductor apparatus and method of manufacturing semiconductor apparatus | |
JP6299412B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US9759679B2 (en) | Fluid sensor with backside of sensor die contacting header | |
JP6077622B2 (ja) | 半導体装置およびその半導体装置の製造方法 | |
JP5819999B2 (ja) | 半導体装置およびその半導体装置の製造方法 | |
TWI588954B (zh) | 晶片封裝體及其製造方法 | |
JP2009188148A (ja) | 半導体装置およびその製造方法 | |
TWI575676B (zh) | 電子封裝結構及其製法 | |
US10770306B2 (en) | Method of etching a cavity in a stack of layers | |
TWI672771B (zh) | 半導體裝置 | |
JP2010283109A (ja) | 半導体装置の製造方法および半導体装置 | |
CN115051678A (zh) | 一种声表面波滤波器晶圆级封装结构及其制作方法 | |
TWM534862U (zh) | 扇出式指紋辨識模組 | |
KR20150020931A (ko) | 웨이퍼의 연마 방법 및 이에 의해 제조된 반도체 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150901 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151001 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5819999 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |