JP6190953B2 - 半導体ウェハ、半導体ウェハから個片化された半導体装置および半導体装置の製造方法 - Google Patents

半導体ウェハ、半導体ウェハから個片化された半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6190953B2
JP6190953B2 JP2016521017A JP2016521017A JP6190953B2 JP 6190953 B2 JP6190953 B2 JP 6190953B2 JP 2016521017 A JP2016521017 A JP 2016521017A JP 2016521017 A JP2016521017 A JP 2016521017A JP 6190953 B2 JP6190953 B2 JP 6190953B2
Authority
JP
Japan
Prior art keywords
dicing
film
semiconductor
gan
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016521017A
Other languages
English (en)
Other versions
JPWO2015178188A1 (ja
Inventor
敏 森下
敏 森下
忠 安井
忠 安井
多賀雄 木下
多賀雄 木下
知稔 佐藤
知稔 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2015178188A1 publication Critical patent/JPWO2015178188A1/ja
Application granted granted Critical
Publication of JP6190953B2 publication Critical patent/JP6190953B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B27/00—Other grinding machines or devices
    • B24B27/06—Grinders for cutting-off
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/10—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping
    • B24B37/105—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping the workpieces or work carriers being actively moved by a drive, e.g. in a combined rotary and translatory movement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Dicing (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体ウェハと、この半導体ウェハから個片化された半導体装置およびその製造方法とに関する。
近年、高耐圧特性を有し、且つ、大電流を流す用途に用いられているパワーデバイスが盛んに開発されている。このようなパワーデバイスの開発には、高い絶縁破壊電界、および、高い飽和電子速度を有する材料である窒化物半導体が注目されている。その中でもＧａＮ（窒化ガリウム）を用いたＧａＮパワーデバイスは、将来の低損失・高速パワースイッチングシステムにおいて省エネルギー化に大きく貢献するものと期待されている。
上記ＧａＮパワーデバイスの製造において、通常シリコンで用いられるブレードダイシングを用いた場合、ＧａＮ膜がシリコンよりも硬く、また、ＧａＮ等の窒化物半導体とシリコンとは、格子定数および熱膨張係数等が異なるため、ダイシング時に、シリコン基板とＧａＮ膜との界面近傍に大きなストレスが発生する。そして、この界面近傍のストレスが発生した領域に、ダイシングによる機械的衝撃が加わると、この界面近傍を起点としてクラック等が発生してしまう。この問題を解決するため、例えば、レーザーダイシングが用いられる。
レーザーダイシングを用いた従来の半導体ウェハとしては、例えば、特開２００６−２２２２５８号公報 (特許文献１)に記載されたものがある。この従来の半導体ウェハでは、レーザーダイシングとブレードダイシングとを組み合わせて、半導体ウェハを切断している。
特開２００６−２２２２５８号公報
しかしながら、上記ＧａＮパワーデバイスの製造にレーザーダイシングを用いた場合でも、レーザーダイシング時に発生するデブリ（蒸発物残渣）を除去する必要があり、コストが増加するという問題があった。
また、ブレードダイシングを用いる場合の問題を解決するために、ＧａＮ膜をエッチングにて除去する方法も考えられる。しかし、ＧａＮは化学的に非常に安定した物質であり、一般的な酸（塩酸、硫酸、硝酸等）や塩基では溶解せず、室温ではあらゆる溶液にエッチングされない。このため、半導体の製造工程におけるエッチングの際には、反応性イオンエッチングによるドライエッチングを行う必要があり、エッチング速度が遅く生産性が悪くなる。
そこで、本発明の課題は、高い歩留りおよび信頼性を有する半導体ウェハと、この半導体ウェハから個片化された半導体装置およびその製造方法とを提供することにある。
上記課題を解決するため、本発明の半導体ウェハは、
基板と、
上記基板上に積層されたＧａＮ系半導体膜と、
上記ＧａＮ系半導体膜上に設けられた半導体素子と、上記ＧａＮ系半導体膜上に設けられると共に、上記半導体素子を囲むように配置された金属リングとを有する複数の素子領域と、
上記ＧａＮ系半導体膜上に積層された誘電体膜と、
上記誘電体膜上に開口すると共に、上記素子領域を区画するように上記金属リングの外周に沿って、上記誘電体膜を貫通することなく格子状に設けられたダイシング溝を有するダイシング領域と、
を備え、
上記ダイシング溝の底面において、上記ダイシング溝の幅方向の中央部よりも、上記ダイシング溝の上記素子領域側の端部が高くなり、または、低くなっていることを特徴としている。
また、本発明の半導体装置は、
上記半導体ウェハから個片化された半導体装置であって、
上記ダイシング領域のうち、上記ダイシング溝の少なくとも一部が、上記半導体装置に残されるよう切り出されたことを特徴としている。
また、本発明の半導体装置の製造方法は、
基板上にＧａＮ系半導体膜を成長させる工程と、
上記ＧａＮ系半導体膜上に、複数の半導体素子と、この半導体素子を囲むように配置される金属リングとを有する素子領域を形成すると共に、誘電体膜を積層する工程と、
上記素子領域を区画するように格子状に設けられるダイシング溝を有するダイシング領域を形成する工程と、
上記ダイシング溝をダイシングして、上記半導体素子と上記ダイシング溝の少なくとも一部とを含む半導体装置を切り出す工程と、
を備え、
上記ダイシング溝が、上記ダイシング溝の底面において、上記ＧａＮ系半導体膜が露出することなく、かつ、上記ダイシング溝の幅方向の中央部よりも、上記ダイシング溝の上記素子領域側の端部が高くなり、または、低くなるように形成されることを特徴としている。
本発明によれば、ダイシング溝の底面において、ダイシング溝の幅方向の中央部よりも、ダイシング溝の上記素子領域側の端部が高くなり、または、低くなっている。このため、例えばブレードダイシングを用いた場合でも、ダイシング時に発生する応力を半導体ウェハの外部に向かわせて、クラック、表面チッピングおよび膜はがれの広がりを抑制できる。よって、個片化される半導体装置の歩留りを改善できると共に、この半導体装置の信頼性を向上できる。
また、コストが高く、デブリ（蒸発物残渣）の除去が問題となるレーザーダイシングを用いなくても、信頼性の高い半導体装置を得ることができる。このため、信頼性が高く低コストの半導体装置を、短いカット時間で製造できる。
本発明の第１実施形態の半導体ウェハを示す平面図である。 図１の半導体ウェハのＸ部分の拡大図である。 図２のIII−III線から見た断面模式図である。 図１の半導体ウェハのダイシング溝を示す断面模式図である。 図１の半導体ウェハの製造方法を説明するための断面模式図である。 図５に続く半導体ウェハの製造方法を説明するための断面模式図である。 図６に続く半導体ウェハの製造方法を説明するための断面模式図である。 図７に続く半導体ウェハの製造方法を説明するための断面模式図である。 図８に続く半導体ウェハの製造方法を説明するための断面模式図である。 ダイシング溝の底面が略平坦である半導体ウェハのダイシング時に発生する層間クラックおよび表面チッピングの広がりを示す部分断面模式図である。 図１の半導体ウェハのダイシング時に発生する層間クラックおよび表面チッピングの広がりを示す部分断面模式図である。 ダイシング溝を形成していない半導体ウェハのダイシング時におけるダイシング表面を示す光学顕微鏡像の図である。 ダイシング溝を形成しているが、ダイシング溝の底面が略平坦である半導体ウェハのダイシング時におけるダイシング表面を示す光学顕微鏡像の図である。 図１の半導体ウェハのダイシング時におけるダイシング表面を示す光学顕微鏡像の図である。 本発明の第２実施形態の半導体ウェハの断面模式図である。 図１５の半導体ウェハのダイシング時における層間クラックの発生幅と第２の誘電体膜の膜厚との相関図である。 図１５の半導体ウェハのダイシング時に発生する層間クラックおよび表面チッピングの広がりを示す部分断面模式図である。 図１５の半導体ウェハのダイシング時におけるクラックの発生幅と、ダイシング溝の底面における誘電体膜の膜厚との相関図である。 ダイシングにより発生した層間クラックおよび表面チッピングの発生数について、本発明の第３実施形態の半導体ウェハと従来の半導体ウェハとを比較した比較図である。 本発明の第４実施形態の半導体装置を示す断面模式図である。 半導体ウェハをパッケージ化するための工程を示す図である。 図２１の表面保護テープ貼付工程を説明するための図である。 図２１の裏面研磨工程を説明するための図である。 図２１のダイシングテープ貼付工程を説明するための図である。 図２１の表面保護テープ剥がし工程を説明するための図である。 図２１のダイシング工程を説明するための図である。 図２１のダイボンド工程を説明するための図である。 図２１のワイヤボンド工程を説明するための図である。 図２１の樹脂モールド工程を説明するための図である。 図２０の半導体装置の製造方法を説明するための図である。 図３０に続く半導体装置の製造方法を説明するための図である。 図３１に続く半導体装置の製造方法を説明するための図である。 本発明の他の実施形態の半導体ウェハまたは半導体装置におけるダイシング溝を示す断面模式図である。 本発明の別の実施形態の半導体ウェハまたは半導体装置におけるダイシング溝を示す断面模式図である。 本発明の異なる実施形態の半導体ウェハまたは半導体装置におけるダイシング溝を示す断面模式図である。 本発明の第５実施形態の半導体ウェハのダイシング溝を示す断面模式図である。 ダイシング溝の底面の誘電体膜が厚い半導体ウェハのダイシング時に発生する層間クラックおよび表面チッピングの広がりを示す部分断面模式図である。 図３６の半導体ウェハのダイシング時に発生する層間クラックおよび表面チッピングの広がりを示す部分断面模式図である。 図３６の半導体ウェハのダイシング時におけるサイドクラックの広がり幅とＴ２／Ｔ１膜厚比との相関図である。 本発明の第６実施形態の半導体ウェハの断面模式図である。 図４０の半導体ウェハのダイシング時における層間クラックの発生幅と第２の誘電体膜の膜厚との相関図である。 本発明の第７実施形態の半導体ウェハの断面模式図である。 図４２の半導体ウェハのダイシング時に発生する層間クラックおよび表面チッピングの広がりを示す部分断面模式図である。 図３６の半導体ウェハのダイシング時におけるダイシング領域の表面を示す光学顕微鏡像の図である。 図４２の半導体ウェハのダイシング時におけるダイシング領域の表面を示す光学顕微鏡像の図である。
（第１実施形態）
本発明の第１実施形態の半導体ウェハ１は、図１，図２に示すように、複数の素子領域２０と、この素子領域２０を区画するように格子状に設けられたダイシング領域２１とを備えている。この素子領域２０内には、半導体素子３０（回路部）と、半導体素子３０上に設けられたボンディングパッド１４と、半導体素子３０を囲うように設けられた金属リング２２とが、各々設けられている。この半導体素子３０は、ＧａＮ系ＨＦＥＴ(Hetero-junction Field Effect Transistor；ヘテロ接合電界効果トランジスタ)である。
なお、上記半導体ウェハ１から個片化される半導体装置７０は、素子領域２０と、この素子領域２０周囲のダイシング領域２１の一部とで、構成される。
上記半導体素子３０は、図３に示すように、基板２３と、この基板２３上に積層されたＧａＮ系半導体膜２４とを有している。第１実施形態では、基板２３として、６インチサイズ厚さ６２５μｍのシリコン（Ｓｉ）基板を用いている。
なお、基板２３は、Ｓｉ基板に限らず、例えばサファイヤ基板またはＳｉＣ基板であってもよい。
ＧａＮ系半導体膜２４は、アンドープＡｌＧａＮバッファ層と、このアンドープＡｌＧａＮバッファ層上に積層されたアンドープＧａＮチャネル層と、このアンドープＧａＮチャネル層上に積層されたアンドープＡｌＧａＮバリア層とで構成された窒化物半導体積層体である。
なお、説明の便宜上、アンドープＡｌＧａＮバッファ層、アンドープＧａＮチャネル層およびアンドープＡｌＧａＮバリア層を図示していない。また、半導体素子３０は、簡略化して模式的に示している。このため、ソース電極、ドレイン電極およびゲート電極の大きさや間隔は、実際のものとは異なっている。
上記ＧａＮ系半導体膜２４では、アンドープＧａＮチャネル層とアンドープＡｌＧａＮバリア層との界面近傍に、２ＤＥＧ層(２次元電子ガス層)３５が発生する。この２ＤＥＧ層３５は、半導体素子３０の周囲に形成された素子分離溝３６によって、半導体素子３０領域のみに発生するようになっている。
なお、上記ＧａＮチャネル層に替えて、上記ＡｌＧａＮバリア層よりもバンドギャップの小さい組成を有するＡｌＧａＮチャネル層としてもよい。また、上記ＡｌＧａＮバリア層上にキャップ層として、例えばＧａＮからなる約１ｎｍの厚さの層を設けてもよい。
また、上記ＧａＮ系半導体膜２４は、ソース電極３１とドレイン電極３２とを備えている。ソース電極３１とドレイン電極３２とは、上記ＡｌＧａＮバリア層と２ＤＥＧ層３５を貫通してＧａＮチャネル層まで達する凹部に、互いに間隔をあけて形成されている。また、ＡｌＧａＮバリア層上、かつ、ソース電極３１およびドレイン電極３２の間には、ゲート電極３３が形成されている。
上記ソース電極３１とドレイン電極３２とはオーミック電極であり、上記ゲート電極３３はショットキー電極である。上記ソース電極３１、ドレイン電極３２、ゲート電極３３および活性領域で、ＨＦＥＴを構成している。
ここで、活性領域とは、ＡｌＧａＮバリア層上のソース電極３１とドレイン電極３２との間に配置されたゲート電極３３に印加される電圧によって、ソース電極３１とドレイン電極３２との間でキャリアが流れる窒化物半導体積層体(ＧａＮチャネル層、ＡｌＧａＮバリア層)の領域である。
上記ＧａＮ系半導体膜２４（ＡｌＧａＮバリア層）上には、ＳｉＯ２からなる誘電体膜２５と、ＳｉＮからなる保護膜２６とが形成されている。誘電体膜２５は、ＧａＮ系半導体膜２４上に形成され、保護膜２６は、誘電体膜２５上に形成されている。誘電体膜２５のソース電極３１、ドレイン電極３２およびゲート電極３３上の領域に、コンタクト部としてのビア３４（図３では、ドレイン電極３２上のビアのみ図示している）が形成されている。ソース電極３１、ドレイン電極３２およびゲート電極３３の各電極は、ビア３４を介してボンディングパッド１４（図３では、一方のボンディングパッドのみ図示している）に接続されている。
なお、誘電体膜２５の材料として、ＳｉＯ２を使用したが、これに限らず、ＳｉＮ、ポリイミドなどの絶縁材料を用いてもよい。
上記構成の半導体素子３０では、ＧａＮチャネル層とＡｌＧａＮバリア層との界面近傍に発生した２ＤＥＧ層３５でチャネルが形成され、このチャネルを、ゲート電極３３に電圧を印加することにより制御して、ソース電極３１、ドレイン電極３２およびゲート電極３３を有するＨＦＥＴをオンオフさせる。このＨＦＥＴは、ゲート電極３３に負電圧が印加されているときにゲート電極３３下のＧａＮチャネル層に空乏層が形成されてオフ状態となる一方、ゲート電極３３の電圧がゼロのときにゲート電極３３下のＧａＮチャネル層に空乏層がなくなってオン状態となる、ノーマリーオンタイプのトランジスタとして動作する。
また、上記素子領域２０を区画しているダイシング領域２１には、ダイシング溝２７が設けられている。このダイシング溝２７は、誘電体膜２５および保護膜２６をエッチングすることにより、ダイシング溝２７の底面２７ａからＧａＮ系半導体膜２４が露出しないように形成されている。
上記ダイシング溝２７は、図４に示すように、その底面２７ａにおいて、ダイシング溝２７の底面２７ａの幅方向Ｗの中央部よりも高くなっている（底面２７ａに対して図４の上側（開口側）に変化している）形状変化領域４０を有している。
第１実施形態の半導体ウェハ１では、ダイシング溝２７の底面２７ａにおける誘電体膜２５の膜厚を０．２μｍ〜３μｍ、ダイシング領域２１の幅Ｗ０を９０μｍ、ダイシング溝２７の幅Ｗ１を７０μｍとしている。
なお、ダイシング溝２７からＧａＮ系半導体膜を露出させた場合、低い印加電圧で空気放電が発生してしまう。例えば、ダイシング溝２７とボンディングパッド１４との間の距離が７０μｍのとき、約６００Ｖの印加で空気放電が発生する。
これに対して、上記半導体ウェハ１では、ボンディングパッド１４に６００Ｖ〜１０００Ｖの高電圧を印加しても、ダイシング溝２７の底面２７ａの表面からＧａＮ系半導体膜２４が露出しない。このため、ウェハ状態で半導体素子３０のテストを行う場合に、半導体素子３０を破壊することなく、ウェハ状態で高電圧を印加して耐圧試験等を実施することができる。
続いて、上記半導体ウェハ１の製造方法を、図５〜図９に従って説明する。
まず、図５に示すように、Ｓｉ基板２３上に、ＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition：有機金属気相成長)法を用いて、アンドープＡｌＧａＮバッファ層、アンドープＧａＮチャネル層、アンドープＡｌＧａＮバリア層を順に積層し、ＧａＮ系半導体膜２４を形成する。アンドープＧａＮチャネル層の厚さは、例えば１μｍであり、アンドープＡｌＧａＮバリア層の厚さは、例えば３０ｎｍである。このアンドープＧａＮチャネル層とアンドープＡｌＧａＮバリア層との界面近傍に、２ＤＥＧ層３５が発生する。
そして、図６に示すように、ＧａＮ系半導体膜２４上の半導体素子３０が形成されない領域に、２ＤＥＧ層３５を貫通する素子分離溝３６を形成する。この素子分離溝３６は、一般的なフォトリソグラフィ法によりレジストをパターニングし、塩素系ガスを使用したＲＩＥ(reactive ion etching：リアクティブイオンエッチング)装置を用いて形成される。
次に、図７に示すように、半導体素子３０を形成する。すなわち、素子領域２０内のＧａＮ系半導体膜２４上に、ＡｌＧａＮバリア層および２ＤＥＧ層３５を貫通してＧａＮチャネル層まで達する凹部を、互いに間隔をあけて形成する。この凹部は、ＡｌＧａＮバリア層の表面から２ＤＥＧ層３５を貫通できるものであればよく、素子分離溝３６と同様に、一般的なフォトリソグラフィ法によりレジストをパターニングし、塩素系ガスを使用したＲＩＥを用いて、例えば７０ｎｍの深さを有するように形成される。
続いて、この凹部にスパッタリングによりＴｉ,Ａｌ,ＴｉＮを順に積層して、オーミック電極であるソース電極３１およびドレイン電極３２を形成する。このソース電極３１およびドレイン電極３２が形成された基板を、例えば４００℃以上かつ５００℃以下で１０分以上アニールすることによって、２ＤＥＧ層３５とオーミック電極との間にオーミックコンタクトが得られる。
続いて、ソース電極３１およびドレイン電極３２の間のＧａＮ系半導体膜２４上に、スパッタリングによって形成したＷＮ，Ｗ積層膜からなるゲート電極３３を形成する。
続いて、ＧａＮ系半導体膜２４上に、ｐ−ＣＶＤ(プラズマＣＶＤ)で製造したＳｉＮ膜とＳｉＯ２膜とを積層して、例えば１．０μｍ〜４．５μｍの膜厚を有する誘電体膜２５を形成する。なお、誘電体膜２５の膜厚は、作製する半導体素子のメタル膜厚により変化する。
続いて、誘電体膜２５のソース電極３１、ドレイン電極３２およびゲート電極３３上の領域に、コンタクト部としてのビア３４（図７〜９では、ドレイン電極３２上のビアのみ図示している）を形成する。そして、このビア３４を介して、ソース電極３１、ドレイン電極３２およびゲート電極３３の各電極を、誘電体膜２５上に設けたボンディングパッド１４に接続する。
次に、誘電体膜２５上の半導体素子３０の周囲に、金属リング２２を形成する。この金属リング２２は、一般的なフォトリソグラフィ法によりレジストをパターニングし、塩素系ガスを用いた一般的はＲＩＥ法を用いて、ＴｉＮ、ＡｌＣｕ，ＴｉＮ積層膜をそれぞれパターニングすることにより形成される。
次に、図８に示すように、誘電体膜２５上に、ｐ−ＣＶＤで製造したＳｉＮからなり、例えば０．９μｍの膜厚を有する保護膜２６を形成する。なお、ボンディングパッド１４は、信号処理回路等との接続のため露出されており、保護膜２６により覆われていない。
その後、図９に示すように、ダイシング領域２１の保護膜２６および誘電体膜２５をエッチングして、ダイシング溝２７を形成する。このダイシング溝２７は、フォトリソグラフィ法によりレジストをパターニングし、フッ素系ガスを用いたＲＩＥでドライエッチングすることにより形成される。
図４に示す第１実施形態の半導体ウェハ１のダイシング溝２７は、例えば、ＲＦパワーを７５０Ｗ，放電圧力を１７００mTorrとし、ガスの流量をＡｒ＝８００ｓｃｃｍ、ＣＦ４＝１２０ｓｃｃｍとしたＲＩＥ装置でドライエッチングすることにより得られる。
ところで、ＧａＮ系半導体膜上に誘電体膜を形成している従来の半導体ウェハでは、ダイシング時に、Ｓｉ基板２３とＧａＮ系半導体膜２４近傍との層間応力が大きくなるため、ダイシング溝の底面の誘電体膜を完全に除去し、底面からＧａＮ系半導体膜を露出させた従来の半導体ウェハと比較して、層間クラックが発生しやすくなる場合がある。
これは、次の理由による。すなわち、図１０に示すように、ダイシング溝６２７の底面６２７ａが略平坦である半導体ウェハをダイシングすると、ＧａＮ系半導体膜２４と誘電体膜６２５との界面近傍に発生する応力（クラック）Ｐ１は、矢印Ａ１方向に向かい、Ｓｉ基板２３とＧａＮ系半導体膜２４との界面近傍に発生する応力（クラック）Ｐ２は、矢印Ａ２方向に向かう。このため、これらの応力を半導体ウェハの外部に上手く逃がすことができない場合があるからである。
ここで、（１）ダイシング溝を有していない半導体ウェハ、（２）ダイシング溝を有しているが、ダイシング溝の底面が略平坦である半導体ウェハ、（３）第１実施形態の半導体ウェハ１のそれぞれについてダイシングを行って、ブレードダイシング時の層間クラックおよび表面チッピングの発生について調べた。なお、上記（１），（２）の構成の半導体ウェハは、ダイシング溝を除いて、半導体ウェハ１と同じ構成を有している。
（１）の半導体ウェハでは、図１２に示すように、ブレードダイシング時に、切断部５７から広がる表面チッピングＣおよび層間クラックＰが、金属リング２２まで達した。この層間クラックＰは、ＧａＮ系半導体膜２４近傍で発生するクラックであり、金属リング２２では、その広がりを止める事が出来ない。このため、素子領域にまで層間クラックＰが広がる場合があった。
（２）の半導体ウェハでは、図１３に示すように、ブレードダイシング時に、切断部５７から広がる表面チッピングＣおよび層間クラックＰが、ダイシング溝の壁面で止まり、金属リングまで達しなかった。
（３）の半導体ウェハ１では、図１４に示すように、ブレードダイシング時に、切断部５７から広がる表面チッピングＣおよび層間クラックＰが、ダイシング溝２７の壁面２７ｂの手前で止まった。
上記結果から、ダイシング溝を設けることで、表面チッピングＣおよび層間クラックＰの広がりを抑制できることが分かった。特に、ダイシング溝２７の底面２７ａの素子領域２０側の端部に形状変化領域４０を設けることで、表面チッピングＣおよび層間クラックＰの広がりを確実に抑制して、歩留りを改善できると共に、信頼性の高い半導体装置７０を個片化できることが分かった。
すなわち、上記構成の半導体ウェハ１では、ダイシング溝２７の素子領域２０側における底面２７ａに形状変化領域４０を設けて、ダイシング溝２７の底面２７ａにおいて、ダイシング溝２７の幅方向Ｗの中央部よりも、ダイシング溝２７の上記素子領域２０側の端部を高くすることで、図１１に示すように、ＧａＮ系半導体膜２４と誘電体膜２５との界面近傍に発生する応力（クラック）Ｐ３を、矢印Ａ３の方向に向かわせることができる。また、ダイシングがさらに進行した際に発生するＳｉ基板２３とＧａＮ系半導体膜２４との界面近傍に発生する応力（クラック）Ｐ４を、矢印Ａ４の方向に向かわせることができる。つまり、ダイシング時、特にブレードダイシング時に発生する応力を半導体ウェハ１の外部に向かわせることができるので、ダイシング時に発生するクラック、表面チッピングおよび膜はがれの広がりを抑制して、個片化される半導体装置７０の歩留りを改善できると共に、個片化される半導体装置７０の信頼性を向上できる。
また、コストが高く、デブリ（蒸発物残渣）の除去が問題となるレーザーダイシングを用いなくても、信頼性の高い半導体装置７０を得ることができる。このため、低コストの半導体装置７０を短いカット時間で製造できる。
（第２実施形態）
第２実施形態の半導体ウェハ１０１は、図１５に示すように、第１実施形態における半導体ウェハ１の誘電体膜２５を第１，第２の誘電体膜４９，５０からなる２層の多膜層で構成したものである。なお、上記第１実施形態と同一の構成部には同一番号を付しており、第１実施形態の説明を援用する。
第２実施形態の半導体ウェハ１０１では、誘電体膜１２５として、例えば、第１の誘電体膜４９として、ｐ−ＣＶＤで製造した膜厚２．０μｍ以下のＳｉＮ膜を用い、第２の誘電体膜５０として、ｐ−ＣＶＤで製造した膜厚２．０μｍ以下のＳｉＯ２膜を用いている。
ここで、第１の誘電体膜４９の膜厚を０．７５μｍとした場合の第２の誘電体膜５０の膜厚とブレードダイシング時におけるクラックＰの広がりとの関係を調べた。なお、断面視におけるダイシング溝２７の切断部から金属リング２２までの距離が２５μｍとなるように、ダイシングを行った。
図１６に示すように、第２の誘電体膜５０の膜厚が２．０μｍ以下の場合、クラックＰの広がりが金属リング２２に到達する位置（２５μｍ）よりも手前の２０μｍ以下に抑えられることが分かった。
誘電体膜１２５を多層化することで、膜厚が同じ単層の誘電体膜と比べて、誘電体膜を構成する１つの層の最大膜厚が小さくなる。このため、図１７に示すように、ブレードダイシング時に第１の誘電体膜４９と第２の誘電体膜５０との界面近傍に発生する応力（クラック）Ｐ５を、矢印Ａ５の方向に向かわせ、ＧａＮ系半導体膜２４と誘電体膜２５との界面近傍に発生した応力（クラック）Ｐ６を、矢印Ａ６の方向に向かわせることができる。そして、ダイシングがさらに進行した際にＳｉ基板２３とＧａＮ系半導体膜２４との界面近傍に発生する応力（クラック）Ｐ７を、矢印Ａ７の方向に向かわせることができる。つまり、ダイシング溝２７の壁面２７ｂよりも手前の位置で、ダイシングによって発生する応力を半導体ウェハ１０１の外部に向かわせることができるので、クラック、表面チッピングおよび膜はがれの広がりを確実に抑制して、個片化された半導体装置７０の歩留りを改善できると共に、個片化された半導体装置７０の信頼性を向上できる。
また、誘電体膜１２５を第１，第２の誘電体膜４９，５０の２層で構成した場合のブレードダイシング時のクラックとダイシング溝２７の底面２７ａにおける誘電体膜１２５の膜厚との関係について調べた。
図１８に示すように、ダイシング溝２７の底面２７ａにおける誘電体膜１２５の膜厚が３．０μｍ以下の場合、クラックの広がりを２０μｍ以下に抑えられることが分かった。
つまり、誘電体膜１２５を第１，第２の誘電体膜４９，５０の２層で構成した場合、ダイシング溝２７の加工のバラツキにより、ダイシング溝２７の底面２７ａにおける誘電体膜１２５の膜厚が３．０μｍ以下であれば、Ｓｉ基板２３とＧａＮ系半導体膜２４との界面近傍に発生するクラック、表面チッピングおよび膜剥がれの広がりを確実に抑制し、個片化された半導体装置７０の歩留りを改善できると共に、個片化された半導体装置７０の信頼性を向上できる。
さらに、ダイシング溝２７の底面２７ａにおける誘電体膜１２５の膜厚を大きくできるので、ダイシング溝２７の加工深さを低減できる。これにより、ダイシング溝２７の加工時間を短縮できると共に、ダイシング溝２７の加工時に用いるレジスト膜厚を薄膜化して加工コスト低減できる。
（第３実施形態）
第３実施形態の半導体ウェハ２０１は、図示していないが、第２実施形態における誘電体膜１２５をさらに多層化した誘電体膜２２５で構成したものである。なお、上記第１，第２実施形態と同一の構成部には同一番号を付しており、第１，第２実施形態の説明を援用する。
第３実施形態の半導体ウェハ２０１の誘電体膜２２５は、ＳｉＮ膜（例えば膜厚０．１７μｍ）、ＳｉＯ２膜（例えば膜厚０．１５μｍ）、ＳｉＮ膜（例えば膜厚０．２５μｍ）、ＳｉＯ２膜（例えば膜厚０．７５μｍ）、ＳｉＮ膜（例えば膜厚０．２５μｍ）、および、ＳｉＯ２膜（例えば膜厚０．９３μｍ）の６層を順に積層した構成を有している。
ここで、上記半導体ウェハ２０１について、比較例として、ＳｉＮ膜（膜厚０．１７μｍ）、ＳｉＯ２膜（膜厚０．１５μｍ）、ＳｉＮ膜（膜厚０．２５μｍ）、ＳｉＯ２膜（膜厚０．７５μｍ）、ＳｉＮ膜（膜厚０．２５μｍ）、および、ＳｉＯ２膜（膜厚３．００μｍ）の６層を順に積層した誘電体膜を有し、ダイシング溝２７の底面２７ａに形状変化領域４０を設けていない（ダイシング溝２７の底面２７ａが略平坦である）半導体ウェハを用いて、形状変化領域４０の有無と、ブレードダイシング時に発生した表面チッピングＣおよび層間クラックＰの広がりとの関係を調べた。なお、比較例の半導体ウェハは、誘電体膜およびダイシング溝に関する構成を除いて、半導体ウェハ２０１と同じ構成を有している。また、第２実施形態と同様、断面視におけるダイシング溝２７の切断部から金属リング２２までの距離が２５μｍとなるように、ダイシングを行った。
図１９に示すように、半導体ウェハ２０１では、ブレードダイシング時に発生するクラックの広がりは、大部分が１０μｍ以下であり、最大でも１７μｍであった。これに対して、体比例の半導体ウェハでは、２５μｍを超えて広がるクラックが複数発生した。
このように、誘電体膜を２層以上の複数の層で構成しても、クラック、表面チッピングおよび膜はがれの広がりを抑制して、個片化された半導体装置７０の歩留りを改善できると共に、個片化された半導体装置７０の信頼性を向上できる。
なお、誘電体膜を８層で構成した場合、誘電体膜の総膜厚が３．０μｍ以下であれば、上記誘電体膜２２５と同様の効果を有することを確認した。
（第４実施形態）
第４実施形態の半導体装置１７０は、上記第３実施形態の半導体ウェハ２０１から個片化されたものであり、図２０に示すように、半導体素子３０と、半導体素子３０上に設けられたボンディングパッド１４と、半導体素子３０を囲うように設けられた金属リング２２と、を備えている。なお、上記第１〜第３実施形態と同一の構成部には同一番号を付しており、第１〜第３実施形態の説明を援用する。
上記半導体装置１７０は、金属リング２２の外周に、ダイシング溝２７の一部が残るように切り出されている。例えば、半導体ウェハ２０１のダイシング領域２１の幅Ｗ０が９０μｍであり、ダイシング溝２７の幅Ｗ１が７０μｍであるが、このとき、半導体装置１７０の外周には、ダイシング溝２７の一部が１０μｍ〜１５μｍ残されている。
続いて、上記半導体装置１７０の製造方法を、図２１〜図３２に従って説明する。
半導体装置１７０の製造方法の説明に先立って、半導体ウェハ２０１をパッケージ化するための工程を、図２１〜図２９に従って説明する。
図２１に示すように、半導体ウェハ２０１は、表面保護工程、裏面研磨工程、ダイシングテープ貼付工程、表面保護テープ剥がし工程、ダイシング工程、ダイボンド工程、ワイヤボンド工程、樹脂モールド工程、外装メッキ工程、マーキング工程、フォーミング工程、テスト工程、外観検査工程、および、包装工程の各工程を順に行ってパッケージ化され、出荷される。
工程1の表面保護テープ貼付工程は、図２２に示すように、半導体ウェハ２０１の表面（半導体素子）を次工程である裏面研磨時のストレスや汚れから守るため、表面保護テープ２を貼り付ける工程である。
工程２の裏面研磨工程は、図２３に示すように、表面保護テープ２を貼付けた半導体ウェハ２０１をパッケージの種類による所定の厚さに研磨する工程であり、半導体ウェハ２０１を固定した研磨ステージ３と砥石４の付いた研磨ホイール５を回転させる事により、研磨を実施する工程である。
工程３のテープ貼付工程は、図２４に示すように、次工程であるダイシングの準備として、半導体ウェハ２０１をウェハリング６に貼り付けたダイシングテープ７に貼り合せる工程である。
工程４の表面保護テープ剥し工程は、図２５に示すように、剥しテープ８を用いて、半導体ウェハ２０１表面に貼り付けた表面保護テープ２を剥離する工程である。
工程５のダイシング工程は、図２６に示すように、半導体ウェハ２０１をダイシング領域（スクライブライン）２１に沿って、ダイシングブレード９で縦方向、横方向に切断し、所定のチップサイズに個片化する工程である。
工程６のダイボンド工程は、図２７に示すように、個片化された半導体チップ１０をリードフレームに搭載する工程である。具体的には、アイランド１１上にペースト１２を塗布し、個片化された半導体チップ１０を、コレット１３を用いてピックアップし、ペースト１２上の所定の位置に載せ、熱硬化させる工程である。
工程７のワイヤボンド工程は、図２８に示すように、リードフレームに搭載された半導体チップ１０のボンディングパッド１４およびリード１５を、ワイヤー１６を用いて接続する工程である。ワイヤー接続には、金線、銀線、銅線、アルミ線等が用いられる。
工程８の樹脂モールド工程は、図２９に示すように、リードフレームがセットされたモールド金型１７にプラスチック樹脂１８をプランジャ１９にて注入してパッケージを形成し、その後、熱硬化させる工程である。
工程９の外装メッキ工程は、メッキ前にアウターリード上に漏れたモールド樹脂バリを除去し、その後、ユーザーで基板へ半田付け実装する為に、アウターリードに半田メッキを施す工程である。
工程１０のマーキング工程は、パッケージの表面に品種名等の必要情報を印刷する工程である。このマーキング工程には、熱硬化インク等のインクを用いて印刷する手法、あるいは、レーザー照射によりパッケージ表面を彫り込む手法などが使用される。
工程１１のフォーミング工程は、金型を用いて、各パッケージをリードフレームから個々に切り離し、アウターリードを所定の形状に加工する工程である。
工程１２のテスト工程は、製造したパッケージが電気的に良品であるか、不良品であるかテスターを用いて判定する工程である。
工程１３の外観検査工程は、検査基準の内容に従い、デバイスの最終外観状態の確認を実施する工程である。外観検査には人が確認する目視検査と検査機による測定検査が用いられる。
工程１４の包装工程は、所定の出荷形態（プラスチックスリーブを用いたスリーブ包装や、プラスチックトレイを用いたトレイ包装、エンボステープを用いたテープ＆リール包装）に収納し、更にアルミラミネート封止することで防湿包装を実施し、指定されたケースに収納し出荷する工程である。
以上が、パッケージを製造するにあたり必要な工程である。
次に、第４実施形態の半導体装置１７０の製造方法について、図３０〜図３２に従って説明する。
まず、図３０に示すように、半導体ウェハ２０１の表面に裏面研磨時の汚れ防止の為、表面保護テープ２を貼り、指定の研磨厚まで研磨を実施する。このとき、Ｓｉ基板２３とＧａＮ系半導体膜２４とでは、熱膨張係数あるいは格子定数が異なっているため、ウェハが割れる可能性がある。ＷＳＳ（ウェハサポートシステム）を用いて、このリスクを回避するようにしてもよい。
次に、図３１に示すように、研磨した半導体ウェハ２０１を、ウェハリング６に貼り付けたダイシングテープ７に貼り合せ、表面保護テープ２を剥がす。この時、先に表面保護テープ２を剥がした後、ダイシングテープ７に貼り合せるようにしてもよい。
そして、図３２に示すように、ダイシングブレード９により、半導体ウェハ２０１をダイシング領域（スクライブライン）２１に沿って、ブレード回転数30,000rpm、カット速度５mm/sで、縦横方向に切断し、半導体装置１７０を個片化する。
なお、上記製造方法では、レーザーダイシングではなく、ダイシングブレード９を用いて半導体装置１７０を個片化している。このため、コストが高く、デブリ（蒸発物残渣）の除去が問題となるレーザーダイシングを用いる場合と比較して、カット時間を短縮でき、半導体装置１７０を低コストで製造できる。
また、上記製造方法では、１回切りのフルカット方式ではブレードの負荷が大きく、表面チッピングや層間クラックの発生率が高いため、少なくともＧａＮ系半導体膜を切断する１軸７１と、Ｓｉ基板を切断する２軸７２とを用いたステップカットを用いる２回切りのステップカット方式を使用している。これにより、ブレードダイシング時のブレードの負荷を低減し、表面チッピングおよび層間クラックの発生率を下げることができる。
このように、上記半導体装置１７０は、ダイシング溝２７の底面２７ａにおいて、ダイシング溝２７の幅方向Ｗの中央部よりも、ダイシング溝２７の上記素子領域２０側の端部が高くなるように形成された形状変化領域４０を有している半導体ウェハ２０１から個片化されているので、ブレードダイシング時に発生するクラック、表面チッピングおよび膜はがれの広がりが抑制される。
また、レーザーダイシングを使用せず、製造コストを抑えたブレードダイシングを使用した場合であっても、図１９に示すように、ダイシング時に発生する層間クラックおよび表面チッピングの広がりが、金属リング２２から略１０μｍ離れた領域までに抑えられる。このため、低コストで、高い歩留りおよび信頼性を有する半導体装置１７０が得られる。
上記第１〜第３実施形態では、ダイシング溝２７の底面２７ａにおいて、ダイシング溝２７の幅方向Ｗの中央部よりも、ダイシング溝２７の上記素子領域２０側の端部が高くなるよう構成された形状変化領域４０を設けているが、これに限らない。例えば、図３３に示すように、ダイシング溝３２７の底面３２７ａにおいて、ダイシング溝３２７の底面３２７ａの幅方向の中央よりも、ダイシング溝３２７の素子領域２０側の端部が低くなるよう構成された形状変化領域３４０を設けてもよいし、図３４に示すように、ダイシング溝４２７の底面４２７ａにおいて、ダイシング溝２７の幅方向の中央部よりも、ダイシング溝２７の上記素子領域２０側の端部が高くなる部分と低くなる部分とを有するように構成された形状変化領域４４０を設けてもよい。
図３３に示す断面形状を有するダイシング溝３２７は、例えば、ＲＦパワーを７５０Ｗ、放電圧力を１７００mTorrとし、ガスの流量をＡｒ＝８００ｓｃｃｍ、ＣＦ４＝６０ｓｃｃｍ、ＣＨＦ３＝６０ｓｃｃｍとしたＲＩＥ装置でドライエッチングすることにより得られる。
図３４に示す断面形状を有するダイシング溝４２７は、例えば、ＲＦパワーを６５０Ｗ、放電圧力を１７００mTorrとし、ガスの流量をＡｒ＝６００ｓｃｃｍ、ＣＦ４＝１００ｓｃｃｍ、ＣＨＦ３＝６０ｓｃｃｍとしたＲＩＥ装置でドライエッチングすることにより得られる。
また、上記第１〜第３実施形態の半導体ウェハ１，１０１，２０１では、ダイシング溝２７の底面２７ａにおける誘電体膜２５，１２５，２２５の膜厚を変化させて形状変化領域４０を形成しているが、これに限らない。例えば、図３４に示すように、ダイシング溝５２７の底面５２７ａにおける誘電体膜２５，１２５，２２５の膜厚を略一定にし、保護膜５２６の膜厚を変化させて形状変化領域５４０を形成するようにしてもよい。
図３５に示す断面形状を有するダイシング溝５２７は、例えば、ＲＦパワーを６５０Ｗ、放電圧力を１７００mTorrとし、ガスの流量をＡｒ＝６００ｓｃｃｍ、ＣＦ４＝１５０ｓｃｃｍ、ＣＨＦ３＝５０ｓｃｃｍとしたＲＩＥ装置でドライエッチングした後、Ｐ−ＣＶＤによりＳｉＮを底面５２７ａに形成することにより得られる。
（第５実施形態）
本発明の第５実施形態の半導体ウェハ３０１は、図３６に示すように、ダイシング溝７２７の底面７２７ａにおいて、誘電体膜３２５に形状変化領域を設けずに、ＧａＮ系半導体膜２４の膜厚Ｔ１に対する誘電体膜３２５の膜厚Ｔ２の比が３．３以下になるように形成されている点で、第１実施形態の半導体ウェハ１と異なっている。なお、上記第１実施形態と同一の構成部には同一番号を付しており、第１実施形態の説明を援用する。
第５実施形態の半導体ウェハ３０１では、ダイシング溝７２７の底面７２７ａにおける誘電体膜３２５の膜厚Ｔ２を０．２μｍ〜４μｍ、ダイシング領域２１の幅Ｗ０を９０μｍ、ダイシング溝２７の幅Ｗ１を７０μｍとしている。また、誘電体膜４２５として、例えば、ｐ−ＣＶＤで製造した膜厚２．０μｍ以下のＳｉＯ２膜を用いている。
半導体ウェハ３０１のダイシング溝７２７は、例えば、ＲＦパワーを６５０Ｗ，放電圧力を１７００mTorrとし、ガスの流量をＡｒ＝６００ｓｃｃｍ、ＣＦ４＝１５０ｓｃｃｍ、ＣＨＦ３＝５０ｓｃｃｍとしたＲＩＥ装置でドライエッチングすることにより得られる。
ところで、図３７に示すように、ダイシング溝１０２７の底面１０２７ａにおける誘電体膜１０２５の膜厚が厚く、ＧａＮ系半導体膜２４の膜厚に対する誘電体膜１０２５の膜厚の比が第５実施形態の半導体ウェハ３０１よりも大きい半導体ウェハをダイシングすると、ＧａＮ系半導体膜２４と誘電体膜１０２５との界面近傍に発生する応力（クラック）Ｐ８は、矢印Ａ８方向に向かい、Ｓｉ基板２３とＧａＮ系半導体膜２４との界面近傍に発生する応力（クラック）Ｐ９は、矢印Ａ９方向に向かう。このため、これらの応力を半導体ウェハの外部に上手く逃がすことができない場合がある。
ここで、ダイシング溝の底におけるＧａＮ系半導体膜の膜厚（Ｔ１）に対する誘電体膜の膜厚（Ｔ２）の比を変えたウェハについて、それぞれダイシングを行って、ブレードダイシング時のサイドクラック（層間クラックおよび表面チッピング）の発生について調べた。なお、ここで用いた半導体ウェハの各々は、ダイシング溝の底におけるＧａＮ系半導体膜の膜厚（Ｔ１）に対する誘電体膜の膜厚（Ｔ２）の比を除いて、半導体ウェハ１と同じ構成を有している。
図３９に示すように、ＧａＮ系半導体膜の膜厚（Ｔ１）に対する誘電体膜の膜厚（Ｔ２）の比（Ｔ２／Ｔ１）が３．３よりも大きくなると、ダイシング溝の側壁から広がるサイドクラックの広がりが大きくなることが分かった。一方、ＧａＮ系半導体膜の膜厚（Ｔ１）に対する誘電体膜の膜厚（Ｔ２）の比（Ｔ２／Ｔ１）が３．３以下になると、サイドクラックの広がりが−１５μｍ以下に抑制され、サイドクラックが金属リング２２に到達しないことが分かった。
上記結果から、ダイシング溝の底におけるＧａＮ系半導体膜の膜厚（Ｔ１）に対する誘電体膜の膜厚（Ｔ２）の比（Ｔ２／Ｔ１）を３．３以下にすることで、表面チッピングおよび層間クラックの広がりを確実に抑制して、歩留りを改善できると共に、信頼性の高い半導体装置７０を個片化できることが分かった。
すなわち、ダイシング溝７２７の底面７２７ａにおいて、ＧａＮ系半導体膜２４の膜厚（Ｔ１）に対する誘電体膜３２５の膜厚（Ｔ２）の比（Ｔ２／Ｔ１）を３．３以下にすることで、図３８に示すように、ＧａＮ系半導体膜２４と誘電体膜３２５との界面近傍に発生する応力（クラック）Ｐ１０を、矢印Ａ１０の方向に向かわせることができる。また、ダイシングがさらに進行した際に発生するＳｉ基板２３とＧａＮ系半導体膜２４との界面近傍に発生する応力（クラック）Ｐ１１を、矢印Ａ１１の方向に向かわせることができる。つまり、ダイシング時、特にブレードダイシング時に発生する応力を半導体ウェハ１の外部に向かわせることができるので、ダイシング時に発生するクラック、表面チッピングおよび膜はがれの広がりを抑制して、個片化される半導体装置７０の歩留りを改善できると共に、個片化される半導体装置７０の信頼性を向上できる。
（第６実施形態）
第６実施形態の半導体ウェハ４０１は、図４０に示すように、第１の誘電体膜としての誘電体膜４２５にＧａＮ系半導体膜２４が露出する溝部４２８を形成した後、この溝部４２８の表面上に第２の誘電体膜としての保護膜４２６を積層させて、ダイシング溝８２７を形成した点で、第５実施形態の半導体ウェハ３０１と異なっている。なお、上記第１実施形態と同一の構成部には同一番号を付しており、第１実施形態の説明を援用する。
第６実施形態の半導体ウェハ４１では、ダイシング溝８２７の底面において、ＧａＮ系半導体膜２４の膜厚（Ｔ１）に対する保護膜４２６の膜厚（Ｔ２）の比を３．３以下にしている。また、誘電体膜４２５として、例えば、ｐ−ＣＶＤで製造した膜厚２．０μｍ以下のＳｉＯ２膜を用い、保護膜４２６として、ｐ−ＣＶＤで製造した膜厚０．９μｍ以下のＳｉＮ膜を用いている。
この第６実施形態では、図４１に示すように、保護膜４２６とＧａＮ系半導体膜２４との界面近傍に発生する応力（クラック）Ｐ１２を、ダイシング溝８２７の側壁８２７ｂの手前で、矢印Ａ１２の方向に向かわせることができる。また、ダイシングがさらに進行した際に発生するＧａＮ系半導体膜２４とＳｉ基板２３との界面近傍に発生した応力（クラック）Ｐ１３を、矢印Ａ１３の方向に向かわせることができる。つまり、ダイシングによって発生する応力を半導体ウェハ４０１の外部に向かわせて、ダイシング溝８２７の壁面８２７ｂから半導体素子３０側に侵入し難くすることができるので、クラック、表面チッピングおよび膜はがれの広がりを確実に抑制して、個片化された半導体装置７０の歩留りを改善できると共に、個片化された半導体装置７０の信頼性を向上できる。
また、ダイシング溝８２７が、誘電体膜４２５の加工のみで形成されるので、ダイシング溝８２７の加工深さが低減できる。これにより、ダイシング溝８２７の加工時間を短縮できると共に、ダイシング溝８２７の加工時に用いるレジスト膜厚を薄膜化して、加工コスト低減できる。
なお、この第６実施形態では、誘電体膜４２５を貫通しＧａＮ系半導体膜２４が露出する溝部４２８形成した後、この溝部４２８の表面上に保護膜４２６を積層させることで、ダイシング溝８２７を形成したが、これに限らない。誘電体膜は、ダイシング溝の底面において、２層以上積層されていてもよい。すなわち、ダイシング溝の底面における誘電体膜の総膜厚（Ｔ２）のＧａＮ系半導体膜の膜厚（Ｔ１）に対する比が３．３以下であれば、ＧａＮ系半導体膜が露出しないように誘電体膜の一部を残していてもよいし、保護膜上に第３の誘電体膜を積層させてもよい。
（第７実施形態）
第７実施形態の半導体ウェハ５０１は、図４２に示すように、ダイシング溝９２７の底面９２７ａにおいて、形状変化領域４０を設けた状態で、ＧａＮ系半導体膜２４の膜厚Ｔ１に対する誘電体膜２５の膜厚Ｔ２の比が３．３以下になるように形成されている点で、第１実施形態の半導体ウェハ１と異なっている。なお、上記第１実施形態と同一の構成部には同一番号を付しており、第１実施形態の説明を援用する。
第７実施形態の半導体ウェハ５０１では、形状変化領域４０の最も高い部分、すなわち、ダイシング溝９２７の底面９２７ａにおいて、最も大きい誘電体膜２５の膜厚をＴ２としている。
第７実施形態の半導体ウェハ５０１のダイシング溝２７は、例えば、ＲＦパワーを７５０Ｗ，放電圧力を１７００mTorrとし、ガスの流量をＡｒ＝８００ｓｃｃｍ、ＣＦ４＝１２０ｓｃｃｍとしたＲＩＥ装置でドライエッチングすることにより得られる。
また、図４３に示すように、上記構成の半導体ウェハ５０１では、ダイシング溝９２７の素子領域２０側における底面９２７ａに形状変化領域４０を設けて、ダイシング溝９２７の底面９２７ａにおいて、ＧａＮ系半導体膜２４の膜厚Ｔ１に対する誘電体膜２５の膜厚Ｔ２の比を３．３以下にすると共に、ダイシング溝９２７の幅方向Ｗの中央部よりも、ダイシング溝９２７の上記素子領域２０側の端部を高くしている。これにより、ＧａＮ系半導体膜２４と誘電体膜２２５との界面近傍に発生する応力（クラック）Ｐ１４を、矢印Ａ１４の方向に向かわせることができる。また、ダイシングがさらに進行した際に発生するＳｉ基板２３とＧａＮ系半導体膜２４との界面近傍に発生する応力（クラック）Ｐ１５を、矢印Ａ１５の方向に向かわせることができる。つまり、ダイシング時、特にブレードダイシング時に発生する応力を半導体ウェハ５０１の外部に向かわせることができるので、ダイシング時に発生するクラック、表面チッピングおよび膜はがれの広がりを抑制して、個片化される半導体装置７０の歩留りを改善できると共に、個片化される半導体装置７０の信頼性を向上できる。
ここで、ダイシング溝の底面が略平坦な第５実施形態の半導体ウェハ３０１と、第７実施形態の半導体ウェハ５０１とのそれぞれについてダイシングを行って、ブレードダイシング時の層間クラックおよび表面チッピングの発生について調べた。
図４３に示すように、第５実施形態の半導体ウェハ３０１では、ブレードダイシング時に、切断部５７から広がる表面チッピングＣおよび層間クラックＰが、ダイシング溝７２７の壁面７２７ｂの手前で止まり、金属リング２２まで達しなかった。
図４４に示すように、第７実施形態の半導体ウェハ５０１でも第５実施形態の半導体ウェハ３０１と同様に、ブレードダイシング時に、切断部５７から広がる表面チッピングＣおよび層間クラックＰが、ダイシング溝９２７の壁面９２７ｂの手前で止まり、金属リング２２まで達しなかった。特に層間クラックＰについては、第５実施形態の半導体ウェハ３０１よりも、ダイシング溝９２７の壁面９２７ｂの手前で止まった。
上記結果から、ダイシング溝の底面の素子領域側の端部に形状変化領域を設けると共に、ＧａＮ系半導体膜の膜厚Ｔ１に対する誘電体膜の膜厚Ｔ２の比を３．３以下にすることで、表面チッピングＣおよび層間クラックＰの広がりを確実に抑制して、歩留りを改善できると共に、信頼性の高い半導体装置７０を個片化できることが分かった。
なお、形状変化領域４０は、ダイシング溝９２７の底面９２７ａにおいて、ダイシング溝９２７の幅方向Ｗの中央部よりも高くなるように構成されている場合に限らず、ダイシング溝の幅方向Ｗの中央部よりも低くなるように構成されていてもよい。
上記第５〜第７実施形態の半導体ウェハ３０１，４０１，５０１は、第４実施形態に示す製造方法で、それぞれ半導体装置１７０に個片化できる。
また、上記第１〜第７実施形態では、半導体素子３０として、オーミック電極がＧａＮ層に達するリセス構造のＨＦＥＴについて説明したが、これに限らない。例えば、半導体素子３０として、リセスを形成せずにアンドープＡｌＧａＮ層上にソース電極およびドレイン電極となるオーミック電極を形成したＨＦＥＴを用いてもよい。
また、上記半導体素子３０は、２ＤＥＧ層３５を利用するＨＦＥＴに限らず、他の構成の電界効果トランジスタであってもよい。また、ノーマリーオンタイプのＨＦＥＴに限らず、ノーマリーオフタイプの半導体素子であってもよい。また、ショットキー電極に限らず、絶縁ゲート構造の電界効果トランジスタであってもよい。
本発明および実施形態を纏めると、次のようになる。
本発明の半導体ウェハ１，１０１，２０１は、
基板２３と、
上記基板２３上に積層されたＧａＮ系半導体膜２４と、
上記ＧａＮ系半導体膜２４上に設けられた半導体素子３０と、上記ＧａＮ系半導体膜２４上に設けられると共に、上記半導体素子３０を囲むように配置された金属リング２２とを有する複数の素子領域２０と、
上記ＧａＮ系半導体膜２４上に積層された誘電体膜２５，１２５，２２５と、
上記誘電体膜２５，１２５，２２５上に開口すると共に、上記素子領域２０を区画するように上記金属リング２２の外周に沿って、上記誘電体膜２５，１２５，２２５を貫通することなく格子状に設けられたダイシング溝２７を有するダイシング領域２１と、
を備え、
上記ダイシング溝２７の底面２７ａにおいて、上記ダイシング溝２７の幅方向Ｗの中央部よりも、上記ダイシング溝２７の上記素子領域２０側の端部が高くなり、または、低くなっていることを特徴としている。
本発明者は、Ｓｉ基板２３上に成長させたＧａＮ系半導体膜２４を有する半導体ウェハ１，１０１，２０１のダイシング時、特にブレードダイシング時に発生するクラック、表面チッピング、膜剥がれの抑制について鋭意検討した結果、誘電体膜２５，１２５，２２５に、ＧａＮ系半導体膜２４が露出しないようにダイシング溝２７を設け、さらに、底面２７ａにおいて、上記ダイシング溝２７の幅方向Ｗの中央部よりも、上記ダイシング溝２７の上記素子領域２０側の端部が高くなり、または、低くなるようにダイシング溝２７を設けることで、ブレードダイシング時に発生するクラック、表面チッピング、膜剥がれの広がり（幅）が抑えられることを発見した。
すなわち、上記構成の半導体ウェハ１，１０１，２０１によれば、ダイシング溝２７の底面２７ａにおいて、ダイシング溝２７の幅方向Ｗの中央部よりも、ダイシング溝２７の上記素子領域２０側の端部が高くなり、または、低くなっている。これにより、ダイシング時に発生する応力を半導体ウェハ１，１０１，２０１の外部に向かわせて、クラック、表面チッピングおよび膜はがれの広がりを抑制できるので、個片化された半導体装置７０，１７０の歩留りを改善できると共に、個片化された半導体装置７０，１７０の信頼性を向上できる。
また、コストが高く、デブリ（蒸発物残渣）の除去が問題となるレーザーダイシングを用いなくても、信頼性の高い半導体装置７０，１７０を得ることができる。このため、低コストの半導体装置７０，１７０を短いカット時間で製造できる。
一実施形態の半導体ウェハ１０１，２０１では、
上記誘電体膜１２５，２２５が、少なくとも２層以上の多層膜で構成されている。
さらに、本発明者は、ダイシング溝２７の底部２７ａを覆う誘電体膜１２５，２２５を多層構成にし、各層の膜厚を一定以下にすることで、ダイシング時、特にブレードダイシング時に発生するクラック、表面チッピングおよび膜剥がれの広がりを大幅に減少させることが可能になることを見出した。
すなわち、上記実施形態によれば、誘電体膜１２５，２２５を多層化すると、誘電体膜１２５，２２５全体の膜厚は同じであるので、各層の膜厚は、誘電体膜１２５，２２５を単層で形成した場合に比べて、小さくなる。このため、ダイシングによって発生する応力を、ダイシング溝２７の壁面２７ｂよりも手前の位置で、半導体ウェハ１０１，２０１の外部に向かわせることができる。その結果、ダイシング時に発生するクラック、表面チッピングおよび膜はがれの広がりを確実に抑制して、個片化された半導体装置７０，１７０の歩留りを改善できると共に、個片化された半導体装置７０，１７０の信頼性を向上できる。
また、本発明の半導体装置７０，１７０は、
上記半導体ウェハ１，１０１，２０１から個片化された半導体装置７０，１７０であって、
上記ダイシング領域２１のうち、上記ダイシング溝２７の少なくとも一部が、上記半導体装置７０，１７０に残されるよう切り出されたことを特徴としている。
上記構成の半導体装置７０，１７０によれば、ダイシング溝２７の素子領域２０側における底面２７ａの形状が変化するように構成された半導体ウェハ１，１０１，２０１から個片化されているので、ダイシング時に発生するクラック、表面チッピングおよび膜はがれの広がりを抑制できる。
また、コストが高く、デブリ（蒸発物残渣）の除去が問題となるレーザーダイシングを用いなくても、信頼性の高い半導体装置１７０を得ることができる。このため、低コストの半導体装置１７０を短いカット時間で製造できる。
また、本発明の半導体装置７０，１７０の製造方法は、
基板２３上にＧａＮ系半導体膜２４を成長させる工程と、
上記ＧａＮ系半導体膜２４上に、複数の半導体素子３０と、この半導体素子３０を囲むように配置される金属リング２２とを有する素子領域２０を形成すると共に、誘電体膜２５，１２５，２２５を積層する工程と、
上記素子領域２０を区画するように格子状に設けられるダイシング溝２７を有するダイシング領域２１を形成する工程と、
上記ダイシング溝２７をダイシングして、上記半導体素子３０と上記ダイシング溝２７の少なくとも一部とを含む半導体装置７０，１７０を切り出す工程と、
を備え、
上記ダイシング溝２７が、上記ダイシング溝２７の底面２７ａにおいて、上記ＧａＮ系半導体膜２４が露出することなく、かつ、上記ダイシング溝２７の幅方向Ｗの中央部よりも、上記ダイシング溝２７の上記素子領域２０側の端部が高くなり、または、低くなるように形成されることを特徴としている。
上記構成の半導体装置７０，１７０の製造方法によれば、ダイシング溝２７が、底面２７ａからＧａＮ系半導体膜２４が露出することなく、かつ、上記ダイシング溝２７の幅方向Ｗの中央部よりも、上記ダイシング溝２７の上記素子領域２０側の端部が高くなり、または、低くなるように形成されるので、ダイシングによって発生する応力を半導体ウェハ２０１の外部に向かわせることができる。
また、高コストなレーザーダイシングを使用せず、製造コストを抑えたブレードダイシングを使用した場合であっても、ダイシング時に発生する層間クラックおよび表面チッピングの広がりを抑えることができる。このため低コストで、歩留りおよび信頼性の高い半導体装置７０，１７０を提供できる。
さらに、高電圧を印加しても、ダイシング溝２７底面の表面からＧａＮ系半導体膜２４が露出しない。このため、ウェハ状態で半導体素子３０のテストを行う場合に、半導体素子３０を破壊することなく、ウェハ状態で高電圧を印加して耐圧試験等を実施することができる。
一実施形態の半導体装置の製造方法では、
ダイシングブレードを用いるブレードダイシングによって、上記半導体装置７０，１７０を個片化する。
上記実施形態によれば、ブレードダイシングを用いるため、コストが高く、デブリ（蒸発物残渣）の除去が問題となるレーザーダイシングと比較して、カット時間が短く、低コストの半導体装置７０，１７０を提供できる。
一実施形態の半導体装置の製造方法では、
上記ブレードダイシングが、上記ＧａＮ系半導体膜２４を切断する１軸と、上記基板２３を切断する２軸とを用いたステップカットにより行われる。
上記実施形態によれば、ブレードダイシング時のダイシングブレードの負荷を低減し、相関クラックおよび表面チッピングの発生を低減できる。
また、本発明の半導体ウェハ３０１，４０１，５０１は、
基板２３と、
上記基板２３上に積層されたＧａＮ系半導体膜２４と、
上記ＧａＮ系半導体膜２４上に設けられた半導体素子３０と、上記ＧａＮ系半導体膜２４上に設けられると共に、上記半導体素子３０を囲むように配置された金属リング２２とを有する複数の素子領域２０と、
上記ＧａＮ系半導体膜２４上に積層された少なくとも１層の誘電体膜２５，２６，３２５，４２５，４２６と、
上記誘電体膜２５，２６，３２５，４２５，４２６上に開口すると共に、上記素子領域２０を区画するように上記金属リング２２の外周に沿って、上記ＧａＮ系半導体膜２４を露出させることなく格子状に設けられたダイシング溝７２７，８２７，９２７を有するダイシング領域２１と、
を備え、
上記ダイシング溝７２７，８２７，９２７の底面７２７ａ，８２７ａ，９２７ａにおいて、上記ＧａＮ系半導体膜２４の膜厚に対する上記誘電体膜２５，２６，３２５，４２５，４２６の総膜厚の比が、３．３以下であることを特徴としている。
本発明者は、Ｓｉ基板２３上に成長させたＧａＮ系半導体膜２４を有する半導体ウェハ３０１，４０１，５０１のダイシング時、特にブレードダイシング時に発生するクラック、表面チッピング、膜剥がれの抑制について鋭意検討した結果、誘電体膜２５，２６，３２５，４２５，４２６に、ＧａＮ系半導体膜２４が露出しないようにダイシング溝７２７，８２７，９２７を設け、さらに、このダイシング溝７２７，８２７，９２７の底面７２７ａ，８２７ａ，９２７ａにおいて、ＧａＮ系半導体膜２４の膜厚に対する上記誘電体膜２５，２６，３２５，４２５，４２６の総膜厚の比を３．３以下にすることで、ブレードダイシング時に発生するクラック、表面チッピング、膜剥がれの広がり（幅）が抑えられることを発見した。
すなわち、上記構成の半導体ウェハ３０１，４０１，５０１によれば、ダイシング溝７２７，８２７，９２７の底面７２７ａ，８２７ａ，９２７ａにおいて、上記ＧａＮ系半導体膜２４の膜厚に対する上記誘電体膜２５，２６，３２５，４２５，４２６の総膜厚の比が、３．３以下になっている。これにより、ダイシング時に発生する応力を半導体ウェハ３０１，４０１，５０１の外部に向かわせて、クラック、表面チッピングおよび膜はがれの広がりを抑制できるので、個片化された半導体装置７０，１７０の歩留りを改善できると共に、個片化された半導体装置７０，１７０の信頼性を向上できる。
また、コストが高く、デブリ（蒸発物残渣）の除去が問題となるレーザーダイシングを用いなくても、信頼性の高い半導体装置７０を得ることができる。このため、低コストの半導体装置７０を短いカット時間で製造できる。
一実施形態の半導体ウェハ４０１では、
上記誘電体膜４２５，４２６が、上記ＧａＮ系半導体膜２４上に積層された第１，第２の誘電体膜４２５，４２６を少なくとも含み、
上記ダイシング溝８２７が、上記第１の誘電体膜４２５を貫通し上記ＧａＮ系半導体膜２４が露出する溝部４２８を形成した後、この溝部４２８の表面上に少なくとも上記第２の誘電体膜４２６を積層させることにより形成されている。
さらに、本発明者は、第１の誘電体膜４２５を貫通しＧａＮ系半導体膜２４が露出する溝部４２８を形成した後、この溝部４２８の表面上に少なくとも第２の誘電体膜４２６を積層させることにより、ダイシング溝８２７を形成することにより、ダイシング時、特にブレードダイシング時に発生するクラック、表面チッピングおよび膜剥がれの広がりを大幅に減少させることが可能になることを見出した。
すなわち、上記実施形態によれば、ダイシングによって発生する応力を、ダイシング溝８２７の壁面８２７ｂよりも手前の位置で、半導体ウェハ４０１の外部に向かわせることができる。その結果、ダイシング時に発生するクラック、表面チッピングおよび膜はがれの広がりを確実に抑制して、個片化された半導体装置７０，１７０の歩留りを改善できると共に、個片化された半導体装置７０，１７０の信頼性を向上できる。
一実施形態の半導体ウェハ５０１では、
上記ダイシング溝９２７の底面９２７ａの幅方向の上記素子領域２０側の端部が、上記ダイシング溝９２７の幅方向の中央部よりも高くなり、または、低くなっている。
この実施形態の半導体ウェハ５０１によれば、ダイシング溝９２７の底面９２７ａにおいて、ＧａＮ系半導体膜２４の膜厚に対する上記誘電体膜２５，２６の総膜厚の比が３．３以下であると共に、ダイシング溝９２７の幅方向Ｗの中央部よりも、ダイシング溝９２７の上記素子領域２０側の端部が高くなり、または、低くなっている。これにより、ダイシング時に発生する応力を半導体ウェハ５０１の外部に向かわせて、クラック、表面チッピングおよび膜はがれの広がりを抑制できるので、個片化された半導体装置７０，１７０の歩留りを改善できると共に、個片化された半導体装置７０，１７０の信頼性を向上できる。
また、本発明の半導体装置７０，１７０は、
上記半導体ウェハ３０１，４０１，５０１から個片化された半導体装置７０，１７０であって、
上記ダイシング領域２１のうち、上記ダイシング溝７２７，８２７，９２７の少なくとも一部が、上記半導体装置７０，１７０に残されるよう切り出されたことを特徴としている。
上記構成の半導体装置７０，１７０によれば、上記ＧａＮ系半導体膜２４の膜厚に対する上記誘電体膜２５，２６，３２５，４２５，４２６の総膜厚の比が３．３以下になるように構成された半導体ウェハ３０１，４０１，５０１から個片化されているので、ダイシング時に発生するクラック、表面チッピングおよび膜はがれの広がりを抑制できる。
また、本発明の半導体装置７０，１７０の製造方法は、
基板２３上にＧａＮ系半導体膜２４を成長させる工程と、
上記ＧａＮ系半導体膜２４上に、複数の半導体素子３０と、この半導体素子３０を囲むように配置される金属リング２２とを有する素子領域２０を形成すると共に、少なくとも１層の誘電体膜２５，２６，３２５，４２５，４２６を積層する工程と、
上記素子領域２０を区画するように格子状に設けられるダイシング溝７２７，８２７，９２７を有するダイシング領域２１を形成する工程と、
上記ダイシング溝７２７，８２７，９２７をダイシングして、上記半導体素子３０と上記ダイシング溝７２７，８２７，９２７の少なくとも一部とを含む半導体装置７０，１７０を切り出す工程と、
を備え、
上記ダイシング溝７２７，８２７，９２７が、上記ダイシング溝７２７，８２７，９２７の底面７２７ａ，８２７ａ，９２７ａにおいて、上記ＧａＮ系半導体膜２４が露出することなく、かつ、上記ＧａＮ系半導体膜２４の膜厚に対する上記誘電体膜２５，２６，３２５，４２５，４２６の総膜厚の比が、３．３以下になるように形成されることを特徴としている。
上記構成の半導体装置７０，１７０の製造方法によれば、ダイシング溝７２７，８２７，９２７が、底面７２７ａ，８２７ａ，９２７ａからＧａＮ系半導体膜２４が露出することなく、かつ、ＧａＮ系半導体膜２４の膜厚に対する誘電体膜２５，２６，３２５，４２５，４２６の総膜厚の比が、３．３以下になるように形成されるので、ダイシングによって発生する応力を半導体ウェハ３０１，４０１，５０１の外部に向かわせることができる。
また、高コストなレーザーダイシングを使用せず、製造コストを抑えたブレードダイシングを使用した場合であっても、ダイシング時に発生する層間クラックおよび表面チッピングの広がりを抑えることができる。このため低コストで、歩留りおよび信頼性の高い半導体装置７０，１７０を提供できる。
さらに、高電圧を印加しても、ダイシング溝７２７，８２７，９２７の底面７２７ａ，８２７ａ，９２７ａの表面からＧａＮ系半導体膜２４が露出しない。このため、ウェハ状態で半導体素子３０のテストを行う場合に、半導体素子３０を破壊することなく、ウェハ状態で高電圧を印加して耐圧試験等を実施することができる。
上記第１〜第７実施形態および変形例で述べた構成要素は、適宜、組み合わせてもよく、また、適宜、選択、置換、あるいは、削除してもよいのは、勿論である。
１，１０１，２０１，３０１，４０１，５０１ 半導体ウェハ
１４ ボンディングパッド
２０ 素子領域
２１ ダイシング領域
２２ 金属リング
２３ 基板
２４ ＧａＮ系半導体膜
２５，１２５，２２５，３２５，４２５ 誘電体膜
２６，１２６，４２６，５２６ 保護膜
２７，７２７，８２７，９２７ ダイシング溝
２７ａ，３２７ａ，４２７ａ，５２７ａ，７２７ａ，８２７ａ，９２７ａ 底面
２７ｂ 壁面
３０ 半導体素子
３１ ソース電極
３２ ドレイン電極
３３ ゲート電極
３４ ビア
３５ ２ＤＥＧ層
３６ 素子分離溝
４０，３４０，４４０，５４０ 形状変化領域
７０，１７０ 半導体装置
４２８ 溝部

Claims (10)

  1. 基板（２３）と、
    上記基板（２３）上に積層されたＧａＮ系半導体膜（２４）と、
    上記ＧａＮ系半導体膜（２４）上に設けられた半導体素子（３０）と、上記ＧａＮ系半導体膜（２４）上に設けられると共に、上記半導体素子（３０）を囲むように配置された金属リング（２２）とを有する複数の素子領域（２０）と、
    上記ＧａＮ系半導体膜（２４）上に積層された誘電体膜（２５，１２５，２２５）と、
    上記誘電体膜（２５，１２５，２２５）上に開口すると共に、上記素子領域（２０）を区画するように上記金属リング（２２）の外周に沿って、上記誘電体膜（２５，１２５，２２５）を貫通することなく格子状に設けられたダイシング溝（２７）を有するダイシング領域（２１）と、
    を備え、
    上記ダイシング溝（２７）の底面において、上記ダイシング溝（２７）の幅方向の中央部よりも、上記ダイシング溝（２７）の上記素子領域（２０）側の端部が高くなり、または、低くなっていることを特徴とする半導体ウェハ。
  2. 請求項１に記載の半導体ウェハにおいて、
    上記誘電体膜（１２５，２２５）が、少なくとも２層以上の多層膜で構成されていることを特徴とする半導体ウェハ。
  3. 請求項１または２に記載の半導体ウェハから個片化された半導体装置であって、
    上記ダイシング領域（２１）のうち、上記ダイシング溝（２７）の少なくとも一部が、上記半導体装置に残されるよう切り出されたことを特徴とする半導体装置。
  4. 基板（２３）上にＧａＮ系半導体膜（２４）を成長させる工程と、
    上記ＧａＮ系半導体膜（２４）上に、複数の半導体素子（３０）と、この半導体素子（３０）を囲むように配置される金属リング（２２）とを有する素子領域（２０）を形成すると共に、誘電体膜（２５，１２５，２２５）を積層する工程と、
    上記素子領域（２０）を区画するように格子状に設けられるダイシング溝（２７）を有するダイシング領域（２１）を形成する工程と、
    上記ダイシング溝（２７）をダイシングして、上記半導体素子（３０）と上記ダイシング溝（２７）の少なくとも一部とを含む半導体装置（７０，１７０）を切り出す工程と、
    を備え、
    上記ダイシング溝（２７）が、上記ダイシング溝（２７）の底面において、上記ＧａＮ系半導体膜（２４）が露出することなく、かつ、上記ダイシング溝（２７）の幅方向の中央部よりも、上記ダイシング溝（２７）の上記素子領域（２０）側の端部が高くなり、または、低くなるように形成されることを特徴とする半導体装置の製造方法。
  5. 請求項４に記載の半導体装置の製造方法において、
    ダイシングブレードを用いるブレードダイシングによって、上記半導体装置（７０，１７０）を個片化することを特徴とする半導体装置の製造方法。
  6. 基板（２３）と、
    上記基板（２３）上に積層されたＧａＮ系半導体膜（２４）と、
    上記ＧａＮ系半導体膜（２４）上に設けられた半導体素子（３０）と、上記ＧａＮ系半導体膜（２４）上に設けられると共に、上記半導体素子（３０）を囲むように配置された金属リング（２２）とを有する複数の素子領域（２０）と、
    上記ＧａＮ系半導体膜（２４）上に積層された少なくとも１層の誘電体膜（２５，２６，３２５，４２５，４２６）と、
    上記誘電体膜（２５，２６，３２５，４２５，４２６）上に開口すると共に、上記素子領域（２０）を区画するように上記金属リング（２２）の外周に沿って、上記ＧａＮ系半導体膜（２４）を露出させることなく格子状に設けられたダイシング溝（７２７，８２７，９２７）を有するダイシング領域（２１）と、
    を備え、
    上記ダイシング溝（７２７，８２７，９２７）の底面（７２７ａ，８２７ａ，９２７ａ）において、上記ＧａＮ系半導体膜（２４）の膜厚に対する上記誘電体膜（２５，２６，３２５，４２５，４２６）の総膜厚の比が、３．３以下であることを特徴とする半導体ウェハ。
  7. 請求項６に記載の半導体ウェハにおいて、
    上記誘電体膜（４２５，４２６）が、上記ＧａＮ系半導体膜（２４）上に積層された第１，第２の誘電体膜（４２５，４２６）を少なくとも含み、
    上記ダイシング溝（８２７）が、上記第１の誘電体膜（４２５）を貫通し上記ＧａＮ系半導体膜（２４）が露出する溝部（４２８）を形成した後、この溝部（４２８）の表面上に少なくとも上記第２の誘電体膜（４２６）を積層させることにより形成されていることを特徴とする半導体ウェハ。
  8. 請求項６または７に記載の半導体ウェハにおいて、
    上記ダイシング溝（７２７，８２７，９２７）の底面（７２７ａ，８２７ａ，９２７ａ）の幅方向の上記素子領域（２０）側の端部が、上記ダイシング溝（７２７，８２７，９２７）の幅方向の中央部よりも高くなり、または、低くなっていることを特徴とする半導体ウェハ。
  9. 請求項６から８のいずれか１つに記載の半導体ウェハから個片化された半導体装置（７０，１７０）であって、
    上記ダイシング領域（２１）のうち、上記ダイシング溝（７２７，８２７，９２７）の少なくとも一部が、上記半導体装置（７０，１７０）に残されるよう切り出されたことを特徴とする半導体装置。
  10. 基板（２３）上にＧａＮ系半導体膜（２４）を成長させる工程と、
    上記ＧａＮ系半導体膜（２４）上に、複数の半導体素子（３０）と、この半導体素子（３０）を囲むように配置される金属リング（２２）とを有する素子領域（２０）を形成すると共に、少なくとも１層の誘電体膜（２５，２６，３２５，４２５，４２６）を積層する工程と、
    上記素子領域（２０）を区画するように格子状に設けられるダイシング溝（７２７，８２７，９２７）を有するダイシング領域（２１）を形成する工程と、
    上記ダイシング溝（７２７，８２７，９２７）をダイシングして、上記半導体素子（３０）と上記ダイシング溝（２７）の少なくとも一部とを含む半導体装置（７０，１７０）を切り出す工程と、
    を備え、
    上記ダイシング溝（７２７，８２７，９２７）が、上記ダイシング溝（７２７，８２７，９２７）の底面（７２７ａ，８２７ａ，９２７ａ）において、上記ＧａＮ系半導体膜（２４）が露出することなく、かつ、上記ＧａＮ系半導体膜（２４）の膜厚に対する上記誘電体膜（２５，２６，３２５，４２５，４２６）の総膜厚の比が、３．３以下になるように形成されることを特徴とする半導体装置の製造方法。
JP2016521017A 2014-05-19 2015-04-30 半導体ウェハ、半導体ウェハから個片化された半導体装置および半導体装置の製造方法 Active JP6190953B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014103572 2014-05-19
JP2014103572 2014-05-19
PCT/JP2015/063014 WO2015178188A1 (ja) 2014-05-19 2015-04-30 半導体ウェハ、半導体ウェハから個片化された半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2015178188A1 JPWO2015178188A1 (ja) 2017-04-20
JP6190953B2 true JP6190953B2 (ja) 2017-08-30

Family

ID=54553862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016521017A Active JP6190953B2 (ja) 2014-05-19 2015-04-30 半導体ウェハ、半導体ウェハから個片化された半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US9917011B2 (ja)
JP (1) JP6190953B2 (ja)
CN (1) CN106415794B (ja)
WO (1) WO2015178188A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9911756B2 (en) * 2015-08-31 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor and electronic device surrounded by layer having assigned band gap to prevent electrostatic discharge damage
CN107180790B (zh) * 2017-06-29 2020-07-17 华进半导体封装先导技术研发中心有限公司 一种晶圆切割时间计算方法及装置
JP7240149B2 (ja) * 2018-08-29 2023-03-15 キオクシア株式会社 半導体装置
KR102571558B1 (ko) 2018-09-17 2023-08-29 삼성전자주식회사 반도체 장치
CN111834332B (zh) * 2019-04-16 2022-11-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56103447A (en) * 1980-01-22 1981-08-18 Toshiba Corp Dicing method of semiconductor wafer
JP3227287B2 (ja) * 1993-11-17 2001-11-12 日亜化学工業株式会社 窒化ガリウム系化合物半導体チップの製造方法と窒化ガリウム系化合物半導体素子
US7265032B2 (en) * 2003-09-30 2007-09-04 Intel Corporation Protective layer during scribing
WO2005055300A1 (en) * 2003-12-05 2005-06-16 Showa Denko K.K. Method for production of semiconductor chip and semiconductor chip
JP2006222258A (ja) 2005-02-10 2006-08-24 Toshiba Corp 半導体ウエハと半導体素子およびその製造方法
US8198639B2 (en) * 2007-09-03 2012-06-12 Rohm Co., Ltd. Method of manufacturing light emitting device with a pair of ridge protection electrodes
JP5503113B2 (ja) * 2008-05-08 2014-05-28 古河電気工業株式会社 半導体装置、ウエハ構造体および半導体装置の製造方法
JP4873001B2 (ja) * 2008-12-10 2012-02-08 ソニー株式会社 固体撮像装置とその製造方法、電子機器並びに半導体装置
JP2010263145A (ja) * 2009-05-11 2010-11-18 Panasonic Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN106415794A (zh) 2017-02-15
WO2015178188A1 (ja) 2015-11-26
US20170005001A1 (en) 2017-01-05
US9917011B2 (en) 2018-03-13
CN106415794B (zh) 2019-03-01
JPWO2015178188A1 (ja) 2017-04-20

Similar Documents

Publication Publication Date Title
JP6190953B2 (ja) 半導体ウェハ、半導体ウェハから個片化された半導体装置および半導体装置の製造方法
JP6214172B2 (ja) 高電子移動度トランジスタ及びその製造方法
US8395241B2 (en) Through silicon via guard ring
US9972580B2 (en) Semiconductor package and method for fabricating the same
US20160204071A1 (en) Semiconductor die and die cutting method
US11062969B2 (en) Wafer level chip scale package structure and manufacturing method thereof
US9966311B2 (en) Semiconductor device manufacturing method
US10964595B2 (en) Method for singulating packaged integrated circuits and resulting structures
TWI647753B (zh) 半導體元件之製造方法及半導體元件
US20220246475A1 (en) Component and Method of Manufacturing a Component Using an Ultrathin Carrier
US20110156217A1 (en) Power devices having reduced on-resistance and methods of their manufacture
US9269676B2 (en) Through silicon via guard ring
KR20140018226A (ko) 사전 절단 웨이퍼가 도포된 언더필 필름
JP2015032661A (ja) 半導体装置とその製造方法および半導体装置の実装方法
CN107251201A (zh) 半导体装置的制造方法
US20170179222A1 (en) Semiconductor device
US20150004752A1 (en) Semiconductor package, semiconductor substrate, semiconductor structure and fabrication method thereof
JP2018060885A (ja) 半導体装置の製造方法
KR100883864B1 (ko) 반도체 소자의 제조 방법
TWI657544B (zh) 晶圓級晶片尺寸封裝結構及其製備方法
JP3663100B2 (ja) 半導体装置およびその製造方法、並びに、無線通信システム
JP2018046306A (ja) 半導体装置とその製造方法
JP2012069874A (ja) 半導体基板製造方法
JP2009295766A (ja) 半導体装置の製造方法
JP2014078619A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170807

R150 Certificate of patent or registration of utility model

Ref document number: 6190953

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250