JP2007294488A5 - - Google Patents

Download PDF

Info

Publication number
JP2007294488A5
JP2007294488A5 JP2006117074A JP2006117074A JP2007294488A5 JP 2007294488 A5 JP2007294488 A5 JP 2007294488A5 JP 2006117074 A JP2006117074 A JP 2006117074A JP 2006117074 A JP2006117074 A JP 2006117074A JP 2007294488 A5 JP2007294488 A5 JP 2007294488A5
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
external connection
electrically connected
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006117074A
Other languages
English (en)
Other versions
JP2007294488A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2006117074A priority Critical patent/JP2007294488A/ja
Priority claimed from JP2006117074A external-priority patent/JP2007294488A/ja
Priority to KR1020070037328A priority patent/KR20070104236A/ko
Priority to US11/736,926 priority patent/US8525355B2/en
Publication of JP2007294488A publication Critical patent/JP2007294488A/ja
Publication of JP2007294488A5 publication Critical patent/JP2007294488A5/ja
Priority to US13/368,900 priority patent/US20120133056A1/en
Pending legal-status Critical Current

Links

Claims (6)

  1. 第1の半導体チップと、
    前記第1の半導体チップ上に積み重ねられた第2の半導体チップと、
    前記第1及び第2の半導体チップを覆うように封止する第1の封止樹脂と、
    前記第1の封止樹脂の下面に設けられ、前記第1の半導体チップと電気的に接続される前記第1の外部接続端子と、
    前記第1の封止樹脂の下面に設けられ、前記第2の半導体チップと電気的に接続される前記第2の外部接続端子と、を備え、
    記第1の封止樹脂は、低弾性樹脂により構成されており、
    前記第1の半導体チップは、前記第1の外部接続端子と電気的に接続されるパッドを有しており、
    前記第2の半導体チップを、前記パッドと重ならないように前記第1の半導体チップ上に積み重ねたことを特徴とする半導体装置。
  2. 前記第1及び第2の外部接続端子は、前記第1及び第2の外部接続端子の一部が前記第2の半導体チップと対向する前記第1の半導体チップの面とは反対側の面に接触するように配置することを特徴とする請求項記載の半導体装置。
  3. 請求項1または2記載の半導体装置と、
    前記半導体装置と電気的に接続される配線パターンを有する実装基板と、
    前記半導体装置を封止する第2の封止樹脂とを備えたことを特徴とする電子装置。
  4. 前記半導体装置を複数備え、
    前記半導体装置に設けられた前記第1及び第2の外部接続端子が他の半導体装置と接触しないように前記複数の半導体装置を積み重ねたことを特徴とする請求項記載の電子装置。
  5. 第1の半導体チップと、前記第1の半導体チップ上に積み重ねられた第2の半導体チップと、前記第1の半導体チップが電気的に接続される第1の外部接続端子と、前記第2の半導体チップが電気的に接続される第2の外部接続端子と、を備えた半導体装置の製造方法であって、
    支持板となる金属板上に第1及び第2の外部接続端子を形成する外部接続端子形成工程と、
    第1の低弾性樹脂を介して、前記金属板上に前記第1の半導体チップを貼り付ける第1の半導体チップ貼付工程と、
    前記第1の半導体チップ上に第2の半導体チップを貼り付ける第2の半導体チップ貼付工程と、
    前記第1及び第2の半導体チップを第2の低弾性樹脂で封止する封止工程とを含むことを特徴とする半導体装置の製造方法。
  6. 前記第1の半導体チップは、前記第1の外部接続端子と電気的に接続されるパッドを有しており、
    前記第2の半導体チップは、前記パッドと重ならないように前記第1の半導体チップ上に貼り付けることを特徴とする請求項記載の半導体装置の製造方法。
JP2006117074A 2006-04-20 2006-04-20 半導体装置、電子部品、及び半導体装置の製造方法 Pending JP2007294488A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006117074A JP2007294488A (ja) 2006-04-20 2006-04-20 半導体装置、電子部品、及び半導体装置の製造方法
KR1020070037328A KR20070104236A (ko) 2006-04-20 2007-04-17 반도체 장치, 전자 장치, 및 반도체 장치의 제조 방법
US11/736,926 US8525355B2 (en) 2006-04-20 2007-04-18 Semiconductor device, electronic apparatus and semiconductor device fabricating method
US13/368,900 US20120133056A1 (en) 2006-04-20 2012-02-08 Semiconductor device, electronic apparatus and semiconductor device fabricating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006117074A JP2007294488A (ja) 2006-04-20 2006-04-20 半導体装置、電子部品、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007294488A JP2007294488A (ja) 2007-11-08
JP2007294488A5 true JP2007294488A5 (ja) 2009-04-09

Family

ID=38618728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006117074A Pending JP2007294488A (ja) 2006-04-20 2006-04-20 半導体装置、電子部品、及び半導体装置の製造方法

Country Status (3)

Country Link
US (2) US8525355B2 (ja)
JP (1) JP2007294488A (ja)
KR (1) KR20070104236A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100886717B1 (ko) * 2007-10-16 2009-03-04 주식회사 하이닉스반도체 적층 반도체 패키지 및 이의 제조 방법
US8014166B2 (en) * 2008-09-06 2011-09-06 Broadpak Corporation Stacking integrated circuits containing serializer and deserializer blocks using through silicon via
KR101686553B1 (ko) 2010-07-12 2016-12-14 삼성전자 주식회사 반도체 패키지 및 패키지 온 패키지
JP5918664B2 (ja) * 2012-09-10 2016-05-18 株式会社東芝 積層型半導体装置の製造方法
US9368422B2 (en) * 2012-12-20 2016-06-14 Nvidia Corporation Absorbing excess under-fill flow with a solder trench
JP2018101699A (ja) * 2016-12-20 2018-06-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器
US20200118991A1 (en) * 2018-10-15 2020-04-16 Intel Corporation Pre-patterned fine-pitch bond pad interposer

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2439478A1 (fr) * 1978-10-19 1980-05-16 Cii Honeywell Bull Boitier plat pour dispositifs a circuits integres
JP3007833B2 (ja) 1995-12-12 2000-02-07 富士通株式会社 半導体装置及びその製造方法及びリードフレーム及びその製造方法
AU7096696A (en) * 1995-11-28 1997-06-19 Hitachi Limited Semiconductor device, process for producing the same, and packaged substrate
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
JP3638771B2 (ja) * 1997-12-22 2005-04-13 沖電気工業株式会社 半導体装置
DE60036038T2 (de) * 1999-06-18 2008-04-30 Hitachi Chemical Co., Ltd. Klebstoff, Klebstoffgegenstand, Schaltungssubstrat für Halbleitermontage mit einem Klebstoff und eine Halbleiteranordnung die diesen Enthält
US6605875B2 (en) * 1999-12-30 2003-08-12 Intel Corporation Integrated circuit die having bond pads near adjacent sides to allow stacking of dice without regard to dice size
JP3832170B2 (ja) * 2000-01-06 2006-10-11 セイコーエプソン株式会社 マルチベアチップ実装体
US20020125568A1 (en) * 2000-01-14 2002-09-12 Tongbi Jiang Method Of Fabricating Chip-Scale Packages And Resulting Structures
JP3752949B2 (ja) * 2000-02-28 2006-03-08 日立化成工業株式会社 配線基板及び半導体装置
JP2002040095A (ja) 2000-07-26 2002-02-06 Nec Corp 半導体装置及びその実装方法
US6468471B1 (en) * 2000-11-10 2002-10-22 Gary K. Loda System for, and method of, irradiating opposite sides of articles with optimal amounts of cumulative irradiation
US6753613B2 (en) * 2002-03-13 2004-06-22 Intel Corporation Stacked dice standoffs
JP2003303919A (ja) 2002-04-10 2003-10-24 Hitachi Ltd 半導体装置及びその製造方法
US7057269B2 (en) * 2002-10-08 2006-06-06 Chippac, Inc. Semiconductor multi-package module having inverted land grid array (LGA) package stacked over ball grid array (BGA) package
JP4159431B2 (ja) * 2002-11-15 2008-10-01 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2004031946A (ja) * 2003-06-05 2004-01-29 Nec Electronics Corp 半導体装置及びその製造方法
JP2005268533A (ja) * 2004-03-18 2005-09-29 Shinko Electric Ind Co Ltd 積層型半導体装置
US7560821B2 (en) * 2005-03-24 2009-07-14 Sumitomo Bakelite Company, Ltd Area mount type semiconductor device, and die bonding resin composition and encapsulating resin composition used for the same

Similar Documents

Publication Publication Date Title
JP2008187054A5 (ja)
JP2008263125A5 (ja)
JP2009130196A5 (ja)
JP2006093189A5 (ja)
JP2011096903A5 (ja) 半導体素子実装配線基板及びその製造方法
JP2009194322A5 (ja)
TW200644187A (en) Semiconductor device and method for manufacturing semiconductor device
JP2010245455A5 (ja) 基板
TW200721424A (en) Semiconductor device
JP2006060128A (ja) 半導体装置
JP2007294488A5 (ja)
WO2009002381A3 (en) Mold compound circuit structure for enhanced electrical and thermal performance
JP2009147165A5 (ja)
TW200729449A (en) Semiconductor device and manufacturing method thereof
JP2017108019A5 (ja)
JP2011009514A5 (ja)
EP1840941A3 (en) Semiconductor device and manufacturing method thereof
JP2007184385A5 (ja)
JP2009141169A5 (ja)
JP2010028601A5 (ja)
JP2007267113A5 (ja)
TW200635013A (en) Stacked semiconductor package
NZ587889A (en) Semiconductor device, and communication apparatus and electronic apparatus having the same
JP2009224616A5 (ja)
JP2008091719A5 (ja)