JP4361223B2 - 半導体パッケージ - Google Patents
半導体パッケージ Download PDFInfo
- Publication number
- JP4361223B2 JP4361223B2 JP2001079537A JP2001079537A JP4361223B2 JP 4361223 B2 JP4361223 B2 JP 4361223B2 JP 2001079537 A JP2001079537 A JP 2001079537A JP 2001079537 A JP2001079537 A JP 2001079537A JP 4361223 B2 JP4361223 B2 JP 4361223B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- layer
- post
- wafer
- resin protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
本発明は、配線基板(インタポーザ)を使用しないウェハレベルCSP(Chip Size/Scale Package)等の半導体パッケージに係り、特に、接続時にポストに働く応力の影響を緩和して信頼性を向上できる半導体パッケージに関するものである。
【0002】
【従来の技術】
近年、半導体装置の小型化が促進されており、これに伴ってそのパッケージの小型化が注目されている。例えば、日経マイクロデバイス1998年8月号及び1999年2月号等に種々の半導体パッケージが提案されている。その中でも、特にCSPと呼ばれる半導体パッケージによるウェハレベルCSPは、パッケージの小型化及びコストの低減に高い効果を示す。このCSPは、ウェハごと樹脂封止されたパッケージである。図12は従来のCSPの構成を示す断面図である。
なお、図12は回路基板へ搭載される状態を示しており、以下の説明では図12とは上下関係が逆になっている。
【0003】
従来のCSPにおいては、ウェハ51上に複数個のAlパッド52が形成されている。また、ウェハ51の全面にAlパッド52を覆うSiN層53及びポリイミド層54が形成されている。SiN層53及びポリイミド層54には、その表面からAlパッド52まで達するビアホールが形成されている。そして、ビアホール内に導体層55が埋め込まれている。更に、ポリイミド層54上には、導体層55に接続された再配線層56が形成されている。再配線層56は、例えばCuからなる。そして、ポリイミド層54の全面に再配線層56を覆う封止樹脂層57が設けられている。封止樹脂層57の内部には、その表面から再配線層56まで達するメタルポストとしてCuポスト58が形成されている。Cuポスト58上には、バリアメタル層59が形成されており、このバリアメタル層59上に半田等のソルダボール60が形成されている。
【0004】
次に、上述のような従来のCSPの製造方法について説明する。図13(a)〜(e)は従来のCSPの製造方法を工程順に示す断面図である。なお、図13(a)〜(e)においては、再配線層及びポリイミド層等は省略している。
まず、図13(a)に示すように、表面が平坦なウェハ61を準備する。そして、図13(b)に示すように、ウェハ61上に複数個のCuポスト等のメタルポスト62をめっきにより形成する。次いで、図13(c)に示すように、全てのメタルポスト62を覆うように樹脂封止を行い、樹脂封止層63を形成する。その後、図13(d)に示すように、封止樹脂層63の表面を研磨することにより、各メタルポスト62を露出させる。そして、図13(e)に示すように、メタルポスト62上に半田等のソルダボール64を搭載する。
このようにして、前述のようなCSPが形成される。このCSPは、その後、所定の大きさにダイジングされる。
【0005】
【発明が解決しようとする課題】
ところで、一般に、半導体パッケージと回路基板等との熱膨張率は相違しているので、この熱膨張率の相違に基づく応力が半導体パッケージの端子(Cuポスト等のメタルポスト)に集中する。前述のようなCSPにおいても半田接続を用いるから、半導体パッケージと回路基板等との熱膨張率の相違に基づく応力が半導体パッケージの端子に集中しやすく、この端子に集中する応力による歪みが大きくなると、電極剥離、抵抗値の増大等の問題が生じてくる。また、図14に示すように、ウェハ61上に複数形成した複数のポスト62を回路基板等に接続する場合、半田バンプの数等による差異があるものの、概ね、ウェハ61の平面視中央部から周辺部に向かって放射状の方向(図14中矢印の方向)に応力が作用する傾向があり、ウェハ61の周縁部付近では、ポスト62に作用する応力の方向性がより顕著になる。このため、前述の電極剥離、抵抗値の増大等の問題も顕著になってくる。
このような問題を回避するには、例えば、半導体パッケージのウェハと基板とを直接接続せず、間に入れた緩衝部材を介して接続すること等により応力緩和を図っている。しかしながら、前記緩衝部材を利用した応力緩和では、半導体パッケージと回路基板とを接続した後の厚さ寸法が大きくなるし、構造の複雑化、コストの上昇等を回避できない。
また、ポストを大型化(通常、回路基板等の接触部分の接触面積の大型化には限界があるから、高さの大型化になる)して、応力を分散、吸収することも考えられるが、これでは、目的の高さのメタルポストを形成するためのめっき時間が非常に長くなり、半導体パッケージの製造能率を低下させてしまうため、問題を解決できない。
【0006】
本発明は、前述の課題に鑑みてなされたもので、半導体パッケージのポスト(端子)に対する回路基板等の接続に伴う応力集中を効率良く緩和でき、しかも、低コスト化、接続信頼性の向上を実現できる、半導体パッケージを提供することを目的とする。
【0007】
【課題を解決するための手段】
請求項1記載の半導体パッケージは、電極が設けられたウェハ上に形成された絶縁層と、この絶縁層の前記電極に整合する領域に形成された開口部を介して前記電極に接続された再配線層と、前記ウェハ、前記絶縁層及び前記再配線層を封止する封止樹脂層と、この封止樹脂層を貫通し頂部に半田バンプが形成されたポストとを有し、前記ポストは、前記絶縁層上に形成された樹脂製突部と、この樹脂製突部の側面の一部と頂部の少なくとも一部とを被覆して前記再配線層と前記半田バンプとの間を接続した導電層を有し、前記導電層は、前記樹脂製突部の頂部に形成された頂部導電層(6c、6e)と、該頂部導電層から複数方向に延びるようにして前記樹脂製突部の側面上に被覆された複数本の側面導電層(6d、6f)とを有し、前記樹脂製突部の側面における前記導電層の形状によって、前記ポストに変形容易な方向性が与えられていることを特徴とする。
請求項2記載の発明は、請求項1記載の半導体パッケージにおいて、前記側面導電層が、前記頂部導電層と前記再配線層との間を接続する線状に形成され、前記樹脂製突部の側面における前記側面導電層の形成位置によって、前記ポストに変形容易な方向性が与えられていることを特徴とする。
請求項3記載の発明は、請求項2記載の半導体パッケージにおいて、前記頂部導電層の対向する両側に前記頂部導電層から延出させた形状の前記側面導電層が形成され、前記側面導電層の前記頂部導電層から対向する両側への前記側面導電層の延出方向に対して垂直な方向を含んでこれに沿った方向で、前記ポストに変形容易な方向性が与えられていることを特徴とする。
請求項4記載の発明は、請求項1から3のいずれかに記載の半導体パッケージにおいて、前記ウェハ上に、変形容易な方向性が与えられた前記ポストが複数設けられ、これらポストの変形容易な方向が、各ポストに予想される応力の作用方向にほぼ一致されていることを特徴とする。
請求項5記載の発明は、請求項4記載の半導体パッケージにおいて、前記ウェハ上に複数突設された前記ポスト変形が容易な方向が、これらポストが突設された領域の中央部から放射状の向きにほぼ一致されていることを特徴とする。
【0008】
この発明では、回路基板等が接続されるポストが、樹脂製突部に導電層を形成したものであるため、接続時にポストに発生した応力を樹脂製突部の変形(圧縮変形、曲げ)によって分散、吸収できる。この発明では、特に、樹脂製突部を形成される導電層は、樹脂製突部の側面の一部と頂部の少なくとも一部とを被覆するものであり、樹脂製突部の側面に導電層が形成されない部分を残していることで、樹脂製突部の変形による応力吸収を充分に行えるようになっている点が重要である。この構成により、緩衝部材を設けたり、ポストを大型化すること無く、接続時に発生する応力を効率良く吸収することができる。
【0009】
ところで、本発明では、樹脂製突部側面を被覆する導電層(側面導電層)は、樹脂製突部の頂部に被覆された頂部導電層と再配線層との間を接続するものであり、頂部導電層から再配線層にわたって、樹脂製突部の側面に引き通した形状に延在形成される。このような側面導電層を有する導電層では、樹脂製突部の側面に形成された側面導電層が剛性を発揮するため、この側面導電層の形状、形成位置によって、ポストに変形容易な方向性が与えられる。
本発明では、この導電層の、特に側面導電層の形状、形成範囲によってポストに変形容易な方向性を与え、ポストに対する回路基板等の電子部品の接続時にポストに作用する応力を吸収、緩和するものである。この構成であれば、側面導電層の設計によって、ポストに与える変形容易な方向を、ポストに作用する応力の方向に対応させることで、応力吸収を効率良く行えるようになる。つまり、ポストは、側面導電層が形成されていない方向に変形しやすいため、前記樹脂製突部の側面での側面導電層の形成範囲によって、ポストに変形容易な方向性を与えることができ、変形容易な向きの設定も容易である。
特に、頂部導電層から前記樹脂製突部が形成されている絶縁層に向けて樹脂製突部の側面に延在形成されて前記頂部導電層と再配線層との間を接続した側面導電層は、圧縮、引張のいずれの方向にも剛性を発揮するため、このような側面導電層が形成されている方向へはポストが変形しにくいから、このような側面導電層を頂部導電層の対向する両側に形成し、それ以外の位置には形成しないようにすることで、樹脂製突部の側面での側面導電層の形成範囲(この場合は形成位置)によって、ポストに変形容易な方向性を簡単に与えることができ、しかも、その方向性が顕著に得られる。この場合、このような側面導電層が形成されていない樹脂製突部側面では、頂部導電層と再配線層との間を接続していない形状の側面導電層を樹脂製突部側面に被覆しても良いが、側面導電層を全く形成しなければ、ポストの変形容易な方向性がより顕著に得られる。
【0010】
【発明の実施の形態】
以下、本発明の1実施の形態を図面を参照して説明する。
図1は本発明に係る実施の形態の半導体パッケージ20を示す断面図である。図2は半導体パッケージのウェハ上に形成されるポスト7Aを示す平面図であり、変形容易な方向性を有していないポストの参考例を示す。図3は図1の半導体パッケージ20に形成されるポスト7Bを示す平面図である。
以下、ウェハ1上に形成されるポスト(具体的にはポスト7A、7B、並びに、図10(a)、(b)のポスト7C、7D等)を総称する場合、「ポスト7」と称する場合がある。
なお、図1では、後述するシード層5やパッシベーション膜9の図示を省略している。
【0011】
図1から図3に示すように、半導体パッケージ20は、電極2が設けられたウェハ1上に形成された絶縁層3と、この絶縁層3の前記電極2に整合する領域に形成された開口部3aと、この開口部3aを介して前記電極2に接続された導電層である再配線層6aと、前記ウェハ1、前記絶縁層3及び前記再配線層6aを封止する封止樹脂層8と、この封止樹脂層8を貫通し頂部7aに半田バンプ11が形成されたポスト7とを有している。
ここでは、ウェハ1として、シリコンウェハを採用しており、以下「Siウェハ1」と称する場合がある。
電極2としては、各種導電性材料が採用可能であるが、ここではアルミニウム製パッドを採用している。
【0012】
前記ポスト7は、前記絶縁層3上に形成された樹脂製突部4と、この樹脂製突部4の側面4cの一部及び頂部4aの少なくとも一部を被覆し、前記再配線層6a及び前記半田バンプ11に接続された導電層160とを有している。導電層160は、半田バンプ11を介して回路基板等と電気的に接続される電極を構成するものである。
なお、ここでは、導電層160の具体的構成を、図2、図3、図10(a)、(b)に例示しているが、説明の便宜上、区別のため、図2に示すものを導電層161、図3に示すものを導電層162、図10(a)に示すものを導電層164、図10(b)に示すものを導電層165として説明する。
【0013】
図2に示す導電層161は、樹脂製突部4の頂部4a(具体的には樹脂製突部上面4b)に形成された頂部導電層6cと、この頂部導電層6cから複数方向に放射状に延びるようにして前記樹脂製突部4の側面4c上に線状に被覆された複数本の側面導電層6dとを有している。図2では、前記側面導電層6dは、樹脂製突部4の上面4bと略一致する円形の頂部導電層6cの周方向の4箇所にほぼ均等配置して形成されている。
図3に示す導電層162は、樹脂製突部4の頂部4aに形成された頂部導電層6eと、この頂部導電層6eから対向する2方向に延びるようにして前記樹脂製突部4の側面4cを被覆する2本の側面導電層6fとを有している。また、図3では、前記側面導電層6fは、樹脂製突部4の上面4bと略一致する円形の頂部導電層6eの対向する両側から次第に末広がりに広がるように延出する扇型に形成されている。この導電層162は、頂部導電層6eを介して対向する両側の側面導電層6fが、頂部導電層6eを介して対称の扇型になっている。
【0014】
樹脂製突部4に形成された前記導電層161、162は、再配線層6aと半田バンプ11との間を電気的に接続する機能を果たす。導電層161、162の側面導電層6d、6fは、半田バンプ11と接続された頂部導電層6c、6eと、絶縁層3上の再配線層6aとに接続されている。側面導電層6d、6fは、樹脂製突部4の周囲と取り囲むようにして絶縁層3上にリング状に形成された再配線層6aである突部囲繞部6bと接続されている。前記突部囲繞部6bは、絶縁層3上の再配線層6aの一部を形成するものである。
【0015】
図2に示すポスト7A並びに図3に示すポスト7Bは、具体的には、円錐台状の樹脂製突部4に導電層161、162を被覆形成したものであり、これらポスト7A、7Bの頂部7aとは、樹脂製突部4の平坦な上面4b上に形成された頂部導電層6c、6eである。頂部導電層6c、6eは平坦な上面を形成しており、半田バンプ11を安定に設置することができる。
【0016】
次に、半導体パッケージの製造方法の1実施の形態を図面を参照して具体的に説明する。
図4(a)〜(c)、図5(a)〜(c)は、本発明に係る半導体パッケージ20の製造方法を工程順に示す断面図である。
【0017】
まず、図4(a)に示すように、集積回路(図示せず)及びその電極、例えば、電極2が設けられたSiウェハ1の全面(上面1aの全面。以下もウェハ1の「全面」とは、上面1a全面のことを指す)にSiNなどのパッシベーション膜9を直接形成したものを準備し、このパッシベーション膜9の電極2に整合する位置に開口部を形成し、電極2を露出させる。
【0018】
次に、図4(b)に示すように、電極2に整合する位置に開口部3aを有する樹脂製の絶縁層3を形成する。絶縁層3は、例えばポリイミド、エポキシ樹脂又はシリコーン樹脂等からなり、その厚さは、例えば5〜50μm程度である。また、絶縁層3は、例えば回転塗布法、印刷法、ラミネート法等により形成することができる。開口部3aは、例えば、樹脂層3を構成するポリイミド等の膜をウェハ1全面に成膜した後に、フォトリソグラフィ技術を利用してパターニングすることにより形成できる。
【0019】
次に、図4(c)に示すように、ウェハ1上において電極とは離れた位置に、絶縁層3上に樹脂からなる樹脂製突部4を形成する。この樹脂製突部4は、絶縁層3上に隆起した突起状であり、断面が台形状あるいは半円状等の、絶縁層3からの突出寸法が最も大きい部分である頂部4aを中央部に有する形状に形成されるものであり、ここでは円錐の頂部付近を除いて平坦な上面4bを形成した形状(円錐台状)である。
樹脂製突部4は、例えばポリイミド、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは、例えば25〜100μm程度である。また、樹脂製突部4は前述のポリイミド等の樹脂を用いた、回転塗布法(スピンコート)、印刷法、ラミネート法等により形成することができる。
【0020】
次に、図5(a)に示すように、電解めっき用の薄いシード層5をウェハ1の全面又は必要領域(後述の導電層を形成する領域)に形成する。このシード層5は、例えばスパッタ法により形成されたCu層及びCr層の積層体又はCu層及びTi層の積層体等である。また、無電解Cuめっき層であっても良く、蒸着法、塗布法又は化学気相成長(CVD)法等により形成された金属薄膜層であってもよく、これらを組み合わせても良い。
【0021】
次に、前記シード層5上にレジスト膜(図示略)を形成し、図5(b)に示すように、このレジスト膜をマスクとして露出したシード層5上に、めっき、スパッタ、蒸着等により導電層6である金属層を形成する。この導電層6は、樹脂製突部4にも形成される。導電層6である金属層としては、樹脂製突部4に対する被覆膜厚の安定や、被着性、膜強度等の点では、めっきにより形成されたCuめっき層等が適切であるが、これに限定されず、Cu以外の金属のめっきによリ形成した金属めっき層、スパッタ、蒸着等により形成された各種金属層であっても良い。
この工程により、Siウェハ1上に導電層6からなる回路パターンが形成される。導電層6の厚さは、例えば5〜50μm程度である。その後、導電層6上に、例えばNiめっき層及びAuめっき層(いずれも図示略)を形成して、後の工程で形成する半田バンプの濡れ性の向上を図ること等も可能である。
導電層6の形成後、レジスト膜を除去し、ウェハ1面上に露出している不要なシード層5をエッチング等により除去して導電層6以外の部分に絶縁層3を露出させる。
【0022】
レジスト膜には、開口部3a、樹脂製突部4及びこれらを含む領域における導電層6の形成位置に整合する開口部が、フォトリソグラフィ技術により形成される。また、レジスト膜は、例えばフィルムレジストをラミネートする方法、液体レジストを回転塗布する方法等により形成することができる。
【0023】
絶縁層3上に形成される再配線層6a(突部囲繞部6bを含む)や、樹脂製突部4に被覆、形成される導電層160は、この工程により形成された導電層6の一部分である。但し、再配線層6aは、導電層6の形成工程に従って目的の回路パターンに形成されるものの、樹脂製突部4に被覆、形成する導電層は、必ずしも導電層6の形成と同時に目的の形状に形成することに限定されない。例えば、樹脂製突部4の一部又は全部を覆うようにして形成した導電層6の一部を除去することで目的の形状に形成しても良い。
つまり、本発明では、前記樹脂製突部4に形成する導電層6は、樹脂製突部4の側面4cの一部と、樹脂製突部4の頂部4aの少なくとも一部とを被覆するように形成する必要がある。
【0024】
前述の導電層6の形成工程に従えば、例えば、感光性のレジスト膜を用い、フォトリソグラフィ技術により、樹脂製突部4における導電層6の形成位置に整合するパターンを形成し、Cu等のめっき等により導電層6を形成(シード層5上への導電層6の形成)することで、再配線層6aとともに樹脂製突部4にも目的形状の導電層を形成する方法が採用される。
樹脂製突部4に形成した導電層6の一部を除去することで目的の形状に形成する方法としては、図6に示すように、まず、樹脂製突部4の全体を覆うように導電層6を形成した後、この導電層6の一部を、エキシマレーザ、炭酸ガスレーザ、UV−YAGレーザ等の加工用レーザを用いて除去したり、樹脂製突部4の全体を覆うように形成した導電層6にフォトリソグラフィ技術によりパターンを形成し、ウェットエッチング、プラズマ加工等のドライエッチングにより、前記導電層6の一部を除去する方法等が採用される。
図6は、図2に示す導電層161を形成する場合を示すものであるが、図3に示す導電層162についても、同様の方法により形成できる。図6、図7中仮想線は、樹脂製突部4に形成する目的の導電層161、162の形状を示すものであり、この仮想線に対応して、レーザ加工による導電層6の除去、ドライエッチング用のパターン形成並びに導電層6の除去を行うことで、樹脂製突部4に目的形状の導電層160を形成できる。
【0025】
目的形状の導電層160の形成が完了することで、目的のポスト7がウェハ1上に形成される。
【0026】
次に、図1に示すように、厚さ10〜150μm程度の表面保護用の封止樹脂層8を、少なくともポスト7の中央部を露出(平面視で、ポスト7の頂部7a上の平坦な上面の中央部が露出)するようにしてウェハ1上に形成する。封止樹脂層8としては、ポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等が好適に用いられる。
なお、ここでは、封止樹脂層8の具体的構成を、図1、図8、図9に例示しているが、説明の便宜上、区別のため、図1に示すものを封止樹脂層8a、図8に示すものを封止樹脂層8b、図9に示すものを封止樹脂層8cとして説明する。
【0027】
図1では、ポスト7よりも高く盛り上げるようにして形成した封止樹脂層8aを、ポスト7の平坦な上面(頂部7a上面)の周縁部上にまで形成し、その内側である開口部10にポスト7の頂部7a上面の中央部が露出されるようにしている。封止樹脂層8aの円形の開口部10の面積は、ポスト7の円形の頂部7aの面積よりも小さくなっている。
【0028】
ポスト7を露出させる開口部を有する封止樹脂層8(具体的には封止樹脂層8a〜8c)を形成する工程は、例えば、封止樹脂層8を感光性ポリイミド樹脂等の感光性樹脂から構成し、これをフォトリソグラフィ技術によりパターニングすること等が採用可能であるが、これに限定されず、各種方法が採用可能である。
【0029】
図1等に示す半導体パッケージ20に適用可能な封止樹脂層8としては、図1の封止樹脂層8aに限定されず、図8、図9に示した封止樹脂層8b、8cも採用可能である。
図8、図9に示す封止樹脂層8b、8cは、いずれも、ポスト7の頂部7aが露出されるようにしてウェハ1上を覆って封止するものである。
図8に示す封止樹脂層8bはポスト7の周囲に溝を形成した形状であり、この封止樹脂層8bには、ポスト7の外側にポスト7の円形の頂部7aの外側に同心円状に、前記ポスト頂部7aよりも面積が大きい円形の開口部10aが形成されている。封止樹脂層8bの開口部10aは、外側から内側に向かって落ち込んで、ポスト7の周囲を取り囲むようなリング状の溝を形成している。
図9に示す封止樹脂層8cは、ポスト7の頂部7a付近を除く部分を埋設、封止した形状になっている。この封止樹脂層8cの開口部10bは、ポスト7を取り囲むようになっているため、その開口面積は、ポスト7の頂部7aよりも大きいことは言うまでも無い。また、この封止樹脂層8cは、ポスト7の下部を上面として形成されており、ポスト7の傾斜された側面(樹脂製突部4の外形に対応してポスト7の側面も傾斜されている)に乗り上げた形状の薄肉部8dによってポスト7の側面下部及びその周囲を封止するようになっている。但し、封止樹脂層8cでは、ポスト7の側面下部及びその周囲を変形容易な薄肉部8dで封止してポスト7の変形を容易にすることが重要であり、ポスト7から離れた所では、その上面位置等は自由であり、例えば、上面位置がポスト7の頂部7aよりも高くなる厚さで形成することも可能である。
【0030】
封止樹脂層を形成したら、次に、ポスト7上に半田バンプ11を形成する。この半田バンプ11の形成方法としては、めっき法、印刷法、メタルジェット法、半田ボールの載置等が挙げられる。ここで、半田バンプ11と樹脂製突部4の中心同士が、平面視(ウェハ1上から見た方向)で一致していることが、応力分散の点で好ましい。具体的には、平面視で円形の半田バンプ11と、円形の樹脂製突部4の中心位置とが一致することが好ましい。
【0031】
このようにして製造された半導体パッケージのポスト7は、図5(c)等に示すように、例えば、高さが30μm程度の円錐台状の樹脂製突部4の頂部4aのほぼ全体と、側面4aの一部とを覆うようにして、シード層5と厚さ20μm程度の導電層が形成され、全体として高さが50μm程度の突起状に形成される。シード層5及びウェハ1上に形成した導電層6は、半田バンプ11と電極2との間を接続する機能を果たす。
【0032】
前記半導体パッケージ20では、回路基板等に対する接続、実装時に生じた応力を、柔軟性を有する樹脂製の突部4により分散するため、ウェハ1に与える歪みを緩和できる。したがって、例えば、ウェハ上に形成した非常に厚い導電層によってポストを形成して応力分散する場合に比べて、短時間でポスト7を形成することができ、半導体パッケージの製造能率の向上、低コスト化を実現できる。また、ポスト7の高さは、樹脂製突部4の高さによって簡単に調整できるといった利点もある。
【0033】
さらに、この半導体パッケージでは、ポスト7の樹脂製突部4に被覆形成される導電層160は、樹脂製突部4の頂部4aの少なくとも一部と、樹脂製突部4の側面4cの一部とに導電層(具体的には61〜63)を被覆形成した構成であり、樹脂製突部4の側面4cに導電層160が被覆されていない部分が存在することから、導電層160によって樹脂製突部4を拘束して変形しにくくしてしまうことが無く、ポスト7が変形しやすくなっている。このため、ポスト7の変形、詳細には樹脂製突部4の変形による応力分散、吸収を効率良く行え、電極剥離、抵抗値の増大等の不都合を確実に防止できるといった利点がある。
具体的には、図1、図2、図3に示す半導体パッケージでは、樹脂製突部4に形成された導電層160は、樹脂製突部4の側面4cではその極一部に被覆形成されているにすぎないため、例えば樹脂製突部4の全体を導電層で覆ってしまう場合に比べてポスト7が変形しやすくなっており、回路基板等の接続時の応力を、非常に効率良く分散、吸収することができる。
【0034】
さらに、図2に示すように、樹脂製突部4の側面4cに形成した線状の導電層(具体的には側面導電層6d)が、湾曲又は屈曲して形成されていると(図2では湾曲)、この導電層の変形性が高められるため、樹脂製突部4の変形が一層自由になり、応力の分散、吸収をさらに一層効率良く行える。図2に示す導電層161は、具体的には、樹脂製突部4の頂部4aに形成された頂部導電層6cから樹脂製突部4の側面4cに延びる複数本の側面導電層6dが、前記頂部導電層6cを中心とする螺旋状に旋回するようにして湾曲されている。したがって、例えば、回路基板等の接続時にポスト7に圧縮力が作用すると、側面導電層6dが適宜湾曲変形することでポスト7が自由に変形でき、応力の分散、吸収を効率良く行える。頂部導電層6cを中心とする螺旋状に側面導電層6dが形成されている構成により、ポスト7の上下方向(図1上下)の応力による樹脂製突部4の伸び縮みに対応して、側面導電層6dが緩やかに湾曲変形して、断線しにくいことから、信頼性が向上するといった利点もある。また、ポストの変形性能を過度に損なわないから、側面導電層6dを複数本形成しても、ポストの変形による応力吸収性能を充分に確保できる。
【0035】
側面導電層の湾曲や屈曲は、図2に例示したものに限定されず、各種採用可能であるが、いずれにしても変形容易で、樹脂製突部4の変形を拘束しないものを採用する。例えば、複数本の側面導電層を、前記頂部導電層を中心とする螺旋状に旋回するようにして湾曲形成する場合、図2に示すように、全ての側面導電層を同一方向に湾曲させることに限定されず、一部の側面導電層が逆方向に湾曲する螺旋状に形成されている構成等も採用可能である。
【0036】
また、ポスト7の応力分散、吸収性能は、ウェハ1上を封止する封止樹脂層の形状によっても左右される。
例えば、図8に示す封止樹脂層8bは、ポスト7の上部を除く部分を覆うようにして形成されているため、特にポスト7上部の変形が封止樹脂層8によって拘束されず、図1に示す封止樹脂層8aに比べてポスト7が変形しやすくなっているため、ポスト7による応力分散、吸収性能を向上できる。
図9に示す封止樹脂層8cでは、ポスト7の側面に乗り上げるようにして形成された薄肉部8dによってポスト7側面を覆う形状であり、図1の封止樹脂層8aに比べて、ポスト7が変形しやすくなっており、この形状の封止樹脂層8cを採用することで、ポスト7の応力分散、吸収性能を向上できる。しかも、この封止樹脂層8cでは、薄肉部8dによってポスト7側面全体を覆ってポスト7近傍の封止を確実にすることが可能であり、また、その場合でも、変形容易な薄肉部8dによってポスト7の変形を拘束しないから、ポスト7に優れた応力分散、吸収性能を確保できる。
【0037】
上面位置をポスト7の頂部7aよりも低く形成した封止樹脂層8cでは、ポスト7の頂部7aを確実に露出させることができ、回路基板等に対するポスト7の接続状態、電気導通を確実に確保でき、信頼性を向上できる等の利点がある。
なお、図8、図9に示す封止樹脂層8b、8cは、本発明に係る各種半導体パッケージに適用できることは言うまでも無い。
【0038】
(ウェハ上の複数のポストによる応力吸収)
次に、本発明の要旨のところである、樹脂製突部4に形成した導電層160によって変形容易な方向性が与えられたポスト7、並びに、このポスト7がウェハ上に複数突設された半導体パッケージについて説明する。
【0039】
図11は、ウェハ1上の複数のポスト7の配置例を示す平面図であり、ウェハ1の平面視中央部に図2に示すポスト7Aを配置し、その周囲に図3に示すポスト7Bを複数分散配置している。ポスト7Aは、頂部導電層6cの周囲から複数本の側面導電層6dを均等に形成している。ポスト7Bは、頂部導電層6eから両側の側面導電層6fが存在する方向へ、つまり、図3中矢印Aの方向へは変形が困難である反面、この矢印Aに垂直の方向である矢印Bに沿った方向へは変形が容易であり、変形容易な方向性を有する。このポスト7Bは、頂部導電層6eの対向する両側の側面導電層6fを結ぶ直線方向(図3中矢印Aの方向)に対して垂直の方向(矢印Bの方向)に変形容易になっている。また、ポスト7Bでは、頂部導電層6eから末広がりの扇型に形成されている一対の側面導電層6fの形状により、例えば頂部導電層6eから側面4c下端に向かって真っ直ぐに延びる直線状の側面導電層に比べて、変形容易な方向性が顕著であり、矢印B以外の方向には変形しにくくなっている。
【0040】
そして、図11では、ウェハ1の平面視中央部を除く周囲に配置された複数のポスト7Bの変形容易な方向を、前記ウェハ1の中央部のポスト7Aから放射状の向き(矢印C。ウェハ1上のポスト7に対する回路基板等の接続時に予想される応力の作用方向)にほぼ一致させている。このため、ウェハ1上に複数形成されたポスト7に対する回路基板の接続時に、ウェハ1上のポスト7が分散配置された領域12(以下「ポスト配置領域」と称する場合がある。ここではウェハ上面1a全体)の中央部(ここではウェハ1の中央部)から放射状の方向に作用する応力をポスト7Bによって効率良く吸収することができ、電極剥離、抵抗値の増大等の不具合を防止できる。また、ポスト7Bが、変形容易な方向以外には殆ど変形しないことで、ウェハ1上の特定のポスト7に応力が集中的に作用するといった不都合を防止できる。
【0041】
変形容易な方向性を与えたポストは、樹脂製突部4上に形成する導電層の形状、特に、樹脂製突部4の側面4cに形成する側面導電層の形状や形成位置等によって簡単に形成できる。
例えば、図10(a)に示すポスト7Cの導電層164は、樹脂製突部4の頂部4aに形成された頂部導電層6iの周囲に複数本形成された線状の側面導電層6j、6kの内、頂部導電層6iを中心とする対向する両側のものを湾曲して形成された側面導電層6kとし、それ以外の場所に形成された側面導電層を頂部導電層6iから樹脂製突部4の側面4cの下縁に向かって真っ直ぐに延出された直線状の側面導電層6jとしたものである。これら側面導電層6j、6kはいずれも、頂部導電層6pと再配線層6aとの間を接続している。
このポスト7Cでは、頂部導電層6iの対向する両側の直線状の側面導電層6jの剛性により、これら側面導電層6jが存在する方向には変形しにくく、これら側面導電層6jの延出方向に垂直の方向には形状によって変形が容易な側面導電層6kが存在するため、直線状の両側面導電層6jの延出方向に垂直の方向に変形容易な方向性が与えられる。
【0042】
図10(b)に示すポスト7Dの導電層165は、樹脂製突部4の頂部4aに形成された頂部導電層6pと、頂部導電層6iから樹脂製突部4の側面4cの下縁に向かって真っ直ぐに延出された直線状の4本の側面導電層6qとを有するものであり、側面導電層6qは、前記頂部導電層6pを介して対向する両側となる位置で、樹脂製突部4の側面4cに2本ずつ形成され、それぞれ、頂部導電層6pと再配線層6aとの間を接続している。
このポスト7Dでは、頂部導電層6iから両側への側面導電層6qの延出方向(図10(b)中、仮想線D)に垂直の方向(図10(b)左右)に沿った方向に、変形容易な方向性が与えられる。
ポストの電極を構成する導電層としては、前述に例示した構成に限定されず、例えば、図10(b)の仮想線Dに沿って頂部導電層から両側へ線状の側面導電層を延出させた構成も採用可能である。この場合には、やはり、仮想線Dに垂直の方向に沿った方向に、ポストの変形容易な方向性が与えられるが、この方向性は、図3、図10(b)に例示した構成に比べて顕著ではない。
【0043】
図10(a)、(b)のポスト7C、7Dでは、いずれも、3本以上の線状の側面導電層によって、頂部導電層6pと再配線層6aとの間を接続しているので、万一、一部の側面導電層が断線しても、頂部導電層6pと再配線層6aとの間の電気的接続状態を確実に維持できる。
【0044】
本発明に係る半導体パッケージは、ウェハ1上の導電層6(再配線層6a)に積層回路を形成することで、これ自体で半導体装置を構成することができる。
また、この半導体パッケージは、半田バンプを回路基板に接続して、例えば電子装置に組み込まれる。電子装置とは、前記回路基板と周辺機器を組み合わせたものであり、例えば、モービルホンやパーソナルコンピュータ等である。
【0045】
なお、本発明は、前記実施の形態に限定されず、各種変更が可能である。
変形容易な方向性を与えたポストのウェハ上の配置は、ウェハ上での複数のポストが分散配置される領域(ポスト配置領域)の中央部から放射状の向きに作用する応力に対応して、変形容易な方向を前記応力の方向にほぼ一致させたポストを前記ポスト配置領域の中央部の周囲に分散配置することに限定されず、要は、予想される応力の作用方向に対応して、ポストの変形による応力の吸収に有利になっていれば良い。例えば、ポストに接続される回路基板全体に、ウェハ上面に沿った特定方向への応力(外部からの押圧力等に対する応力等)の作用が予想される場合には、ウェハ上の全てのポストについて、その変形容易な方向性を前記回路基板に作用する応力の方向にほぼ一致させるようにしても良い。
【0046】
ウェハ上に形成するポストを形成する樹脂製突部は、円錐台状のものに限定されず、円柱状、角錐台状等、各種形状が採用可能である。また、いずれの形状の樹脂製突部に対しても、その頂部の少なくとも一部を被覆する頂部導電層と、側面の一部を被覆して前記頂部導電層と再配線層とを接続する側面導電層とを有する導電層を形成することで、ポストが形成される。
前記実施の形態では、ポスト7上の半田バンプ11と電極2とは、ウェハ1上に形成された導電層6(樹脂製突部4上に被覆、形成される導電層を含む)によって接続されているが、回路基板に接続されるウェハ全体の応力分布をウェハ面上にて均等とするために、樹脂製突部に被覆形成された導電層がウェハ上の再配線層と接続されていないポストをウェハ上に分散配置するようにしても良い。この場合のポストも、樹脂製突部の側面の一部を被覆し、側面の全部には被覆されない導電層を有する構成とすることで(この場合、樹脂製突部の頂部には必ずしも導電層を形成する必要は無い)、変形による応力吸収性能が充分に得られるようにすることが好ましい。
【0047】
また、本発明によれば、ウェハ上に設けられた全てのポスト電極(樹脂製突部に目的形状の導電層が被覆形成されたもの)の形状や、ウェハ上におけるポスト電極の配置が、応力吸収に好適なものになっていることに必ずしも限定されない。要求される信頼性の程度に応じて、例えば、ポスト電極の形状が応力緩和方向と異なっていたり、ウェハ上でのポスト電極の配置が必ずしも応力の緩和に適したものになっていなかったり、ダミーのポスト電極が存在していても良い。応力緩和方向とは異なるポスト電極の形状とは、その形状によって付与された変形容易な方向性が応力緩和方向と一致しない場合や、変形容易な方向性を付与しない電極形状である場合や、ポスト全体に導電層が被覆形成されている場合等を含む。ダミーのポスト電極とは、再配線層と接続されずに単独で存在するポスト電極であり、チップ(ウェハ)表面の応力バランスの整合を目的の一つとして設けられるポスト電極である。
また、頂部導電層と再配線層との間を接続する線状、扇型等に形成されている側面導電層のポストの側面における形成位置によっても、ポストに変形容易な方向性を付与することができ、本発明は、各実施形態に示されるような複数の側面導電層がポストに存在する構成を対象とするだけでなく、1本の側面導電層の場合で、側面導電層の位置によって変形容易な方向性を付与する場合も含むものである。
【0048】
【発明の効果】
以上説明したように、本発明の半導体パッケージによれば、回路基板等が接続されるポストが、樹脂製突部に導電層を形成したものであるため、回路基板との接続時にポストに発生した応力を樹脂製突部の変形(圧縮変形、曲げ)によって分散、吸収するとともに、樹脂製突部に被覆形成される導電層が、樹脂製突部の側面の一部と頂部の少なくとも一部とを被覆するものであり、樹脂製突部の側面に導電層が形成されない部分を残した形状に形成するため、この導電層によって樹脂製突部の変形が拘束されず、変形しやすくなっており、樹脂製突部の変形による応力の分散、吸収を効率良く行うことができる。そして、この半導体パッケージでは、前記樹脂製突部の側面における前記導電層の形状によって、前記ポストに変形容易な方向性が与えられているため、このポストの変形容易な方向を、該ポストに対する回路基板等の接続時にポストに作用する(作用とすると予想される)応力の方向とほぼ一致させておくことで、ポストの変形により前記応力を吸収して、該ポストに係る電極剥離や抵抗値の増大等の不具合を回避できる。
ポストの導電層としては、具体的に、前記樹脂製突部の頂部に形成された前記導電層である頂部導電層と、前記樹脂製突部の側面に前記樹脂製突部の頂部から前記再配線層にわたって線状に形成され、前記頂部導電層と前記再配線層との間を接続した前記導電層である側面導電層とを有したものを採用できる(請求項2)。この場合、前記樹脂製突部の側面における前記側面導電層の形成位置によって、前記ポストに変形容易な方向性を簡単に与えることができる。
【0049】
前記ウェハ上に、変形容易な方向性が与えられた前記ポストを複数設け、これらポストの変形容易な方向を、各ポストに予想される応力の作用方向にほぼ一致させた(請求項4)ことで、ウェハ上の各ポストと回路基板等との接続時にポストに作用する応力の吸収を一層効率良く行うことができる。請求項5記載のように、前記ウェハ上に複数突設された前記ポスト変形が容易な方向が、これらポストが突設された領域の中央部から放射状の向きにほぼ一致されていると、ウェハと回路基板との間の熱膨張率の違いに起因して、ポストが複数突設されている前記領域の中央部から放射状に作用する傾向がある応力を、効率良く吸収できる。
【0050】
この構成により、回路基板等の接続時に発生する応力の吸収用の緩衝部材を設けたり、ポストを大型化する必要が無くなるから、半導体パッケージの小型化、低コスト化が可能であり、この半導体パッケージのウェハに積層回路が形成されている半導体装置、この半導体パッケージの半田バンプに回路基板を接続した電子装置も、小型化、低コスト化できる。
【図面の簡単な説明】
【図1】 本発明の1実施の形態の半導体パッケージを示す断面図である。
【図2】 図1の半導体パッケージのポストの導電層を示す平面図である。
【図3】 図1の半導体パッケージのポストの導電層の他の例を示す平面図である。
【図4】 (a)〜(c)は図1の半導体パッケージの製造方法を工程順に示す断面図である。
【図5】 (a)〜(c)は図1の半導体パッケージの製造方法の図4以降の工程を工程順に示す断面図である。
【図6】 図2の導電層の形成方法の一例を示す図であって、樹脂製突部上全体に導電層を形成した状態を示す平面図である。
【図7】 図3の導電層の形成方法の一例を示す図であって、樹脂製突部上全体に導電層を形成した状態を示す平面図である。
【図8】 本発明に係る半導体パッケージのウェハ上に形成する封止樹脂層の他の態様を示す断面図である。
【図9】 本発明に係る半導体パッケージのウェハ上に形成する封止樹脂層の他の態様を示す断面図である。
【図10】 図1の半導体パッケージのポストの導電層の他の態様を示す平面図であり、(a)は、直線状と湾曲形状の線状の側面導電層を形成した例、(b)は直線状の側面導電層を4本形成した例を示す。
【図11】 ウェハ上での複数のポストの形成例を示す平面図である。
【図12】 従来例のCSPを示す断面図である。
【図13】 (a)〜(e)は、図12のCSPの製造方法を工程順に示す断面図である。
【図14】 発明が解決しようとする課題を示す図であって、ウェハ上に複数形成されたポストに対する回路基板の接続時に作用する応力の方向を示す平面図である。
【符号の説明】
1…ウェハ(Siウェハ)、2…電極(Alパッド)、3…絶縁層、3a…開口部、4…樹脂製突部、4a…頂部、4c…側面、6a…再配線層、6c,6e,6i,6p…頂部導電層、6d,6f,6j,6q…側面導電層、7,7B,7C,7D…ポスト、7a…頂部、8,8a,8b,8c…封止樹脂層、10,10a…開口部、11…半田バンプ、20…半導体パッケージ、160,161,162,164,165…導電層、C…変形容易な方向。
Claims (5)
- 電極(2)が設けられたウェハ(1)上に形成された絶縁層(3)と、この絶縁層の前記電極に整合する領域に形成された開口部(3a)を介して前記電極に接続された再配線層(6a)と、前記ウェハ、前記絶縁層及び前記再配線層を封止する封止樹脂層(8、8a、8b、8c)と、この封止樹脂層を貫通し頂部(7a)に半田バンプ(11)が形成されたポスト(7、7B、7C、7D)とを有し、
前記ポストは、前記絶縁層上に形成された樹脂製突部(4)と、この樹脂製突部の側面(4c)の一部と頂部(4a)の少なくとも一部とを被覆して前記再配線層と前記半田バンプとの間を接続した導電層(160、161、162、164、165)を有し、
前記導電層は、前記樹脂製突部の頂部に形成された頂部導電層(6c、6e)と、該頂部導電層から複数方向に延びるようにして前記樹脂製突部の側面上に被覆された複数本の側面導電層(6d、6f)とを有し、
前記樹脂製突部の側面における前記導電層の形状または形成範囲によって、前記ポストに変形容易な方向性が与えられていることを特徴とする半導体パッケージ(20)。 - 前記側面導電層が、前記頂部導電層と前記再配線層との間を接続する線状に形成され、前記樹脂製突部の側面における前記側面導電層の形成位置によって、前記ポストに変形容易な方向性が与えられていることを特徴とする請求項1記載の半導体パッケージ。
- 前記頂部導電層の対向する両側に前記頂部導電層から延出させた形状の前記側面導電層が形成され、前記側面導電層の前記頂部導電層から対向する両側への前記側面導電層の延出方向に対して垂直な方向を含んでこれに沿った方向で、前記ポストに変形容易な方向性が与えられていることを特徴とする請求項2記載の半導体パッケージ。
- 前記ウェハ上に、変形容易な方向性が与えられた前記ポストが複数設けられ、これらポストの変形容易な方向(C)が、各ポストに予想される応力の作用方向にほぼ一致されていることを特徴とする請求項1から3のいずれかに記載の半導体パッケージ。
- 前記ウェハ上に複数突設された前記ポスト変形が容易な方向が、これらポストが突設された領域の中央部から放射状の向きにほぼ一致されていることを特徴とする請求項4記載の半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001079537A JP4361223B2 (ja) | 2001-03-19 | 2001-03-19 | 半導体パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001079537A JP4361223B2 (ja) | 2001-03-19 | 2001-03-19 | 半導体パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002280486A JP2002280486A (ja) | 2002-09-27 |
JP4361223B2 true JP4361223B2 (ja) | 2009-11-11 |
Family
ID=18935969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001079537A Expired - Fee Related JP4361223B2 (ja) | 2001-03-19 | 2001-03-19 | 半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4361223B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3851320B2 (ja) | 2004-03-25 | 2006-11-29 | Tdk株式会社 | 回路装置及びその製造方法 |
JP2007019473A (ja) * | 2005-06-10 | 2007-01-25 | Nec Electronics Corp | 半導体装置 |
JP5017872B2 (ja) | 2006-02-06 | 2012-09-05 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
JP5627097B2 (ja) * | 2009-10-07 | 2014-11-19 | ルネサスエレクトロニクス株式会社 | 配線基板 |
US20130299967A1 (en) * | 2012-05-10 | 2013-11-14 | Texas Instruments Incorporated | Wsp die having redistribution layer capture pad with at least one void |
JP6442865B2 (ja) * | 2014-05-09 | 2018-12-26 | 日立化成デュポンマイクロシステムズ株式会社 | 硬化膜製造方法 |
DE102017210654B4 (de) | 2017-06-23 | 2022-06-09 | Infineon Technologies Ag | Elektronische Vorrichtung, die ein einen Hohlraum umfassendes Umverdrahtungsschicht-Pad umfasst |
-
2001
- 2001-03-19 JP JP2001079537A patent/JP4361223B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002280486A (ja) | 2002-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3651597B2 (ja) | 半導体パッケージ、半導体装置、電子装置及び半導体パッケージの製造方法 | |
JP3640876B2 (ja) | 半導体装置及び半導体装置の実装構造体 | |
US7981722B2 (en) | Semiconductor device and fabrication method thereof | |
US7755205B2 (en) | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument | |
US10026707B2 (en) | Wafer level package and method | |
US6462426B1 (en) | Barrier pad for wafer level chip scale packages | |
JP3651596B2 (ja) | 半導体パッケージ、半導体装置、電子装置及び半導体パッケージの製造方法 | |
JP4313520B2 (ja) | 半導体パッケージ | |
JP2005175019A (ja) | 半導体装置及び積層型半導体装置 | |
US20040266162A1 (en) | Semiconductor wafer package and manufacturing method thereof | |
JP4361222B2 (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JP3866073B2 (ja) | 半導体パッケージ | |
JP3402086B2 (ja) | 半導体装置およびその製造方法 | |
JP4361223B2 (ja) | 半導体パッケージ | |
KR20080059525A (ko) | 반도체 장치 | |
JP4156205B2 (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JP4536757B2 (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JP4444560B2 (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JP4015660B2 (ja) | 半導体装置の実装構造体 | |
JP2000091339A (ja) | 半導体装置およびその製造方法 | |
JP3148202B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP2000164622A (ja) | チップサイズパッケージおよびその製造方法 | |
JP2007294609A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081030 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090812 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |