JP2007019473A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007019473A
JP2007019473A JP2006133823A JP2006133823A JP2007019473A JP 2007019473 A JP2007019473 A JP 2007019473A JP 2006133823 A JP2006133823 A JP 2006133823A JP 2006133823 A JP2006133823 A JP 2006133823A JP 2007019473 A JP2007019473 A JP 2007019473A
Authority
JP
Japan
Prior art keywords
semiconductor device
film
diffusion
ubm
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006133823A
Other languages
English (en)
Inventor
Yukiko Yamada
祐規子 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2006133823A priority Critical patent/JP2007019473A/ja
Priority to US11/447,966 priority patent/US7663201B2/en
Publication of JP2007019473A publication Critical patent/JP2007019473A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/05576—Plural external layers being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】信頼性の高い半導体装置を提供する。
【解決手段】半導体装置は、表面に電極を有する半導体チップと、実装基板とを備え、半導体チップの電極（アルミ電極）と実装基板とがバンプ（半田バンプ）を用いて接続されている。電極とバンプとの間に、バンプを構成する材料の拡散を防止する拡散防止膜（ＵＢＭ１１２）が設けられており、拡散防止膜が間隙を介して複数に分割された形状に形成されている。
【選択図】図１

Description

本発明は、半導体チップと実装基板とがバンプ接続された半導体装置に関する。
従来の半導体チップの構造としては、半導体チップ上に設けられた電極とパッケージ周辺部に配置される端子リードとの間をワイヤボンディングにより接続し、封止樹脂によりパッケージングする構造があった。
このような構造のパッケージングにおいては、半導体チップの端子増加に伴う端子リードの狭ピッチ化に対し、基板に実装できる数の限界があることから、必要な端子リードの間隔を維持するためにパッケージの大型化を避けることが困難であるという課題があった。
こうした課題に対して、チップ・サイズ・パッケージ（ＣＳＰ）と呼ばれるパッケージをはじめとする、ソルダーおよびバンプを用いたボンディング部分を有するチップがある。
従来のＣＳＰの平面構造の例を図９に示し、その断面構造および製造プロセスの例を図１０に示す。図９は、ＣＳＰ８０を上面側から見て、半田バンプ５４を透視した平面図である。
図９および図１０に示すように、従来のＣＳＰ８０においては、アルミ電極５０上に、円盤状の固いＮｉめっきであるＵＢＭ（アンダーバンプメタル）１２が設けられている。
ＵＢＭ１２は、半田バンプ５４の成分がアルミ電極５０に拡散することを抑制する機能を有する拡散防止膜である。また、アルミ電極５０の一部は、ＳｉＯＮ膜５２とポリイミド膜１０とによって被覆されている。また、半田バンプ５４は、ＵＢＭ１２上に設けられている。
ＣＳＰ８０のようなＣＳＰにおいては、半導体チップ上の電極から、パッケージ表面に格子状に配置された半田バンプにかけて、半導体チップの平面サイズの幅を越えない範囲で配線が形成されるため、半導体チップ上に狭ピッチで配置された素子電極の配置に制約を受けず、半導体チップの大きさに近い小型の半導体パッケージを得ることができる。
しかしながら、このように微細化された半田接合部を有するＣＳＰにおいては、図１１に示すように、半導体チップと実装基板との間などにおいて各部材の熱膨張率の差に伴う熱応力が生じ、強度が大きくない構造である半田バンプ接合部分などにひずみが集中することがあった。
また、温度サイクル試験などにおいては、実装基板および半導体チップの熱収縮率の差によって、図１２に示すような引張圧縮応力がボールバンプと実装基板との間に半導体チップの中心部から周縁部に向けて放射状に生じ、この応力はボールバンプとＵＢＭとが接触する面の外周縁部分に繰り返して作用する。
このとき、従来構造においては、固い一枚の円盤状のＵＢＭが繰り返して動く際に、応力が特にボールバンプとＵＢＭとが接触する面の外周縁部分に集中しやすいため、ＵＢＭの下に設けられているアルミ電極、もしくは半導体チップにクラックが生じる場合があった。
特許文献１に記載された半導体装置は、このような応力によるＵＢＭ、金属電極または絶縁膜の割れや剥離の発生を抑制するために得られたものである。図１４に示すように、半導体装置９０は、絶縁膜２０と絶縁膜１０とによって一部が被覆された銅配線パッド２２と、銅配線パッド２２の側面を覆う絶縁膜２０と銅配線パッド２２の上面の一部を覆う絶縁膜１０とによって被覆されていない部分に設けられたＵＢＭ１２と、ＵＢＭ１２上に設けられた半田バンプ４とによって構成される。半導体装置９０において、１つの開口領域の幅はＷである。
図１４に示すように、半導体装置９０は、金属電極である銅配線パッド２２上に絶縁膜２０の枠を設け、ＵＢＭ１２を介して半田バンプ４を搭載するものであり、ＵＢＭ１２と銅配線パッド２２とは、絶縁膜２０の開口領域内でのみ、お互いに接触する構造となっている。
半導体装置９０において、ＵＢＭ１２と銅配線パッド２２との接触面積は、絶縁膜２０の開口寸法によって制限される。接触面積の広さが制限されることによって、ＵＢＭ１２にかかる応力が弱められる。
特開２０００−２９９３４３号公報
しかしながら、上記構造による応力の低減には限界があった。
こうした課題を解決するべく、本発明者が鋭意検討を進めたところ以下の結論を得るに至った。ＵＢＭが一体の膜からなる連続体であるために、たとえ開口領域の幅を小さくしたとしても、ＵＢＭの応力はＵＢＭの内部を通して、開口領域外のＵＢＭ領域にまでかかってしまうことに想到した。
また、どの方向からＵＢＭに応力がかかった場合にも、応力方向のＵＢＭの辺の長さが大きいため、バンプとＵＢＭとの接触面積は小さくならず、特許文献１記載の技術のようにＵＢＭを凹凸形状としたとしてもＵＢＭの端部には応力が残ってしまい、ＵＢＭ内に生じる応力を効率的に緩和することには限界があることに想到した。
また、ＵＢＭの内部を通じて開口領域外に伝わる応力を減少させるためには、絶縁膜の枠の幅を広くとる必要があるが、電極面積の増加やＵＢＭと金属電極との間の接触抵抗の増加を招く可能性があった。以下、本発明の構成について説明する。
本発明によれば、半導体チップと、実装基板とを備え、前記半導体チップと前記実装基板とがバンプを用いて接続された半導体装置であって、前記半導体チップは、前記実装基板と接続される側の表面に電極を有し、前記電極と前記バンプとの間に、前記バンプを構成する材料の拡散を防止する複数の拡散防止膜が設けられ、複数の前記拡散防止膜の間隙部分に、前記拡散防止膜とは異なる材料によって構成された膜が配置されていることを特徴とする半導体装置、が提供される。
前述のように、従来技術においては、電極とバンプとの接合面全体にわたって拡散防止膜が形成されていた。これに対して本発明は、上記接合面において、互いに独立した複数の拡散防止膜が設けられている。
このため、拡散防止膜とバンプとの接合部が複数の小エリアに分割されるため、温度履歴を受けた際に当該接合部に生じる熱応力が効率的に各小エリアに分散され、一点に集中することが避けられる。
一般に、拡散防止膜とバンプとの接合部においては、その外縁部に応力集中領域が生じることとなるが、本発明の構成によれば、応力集中の程度が従来の構成に比べて顕著に低減される。これらにより、拡散防止膜が設けられた接合部の熱応力が顕著に低減されるのである。
本発明によれば、実装基板にバンプで接続される電極が表面に形成されている半導体チップを有する半導体装置であって、電極の表面にバンプを構成する材料の拡散を防止する拡散防止膜が設けられており、拡散防止膜が間隙を有する形状に形成されていることを特徴とする半導体装置、が提供される。
前述のように、従来技術においては、電極とバンプとの接合面全体にわたって拡散防止膜が形成されていた。これに対して本発明は、上記接合面において、間隙を有する形状の拡散防止膜、が設けられている。
このため、拡散防止膜とバンプとの接合部が複数の小エリアに分割されるため、接合部に作用する熱応力が効率的に各小エリアに分散され、一点に集中することが避けられる。
以上説明したように、本発明によれば、電極上に、互いに独立・分割された複数の拡散防止膜が設けられ、その上にバンプが搭載された半導体装置を得ることができる。そのため、拡散防止膜内に生じる応力を効率的に分散し、緩和させることができる。したがって、電極や半導体チップに悪影響を及ぼすことが抑制された信頼性の高い半導体装置が提供される。
または、本発明によれば、バンプが接続される電極上に間隙を有する形状の拡散防止膜が設けられた半導体装置を得ることができる。そのため、拡散防止膜内に生じる応力を効率的に分散し、緩和させることができる。したがって、電極や半導体チップに悪影響を及ぼすことが抑制された信頼性の高い半導体装置を提供することができる。
以下、本発明の実施の第一の形態について、図１ないし図５を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１および図２に示す半導体装置１００は、半導体チップ１０８と、実装基板１０２とを備え、半導体チップ１０８と実装基板１０２とがバンプ（半田バンプ１０４）を用いて接続されている。
半導体チップ１０８は、実装基板１０２と接続される側の表面に電極（アルミ電極１５０）を有し、電極とバンプとの間に、バンプを構成する材料の拡散を防止する複数の拡散防止膜（ＵＢＭ１１２）が設けられ、複数の拡散防止膜の間隙部分に、拡散防止膜とは異なる材料によって構成された膜（絶縁膜１５３）が配置されている。
図２は、実施の形態に係る半導体装置１００の概略の断面を示した断面図である。
半導体装置１００においては、プリント基板である実装基板１０２上に半田バンプ１０４が設けられ、半田バンプ１０４が半導体チップ１０８に設けられた電極部１０６と接触する。電極部１０６の周囲の一部は絶縁膜１１０（図３（ｅ））によって被覆されている。
以下、半導体装置１００のうち、電極部１０６と半田バンプ１０４からなる構造１８０の構成を図１および図３（ｅ）を用いて詳述する。なお、図１は構造１８０のうち、半田バンプ１０４を透視して示した平面図であり、図３（ｅ）は構造１８０の断面図である。
構造１８０は、アルミ電極１５０と、絶縁膜１５２と、絶縁膜１５３と、絶縁膜１１０と、ＵＢＭ（アンダーバンプメタル）１１２と、半田バンプ１０４とにより構成される。
アルミ電極１５０は図２に示す電極部１０６の主要部分を構成し、半導体チップ１０８と電気的に接続される。
絶縁膜１５２は、アルミ電極１５０の上面の周縁部を被覆するように設けられている。本実施形態においては、絶縁膜１５２は、プラズマＳｉＯＮ膜により構成され、アルミ電極１５０の一部を電気的に絶縁する機能を有する。
絶縁膜１５３は、アルミ電極１５０の上面の中央部近傍の一部を飛び石状に被覆するように設けられている。本実施形態においては、絶縁膜１５３は、プラズマＳｉＯＮ膜により構成され、アルミ電極１５０の上面の中央部近傍の一部を電気的に絶縁する機能と、複数のＵＢＭの間隙部分に配置されることによって、ＵＢＭ１１２を複数の領域に分割する機能とを有する。図１に示すように、本実施形態における絶縁膜１５３のうち内側に設けられた絶縁膜の領域の径Ａは１５０μｍである。
絶縁膜１１０は、絶縁膜１５２の上面を被覆するように設けられている。本実施形態においては、絶縁膜１１０は、ポリイミド膜により構成され、絶縁膜１５２を保護する機能を有する。
ＵＢＭ１１２は、アルミ電極１５０と半田バンプ１０４とが接合する面のうち絶縁膜１５２および絶縁膜１１０に被覆されていない略円形の領域（ボンディング領域１５６）内に複数の領域に分割されて設けられている。
図１に示すように、ＵＢＭ１１２のアルミ電極１５０上の平面形状は、外側に、リングを四分の一に分割した形状（以下、円弧状という）のＵＢＭが１つのボンディング領域１５６内に４個設けられており、内側に、半円に似た形状のＵＢＭが１つのボンディング領域１５６内に２個設けられた形状となっている。
本実施形態においては、１つのボンディング領域１５６に、ボンディング領域１５６の中央部から周縁部に向けて、ＵＢＭが２つ設けられている。本実施形態においては、ＵＢＭ１１２は、めっきされたＮｉにより構成されるアンダーバンプメタルであり、半田バンプ１０４の成分がアルミ電極１５０方向へ拡散することを抑制する機能を有する。本実施形態においては、ボンディング領域１５６の直径は３００μｍ程度である。
半田バンプ１０４は、ＵＢＭ１１２の上面と接するように設けられている。本実施形態においては、半田バンプ１０４は、鉛フリーはんだによって構成されており、実装基板１０２（図２）とアルミ電極１５０とを電気的に接続することで、実装基板１０２（図２）と半導体チップ１０８（図２）とを電気的に接続する機能を有する。
図１および図２（後述する図３（ｅ）の平面図）に示すように、半導体装置１００の構造１８０においては、半導体チップ１０８の表面にアルミ電極１５０が形成されている。アルミ電極１５０上に、いくつかの円形または小エリアの開口部を有する絶縁膜１５２、絶縁膜１５３、絶縁膜１１０が形成されている。この開口部内は、ニッケルからなるＵＢＭ１１２で埋められており、複数のＵＢＭ１１２が互いに独立に分離されて設けられている。
以下、図３を用いて、構造１８０の製造プロセスを説明する。
まず、半導体素子（不図示）上にアルミ電極１５０を準備する（図３（ａ））。次に、ＣＶＤ法などを用いて、アルミ電極１５０の上面の周縁部を被覆するように絶縁膜１５２を設け、アルミ電極１５０の上面の中央部近傍の一部を被覆するように絶縁膜１５３を設ける（図３（ｂ））。
ついで、絶縁膜１５２を覆うように、ＣＶＤ法などを用いて絶縁膜１１０を設ける（図３（ｃ））。
続いて、アルミ電極１５０の上面のうち露出された部分に、無電解めっき法を用いてＵＢＭ１１２を設ける（図３（ｄ））。
次に、ＵＢＭ１１２上に半田バンプ１０４を設ける（図３（ｅ））。
以上のプロセスにより構造１８０が形成され、半田バンプ１０４上に実装基板１０２が設けられることにより半導体装置１００が形成される。
以下、構造１８０および半導体装置１００の効果を説明する。
図１および図３に示すように、構造１８０においては、ボンディング領域１５６に形成される絶縁膜１５３（パッシベーション膜）の形状は、いくつかの小エリアに分割された島状の形状となっており、複数のＵＢＭ１１２が互いに独立に分割されて設けられている。
すなわち、アルミ電極１５０、ＵＢＭ１１２および半田バンプ１０４との接触部の面積の大きさや接触部の形状は、従来の半導体装置９０（図１４）とは異なる。ここで、ＵＢＭ１１２と半田バンプ１０４との接触面の外周縁に、半導体チップ１０８の中心部から周縁部に向けて放射状にかかる応力は、連続する接触面の面積が狭いほど小さくなる。
そのため、半導体装置１００の一部切り欠き斜視図である図４に示すように、半田バンプ１０４とＵＢＭ１１２との接触部を複数のいくつかの小エリアに独立・分割して設けることで、従来の半導体装置９０（図１３）を用いたストレス試験においては半田バンプ４とＵＢＭ１２との接触面の外周縁に集中してかかっていた応力を、多数の小円からなるＵＢＭ１１２の外周縁にかかるようにすることで、ＵＢＭ１１２にかかる応力を低減することができる。
ここで、図４および図１３における矢印の向きはＵＢＭにかかる応力の向き（半導体チップ１０８の中心部から周縁部に向けて放射状に延びる向き）を、矢印の長さはＵＢＭにかかる応力の大きさを示している。
したがって、温度サイクル試験などのストレス試験の際に、半田バンプ１０４、ＵＢＭ１１２の下層に設けられるアルミ電極１５０、半導体チップ１０８にクラックが発生することを抑制することができる。
また、図１４に示す特許文献１に記載された半導体装置９０においては、ＵＢＭ１２が一体の層からなる連続体であった。一方、構造１８０においては、ＵＢＭ１１２は連続一体ではなく分割されている。そのため、応力の緩和効果の低下を、より効率的に得ることができる。
また、絶縁膜の枠の幅を広くとる必要がないため、電極面積の増加や、ＵＢＭと金属電極との間の接触抵抗の増加を抑制しつつ、応力を緩和することができる。
特に、複数のＵＢＭ１１２の間隙を絶縁膜１５３で充填しているが、プラズマＳｉＯＮからなる絶縁膜１５２は、ＮｉめっきからなるＵＢＭ１１２より軟質である。このため、より良好に上述の応力を緩和することができる。
また、複数のＵＢＭ１１２の間隙を特別な層膜ではなく絶縁膜１５３で充填している。しかし、この絶縁膜１５３は従来の半導体装置９０の製造プロセスでも形成される。
このため、従来の半導体装置９０の製造プロセスをほとんど変更することなく構造１８０および半導体装置１００を得ることが出来るため、工程数の増加を抑制することができ、製造コストの上昇を抑制することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、図６に示すように、いくつかの円形または小エリアの開口部を有する絶縁膜１５３を形成し、この開口部内を円弧状のＵＢＭ１１２が互いに独立に分離された構造を有していてもよい。
図６に示す構造１９０のＵＢＭ１１２の平面形状は、１つのボンディング領域１５６内において、円弧状のＵＢＭが４個設けられており、楕円に似た形状のＵＢＭが２個設けられている。
ここで、円弧状のＵＢＭと楕円に似た形状のＵＢＭとが形成された領域において、ＵＢＭの半導体チップ１０８の中心部から周縁部に向けて放射状に延びる方向である応力の方向と同一方向の最大の長さは、ＵＢＭの応力方向と垂直な方向の最大の長さより小さい。
また、円弧状のＵＢＭは、図１に示す構造１８０のボンディング領域１５６の内側に設けられた半円に似た形状のＵＢＭよりも半径方向の幅が狭い。つまり、構造１８０とは、絶縁膜が設けられる位置によって決定される開口部の形状、およびそれに伴うＵＢＭの形状が異なる構造１９０であってもよい。図６に示す構造１９０においては、ボンディング領域１５６の直径は３００μｍである。
構造１９０の製造プロセスは、構造１８０とほぼ同様であり、構造１９０は構造１８０とほぼ同様の効果を奏する。また、それに加えて、従来技術においては、温度サイクル試験を実施した際には、図１２に示すような方向で、半田バンプ４とＵＢＭ（不図示）および金属電極（不図示）にストレスがかかっていたが、構造１９０においては、応力の方向を考慮し、図６に示すように、主応力が加わる方向の寸法を小さくしたＵＢＭの形状とすることで、より効果的にＵＢＭにかかる応力を緩和することができる。
なお、構造１９０においては、応力方向と同一方向の最大の長さがＵＢＭの応力方向と垂直な方向の最大の長さより小さい円弧状のＵＢＭを用いることでＵＢＭにかかる応力が、より効果的に緩和されているが、円弧状以外の形状であっても、応力方向と同一方向の最大の長さがＵＢＭの応力方向と垂直な方向の最大の長さより小さい形状であれば、応力をより効果的に緩和する効果を得ることができる。
また、上記実施形態においては、図１および図６に示すように平面形状が略半円状、半リング状、円弧状であるＵＢＭを用いた形態について説明したが、同心円状や小さなドット状であってもよいし、その他の形状であってもＵＢＭにかかる応力を低減することができる形状であればよい。
また、上記実施形態においては、プラズマＳｉＯＮ膜により構成された絶縁膜１５３を設けることによって、ＵＢＭ１１２を複数の領域に分離させる形態について説明したが、絶縁膜１５３の材料としてＳｉＯＮ膜以外にもＳｉＯ２膜やポリイミドなどの他の絶縁材料を用いてもよい。
また、絶縁材料以外であっても、銀、銅などの金属材料のように、ＵＢＭ１１２を構成する材料と異なる材料であり、かつ、アルミ電極１５０上に形成できる材料であり、複数のＵＢＭの間隙部分に配置されることによってＵＢＭ１１２を構成する材料と結合せずにＵＢＭ１１２を複数の領域に分割することができる材料であればよい。
また、上記実施形態においては、金属電極としてアルミ電極１５０を用いる形態について説明したが、金属電極はアルミニウムに限らず銅や、これらの金属を含む合金でもよい。
また、上記実施形態においては、ＵＢＭ１１２として、ニッケルを用いた形態について説明したが、はんだの金属電極への拡散が抑制できる金属であり、めっきが可能であれば、ニッケルに限定するものではない。
また、上記実施形態においては、ボンディング領域１５６の直径が３００μｍであり、絶縁膜１５３の内側の絶縁膜領域の径が１５０μｍである形態について説明したが、寸法は例示にすぎず、それ以外の数値でもよい。
なお、上述した第一の実施例の半導体チップ１０８では、拡散防止膜（ＵＢＭ１１２）が間隙を介して複数に分割された形状に形成されている。さらに、複数の拡散防止膜の間隙には、拡散防止膜とは異なる材料によって形成された間隙膜（絶縁膜１５３）が配置されている。なお、間隙膜とは、拡散防止膜の間隙を充填している膜を特定するために便宜的に使用した名称であり、その名称に特別な意味はない。
しかし、拡散防止膜が、間隙となるスリットが形成された一個として形成されていてもよい。このような形状に拡散防止膜が形成されている半導体チップの構造２００を、第二の実施例として図７を参照して以下に簡単に説明する。
この半導体チップの構造２００では、図７に示すように、ＵＢＭ１１２に間隙となるスリットが形成されており、このスリットに間隙膜１５３が形成されている。この場合も、図８に示すように、ＵＢＭ１１２の応力をスリットで緩和することができる。
また、上記実施形態においては、バンプ１０４を構成する材料の拡散を防止するＵＢＭ１１２の間隙に絶縁膜１５３が間隙膜として形成されていることを例示した。しかし、この間隙膜が、バンプ１０４を構成する材料の拡散を防止する機能を有してもよい。この場合、間隙膜によりＵＢＭの機能が阻害されることを防止できる。
このような間隙膜は、有機材料でも無機材料でもよく、導電性の有無も関係なく、例えば、ポリイミド、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、これらの組み合わせ、等で形成すればよい。
実施の第一の形態に係る半導体装置を模式的に示した平面図である。 実施の第一の形態に係る半導体装置を模式的に示した断面図である。 実施の第一の形態に係る半導体装置の製造工程を模式的に示した工程断面図である。 実施の第一の形態に係る半導体装置にかかる応力を模式的に示した一部切り欠き斜視図である。 実施の第一の形態に係る半導体装置にかかる応力を模式的に示した断面図である。 実施の第一の形態に係る半導体装置を模式的に示した平面図である。 実施の第一の形態に係る半導体装置を模式的に示した平面図である。 実施の第二の形態に係る半導体装置にかかる応力を模式的に示した断面図である。 従来の技術に係る半導体装置を模式的に示した平面図である。 従来の技術に係る半導体装置の製造工程を模式的に示した工程断面図である。 従来の技術に係る半導体装置にかかる応力を模式的に示した断面図である。 従来の技術に係る半導体装置にかかる応力を模式的に示した一部切り欠き斜視図である。 従来の技術に係る半導体装置にかかる応力を模式的に示した一部切り欠き斜視図である。 従来の技術に係る半導体装置を模式的に示した図である。
符号の説明
１００ 半導体装置
１０２ 実装基板
１０４ 半田バンプ
１０６ 電極部
１０８ 半導体チップ
１１０ 絶縁膜
１１２ ＵＢＭ
１５０ アルミ電極
１５２ 絶縁膜
１５３ 絶縁膜
１５６ ボンディング領域
１８０ 構造
１９０ 構造

Claims (13)

  1. 半導体チップと、実装基板とを備え、前記半導体チップと前記実装基板とがバンプを用いて接続された半導体装置であって、
    前記半導体チップは、前記実装基板と接続される側の表面に電極を有し、
    前記電極と前記バンプとの間に、前記バンプを構成する材料の拡散を防止する複数の拡散防止膜が設けられ、
    複数の前記拡散防止膜の間隙部分に、前記拡散防止膜とは異なる材料によって構成された膜が配置されていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記膜が絶縁膜であることを特徴とする半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記半導体チップの中央部から周縁部に放射状に延びる方向を応力方向とし、
    前記拡散防止膜の領域において、前記拡散防止膜の前記応力方向と同一方向の最大の長さが、前記拡散防止膜の前記応力方向と垂直な方向の最大の長さより小さいことを特徴とする半導体装置。
  4. 実装基板にバンプで接続される電極が表面に形成されている半導体チップを有する半導体装置であって、
    前記電極の表面に前記バンプを構成する材料の拡散を防止する拡散防止膜が設けられており、
    前記拡散防止膜が間隙を有する形状に形成されていることを特徴とする半導体装置。
  5. 請求項４に記載の半導体装置において、
    前記拡散防止膜が前記間隙を介して複数に分割された形状に形成されていることを特徴とする半導体装置。
  6. 請求項４に記載の半導体装置において、
    前記拡散防止膜に前記間隙となるスリットが形成されていることを特徴とする半導体装置。
  7. 請求項５に記載の半導体装置において、
    複数の前記拡散防止膜は、前記半導体チップの中央部から周縁部への放射方向の最大の長さが前記放射方向と直交する方向の最大の長さより短いことを特徴とする半導体装置。
  8. 請求項５ないし７の何れか一項に記載の半導体装置において、
    前記拡散防止膜の間隙に、前記拡散防止膜とは異なる材料によって形成された間隙膜が配置されていることを特徴とする半導体装置。
  9. 請求項８に記載の半導体装置において、
    前記間隙膜が前記拡散防止膜より軟質の材料で形成されていることを特徴とする半導体装置。
  10. 請求項８または９に記載の半導体装置において、
    前記間隙膜が絶縁膜であることを特徴とする半導体装置。
  11. 請求項８ないし１０の何れか一項に記載の半導体装置において、
    前記間隙膜が前記バンプを構成する材料の拡散を防止する材料で形成されていることを特徴とする半導体装置。
  12. 請求項１１に記載の半導体装置において、
    前記間隙膜が、
    ポリイミド、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ
    の少なくとも一つを主体とする材料で形成されていることを特徴とする半導体装置。
  13. 請求項４ないし１２の何れか一項に記載の半導体装置において、
    前記実装基板を、さらに有し、
    前記実装基板と前記半導体チップの電極とが前記バンプで接続されている半導体装置。
JP2006133823A 2005-06-10 2006-05-12 半導体装置 Pending JP2007019473A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006133823A JP2007019473A (ja) 2005-06-10 2006-05-12 半導体装置
US11/447,966 US7663201B2 (en) 2005-06-10 2006-06-07 Semiconductor device with a diffusion barrier film having a spacing for stress relief of solder bump

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005171317 2005-06-10
JP2006133823A JP2007019473A (ja) 2005-06-10 2006-05-12 半導体装置

Publications (1)

Publication Number Publication Date
JP2007019473A true JP2007019473A (ja) 2007-01-25

Family

ID=37523419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006133823A Pending JP2007019473A (ja) 2005-06-10 2006-05-12 半導体装置

Country Status (2)

Country Link
US (1) US7663201B2 (ja)
JP (1) JP2007019473A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014154844A (ja) * 2013-02-13 2014-08-25 Toshiba Corp 半導体装置
JP2020031081A (ja) * 2018-08-20 2020-02-27 新日本無線株式会社 半導体装置
JP2020535641A (ja) * 2017-09-29 2020-12-03 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ アンダー・バンプ・メタライゼーション構造体を含む構造体、デバイスを含むシステムおよびデバイスを形成する方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7598620B2 (en) * 2006-05-31 2009-10-06 Hebert Francois Copper bonding compatible bond pad structure and method
JP5627835B2 (ja) 2007-11-16 2014-11-19 ローム株式会社 半導体装置および半導体装置の製造方法
US8916464B2 (en) * 2008-12-29 2014-12-23 International Business Machines Corporation Structures and methods for improving solder bump connections in semiconductor devices
US8294264B2 (en) * 2010-03-30 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Radiate under-bump metallization structure for semiconductor devices
US8338286B2 (en) 2010-10-05 2012-12-25 International Business Machines Corporation Dimensionally decoupled ball limiting metalurgy
US8629557B2 (en) * 2012-03-08 2014-01-14 International Business Machines Corporation Structures and methods for detecting solder wetting of pedestal sidewalls
DE212013000167U1 (de) * 2012-07-28 2015-03-06 Laird Technologies, Inc. Mit metallischem Film überzogener Schaumstoffkontakt
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
US10141288B2 (en) * 2015-07-31 2018-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Surface mount device/integrated passive device on package or device structure and methods of forming
US9786617B2 (en) * 2015-11-16 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Chip packages and methods of manufacture thereof
CN111613596B (zh) * 2019-02-25 2022-01-14 中芯国际集成电路制造(上海)有限公司 封装结构及其形成方法
US10991668B1 (en) * 2019-12-19 2021-04-27 Synaptics Incorporated Connection pad configuration of semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326107A (ja) * 1993-05-12 1994-11-25 Rohm Co Ltd 半導体素子
JP2000299343A (ja) * 1999-04-15 2000-10-24 Hitachi Ltd 半導体装置
JP2002280486A (ja) * 2001-03-19 2002-09-27 Fujikura Ltd 半導体パッケージ
JP2004221524A (ja) * 2003-01-10 2004-08-05 Samsung Electronics Co Ltd 半田バンプ構造及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191023B1 (en) * 1999-11-18 2001-02-20 Taiwan Semiconductor Manufacturing Company Method of improving copper pad adhesion
US6803302B2 (en) * 1999-11-22 2004-10-12 Freescale Semiconductor, Inc. Method for forming a semiconductor device having a mechanically robust pad interface
JP4750926B2 (ja) * 2000-06-06 2011-08-17 富士通セミコンダクター株式会社 半導体装置
US6825541B2 (en) * 2002-10-09 2004-11-30 Taiwan Semiconductor Manufacturing Co., Ltd Bump pad design for flip chip bumping
US6913946B2 (en) * 2003-06-13 2005-07-05 Aptos Corporation Method of making an ultimate low dielectric device
CN1635634A (zh) * 2003-12-30 2005-07-06 中芯国际集成电路制造(上海)有限公司 生产芯片级封装用焊垫的方法与装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326107A (ja) * 1993-05-12 1994-11-25 Rohm Co Ltd 半導体素子
JP2000299343A (ja) * 1999-04-15 2000-10-24 Hitachi Ltd 半導体装置
JP2002280486A (ja) * 2001-03-19 2002-09-27 Fujikura Ltd 半導体パッケージ
JP2004221524A (ja) * 2003-01-10 2004-08-05 Samsung Electronics Co Ltd 半田バンプ構造及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014154844A (ja) * 2013-02-13 2014-08-25 Toshiba Corp 半導体装置
JP2020535641A (ja) * 2017-09-29 2020-12-03 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ アンダー・バンプ・メタライゼーション構造体を含む構造体、デバイスを含むシステムおよびデバイスを形成する方法
JP2020031081A (ja) * 2018-08-20 2020-02-27 新日本無線株式会社 半導体装置

Also Published As

Publication number Publication date
US20060278984A1 (en) 2006-12-14
US7663201B2 (en) 2010-02-16

Similar Documents

Publication Publication Date Title
JP2007019473A (ja) 半導体装置
US8643180B2 (en) Semiconductor device
US9761549B2 (en) Semiconductor device and fabrication method
KR100576156B1 (ko) 댐이 형성된 반도체 장치 및 그 반도체 장치의 실장 구조
JP6264230B2 (ja) 半導体装置
US8786082B2 (en) Semiconductor structure having no adjacent bumps between two adjacent pads
JP2006310530A (ja) 回路装置およびその製造方法
JP6238121B2 (ja) 半導体装置
WO2011058680A1 (ja) 半導体装置
JP2009124042A (ja) 半導体装置
US20070176294A1 (en) Thorough wiring board and method of manufacturing the same
JP2008159948A (ja) 半導体装置
JP3683434B2 (ja) 半導体装置
JP2007273547A (ja) 半導体素子及び半導体装置
JP2005347623A (ja) 半導体装置の製造方法
JP2020074352A (ja) 半導体装置
JP2009188107A (ja) 半導体装置
JP2006005101A (ja) 半導体装置
JP2005150578A (ja) 半導体装置及びその製造方法
JP4646789B2 (ja) 半導体装置
JP2010067711A (ja) 半導体装置及びその製造方法
JP7414563B2 (ja) 半導体装置
JP2005116562A (ja) 半導体装置
JPH08222655A (ja) 電子部品の電極構造とその製造方法
JP4242264B2 (ja) 半導体装置とその製造方法、及びこの半導体装置を具備する電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120417