JPH06326107A - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JPH06326107A JPH06326107A JP5110337A JP11033793A JPH06326107A JP H06326107 A JPH06326107 A JP H06326107A JP 5110337 A JP5110337 A JP 5110337A JP 11033793 A JP11033793 A JP 11033793A JP H06326107 A JPH06326107 A JP H06326107A
- Authority
- JP
- Japan
- Prior art keywords
- bonding pad
- passivation film
- bump
- bonding
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05551—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05563—Only on parts of the surface of the internal layer
- H01L2224/05564—Only on the bonding interface of the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 スクリーン印刷法でもってバンプを形成し得
るようにするとともに、バンプとボンディングパッド間
の電気的接続を確保しつつ、必要にして十分な機械的接
合強度が得られるようにする。 【構成】 半導体チップ１１の表面にボンディングパッ
ド１２を形成し、且つ、前記ボンディングパッド形成領
域を除く半導体チップ表面のほぼ全面と、前記ボンディ
ングパッド上の部分領域とにパッシベーション膜１３を
形成し、さらにボンディングパッド上に厚膜ペーストに
よる金属バンプ１４を直接またはバリアメタルを介して
形成することにより、バンプ１４がボンディングパッド
１２の表面に接合し、ボンディングパッド上のパッシベ
ーション膜１３に接着するようにした構成。
るようにするとともに、バンプとボンディングパッド間
の電気的接続を確保しつつ、必要にして十分な機械的接
合強度が得られるようにする。 【構成】 半導体チップ１１の表面にボンディングパッ
ド１２を形成し、且つ、前記ボンディングパッド形成領
域を除く半導体チップ表面のほぼ全面と、前記ボンディ
ングパッド上の部分領域とにパッシベーション膜１３を
形成し、さらにボンディングパッド上に厚膜ペーストに
よる金属バンプ１４を直接またはバリアメタルを介して
形成することにより、バンプ１４がボンディングパッド
１２の表面に接合し、ボンディングパッド上のパッシベ
ーション膜１３に接着するようにした構成。
Description
【０００１】
【産業上の利用分野】本発明は、液晶ドライバーＩＣ等
の半導体チップ素子における金属バンプの接着強度の向
上を図った半導体素子に関するものである。
の半導体チップ素子における金属バンプの接着強度の向
上を図った半導体素子に関するものである。
【０００２】
【従来の技術】例えば液晶ドライバーＩＣの実装は、半
導体チップをポリマーテープ上の配線金属にインナーリ
ードボンディングで接続し、次にアウターリードボンデ
ィングで基板に装着する、いわゆるＴＡＢ（Tape Autom
ated Bonding）構造や、半導体チップを回路ボードまた
は基板に直接、接合する、いわゆるＣＯＢ（Chip on bo
ard）構造を有するものが大半を占めているが、このよ
うなＴＡＢやＣＯＢ構造を採用する場合、金属バンプを
設けることが必要になる。
導体チップをポリマーテープ上の配線金属にインナーリ
ードボンディングで接続し、次にアウターリードボンデ
ィングで基板に装着する、いわゆるＴＡＢ（Tape Autom
ated Bonding）構造や、半導体チップを回路ボードまた
は基板に直接、接合する、いわゆるＣＯＢ（Chip on bo
ard）構造を有するものが大半を占めているが、このよ
うなＴＡＢやＣＯＢ構造を採用する場合、金属バンプを
設けることが必要になる。
【０００３】従来、上記のような金属バンプが設けられ
た半導体素子では、例えば図７に示すように、半導体チ
ップ１の表面所定領域に、アルミニウム(Al)や金(Au)等
からなるボンディングパッド２を必要数、形成するとと
もに、前記チップ表面の特性安定化を図るためにシリコ
ン酸化膜や窒化シリコン膜等のパッシベーション膜３を
ボンディングパッド形成領域を除く表面のほぼ全面に亙
ってパターン状に形成し、さらにボンディングパッド２
上にAu等からなるバンプ４を形成していた。
た半導体素子では、例えば図７に示すように、半導体チ
ップ１の表面所定領域に、アルミニウム(Al)や金(Au)等
からなるボンディングパッド２を必要数、形成するとと
もに、前記チップ表面の特性安定化を図るためにシリコ
ン酸化膜や窒化シリコン膜等のパッシベーション膜３を
ボンディングパッド形成領域を除く表面のほぼ全面に亙
ってパターン状に形成し、さらにボンディングパッド２
上にAu等からなるバンプ４を形成していた。
【０００４】なお、ボンディングパッド２及びバンプ４
を構成する金属材料の組み合わせによっては、バンプ４
をボンディングパッド２に直接、接合すると、ボンディ
ングパッド２とバンプ４間に相互拡散が発生する場合が
ある。このような場合、両者３、４間の相互拡散を阻止
するために、例えば図８に示すように、ボンディングパ
ッド２上にバリアメタル５を形成し、該バリアメタル５
を介してバンプ４を形成している。
を構成する金属材料の組み合わせによっては、バンプ４
をボンディングパッド２に直接、接合すると、ボンディ
ングパッド２とバンプ４間に相互拡散が発生する場合が
ある。このような場合、両者３、４間の相互拡散を阻止
するために、例えば図８に示すように、ボンディングパ
ッド２上にバリアメタル５を形成し、該バリアメタル５
を介してバンプ４を形成している。
【０００５】従来より、バンプ４は接着強度に優れたメ
ッキ法を用いて形成されているが、メッキによるバンプ
４の形成処理は多大な時間と手間を要することが最大の
問題となっている。そこで、本発明者はバンプ形成工程
の効率化を図るために、前記バンプ４の形成材料として
厚膜ペーストを用い、これをボンディングパッド２上に
スクリーン印刷法を用いて形成することを試みた。
ッキ法を用いて形成されているが、メッキによるバンプ
４の形成処理は多大な時間と手間を要することが最大の
問題となっている。そこで、本発明者はバンプ形成工程
の効率化を図るために、前記バンプ４の形成材料として
厚膜ペーストを用い、これをボンディングパッド２上に
スクリーン印刷法を用いて形成することを試みた。
【０００６】
【発明が解決しようとする課題】ところで、ボンディン
グパッド２及びバリアメタル５はいずれも金属からなる
ものであるため、ボンディングパッド２上、またはバリ
アメタル５上に厚膜ペーストによるバンプ４を形成した
場合、金属と厚膜ペーストどうしを接着した状態とな
る。しかしながら、金属と厚膜ペーストとでは接着強度
が非常に弱く、到底実用化を果たすことは不可能なこと
が判明した。
グパッド２及びバリアメタル５はいずれも金属からなる
ものであるため、ボンディングパッド２上、またはバリ
アメタル５上に厚膜ペーストによるバンプ４を形成した
場合、金属と厚膜ペーストどうしを接着した状態とな
る。しかしながら、金属と厚膜ペーストとでは接着強度
が非常に弱く、到底実用化を果たすことは不可能なこと
が判明した。
【０００７】本発明は、このような従来構成における製
造面、強度面の問題点を解決するためになされたもの
で、バンプを厚膜ペーストにより構成することにより製
造効率に優れたスクリーン印刷法を採用し得るように
し、しかも該バンプとボンディングパッド間の電気的接
続を確保しつつ、必要にして十分な機械的接合強度が得
られ、実用化が容易な半導体素子を提供することを目的
とするものである。
造面、強度面の問題点を解決するためになされたもの
で、バンプを厚膜ペーストにより構成することにより製
造効率に優れたスクリーン印刷法を採用し得るように
し、しかも該バンプとボンディングパッド間の電気的接
続を確保しつつ、必要にして十分な機械的接合強度が得
られ、実用化が容易な半導体素子を提供することを目的
とするものである。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に本発明の半導体素子では、半導体チップの表面にボン
ディングパッドを形成し、且つ、前記ボンディングパッ
ド形成領域を除く半導体チップ表面のほぼ全面と、前記
ボンディングパッド上の部分領域とにパッシベーション
膜を形成し、さらに前記ボンディングパッド上に厚膜ペ
ーストによる金属バンプを直接またはバリアメタルを介
して形成している。
に本発明の半導体素子では、半導体チップの表面にボン
ディングパッドを形成し、且つ、前記ボンディングパッ
ド形成領域を除く半導体チップ表面のほぼ全面と、前記
ボンディングパッド上の部分領域とにパッシベーション
膜を形成し、さらに前記ボンディングパッド上に厚膜ペ
ーストによる金属バンプを直接またはバリアメタルを介
して形成している。
【０００９】
【作用】上記構成によると、ボンディングパッド上には
部分的にパッシベーション膜が形成されているため、ス
クリーン印刷法によってボンディングパッド上に厚膜ペ
ーストをパターン印刷して金属バンプを形成するとき、
該バンプはボンディングパッドの表面と、ボンディング
パッド上のパッシベーション膜とに接着する。
部分的にパッシベーション膜が形成されているため、ス
クリーン印刷法によってボンディングパッド上に厚膜ペ
ーストをパターン印刷して金属バンプを形成するとき、
該バンプはボンディングパッドの表面と、ボンディング
パッド上のパッシベーション膜とに接着する。
【００１０】この厚膜ペーストからなるバンプとパッシ
ベーション膜との接着により、該バンプとボンディング
パッドとに必要にして十分な機械的接着強度が得られ、
且つ、該バンプとボンディングパッド表面との接着によ
り必要な電気的導通状態が得られる。
ベーション膜との接着により、該バンプとボンディング
パッドとに必要にして十分な機械的接着強度が得られ、
且つ、該バンプとボンディングパッド表面との接着によ
り必要な電気的導通状態が得られる。
【００１１】
【実施例】以下、本発明に係る半導体素子の実施例を図
面を参照しながら説明する。図１は本発明の一実施例に
おける電極構造を示している。この図に示された半導体
素子は、半導体チップ１１の表面外周に必要数のボンデ
ィングパッド１２を所定間隔毎に形成し、各ボンディン
グパッド１２の表面にAuペースト等の厚膜ペーストをス
クリーン印刷してなるバンプ１４を形成したもので、例
えば回路基板上の配線に直接、バンプ１４を面接続して
使用されるものである。
面を参照しながら説明する。図１は本発明の一実施例に
おける電極構造を示している。この図に示された半導体
素子は、半導体チップ１１の表面外周に必要数のボンデ
ィングパッド１２を所定間隔毎に形成し、各ボンディン
グパッド１２の表面にAuペースト等の厚膜ペーストをス
クリーン印刷してなるバンプ１４を形成したもので、例
えば回路基板上の配線に直接、バンプ１４を面接続して
使用されるものである。
【００１２】前記半導体チップ１１の表面には、該表面
の特性安定化を図るためにシリコン酸化膜や窒化シリコ
ン膜等のパッシベーション膜１３が形成されている。こ
のパッシベーション膜１３は各ボンディングパッド１２
の形成領域を除くチップ表面のほぼ全面と、各ボンディ
ングパッド１２上の部分領域とに亙って形成されるもの
で、各ボンディングパッド１２とはその周縁部上に重合
する状態で接合されている。
の特性安定化を図るためにシリコン酸化膜や窒化シリコ
ン膜等のパッシベーション膜１３が形成されている。こ
のパッシベーション膜１３は各ボンディングパッド１２
の形成領域を除くチップ表面のほぼ全面と、各ボンディ
ングパッド１２上の部分領域とに亙って形成されるもの
で、各ボンディングパッド１２とはその周縁部上に重合
する状態で接合されている。
【００１３】前記バンプ１４はボンディングパッド１２
の表面に全面的に重なる状態で形成されている。従っ
て、該バンプ１４はボンディングパッド１２上におい
て、該パッド１２の表面と、パッド１２上に重合して形
成されたパッシベーション膜１３の重合パターン部１６
とに接合することになる。これにより、バンプ１４はパ
ッシベーション膜１３との間で必要にして十分な機械的
接着強度でもって接着されるとともに、パッシベーショ
ン膜１３のパターン部１６内で露出しているボンディン
グパッド１２の表面部１８と接合することによって該パ
ッド１２と電気的に導通した状態となる。
の表面に全面的に重なる状態で形成されている。従っ
て、該バンプ１４はボンディングパッド１２上におい
て、該パッド１２の表面と、パッド１２上に重合して形
成されたパッシベーション膜１３の重合パターン部１６
とに接合することになる。これにより、バンプ１４はパ
ッシベーション膜１３との間で必要にして十分な機械的
接着強度でもって接着されるとともに、パッシベーショ
ン膜１３のパターン部１６内で露出しているボンディン
グパッド１２の表面部１８と接合することによって該パ
ッド１２と電気的に導通した状態となる。
【００１４】上記構成を備えた半導体素子においては、
スクリーン印刷法を用いてバンプ１４を形成している。
即ち、半導体チップ１１の母材であるウェハ（図示せ
ず）の表面にAu等からなるボンディングパッド１２が形
成された後、該ウェハ表面のほぼ全面に亙ってパッシベ
ーション膜１３が形成される。
スクリーン印刷法を用いてバンプ１４を形成している。
即ち、半導体チップ１１の母材であるウェハ（図示せ
ず）の表面にAu等からなるボンディングパッド１２が形
成された後、該ウェハ表面のほぼ全面に亙ってパッシベ
ーション膜１３が形成される。
【００１５】次いで、該ボンディングパッド１２上に重
なる部分に所定のパターン形状を有するパッシベーショ
ン膜窓あけ用マスク（図示せず）を用いてボンディング
パッド１２上に重なるパッシベーション膜１３をエッチ
ング等の手法により部分的に除去する。
なる部分に所定のパターン形状を有するパッシベーショ
ン膜窓あけ用マスク（図示せず）を用いてボンディング
パッド１２上に重なるパッシベーション膜１３をエッチ
ング等の手法により部分的に除去する。
【００１６】このパッシベーション膜１３としては、チ
ップ表面の特性安定化に優れ、しかもバンプ１４を構成
する金属との接着性に優れた材料が選ばれる。このよう
な材料としては、例えばシリコン酸化膜や窒化シリコン
等が好適である。また本実施例では、該パッシベーショ
ン膜１３のボンディングパッド１２上に重なるパターン
部１６は、その他の半導体チップ表面に重なる部分１７
と連続する格子状乃至田の字状パターンに形成してい
る。
ップ表面の特性安定化に優れ、しかもバンプ１４を構成
する金属との接着性に優れた材料が選ばれる。このよう
な材料としては、例えばシリコン酸化膜や窒化シリコン
等が好適である。また本実施例では、該パッシベーショ
ン膜１３のボンディングパッド１２上に重なるパターン
部１６は、その他の半導体チップ表面に重なる部分１７
と連続する格子状乃至田の字状パターンに形成してい
る。
【００１７】このようにして半導体チップ１１の表面に
パッシベーション膜１３が形成された後、ボンディング
パッド１２に重なる部分にバンプパターンが形成された
スクリーン（図示せず）をウェハ表面に重ね、周知の要
領で厚膜ペーストを該スクリーンを通してスキージによ
り印刷することにより、各ボンディングパッド１２上に
それぞれバンプ１４が形成される。なお、本実施例の半
導体素子は上記のようにしてボンディングパッド１２、
パッシベーション膜１３及びバンプ１４が形成されたウ
ェハを切断することにより作製される。
パッシベーション膜１３が形成された後、ボンディング
パッド１２に重なる部分にバンプパターンが形成された
スクリーン（図示せず）をウェハ表面に重ね、周知の要
領で厚膜ペーストを該スクリーンを通してスキージによ
り印刷することにより、各ボンディングパッド１２上に
それぞれバンプ１４が形成される。なお、本実施例の半
導体素子は上記のようにしてボンディングパッド１２、
パッシベーション膜１３及びバンプ１４が形成されたウ
ェハを切断することにより作製される。
【００１８】図２及び図３は、本発明の他の実施例を示
している。これらの図に示すものでは、ボンディングパ
ッド１２とバンプ１４を構成する金属材料間に発生する
相互拡散を阻止するために、ボンディングパッド１２上
にバリアメタル１５を形成し、該バリアメタル１５を介
してバンプ１４を形成している。
している。これらの図に示すものでは、ボンディングパ
ッド１２とバンプ１４を構成する金属材料間に発生する
相互拡散を阻止するために、ボンディングパッド１２上
にバリアメタル１５を形成し、該バリアメタル１５を介
してバンプ１４を形成している。
【００１９】即ち本実施例では、半導体チップ１１の表
面にボンディングパッド１２が形成されるとともに、該
ボンディングパッド１２の周縁部と接合する状態で半導
体チップ１１の表面に第１パッシベーション膜１３Ａが
形成される。次いで、ボンディングパッド１２上にバリ
アメタル１５が形成される。これにより第１パッシベー
ション膜１３Ａのボンディングパッド周縁部との接合部
分は該ボンディングパッド１２とバリアメタル１５間に
挟まれた状態となる。
面にボンディングパッド１２が形成されるとともに、該
ボンディングパッド１２の周縁部と接合する状態で半導
体チップ１１の表面に第１パッシベーション膜１３Ａが
形成される。次いで、ボンディングパッド１２上にバリ
アメタル１５が形成される。これにより第１パッシベー
ション膜１３Ａのボンディングパッド周縁部との接合部
分は該ボンディングパッド１２とバリアメタル１５間に
挟まれた状態となる。
【００２０】この後、第１パッシベーション膜１３Ａ上
には、第２パッシベーション膜１３Ｂが形成される。こ
の第２パッシベーション膜１３Ｂは、前記実施例のパッ
シベーション膜１３と同様に、各ボンディングパッド１
２の形成領域を除くチップ表面のほぼ全面と、各ボンデ
ィングパッド１２上の部分領域とに亙って形成されてお
り、そのボンディングパッド１２上に重なるパターン部
１６は図３に示すような格子状に形成されている。
には、第２パッシベーション膜１３Ｂが形成される。こ
の第２パッシベーション膜１３Ｂは、前記実施例のパッ
シベーション膜１３と同様に、各ボンディングパッド１
２の形成領域を除くチップ表面のほぼ全面と、各ボンデ
ィングパッド１２上の部分領域とに亙って形成されてお
り、そのボンディングパッド１２上に重なるパターン部
１６は図３に示すような格子状に形成されている。
【００２１】第２パッシベーション膜１３Ｂが形成され
たバリアメタル１５の表面には、前述のスクリーン印刷
法を用いて厚膜ペーストからなるバンプ１４が形成され
る。従って、第２パッシベーション膜１３Ｂの重合パタ
ーン部１６間に露出しているバリアメタル１５の表面部
分１８にバンプ１４が接合することにより、該バンプ１
４とボンディングパッド１２との電気的導通状態が得ら
れる。また、第２パッシベーション膜１３Ｂの前記重合
パターン部１６にバンプ１４が接合することにより、該
重合パターン部１６との間で必要にして十分な機械的接
着強度でもって接着される。
たバリアメタル１５の表面には、前述のスクリーン印刷
法を用いて厚膜ペーストからなるバンプ１４が形成され
る。従って、第２パッシベーション膜１３Ｂの重合パタ
ーン部１６間に露出しているバリアメタル１５の表面部
分１８にバンプ１４が接合することにより、該バンプ１
４とボンディングパッド１２との電気的導通状態が得ら
れる。また、第２パッシベーション膜１３Ｂの前記重合
パターン部１６にバンプ１４が接合することにより、該
重合パターン部１６との間で必要にして十分な機械的接
着強度でもって接着される。
【００２２】図４〜図６はそれぞれ前記実施例における
パッシベーション膜１３または前記他の実施例における
第２パッシベーション膜１３Ｂのボンディングパッド１
２上に重なって形成されるパターン部１６の異なる態様
を例示している。なお、本発明ではこれらの図に示すパ
ターン形状に限られることなく、その他諸種の態様のパ
ターンを適用できることは言うまでもない。
パッシベーション膜１３または前記他の実施例における
第２パッシベーション膜１３Ｂのボンディングパッド１
２上に重なって形成されるパターン部１６の異なる態様
を例示している。なお、本発明ではこれらの図に示すパ
ターン形状に限られることなく、その他諸種の態様のパ
ターンを適用できることは言うまでもない。
【００２３】即ち、図４に示すパッシベーション膜の重
合パターン部１６では、ボンディングパッド１２の中央
領域に重なるランド状の円形パターン１６ａを設けると
ともに、半導体チップ表面上に重なる部分１７を該パッ
ド１２の周辺領域に重なるまで延長して縁取りパターン
１６ｂを形成したものとしており、これによってバンプ
１４の中央部と周辺部とがパッシベーション膜の各パタ
ーン１６ａ、１６ｂに接着され、これらパターン１６
ａ、１６ｂ間に露出するボンディングパッド１２または
バリアメタル１５の環状領域１８と接合して電気的導通
が得られる。
合パターン部１６では、ボンディングパッド１２の中央
領域に重なるランド状の円形パターン１６ａを設けると
ともに、半導体チップ表面上に重なる部分１７を該パッ
ド１２の周辺領域に重なるまで延長して縁取りパターン
１６ｂを形成したものとしており、これによってバンプ
１４の中央部と周辺部とがパッシベーション膜の各パタ
ーン１６ａ、１６ｂに接着され、これらパターン１６
ａ、１６ｂ間に露出するボンディングパッド１２または
バリアメタル１５の環状領域１８と接合して電気的導通
が得られる。
【００２４】図５に示すものでは、ボンディングパッド
１２の中央領域をボンディングパッド１２またはバリア
メタル１５の露出領域１８とし、周辺領域をパッシベー
ション膜が重合するパターン部１６としている。また、
図６に示すパッシベーション膜の重合パターン部１６で
は、図４のものと同様にボンディングパッド１２の中央
領域と周辺領域とに重なるパターン形状とし、中央領域
のランド状パターン１６ａを図４に示す円形パターンに
代えてクロス状パターンとしている。
１２の中央領域をボンディングパッド１２またはバリア
メタル１５の露出領域１８とし、周辺領域をパッシベー
ション膜が重合するパターン部１６としている。また、
図６に示すパッシベーション膜の重合パターン部１６で
は、図４のものと同様にボンディングパッド１２の中央
領域と周辺領域とに重なるパターン形状とし、中央領域
のランド状パターン１６ａを図４に示す円形パターンに
代えてクロス状パターンとしている。
【００２５】
【発明の効果】以上説明したように、本発明の半導体素
子によるときは、半導体チップの表面に形成されるパッ
シベーション膜を、ボンディングパッド上にも部分的に
形成し、その上でボンディングパッド上に厚膜ペースト
からなるバンプを直接またはバリアメタルを介して形成
することにより、導電性に優れた厚膜ペーストバンプと
金属ボンディングパッドとの接合部分で電気的導通を確
保し、厚膜ペーストとの接着性に優れたパッシベーショ
ン膜によりバンプの接着を行うようにしているので、バ
ンプをボンディングパッドに優れた接着強度でもって確
実に接着することができる。
子によるときは、半導体チップの表面に形成されるパッ
シベーション膜を、ボンディングパッド上にも部分的に
形成し、その上でボンディングパッド上に厚膜ペースト
からなるバンプを直接またはバリアメタルを介して形成
することにより、導電性に優れた厚膜ペーストバンプと
金属ボンディングパッドとの接合部分で電気的導通を確
保し、厚膜ペーストとの接着性に優れたパッシベーショ
ン膜によりバンプの接着を行うようにしているので、バ
ンプをボンディングパッドに優れた接着強度でもって確
実に接着することができる。
【００２６】従って、製造効率に優れたスクリーン印刷
法を用いてバンプを形成できるものでありながら、該バ
ンプとボンディングパッド間の電気的接続を確保しつ
つ、必要にして十分な機械的接合強度が得られ、実現可
能性の大きい半導体素子を提供できるという従来に見ら
れない優れた効果を発揮する。
法を用いてバンプを形成できるものでありながら、該バ
ンプとボンディングパッド間の電気的接続を確保しつ
つ、必要にして十分な機械的接合強度が得られ、実現可
能性の大きい半導体素子を提供できるという従来に見ら
れない優れた効果を発揮する。
【００２７】また、ボンディングパッドとしてAuを使用
する場合等のように、バリアメタルを必要としない場合
には、素子の製造工程において、パッシベーション窓あ
け用のマスク１枚を付加するだけで、本発明の半導体素
子の作製が可能になるものであり、また、製造プロセ
ス、製造フローを変更する必要もないので、従来の製造
ラインを即座に適用できる利点がある。
する場合等のように、バリアメタルを必要としない場合
には、素子の製造工程において、パッシベーション窓あ
け用のマスク１枚を付加するだけで、本発明の半導体素
子の作製が可能になるものであり、また、製造プロセ
ス、製造フローを変更する必要もないので、従来の製造
ラインを即座に適用できる利点がある。
【図１】 本発明の実施例における要部を示す一部破断
斜視図。
斜視図。
【図２】 本発明の他の実施例における要部断面図。
【図３】 そのパッシベーション膜のパターンを示す要
部平面図。
部平面図。
【図４】 パッシベーション膜のパターンの一例を示す
要部平面図。
要部平面図。
【図５】 パッシベーション膜のパターンの他の例を示
す要部平面図。
す要部平面図。
【図６】 パッシベーション膜のパターンのさらに他の
例を示す要部平面図。
例を示す要部平面図。
【図７】 従来例を示す要部断面図。
【図８】 他の従来例を示す要部断面図。
１１ 半導体チップ １２ ボンディングパッド １３ パッシベーション膜 １３Ｂ 第２パッシベーション膜 １４ 金属バンプ １５ バリアメタル １６ 重合パターン部
Claims (1)
- 【請求項１】 半導体チップの表面にボンディングパッ
ドを形成し、且つ、前記ボンディングパッド形成領域を
除く半導体チップ表面のほぼ全面と、前記ボンディング
パッド上の部分領域とにパッシベーション膜を形成し、
さらに前記ボンディングパッド上に厚膜ペーストによる
金属バンプを直接またはバリアメタルを介して形成した
ことを特徴とする半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11033793A JP3274533B2 (ja) | 1993-05-12 | 1993-05-12 | 半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11033793A JP3274533B2 (ja) | 1993-05-12 | 1993-05-12 | 半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06326107A true JPH06326107A (ja) | 1994-11-25 |
| JP3274533B2 JP3274533B2 (ja) | 2002-04-15 |
Family
ID=14533202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11033793A Expired - Fee Related JP3274533B2 (ja) | 1993-05-12 | 1993-05-12 | 半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3274533B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007019473A (ja) * | 2005-06-10 | 2007-01-25 | Nec Electronics Corp | 半導体装置 |
| JP2020031081A (ja) * | 2018-08-20 | 2020-02-27 | 新日本無線株式会社 | 半導体装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4556828B2 (ja) * | 2005-09-30 | 2010-10-06 | 株式会社デンソー | 電極構造体の製造方法 |
-
1993
- 1993-05-12 JP JP11033793A patent/JP3274533B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007019473A (ja) * | 2005-06-10 | 2007-01-25 | Nec Electronics Corp | 半導体装置 |
| JP2020031081A (ja) * | 2018-08-20 | 2020-02-27 | 新日本無線株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3274533B2 (ja) | 2002-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2825083B2 (ja) | 半導体素子の実装構造 | |
| JP2002110898A (ja) | 半導体装置 | |
| JP2982450B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JP2001156209A (ja) | 半導体装置 | |
| US6339247B1 (en) | Structure for mounting a semiconductor device on a liquid crystal display, and semiconductor device | |
| JPH08316364A (ja) | 半導体装置 | |
| JPH06326107A (ja) | 半導体素子 | |
| JP3065010B2 (ja) | 半導体装置 | |
| JP3743811B2 (ja) | 半導体装置の製造方法 | |
| JP2000077458A (ja) | フリップチップ実装方法 | |
| JPH03257854A (ja) | 半導体装置 | |
| JP3255896B2 (ja) | チップ・オン・チップ構造の半導体装置 | |
| JPS6141246Y2 (ja) | ||
| JP3707639B2 (ja) | エリアアレイパッケージ型半導体装置の構造 | |
| JP2944586B2 (ja) | Ｂｇａ型半導体装置及びその製造方法 | |
| JP2880817B2 (ja) | 半導体集積回路装置 | |
| JPS62287647A (ja) | 半導体チツプの接続バンプ | |
| JPH09283560A (ja) | 半導体装置およびその製造方法 | |
| JPH01165133A (ja) | 半導体装置 | |
| JP2762705B2 (ja) | 半導体装置実装用回路基板の構造 | |
| JPH01179434A (ja) | 半導体集積回路装置 | |
| JPH0225251Y2 (ja) | ||
| JPH08115949A (ja) | 半導体装置 | |
| JPH08264678A (ja) | 樹脂封止型半導体装置 | |
| JP2000228457A (ja) | 半導体装置、その製造方法及びテープキャリア |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |