JPH01165133A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01165133A
JPH01165133A JP62324723A JP32472387A JPH01165133A JP H01165133 A JPH01165133 A JP H01165133A JP 62324723 A JP62324723 A JP 62324723A JP 32472387 A JP32472387 A JP 32472387A JP H01165133 A JPH01165133 A JP H01165133A
Authority
JP
Japan
Prior art keywords
pad
irregularities
wiring
area
shaped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62324723A
Other languages
English (en)
Inventor
Yasuhiro Moya
母家　靖弘
Kentaro Yagi
八木　謙太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP62324723A priority Critical patent/JPH01165133A/ja
Publication of JPH01165133A publication Critical patent/JPH01165133A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置においてボンディング強度が向
上するパッドの構造に関する。
〔発明の概要〕
この発明は、半導体装置におけるパッドの構造において
、前記半導体装置内に形成された能動素子領域上にパッ
ドを配置することによりパッドに凹凸を形成し、平坦な
パッドに比ベボンデインク８面積を拡張することにより
、ボンディング強度が向上するようにしたものである。
〔従来の技術〕
従来、ボンディングワイヤがパッドに接触している面が
パッドの外側の絶縁膜に及ばないように十分パッドの面
積を大きくすることにより、少なくともパッドのワイヤ
が接触する面積が前記絶縁膜により縮小されないように
していた。
〔発明が解決しようとする問題点〕
しかし、従来のパッドの構造ではパッドの面積がいかに
広（ともボンディングに係わる面積はワイヤが接触して
いる平面に限られているため、ボンディングに係わる面
積がパッド内に納まっている場合、これ以上のボンディ
ング強度の向上は望めなかった。
そこで、この発明においては従来の欠点を解決するため
、平面上のボンディングに係わる面積は変わらない状態
でボンディング強度が向上することを目的としている。
〔問題点を解決するための手段〕
上記問題点を解決するために、この発明は、集積回路基
板上の能動素子あるいは配線の凹凸を利用し、能動素子
あるいは配線領域上にパッドを形成することでパッドに
凹凸を付けた構造とし、深さ方向にもパッドの面積を広
げるようにした。
〔作用〕
上記のように構成されたパッドにボンディングを行うと
、平面上の面積は変わらない状態で凹凸に供なう深さ方
向の面積が増えるため、同平面上での実質的なボンディ
ングに係わるワイヤ及びバンドの接触面積が増加し、ボ
ンディング強度を向上させることができるのである。
〔実施例〕
以下に、この発明の実施例を図面に基づいて説明する。
第１図は本発明による半導体装置の断面状態を示してい
る。
第１図において、集積回路基板１の上部位置にはＭＯＳ
トランジスタを構成するソース領域２及びドレイン領域
３が形成され、前記基板１上にはエツチング形成された
第１絶縁ＪＷ４が形成されていると共に、この第１絶縁
眉４の前記ソース領域２及びドレイン領域３に相当する
位置には開口部５．６が各々設けられている。さらに前
記ソース領域２とドレイン領域の間にゲート金属７が形
成されている。
前記各開口部には第１アルミ配線層８が形成されて前記
ソース領域２及びドレイン領域３と各々コンタクトがと
られていると共に、この第１アルミ配線層８上には、例
えば、５ｔＯｚ又はポリイミド系材料から成る第２絶縁
層９が形成され、この第２絶縁層９上にはアルミを材料
とするパッド１０が形成されることにより、前記ＭＯＳ
トランジスタ上すなわち能動素子上にパッド１０が形成
されている。
前記パッド１０上にアルミあるいは白金等のワイヤ１１
が超音波あるいは接着材等を用いたボンディング装置に
よって接続されている。
以上のような実施例において前記パッド１０は前記ＭＯ
３）ランジスタ上に形成されているために深さ方向に凹
凸を有しており、前記凹凸にワイヤが密着することによ
り、ワイヤとパッドの接触面積が深さ方向にも拡張して
いる。この為、ワイヤとパッドの接続強度が向上するの
である。
さらに、前記ＭＯ３）ランジスタの位置の、前記ソース
領域２及びドレイン領域３を除いた前記第１アルミ配線
Ｎ８のみが形成されている配線領域上においても前記バ
ンド１０が前記第２絶縁層９を介して形成された場合、
配線が通る場所と通らない場所で凹凸が形成されるため
、前記パッド１０は前記凹凸を有した構造となり、ボン
ディングにおいて、ワイヤとパッドの接続強度が向上す
るのである。
（発明の効果） この発明は、以上説明したように、能動素子顛域上ある
いは配線領域上にパッドを設けたという簡単な構造で、
バンドとワイヤとのボンディング強度を向上させること
に効果がある。
【図面の簡単な説明】
第１図は、この発明にかかる半導体装置にワイヤがボン
ディングされている断面図である。 １・・・集積回路基板 ２・・・ソース領域 ３・・・ドレイン領域 ４・・・第１絶縁層 ５・・・開口部 ６・・・開口部 ７・・・ゲート金属 ８・・・第１アルミ配線層 ９・・・第２絶縁層 １０・・・パッド １１・・・ワイヤ 以上 出願人　セイコー電子工業株式会社

Claims (2)

    【特許請求の範囲】
  1. （１）半導体基板上に製造された集積回路のボンディン
    グパッドの構造において、前記集積回路内に形成された
    能動素子領域上に前記ボンディングパッドを配置するこ
    とにより、前記ボンディングパッドに凹凸を形成し、前
    記集積回路の深さ方向にも前記ボンディングパッドの面
    積を拡張したことを特徴とする半導体装置。
  2. （２）前記集積回路内に形成された配線上に前記ボンデ
    ィングパッドを配置した特許請求の範囲第１項記載の半
    導体装置。
JP62324723A 1987-12-21 1987-12-21 半導体装置 Pending JPH01165133A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62324723A JPH01165133A (ja) 1987-12-21 1987-12-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62324723A JPH01165133A (ja) 1987-12-21 1987-12-21 半導体装置

Publications (1)

Publication Number Publication Date
JPH01165133A true JPH01165133A (ja) 1989-06-29

Family

ID=18168989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62324723A Pending JPH01165133A (ja) 1987-12-21 1987-12-21 半導体装置

Country Status (1)

Country Link
JP (1) JPH01165133A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003510815A (ja) * 1999-09-20 2003-03-18 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 能動素子上に設けられた接着パッドを備える半導体チップ
JP2006024877A (ja) * 2004-07-06 2006-01-26 Himax Optelectronics Corp ボンディングパッドとチップ構造
KR100631917B1 (ko) * 2000-08-08 2006-10-04 삼성전자주식회사 반도체 장치의 패드 주변회로 레이아웃 구조

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003510815A (ja) * 1999-09-20 2003-03-18 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 能動素子上に設けられた接着パッドを備える半導体チップ
KR100631917B1 (ko) * 2000-08-08 2006-10-04 삼성전자주식회사 반도체 장치의 패드 주변회로 레이아웃 구조
JP2006024877A (ja) * 2004-07-06 2006-01-26 Himax Optelectronics Corp ボンディングパッドとチップ構造

Similar Documents

Publication Publication Date Title
JP3287346B2 (ja) 半導体装置
JP2978861B2 (ja) モールドｂｇａ型半導体装置及びその製造方法
KR930024140A (ko) 반도체장치 및 그 제조방법
JPS60116239U (ja) パワ−ｍｏｓｆｅｔの実装構造
JPS5619639A (en) Semiconductor device
JPH01165133A (ja) 半導体装置
JP2804146B2 (ja) リードフレームおよび半導体装置
JP2905609B2 (ja) 樹脂封止型半導体装置
JP3608393B2 (ja) 半導体装置
JP2797598B2 (ja) 混成集積回路基板
JP2990968B2 (ja) 半導体チップの実装構造
JP2885786B1 (ja) 半導体装置の製法および半導体装置
JP2962575B2 (ja) 半導体装置
JPH06326107A (ja) 半導体素子
JP2863287B2 (ja) 半導体装置のボンディングパッド電極の構造
JP2880817B2 (ja) 半導体集積回路装置
JPH0526738Y2 (ja)
JPS58199533A (ja) 半導体装置
JPH01179434A (ja) 半導体集積回路装置
JPS60178636A (ja) 半導体装置
JPS63248155A (ja) 半導体装置
JPS60219741A (ja) 半導体装置の製造方法
JPH0531226U (ja) ダイボンデイングペーストはみ出し防止枠付き混成集積回路基板
JPH04179256A (ja) 半導体装置
JPH04346249A (ja) チップキャリア