JP2006024877A - ボンディングパッドとチップ構造 - Google Patents

ボンディングパッドとチップ構造 Download PDF

Info

Publication number
JP2006024877A
JP2006024877A JP2004295273A JP2004295273A JP2006024877A JP 2006024877 A JP2006024877 A JP 2006024877A JP 2004295273 A JP2004295273 A JP 2004295273A JP 2004295273 A JP2004295273 A JP 2004295273A JP 2006024877 A JP2006024877 A JP 2006024877A
Authority
JP
Japan
Prior art keywords
bonding pad
shape
chip
protrusion
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004295273A
Other languages
English (en)
Inventor
Chiu-Shun Lin
久順 林
Kuan-Chou Lin
冠州 林
Chia-Hui Wu
家輝 伍
Pai-Sheng Cheng
百盛 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Himax Technologies Ltd
Original Assignee
Himax Optoelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Optoelectronics Corp filed Critical Himax Optoelectronics Corp
Publication of JP2006024877A publication Critical patent/JP2006024877A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】ボンディングパッドと他の導電体間における電気的な接続の信頼性を向上できるボンディングパッドを提供すること。
【解決手段】
チップ構造はチップと少なくとも一つのボンディングパッドで構成する。チップはアクティブ面を有する。ボンディングパッドはチップのアクティブ面上に配置される。ボンディングパッドは多角形本体および複数の第一突出部で構成する。多角形本体は第一平面および対応する第二平面を有する。多角形本体の第二平面はチップと接触する。第一突出部分は、多角形本体のコーナー領域で第一平面上に配置される。ボンディングパッドの形状を適正化することにより、ボンディングパッドでチップ構造と別のデバイスを接続するときの歩留まりが向上する。
【選択図】 図３

Description

本発明はボンディングパッドとチップ構造に関するものであり、さらに詳しくは、異なった形状を有するボンディングパッドとチップ構造に関するものである。
ここ十数年、エレクトロニクス技術は、とくに集積回路（ＩＣ）の製造技術において、著しいスピードで進化してきた。そして、多数の機能を有するエレクトロニクスデバイスは、常に下がるコストで生産されている。
一般的に、半導体生産は前工程と後工程に大きく分けることができる。前工程には、マスク製造、酸化、フォトリソグラフィー、エッチング、デポジション、ドーピングが含まれる。チップと外部デバイス間の入力／出力通信チャネルを設けるために、多くの場合、チップの入力／出力ボンディングパッド上にバンプ（突出部）を形成する。
図１は従来のチップ構造の概略断面図である。図１で示すように、チップ構造１００は、チップ１２０、ボンディングパッド１４０、バンプ（突出部）１８０、保護膜層１６０で構成している。ボンディングパッド１４０は、信号を入力／出力するためにチップ１２０のアクティブ面１２２上に配置されている。保護膜層１６０はアクティブ面１２２上に配置されているが、ボンディングパッド１４０を露出する開口部を有している。バンプ１８０はボンディングパッド１４０上に配置され、かつ、ボンディングパッド１４０と電気的に結合されている。
図２は図１のボンディングパッドの斜視図である。図１と２で示すように、ボンディングパッド１４０はフラットな矩形状をしている。例えば液晶ディスプレイの駆動チップを使うときに、駆動チップは通常、熱圧縮して液晶ディスプレイのガラス基板（図示せず）に接着される。熱圧縮によりガラス基板にチップ１２０を接着するプロセスにおいて、熱膨張係数の違い（ＣＴＥ）により、バンプ１８０、ボンディングパッド１４０および保護膜層１６０の間に、しばしば熱応力が発生する。ボンディングパッド１４０のコーナー領域は、応力集中効果で特に傷が付き易い。
よって、ボンディングパッド１４０のフラットな上面が保護膜層１６０とバンプ１８０に接触するときに、バンプ１８０とボンディングパッド１４０間の電気的な接続が、ボンディングパッド１４０のコーナー領域の周りで簡単に損なわれる。ボンディングパッド１４０は伝達信号をチップ１２０に入出力するために使用するので、バンプ１８０とボンディングパッド１４０間での電気的な接続の障害は、エレクトロニクス製品全体の信頼性の低下を招くことになる。加えて、熱応力の下で保護膜層１６０にクラックが入ると、水分が簡単にチップ１２０内に入り、損傷を引き起こす可能性がある。よって、熱応力によるチップパッケージ１００に対する損傷を減らすことが重要である。
本発明の少なくとも一つの課題は、ボンディングパッドと他の導電体間における電気的な接続の信頼性を向上できるボンディングパッドを提供することである。
本発明の第二の課題は、チップ構造と他の電気的なデバイス間における電気的な接続の信頼性を向上できるチップ構造を提供することである。
本発明の目的に対応しそれらの長所を具現化するために、実施しており以下に詳細に説明するように、本発明ではチップのアクティブ面上に配置するボンディングパッドを提供する。ボンディングパッドは主として、多角形の本体と複数の第一突出部で構成する。多角形の本体には第一平面および対応する第二平面がある。さらに、多角形の本体はチップ上に配置されており、多角形本体の第二平面はチップと繋がっている。第一突出部は第一平面上に配置されており、多角形本体のコーナー領域に位置している。
本発明の実施例においては、ボンディングパッドは更に、第一平面上に配置され多角形本体の中央領域に位置する第二突出部分を有していてもよい。第二突出部は例えば第一突出部と繋がっている。第二突出部の形状は、上方から第一平面を見て、十字線形状、円形状、円リング形状、楕円形状、楕円リング形状、多角形状、多角リング形状、あるいはその他の直線的または幾何学的形状、あるいはそれらのいずれかを組み合わせた形状のように、いずれの有用な形状であってもよい。多角形本体、第一突出部、第二突出部は例えば一体ユニットとして一緒に形成する。
本実施例において、ボンディングパッドを例えばアルミを使用してつくる。さらに、多角形本体は例えば正方形をしている。
本発明ではチップ構造も提供する。チップ構造は主として、チップと少なくとも一つのボンディングパッドで構成する。チップにはアクティブ面がある。ボンディングパッドはアクティブ面上に配置する。ボンディングパッドは主として、多角形本体および複数の第一突出部で構成する。多角形本体には第一平面および対応する第二平面がある。多角形本体はチップ上に配置されており、多角形本体の第二平面はチップと接触している。第一突出部は多角形本体のコーナー領域で第一平面上に配置されている。
本実施例において、ボンディングパッドは更に、第一平面上に配置され多角形本体の中央領域に位置する第二突出部を有することもある。第二突出部は、例えば第一突出部と繋がっている。第二突出部の形状は、上方から第一平面を見て、十字線形状、円形状、円リング形状、楕円形状、楕円リング形状、多角形状、多角リング形状、あるいはその他の直線的または幾何学的形状、あるいはそれらのいずれかを組み合わせた形状のように、いずれの有用な形状であってもよい。多角形本体、第一突出部、第二突出部は、例えば一体ユニットとして一緒に形成する。
本実施例において、ボンディングパッドはアルミを使用して作り、多角形本体は例えば正方形をしている。チップ構造はさらに、チップのアクティブ面上に配置され、ボンディングパッドのエッジをカバーするが、ボンディングパッドの中央領域は露出したままにする保護膜層を有してもよい。加えて、チップ構造は更に、ボンディングパッド上に配置されボンディングパッドと繋がる少なくとも一つのバンプ（突出部）を有してもよい。バンプは金のような材料を用いてつくる。さらに、チップ構造のボンディングパッドはスパッタリングプロセスで形成し、チップ構造の第一突出部は例えばマスクを用いてスパッタリングプロセスで形成する。
本発明ではチップ上に配置するパッドも提供する。パッドは主として、本体と少なくとも一つの第一突出部で構成する。第一突出部は、本体のコーナー領域に配置する。
本発明では、前述のパッドを含む表示装置も提供する。
本発明では、前述のパッドを含むデバイスも提供する。
簡単に言えば、本発明のボンディングパッドは、そのコーナー領域に配置された複数の第一突出部を有する多角形本体を有している。よって、ボンディングパッドのコーナー領域が強化され、チップを別のデバイスに接着する時に、熱応力に起因して起きる可能性のあるボンディングパッドの損傷を防ぐ。結果的に、チップの信頼性と製品歩留まりが向上する。
前述の全般的な説明と以下の詳細な説明はともに例示的なものであり、請求の範囲に記載された発明について更に説明するものであることを理解されたい。
添付図面で例示する本発明の好ましい実施例をこれから説明する。同じまたは類似の部品を参照するために、可能なかぎり同じ参照番号を図面および説明において使用する。
図３は本発明の好ましい実施例によるチップ構造の概略断面図である。図３のチップ構造３００は、主として、チップ３２０および少なくとも一つのボンディングパッド３４０を有する。チップ３２０はアクティブ面３２２を有し、ボンディングパッド３４０はチップ３２０のアクティブ面３２２上に配置される。
図３で示す実施例では、チップ構造３００にはさらに、チップ３２０のアクティブ面３２２上に配置した保護膜層３６０を有していてもよい。保護膜層３６０は、チップ３２０を周囲の汚染から保護するために、ボンディングパッド３４０の周辺域をカバーするが、ボンディングパッド３４０の中央領域は露出したまま残す。加えて、チップ構造３００は、ボンディングパッド３４０上に配置され電気的にそれと繋がる少なくとも一つのバンプ（突出部）３８０を有する。バンプ３８０は、金のような材料でつくることができる。金でつくったバンプ３８０の占める体積は小さいので、チップ３２０上のボンディングパッド３４０の密度を小さくすることができる、または各チップ３２０のサイズを小さくすることができる。本発明によるチップ構造３００の重要なポイントは、ボンディングパッド３４０の形状にある。ボンディングパッド３４０の良好な構造をさらに以下に説明する。
図４Ａは、本発明の好ましい実施例によるチップ構造の平面図である。図４Ｂは図４Ａで示すボンディングパッドの正面図である。図４Ａと４Ｂで示すように、ボンディングパッド３４０は多角形体３４２および複数の第一突出部３４４を有する。ボンディングパッド３４０を図３で示すチップ構造３００に適用することができる。多角形体３４２は、第一平面３４２ａおよび対応する第二平面３４２ｂを有する。多角形体３４２の第二平面３４２ｂは（図３で示す）チップ３２０上に配置されている。第一突出部３４４は、多角形体３４２のコーナー領域で第一平面３４２ａ上に配置されている。
ボンディングパッド３４０は更に、多角形体３４２の中央領域で第一平面３４２ａ上に配置した第二突出部３４６を有する。第二突出部３４６は望ましくは第一突出部３４４と繋がっているのがよい。明らかに、第二突出部３４６をボンディングパッド３４０から切り離すことができるので、ボンディングパッド３４０は多角形体３４２と第一突出部３４４のみで構成する。ボンディングパッド３４０は、例えばアルミを使って作る。そして多角形体３４２の形状は例えば四角形状である。第二突出部の形状は、上方から第一平面を見て、十字線形状、円形状、円リング形状、楕円形状、楕円リング形状、（三角、正方形、長方形、平行四辺形、五角形、六角形、七角形、八角形等のような）多角形状、多角リング形状、あるいはその他の直線的または幾何学的形状、あるいはそれらのいずれかを組み合わせた形状のように、いずれの有用な形状であってもよい。
図４Ｃは、本発明によるボンディングパッドにおける第二突起部の幾つかの可能性を示す上からの図である。図４Ｃで示すように、第二突出部３４６の形状は、円形状３４６ａ、円リング形状３４６ｂ、多角形状３４６ｃ、多角リング形状３４６ｄ、あるいは十字線形状３４６ｅでもよい。
図５は、本発明によるボンディングパッドと保護膜層の接触領域を示す部分拡大図である。図３と図５で示すように、第一突出部３４４は保護膜層３６０とボンディングパッド３４０の間の接触領域を効果的に増やす。よって、他のデバイスとボンディングするプロセスでチップ構造３００が熱応力を受けるときに、保護膜層３６０とボンディングパッド３４０間の接合にクラックが発生し難い。言い換えれば、保護膜層３６０とボンディングパッド３４０の接合はより信頼性のあるものとなり、保護膜層３６０のクラックに起因するチップのエラーを防ぐことができる。
図３で示すバンプ（突出部）３８０とボンディングパッド３４０の直接接触に限らないことに注意されたい。バンプ３８０とボンディングパッド３４０間の接着強度を増加するために、ボンディングパッド３４０上に接着層３５０をコーティングしてもよい。接着層３５０を、例えばチタンタングステン（ＴｉＷ）材料を使って作ってもよい。さらに、バンプ３８０を構成する材料は金に限るものではない。スズのような別の材料も使っても良い。加えて、図４Ａに示すボンディングパッド３４０の多角形体３４２の形状は四角形に限らない。ボンディングパッド３４０の多角形体３４２で別の形状も可能である。第二突出部３４６の形状は図４Ｃで示すものに限らない。第二突出部３４６で別の適切な形状を使うことも可能である。
図４Ａで示す本発明による第一突出部３４４および第二突出部３４６を形成するためには、アルミスパッタリングプロセスが有用である。以下において、ボンディングパッドをつくる方法について、より詳細に説明する。
図６は、本発明によるボンディングパッドを製造する方法を示す図である。図６で示すように、スパッタリング装置内部にあるマスク６２０を通過するスパッタリング材料が、ボンディングパッド３４０を形成する。マスク６２０には少なくとも一つの中空部分６２２がある。中空部分６２２は第一突出部３４４および第二突出部３４６と同一の形状をしている。本発明によるボンディングパッド３４０を形成する方法では、スパッタリング操作を行ってまずボンディングパッド３４０の多角形体３４２を形成する。その後、ターゲット材料ボード６４０と多角形体３４２の間にマスク６２０を配置して、スパッタリング操作を再開する。ターゲット材料ボード６４０からスパッターされた材料の一部が、マスク６２０の中空部分６２２を通過して、多角形体３４２の第一平面３４２ａ上に堆積する。
ボンディングパッドをつくる前述の方法では特別なフォトマスクを必要としないので、特別のフォトマスクのための余分な時間と費用を必要としない。図６は、単一のボンディングパッド３４０を形成するための、マスク６２０の中の単一の中空部分６２２だけを描いていることに注意されたい。実際においては、対応する第一突出部３４４の集まりを有する複数のボンディングパッド３４０を単一のスパッタリングプロセスで形成するために、マスク６２０は複数の中空部分６２２を含むことができる。
要約すると、本発明のボンディングパッドとチップ構造は、ボンディングパッドのコーナー領域に配置された複数の突出部分を有しているので、ボンディングパッドおよび続いて形成した保護膜層間の接触が増加する。接触領域が大きくなることにより、別のデバイスにチップを接続するプロセスで、ボンディングパッドと保護膜層間の熱応力によって、ボンディングパッドのコーナー領域で損傷を引き起こす可能性が少なくなる。さらに、第二突出部を第一突出部とリンクして配置することにより、ボンディングパッド構造に強度を追加する。加えて、ボンディングパッドをつくる時に、特別のフォトマスクステップを設ける必要がない。よって、ボンディングパッドを形成するために、余分のコストが発生しない。
ボンディングパッドを含むチップは、液晶ディスプレイ（ＬＣＤ）、有機発光ダイオード（ＯＬＥＤ）ディスプレイ、あるいはプラズマディスプレイのような、表示装置用駆動ＩＣであってもよい。
本発明の適用範囲または精神を離れることなく、種々の修正や変形を本発明の構造に加えられることは、当該技術に精通したものには明白である。前述の観点において、特許請求範囲の適用範囲および同等のものに該当するかぎり、本発明は発明の修正や変形体もカバーするものである。
添付の図面は本発明をより理解するためのものであり、この明細書に組み込まれ、その一部を構成している。図面は本発明の実施例を示しており、詳細な説明と共に本発明の原理を説明する。
従来チップ構造の概略断面図。 図１によるボンディングパッドの遠視図。 本発明の好ましい実施例によるチップ構造の概略断面図。 本発明の好ましい実施例によるチップ構造の平面図。 図４Ａで示すボンディングパッドの正面図。 本発明によるボンディングパッドにおける第二突出部の幾つかの可能性を示す平 面図。 本発明によるボンディングパッドと保護膜層の接触領域を示す部分拡大図。 本発明によるボンディングパッドを製造する方法を示す図。
符号の説明
１００ チップパッケージ
１２０ チップ
１２２ アクティブ面
１４０ ボンディングパッド
１６０ 保護膜層
１８０ バンプ
３００ チップ構造
３２０ チップ
３２２ アクティブ面
３４０ ボンディングパッド
３４２ 多角形体
３４２ａ 第一平面
３４２ｂ 第二平面
３４４ 第一突出部
３４６ 第二突出部
３４６ａ 円形状
３４６ｂ 円リング形状
３４６ｃ 多角形状
３４６ｄ 多角リング形状
３４６ｅ 十字線形状
３５０ 接着層
３６０ 保護膜層
３８０ バンプ
６２０ マスク
６２２ 中空部分
６４０ ターゲット材料ボード

Claims (10)

  1. 第一面および対応する第二面を有し、チップ上に配置されて前記第二面がチップと接触している本体、および
    本体のコーナー領域で第一面上に配置された少なくとも一つの第一突出部
    を有することを特徴とするチップ配置用のボンディングパッド。
  2. 本体の中央領域で第一面に配置した第二突出部を有することを特徴とする請求項１に記載のボンディングパッド。
  3. 第二突出部が第一突出部と繋がっていることを特徴とする請求項２に記載のボンディングパッド。
  4. 上方から第一平面を見たときの第二突出部の形状が、十字線形状、円形状、円リング形状、楕円形状、楕円リング形状、多角形状、多角リング形状、直線的形状、幾何学的形状、それらのいずれかを組み合わせた形状からなるグループから選ぶことを特徴とする請求項２に記載のボンディングパッド。
  5. アクティブ面を有するチップ、および
    第一面および対応する第二面を有しチップ上に配置された本体であってその第二面がチップと接触している本体、および本体のコーナー領域で第一面上に配置された少なくとも一つの第一突出部を有し、チップのアクティブ面上に配置された少なくとも一つのボンディングパッド
    を有するチップ構造。
  6. ボンディングパッドが本体の中央領域で第一面に配置された第二突出部を有することを特徴とする請求項５に記載のチップ構造。
  7. 第二突出部が第一突出部と繋がっていることを特徴とする請求項６に記載のチップ構造。
  8. 上方から第一平面を見たときの第二突出部の形状が、十字線形状、円形状、円リング形状、楕円形状、楕円リング形状、多角形状、多角リング形状、直線的形状、幾何学的形状、それらのいずれかを組み合わせた形状からなるグループから選ばれることを特徴とする請求項６に記載のチップ構造。
  9. チップのアクティブ面上に配置され、ボンディングパッドの中央領域を露出させたままでボンディングパッドの周辺領域をカバーする保護膜層を有していることを特徴とする請求項５に記載のチップ構造。
  10. ボンディングパッド上に配置され、それと電気的に繋がっている少なくとも一つのバンプを有することを特徴とする請求項５に記載のチップ構造。
JP2004295273A 2004-07-06 2004-10-07 ボンディングパッドとチップ構造 Pending JP2006024877A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW093120184A TWI237886B (en) 2004-07-06 2004-07-06 Bonding pad and chip structure

Publications (1)

Publication Number Publication Date
JP2006024877A true JP2006024877A (ja) 2006-01-26

Family

ID=35540449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004295273A Pending JP2006024877A (ja) 2004-07-06 2004-10-07 ボンディングパッドとチップ構造

Country Status (4)

Country Link
US (1) US7064449B2 (ja)
JP (1) JP2006024877A (ja)
KR (1) KR20060003801A (ja)
TW (1) TWI237886B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI238513B (en) 2003-03-04 2005-08-21 Rohm & Haas Elect Mat Coaxial waveguide microstructures and methods of formation thereof
DE10333465B4 (de) * 2003-07-22 2008-07-24 Infineon Technologies Ag Elektronisches Bauteil mit Halbleiterchip, Verfahren zur Herstellung desselben sowie Verfahren zur Herstellung eines Halbleiterwafers mit Kontaktflecken
JP2008188755A (ja) 2006-12-30 2008-08-21 Rohm & Haas Electronic Materials Llc 三次元微細構造体およびその形成方法
KR101593686B1 (ko) 2007-03-20 2016-02-12 누보트로닉스, 엘.엘.씨 일체화된 전자 요소들 및 이들의 형성 방법
US7898356B2 (en) 2007-03-20 2011-03-01 Nuvotronics, Llc Coaxial transmission line microstructures and methods of formation thereof
CN101336042B (zh) * 2007-06-29 2012-05-16 鸿富锦精密工业（深圳）有限公司 焊盘、具有该焊盘的电路板和电子装置
KR101585962B1 (ko) * 2009-04-29 2016-01-15 주식회사 동부하이텍 반도체 소자의 본딩 패드 구조 및 패드 형성 방법
US20110123783A1 (en) 2009-11-23 2011-05-26 David Sherrer Multilayer build processses and devices thereof
US8917150B2 (en) * 2010-01-22 2014-12-23 Nuvotronics, Llc Waveguide balun having waveguide structures disposed over a ground plane and having probes located in channels
KR101796098B1 (ko) * 2010-01-22 2017-11-10 누보트로닉스, 인크. 열관리
US8866300B1 (en) 2011-06-05 2014-10-21 Nuvotronics, Llc Devices and methods for solder flow control in three-dimensional microstructures
US8814601B1 (en) 2011-06-06 2014-08-26 Nuvotronics, Llc Batch fabricated microconnectors
WO2013010108A1 (en) 2011-07-13 2013-01-17 Nuvotronics, Llc Methods of fabricating electronic and mechanical structures
EP2856507A4 (en) 2012-05-29 2016-01-27 Essence Solar Solutions Ltd FRAME HOLDER FOR AN OPTICAL ELEMENT
US9325044B2 (en) 2013-01-26 2016-04-26 Nuvotronics, Inc. Multi-layer digital elliptic filter and method
US9306254B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Substrate-free mechanical interconnection of electronic sub-systems using a spring configuration
US9306255B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Microstructure including microstructural waveguide elements and/or IC chips that are mechanically interconnected to each other
US9349710B2 (en) * 2013-10-07 2016-05-24 Xintec Inc. Chip package and method for forming the same
WO2015109208A2 (en) 2014-01-17 2015-07-23 Nuvotronics, Llc Wafer scale test interface unit: low loss and high isolation devices and methods for high speed and high density mixed signal interconnects and contactors
US10847469B2 (en) 2016-04-26 2020-11-24 Cubic Corporation CTE compensation for wafer-level and chip-scale packages and assemblies
US10511073B2 (en) 2014-12-03 2019-12-17 Cubic Corporation Systems and methods for manufacturing stacked circuits and transmission lines
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
KR102446203B1 (ko) * 2017-12-12 2022-09-23 삼성디스플레이 주식회사 구동칩 및 이를 포함하는 표시 장치

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5348671A (en) * 1976-10-15 1978-05-02 Toshiba Corp Electrode structure of semiconductor element
JPS61172362A (ja) * 1985-01-28 1986-08-04 Seiko Epson Corp ボンデイング電極構造
JPH01165133A (ja) * 1987-12-21 1989-06-29 Seiko Instr & Electron Ltd 半導体装置
US5053850A (en) * 1988-03-14 1991-10-01 Motorola, Inc. Bonding pad for semiconductor devices
JP2000307373A (ja) * 1999-02-18 2000-11-02 Murata Mfg Co Ltd 表面波装置及びその製造方法
US6246587B1 (en) * 1998-12-03 2001-06-12 Intermedics Inc. Surface mounted device with grooves on a termination lead and methods of assembly
JP2001168125A (ja) * 1999-12-03 2001-06-22 Nec Corp 半導体装置
US20010054771A1 (en) * 1997-03-26 2001-12-27 Wark James M. Method for making projected contact structures for engaging bumped semiconductor devices
JP2003510815A (ja) * 1999-09-20 2003-03-18 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 能動素子上に設けられた接着パッドを備える半導体チップ
JP2003209134A (ja) * 2002-01-11 2003-07-25 Hitachi Ltd 半導体装置及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7008867B2 (en) * 2003-02-21 2006-03-07 Aptos Corporation Method for forming copper bump antioxidation surface

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5348671A (en) * 1976-10-15 1978-05-02 Toshiba Corp Electrode structure of semiconductor element
JPS61172362A (ja) * 1985-01-28 1986-08-04 Seiko Epson Corp ボンデイング電極構造
JPH01165133A (ja) * 1987-12-21 1989-06-29 Seiko Instr & Electron Ltd 半導体装置
US5053850A (en) * 1988-03-14 1991-10-01 Motorola, Inc. Bonding pad for semiconductor devices
US20010054771A1 (en) * 1997-03-26 2001-12-27 Wark James M. Method for making projected contact structures for engaging bumped semiconductor devices
US6246587B1 (en) * 1998-12-03 2001-06-12 Intermedics Inc. Surface mounted device with grooves on a termination lead and methods of assembly
JP2000307373A (ja) * 1999-02-18 2000-11-02 Murata Mfg Co Ltd 表面波装置及びその製造方法
JP2003510815A (ja) * 1999-09-20 2003-03-18 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 能動素子上に設けられた接着パッドを備える半導体チップ
JP2001168125A (ja) * 1999-12-03 2001-06-22 Nec Corp 半導体装置
JP2003209134A (ja) * 2002-01-11 2003-07-25 Hitachi Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20060003801A (ko) 2006-01-11
TWI237886B (en) 2005-08-11
US20060006531A1 (en) 2006-01-12
US7064449B2 (en) 2006-06-20
TW200603364A (en) 2006-01-16

Similar Documents

Publication Publication Date Title
JP2006024877A (ja) ボンディングパッドとチップ構造
US6686667B2 (en) Image sensor semiconductor package with castellation
JP5258567B2 (ja) 半導体装置及びその製造方法
US7417330B2 (en) Semiconductor device packaged into chip size and manufacturing method thereof
US7557437B2 (en) Fan out type wafer level package structure and method of the same
JP2002373969A (ja) 半導体装置及び半導体装置の製造方法
JP4379102B2 (ja) 半導体装置の製造方法
JP2006093367A (ja) 半導体装置の製造方法
JP2005158948A (ja) 固体撮像装置及びその製造方法
JP2006190987A (ja) パッケージ構造とその製造方法
US20210159191A1 (en) Package structure with structure reinforcing element and manufacturing method thereof
JPWO2008078655A1 (ja) 半導体装置
US7888157B2 (en) Image sensor chip package method
JP2938344B2 (ja) 半導体装置
JP2008159948A (ja) 半導体装置
JP2002231749A (ja) 半導体装置およびその接合構造
JP3855992B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2009130271A (ja) 半導体装置とその製造方法
JP2004140169A (ja) パッケージ型半導体装置
JP2002231761A (ja) 電子部品実装体および電子部品
JP4522213B2 (ja) 半導体装置の製造方法
JP2007042702A (ja) 半導体装置
KR100681264B1 (ko) 전자소자 패키지 및 그의 제조 방법
JP2003234371A (ja) 半導体装置の実装構造
JP2007173750A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070518

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100916

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101109