JP2003510815A - 能動素子上に設けられた接着パッドを備える半導体チップ - Google Patents

能動素子上に設けられた接着パッドを備える半導体チップ

Info

Publication number
JP2003510815A
JP2003510815A JP2001525765A JP2001525765A JP2003510815A JP 2003510815 A JP2003510815 A JP 2003510815A JP 2001525765 A JP2001525765 A JP 2001525765A JP 2001525765 A JP2001525765 A JP 2001525765A JP 2003510815 A JP2003510815 A JP 2003510815A
Authority
JP
Japan
Prior art keywords
semiconductor chip
adhesive pad
conductive
pad
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001525765A
Other languages
English (en)
Inventor
ラルス ティリ，
Original Assignee
テレフオンアクチーボラゲット エル エム エリクソン（パブル）
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲット エル エム エリクソン（パブル） filed Critical テレフオンアクチーボラゲット エル エム エリクソン（パブル）
Publication of JP2003510815A publication Critical patent/JP2003510815A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8192—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

(57)【要約】 少なくとも１つの能動素子を備えた半導体チップであって、前記能動素子上には少なくとも１つの接着パッドが設けられる。前記接着パッドは少なくとも１つの変形可能な部材を備え、前記変形可能な部材は、超音波接着技術等によって、伝導性止め金具を前記接着パッドに接着する間に、前記能動素子にダメージが与えられないようにするために、伝導性止め金具が前記接着パッドに接着されるときに変形することができる。複数の前記変形可能な部材は、前記伝導性止め金具が前記接着パッドに接着されるときに変形する接着パッド上のパターンを規定する。

Description

【発明の詳細な説明】
【０００１】 発明の属する技術分野 発明の背景 従来の半導体チップは、非能動素子（すなわち抵抗やキャパシタ）と同様に、
多くの能動素子（すなわちトランジスタやダイオード）を含んでいる。これらの
半導体チップは、パッケージピンへ結合するための金属が被覆された領域である
複数の接着パッドを半導体チップの周辺上に含んでいる。熱及び超音波のエネル
ギを加えることによって、金またはアルミの細い金属ワイヤがそれぞれ接着パッ
ドに接着される。これらの各結合線は、半導体チップを回路または基板の素子に
電気的に接合する。半導体チップによって占有されるスペース及びこれらの半導
体チップに伴う組立工程を縮小する試みとして、フリップチップ技術が更に注目
されているが、これはワイヤボンディングを必要としないからである。
【０００２】 従来のフリップチップは、基本的に、はんだ付け接着パッドまたはバンプ接触
子の形でチップの片側に全ての端子を持つ半導体ダイである。接着パッドを備え
るフリップチップの表面は、相互接続薄膜及び恐らく薄膜素子も予め付着された
マッチング基板に付着するためにひっくり返される。フリップチップと基板との
間の全ての電気的接合は、熱または超音波エネルギ及び圧力を合わせたものを加
えることによって同時に作られる。このような従来のフリップチップを用いる場
合、接着パッドはチップの能動素子上には設けられない。むしろ、接着パッドは
能動素子から意図的に離して設けられる。例えば、米国特許番号5,764,486号の
第４欄第５３行〜第５７行を参照されたい。接着パッドは、能動素子から離して
設けられる。なぜならば、能動素子が接着パッドの直下に設けられる場合は、接
着パッドの製作またはこのような接着パッドへの接合止め金具の取り付けは、能
動素子にダメージを与えうるからである。例えば、接合止め金具（硬い導電体）
をフリップチップの接着パッドへ接着することによって、接着パッドがトランジ
スタ上に設けられる場合に、トランジスタを故障させ、チップを動作不能にする
かまたはチップの信頼性を著しく下げる可能性がある。
【０００３】 チップの能動素子上に接着パッドを設置することに対する問題点が知られてい
るにもかかわらず、一部のトランジスタ上に特別設計の接着パッドを直接設ける
試みが続けられている。例えば、従来のフリップチップの１つには、チップのト
ランジスタセル上に設けられた特別設計の金のバンプを含むものがある。この金
のバンプは、電解研磨処理を伴うトランジスタセルの表面上に２０〜５０ミクロ
ンの金の膜を付着することによって形成される。この金のバンプは、その後、例
えばはんだ付けによりマッチング基板に接着されうる。しかしながら、これらの
金のバンプの製作は、いくらかの製造ステップを要し、更に、フリップチップの
組み立てを複雑化するという問題点がある。
【０００４】 発明の概要 本発明の実施の形態の目的は、概して、チップの能動素子上に設けられた接着
パッドを備え、前記接着パッドには伝導性止め金具が前記能動素子にダメージを
与えることなく前記接着パッドに接着されるように構成される半導体チップを提
供することである。
【０００５】 本発明の第１の側面によれば、半導体チップに係り、少なくとも１つの能動素
子と該能動素子上に設けられた少なくとも１つの接着パッドを含む。前記接着パ
ッドは、少なくとも１つの変形可能な部材を有する。前記変形可能な部材は、伝
導性止め金具が前記接着パッドに接着されるときに変形可能である。
【０００６】 本発明の第２の側面によれば、半導体チップに係り、少なくとも１つの能動素
子と該能動素子上に設けられた少なくとも１つの接着パッドとを含む。前記接着
パッドは、伝導性止め金具が前記接着パッドに接着されるときに、前記伝導性止
め金具を前記接着パッドに接着する間に、前記能動素子にダメージを与えないよ
うに、変形可能であるパターン化された部分を有する。
【０００７】 本発明の第３の側面によれば、半導体チップの製造方法に係り、伝導性止め金
具を半導体チップの接着パッドに超音波接着する工程を含む。前記接着パッドは
、前記半導体チップの能動素子上に設けられる。
【０００８】 半導体チップの製造方法に係る本発明の第４の側面は、伝導性止め金具を前記
半導体チップの前記接着パッドに接着するときに、半導体チップの接着パッドの
変形可能な部材を変形する工程を含む。前記接着パッドは、前記半導体チップの
能動素子上に設けられる。
【０００９】 半導体チップに係る本発明の第５の側面は、少なくとも１つの能動素子と該能
動素子上に設けられる少なくとも１つの接着パッドとを備える。前記伝導性止め
金具は、前記接着パッドに超音波接着される。
【００１０】 本発明に係る他の目的、利点、及び特徴は、以下の詳細な説明により当業者に
直ちに理解されよう。当然ながら、本発明は他の異なる実施の形態を包含しうる
ものであり、そのいくつかの項目は、全て発明から逸脱しない限りにおいて、各
種の自明な側面において変更が可能である。したがって、図面及び明細書本文は
、その性質上、限定的なものではなく、説明のためのものであると見なされる
【００１１】 好適な実施の形態の説明 以下の説明において、同様な参照番号は、全図面を通して同様な要素を指すも
のとする。
【００１２】 図１〜図１１は、本発明の実施の形態に係る半導体チップ２０の外観を示す図
である。図１〜図１１に示す半導体チップ２０は、チップの能動素子２６上に設
けられた接着パッド２４を含む。この接着パッド２４は、少なくとも１つの変形
可能な部材３６を含む。この変形可能な部材３６は、伝導性止め金具４０が接着
パッドに接着されるときに、ボンディング処理中に能動素子２６にダメージが与
えられないようにして変形する。伝導性止め金具４０は、能動素子２６の機能を
劣化することなく接着パッド２４に接着されうるので、チップと基板３２との間
の電気経路に付随するインダクタンスが減少し、能動素子によって生じる熱を直
接逃がす経路が提供される。
【００１３】 チップ２０は、一般的に、ウエハからカットされたパッケージングされていな
い半導体デバイスであり、典型的には、集積回路であるが、周知の技術に基づい
てパッケージングても、本明細書で考察されるように機能するであろう。図１に
示す半導体チップ２０は、フリップチップであるのが好ましい。このフリップチ
ップは、基本的に、バンプ接触子または接着パッド２４（図３−１１を参照）の
形で、チップ２０の一表面２２上に設けられた端子を持つ半導体ダイであるのが
好ましい。チップの表面２２がパッシベーションされるかあるいは処理が施され
るかすると、典型的には、このチップの表面２２は、チップ２０（図２を参照）
の伝導性止め金具４０の位置に相当する場所に設けられる薄膜金属接触子３４を
備えたマッチング基板３２に付着するためにひっくり返される。
【００１４】 基板３２は、相互接合している薄膜及び場合によっては予め付着された薄膜素
子をも含む。接合の全てまたは一部は、伝導性止め金具４０を基板３２の接触子
３４に接着させることによって、チップ２０と基板３２との間に作られる。伝導
性止め金具４０と基板３２の接触子３４との間の接着は、はんだ付け、セメント
接合、化学接着、更に、熱、超音波エネルギと圧力とを合わせたもの、前述のボ
ンディング技術または他の従来のボンディング技術を合わせたものを適用するこ
とによって実現されうる。よって、チップ２０の伝導性止め金具４０を基板３２
の接触子３４に接着するために、種々のボンディング方法が用いられうる。例え
ば、合金（共晶合金ダイの取り付け、はんだ付け、銀を充填したガラス）及び有
機物接着剤（ポリアミド、シリコーン、及びエポキシ）が、伝導性止め金具４０
と接触子３４との間の接着を形成するために用いられうる。伝導性止め金具４０
が金から作られる場合には、金−シリコン（Ａｕ−Ｓｉ）結合が、金の止め金具
４０を接触子３４に接着するために用いられうる。シリコンはＡｕ−Ｓｉ共晶組
成に達するまで、金と混ざり合う。低温における他の選択肢としては、はんだ（
鉛９５％、錫５％）を用いる接着もある。
【００１５】 チップ２０の好適な実施の形態はフリップチップであるが、他のチップも考え
られる。例えば、チップ２０は、チップの底面２２及びその向かい側の上面２８
の両方の上に接着パッド２４を備えてもよい。従って、チップ２０は、各々の上
部に積み重ねられた複数のチップ２０を備えるマルチモジュールユニットにおい
て用いられるチップでもよい。接着パッド２４は必ずしも順序付けパターンで並
べられる必要もない。
【００１６】 チップ２０は多数の能動素子２６を含むのが好ましいが、図１には少数の能動
素子２６だけが示されている。能動素子２６は、回路中にゲインまたはスイッチ
ング動作を発生する電圧または電流を制御可能である素子を含む。例えば、ヘテ
ロ接合バイポーラトランジスタ（ＨＢＴ）構造及び電界効果トランジスタ（ＦＥ
Ｔ）等のトランジスタを含む。チップ２０はまた、抵抗、キャパシタ、及びイン
ダクタ等の多数の受動素子２９を含むのが好ましい。能動素子２６及び受動素子
２９は、集積回路として共に機能する。しかしながら、チップ２０は、ダイオー
ド、トランジスタ、またはパワートランジスタ等の１つの単一素子のためのダイ
にもなりうる。
【００１７】 図３は、基板３２に接着されたチップ２０の拡大された部分図である。基板３
２は、当該基板３２上に能動素子及び受動素子が形成されたシリコンまたはガリ
ウム砒素または他の半導体材料のウエハでもよい。基板３２はまた、当該基板３
２上に伝導経路が形成され、抵抗、キャパシタ、及び他の素子を同様に含むアル
ミナウエハ等のセラミックでもよい。基板３２はまた、当該基板３２上に複数の
チップ２０が接着され、典型的には、グラスファイバーエポキシラミネイト（Ｇ
ＦＥ）で作られる回路基板でもよい。
【００１８】 図３に示すように、伝導性止め金具４０は、チップ２０の接着パッド２４の各
々に接着される。伝導性止め金具４０は、基本的に、突き出たピン、釘、バンプ
、または伝導性材料で形成された他の同様の部材である。接着パッド２４は、基
本的に、フリップチップ２０の少なくとも一つの面２２上の金属が被覆された領
域（約１００×１００μｍ）である。伝導性止め金具４０が接着パッド２４に接
着されるとき、接着パッドと伝導性止め金具との間に電気的接合が確立される。
よって、伝導性止め金具４０が基板３２の接触子３４に接着されるとき、電気的
接合が接着パッド２４と接触子３４との間に作られる。好適な実施の形態におい
ては、接着パッド２４の各々は、能動素子２６上に設けられるだけでなく、能動
素子との電気的接合をも規定し、その結果、能動素子と基板回路または素子との
間の伝導経路に付随するインダクタンスを減少させる。例えば、能動素子がトラ
ンジスタの場合には、接着パッド２４は、トランジスタ（図１０を参照）のベー
ス、コレクタ、またはエミッタと電気的に接合されうる。
【００１９】 図３〜図１１に示すように、接着パッド２４の少なくとも一部は、チップ２０
の能動素子２６上に設けられる。すなわち、少なくとも１つの接着パッド２４は
、能動素子２６の領域上に及ぶ。よって、接着パッド２４は、チップ２０の少な
くとも１つの能動素子２６の領域と重なり合う配置で設けられる。図１０及び図
１１に示す実施の形態では、接着パッド２４は２つの能動素子２６上にあり、両
方の能動素子の接触子と電気的に接触する。接着パッド２４は、能動素子２６を
規定する材料とは実質的には接触しないが、接着パッド２４が能動素子の領域に
重なり合う場合には、依然として能動素子の"上"にある。１つの伝導性止め金具
４０は１つの接着パッド２４に接着されるので、伝導性止め金具も能動素子２６
の領域と重なり合う。よって、接着パッド２４等の１つまたは複数の素子は、伝
導性止め金具４０と能動素子２６との間に設けられるが、伝導性止め金具４０は
能動素子２６上にも設けられる。よって、少なくとも伝導性止め金具４０のうち
の一部は、フリップチップ２０の能動素子２６上に設けられる。図示されていな
いが、他の接着パッドは能動素子２６から離れて設けられうる。すなわち、チッ
プ２０の全ての接着パッド２４が能動素子２６上に設けられる必要はない。図１
及び図３〜図５では、単一の接着パッド２４を単一の能動素子２６の面積よりも
小さい面積を持つとして示しているが（チップ２０の長軸方向に平行な軸に沿っ
て測定した場合）、ほとんどの場合では、図１０及び１１に示すように、単一の
接着パッドはどの単一の能動素子の面積よりも大きい面積を占める。よって、接
着パッド２４は、典型的には、少なくとも１つの能動素子２６と完全に重なり合
って能動素子２６を覆う。
【００２０】 上述のように、伝導性止め金具４０は、多種多様の方法で基板３２に接着され
得る。図３に示す実施の形態において、伝導性止め金具４０は、はんだ４２を有
する１つの接触子３４に各々接着される。なぜならば、接着パッド２４と共に伝
導性止め金具４０は、フリップチップ２０の能動素子２６上に設けられ、能動素
子２６によって生じる熱が接着パッド２４、伝導性止め金具４０、はんだ４２、
及び基板３２への接触子３４を通して逃がされるからである。この配置を用いる
ことによって、能動素子２６により生じる熱は、直接、能動素子２６上に形成さ
れた伝導性止め金具４０を通して能動素子から逃がされる。この利点は、いくつ
かの用途に対して重要である。なぜならば、ハイパワーチップの性能は、チップ
温度により影響されうるからである。よって、チップの性能と信頼性とを向上さ
せるためには、このようなチップ内のトランジスタにより生じる熱を逃がすこと
が重要である。例えば、チップがハイパワーモノリシックマイクロ波集積回路フ
リップチップである場合、特に、熱を逃がすことが好ましい。チップの出力密度
の増加は、例えば、高性能移動通信機器（すなわち移動電話）等と関係し、寸法
と重量とに制約があって、デザインの検討を要求する通信産業において、より一
般的になってきている。チップ２０の１つまたは複数の能動素子２６（例えばＨ
ＢＴまたはＦＥＴ）上に、直接、伝導性止め金具４０及び接着パッド２４を設け
ることによって、能動素子により生じる熱は、伝導性止め金具４０を通して熱を
逃がす基板３２に直接逃がされうる。図１１に示す好適な実施の形態では、接着
パッド２４及び伝導性止め金具４０は、２つの能動素子２６上にある。図１０及
び図１１に示すように、接着パッド２４はまたトランジスタユニットセルのエミ
ッタ電極と電気的に接合する。よって、接着パッド２４及び伝導性止め金具４０
は、以下のものとして機能する。すなわち、（１）能動素子２６と基板３２との
間の低インダクタンスの電気的な経路、及び（２）能動素子２６によって生じる
熱のための熱を逃がす経路である。
【００２１】 伝導性止め金具４０に好適な材料は金である。金は他の金属材料と比較して良
好な熱伝導率・電気伝導率を持つ。しかしながら、他の熱伝導性材料・導電性材
料、例えば、アルミニウム、錫、銀、銅、及び他の伝導性材料等も伝導性止め金
具４０には十分である。
【００２２】 前述のように、これまでは能動シリコン回路上に設けられた接着パッド上に、
直接、伝導性バンプを設けることは諦められてきた。これは十分に理解される。
なぜならば、超音波接着処理などによって接着パッドへ伝導性バンプを機械的に
取り付けることによって、チップの能動素子が破壊され、チップを動作不能状態
あるいは信頼性の低い状態にするからである。しかしながら、チップ２０を用い
ることによって、接着パッド２４は、伝導性止め金具４０が接着パッドへ接着さ
れるときに、能動素子２６がダメージ（すなわち動作不能状態となること）を受
けないように構成される。これは、接着パッド２４は、図６に示すように、伝導
性止め金具４０を接着パッド２４に接着する間に、機械的エネルギを吸収するた
めに変形する少なくとも１つの変形可能な部材３６、好適にはパターン内に形成
された複数の変形可能な部材３６を含むからである。
【００２３】 例えば、伝導性止め金具４０は、当業者には周知の従来型超音波ワイヤボンデ
ィング装置を用いて形成されるのが好ましい。従来型超音波ワイヤボンディング
装置を用いた伝導性止め金具４０の形成は、加熱されたチップ２０の接着パッド
２４に伝導性止め金具４０が連続して接着される単純な処理である。基本的に、
伝導性止め金具４０は、ワイヤが接着パッド２４に接着された後またはその時に
、導電性ワイヤをカットすることによって作られる。超音波接着は、超音波振動
によって作り出される摺動運動に伴う機械的圧力によって、２つの等しいまたは
異なる金属を接着することを指す。超音波接着によって、伝導性止め金具４０と
接着パッド２４との間に強い分子間結合が得られる。この方法では、伝導性止め
金具４０はチップ２０の接着パッド２４に取り付けられうる。本発明に適する超
音波接着された結合止め金具４０の例は、"Flip-Chip Joining Utilizing Gold
Stud Bumps" by Tuomo Jaakko, et al., VTT Electronics (September 10, 1997
) 及び "Build-up Printed Circuit Board and Bare Chip Packaging" by Yutak
a Tatsuda, Shogo Mizumoto and Yasushi Kodama, Yashu Technology Applicati
on Laboratory, IBM Japan, に開示されており、これらの開示は全て参考文献と
して本明細書に組み入れられる。
【００２４】 伝導性止め金具４０を形成するこの手法を用いて、金の止め金具４０を接着パ
ッド２４に形成・接着するために従来型熱音波ワイヤボンダ及び２５μｍＡｕ
ＰＤＩワイヤが用いられる。この手法によって形成される伝導性止め金具４０は
、基本的に、図３に示すような平坦で向かい合った端部５１、５３を含む涙状の
形状を持つ。ボンディング用のこの手法は単純かつ信頼性が高いが、接着パッド
２４に力を伝達してしまう。しかしながら、チップ２０を用いることによって、
この力は接着パッド２４によって能動素子がダメージを受けない程度まで吸収さ
れる。
【００２５】 図６〜図９は、本発明の実施の形態に係るチップ２０の接着パッド２４、２４
'、２４''の実施の形態を示す図である。図６に示すように、接着パッド２４は
複数の変形可能な部材３６を含む。変形可能な部材３６は、基本的に、接着パッ
ド２４の中間または底面４６から伸びている突出部である。接着パッド２４の中
間表面４６は、変形可能な部材３６の上面４８と接着パッド２４の底面４４との
間に設けられる。中間表面４６は、接着パッドの底面４４に平行な表面である。
しかしながら、中間表面４６は、基板表面に対する角度である及び／または曲が
った凹部等を規定する。変形可能な部材３６の各々は、チップ２０が基板３２に
接着されるときに、基板３２の方向へ向かい合う上面４８を含む。変形可能な部
材３６の表面４８はまた、底面４４及び１つの接着パッド２４の中間表面４６に
平行である。さらに、全ての変形可能な部材３６の表面４８は、中間表面４６か
ら等間隔に位置するのが好ましい。すなわち、変形可能な部材３６の表面４８は
、共通の面内に設けられるのが好ましい。
【００２６】 更に、変形可能な部材３６はまた、ギャップ５６によって各々間隔が空けられ
ている。図６及び図７に示す実施の形態において、変形可能な部材３６は、底面
４６から離れた方向、好適には中間表面４６に垂直な方向に伸びている矩形の柱
状または記念碑状の建造物である。変形可能な部材３６は、基本的に、中間表面
４６から突き出る物理的な要素または部材を規定するために、対面３６から離れ
て伸びる。図６に示す実施の形態では、接着パッド２４は中間表面４６の領域全
体にわたって変形可能な部材３６を含む。変形可能な部材の各々は、１〜４μｍ
の間の高さ５８であるのが好ましい。変形可能な部材３６の各々の上面４８は矩
形であり、１０〜１５μｍまで、１〜２０μｍの間、好適には１０〜１５μｍの
間の寸法である側面を含む。
【００２７】 変形可能な部材３６は、底面４６から突き出ており、ギャップ５６によって各
々間隔が空けられている。変形可能な部材の各々は領域によって囲まれており、
この領域において伝導性止め金具４０の一つが接着パッド２４に接着されるとき
に変形可能である。図６に示す実施の形態において、変形可能なパターンは接着
パッド２４上のワッフル状の表面を規定する十字形のパターンである。よって、
接着パッド２４上のこのパターンは、矩形表面４８の中間点を通る直線の周りに
対称に形成される。
【００２８】 図８及び図９は接着パッド２４のもう一つの実施の形態を示す図である。図８
及び図９に示す接着パッドの外観図は図７に示す接着パッドと同様であり、プラ
イム（'）またはダブル・プライム（''）の記号を用いた同様の参照番号により
示される。
【００２９】 図８に示すように、変形可能な部材３６ａ'、３６ｂ'、３６ｃ'、３６ｄ'は、
ギャップ５６'によって各々間隔が空けられた同心の環状の輪である。よって、
変形可能な部材３６ａ'、３６ｂ'、３６ｃ'、３６ｄ'は、同心円状の輪の対称パ
ターンを規定する。変形可能な部材３６ａ'、３６ｂ'、３６ｃ'、３６ｄ'は、図
６及び図７に示す実施の形態の変形可能な部材３６と同様に接着パッド２４'の
表面４６'から間隔が空けられている。変形可能な部材３６ａ'、３６ｂ'、３６
ｃ'、３６ｄ'は、底面４６'から突き出して、ギャップ５６'によって互いに間隔
が空けられているため、各々の変形可能な部材は、伝導性止め金具４０のうちの
１つが接着パッド２４'に接着されるときに変形できる領域に取り囲まれている
。ギャップ５６'は、伝導性止め金具４０が接着パッド２４に接着されるときに
部材３６ａ'、３６ｂ'、３６ｃ'、３６ｄ'が変形する領域を規定する。
【００３０】 図９は、接着パッド２４''のもう１つの実施の形態を示す図である。接着パッ
ド２４''は、円柱または円筒形状で、接着パッド２４''の表面４６''から伸びて
いる複数の変形可能な部材３６''を含む。円柱形止め金具３６''は、接着パッド
２４''上の複数の行と列とを規定するために、接着パッド２４''の底面４６''付
近に等間隔に置かれており、接着パッド２４''の表面４６''上に対称に配置され
る。変形可能な部材３６''は、底面４６''から突き出ており、ギャップ５６''に
よって各々間隔が空けられているので、変形可能な部材の各々は伝導性止め金具
４０のうちの１つが接着パッド２４に接着されるときに変形可能な領域によって
囲まれている。
【００３１】 変形可能な部材３６は、他の形態を取って、図６〜図９に示されるものとは意
図的に異なった構成のパターンを規定することも可能であるが、依然として本発
明の範囲内であるものとする。例えば、変形可能な部材３６は、所定のパターン
内に配置される複数の等しい高さを持つ錐状またはピン状の部材でありうる。
【００３２】 変形可能な部材３６によって規定される変形可能な部材３６及パターンは、多
数の周知のプロセスによって形成されうる。例えば、共通のウエハの一部または
個別のウエハが蒸着プロセス（ＰＶＤまたはＣＶＤ）によって処理される間に、
金属層が１つまたは複数のチップ上に付着される。よって、スパッタリングによ
って形成されるアルミニウム層等の金属層は、多数の周知のフォトリソグラフィ
及びエッチングプロセスの対象となり、図６〜図９に示すような種々の意図的に
構成されたパターン内で配置される変形可能な部材３６を持つ接着パッド２４を
規定することができる。
【００３３】 フリップチップ２０の接着パッド２４は、複数の変形可能な部材３６を含み、
好適にはパターン内で形成され、接合止め金具４０が前述の超音波接着技術等に
よって接着パッド２４に接着されるときに、各々変形することができる。接着パ
ッド２４のこの変形によって、伝導性止め金具の結合に伴う力が能動素子２６に
ダメージを与えることを防ぐ。前述のように、従来は、半導体チップの能動素子
上に接着パッド２４を含むことは考慮されなかった。なぜならば、このような接
着パッドへ導電性バンプを接着することは、接着パッドの下にある能動素子にダ
メージを与え得るからである、しかしながら、本発明の実施の形態に係る接着パ
ッド２４を用いることによって、接着パッドの下にある能動素子にダメージを与
えることなく、接着パッドに超音波接着することができる。これは、接着パッド
２４の変形可能な部材３６によって、接着パッドへ伝導性止め金具４０を接着す
るプロセスの間に、接着パッドが十分に変形できるからである。
【００３４】 図１０及び図１１は、本発明の一実施形態に係るチップ２０の接着パッド２４
に接着される伝導性止め金具４０の一例を示す図である。図１０は、伝導性止め
金具４０が接着パッドに接着される前の接着パッド２４と変形可能な部材３６と
の構成を示す図であり、一方、図１１は、超音波接着技術等によって伝導性止め
金具が接着パッドに接着された後の接着パッドと変形可能な部材との構成を示す
図である。
【００３５】 図１０に示すように、接着パッド２４はトランジスタとして図示される２つの
能動素子２６上に設けられる。接着パッド２４は、パターン内に配置される複数
の変形可能な部材３６を含み、その間に位置する複数のギャップ５６を有する。
変形可能な部材３６は、接着パッド２４の底面４６から突き出ており、ギャップ
５６によって各々間隔が空けられているので、伝導性止め金具４０が超音波接着
プロセスまたは他の機械的接着プロセスによって接着パッド２４に接着されると
きに、変形可能な部材３６は、能動素子２６に向かって力を受け、ギャップ５６
の中へ変形する。よって、接着パッド２４は、接着パッド２４の下にある能動素
子２６がダメージを受けないように、伝導性止め金具４０を接着パッド２４に接
着する間に、機械的な変形を吸収する。図１１に示されるように、変形可能な部
材３６の少なくとも一部は、変形可能な部材間のギャップ５６の中へ押し込まれ
、その結果、伝導性止め金具を接着パッド２４に接着する間に生じる機械的なエ
ネルギを吸収する。
【００３６】 伝導性止め金具が接着パッド２４に接着されるときに、変形可能な部材が変形
するので、変形可能な部材はこのような条件下で十分に変形できる延性がある材
料により形成されるのが好ましい。変形可能な部材にふさわしいそのような材料
の例としては、金、アルミニウム、及び銅等が挙げられる。
【００３７】 能動素子２６上の接着パッド２４に伝導性止め金具４０を接着することによっ
て、次に、伝導性止め金具４０上の低温はんだ４２による基板３２への接合が実
現される。この電気的・機械的接合を用いることによって、低温熱伝導性はんだ
材料を通した伝導経路は、１０μｍのオーダーで最小化される。なぜならば、接
着パッド２４は変形可能な部材３６を含み、接着パッドは接着パッド２４の下に
設けられる能動素子２６にダメージを与えることなしに、接着プロセスからの余
分な機械エネルギを吸収する変形可能な領域を含むからである。よって、本発明
の実施の形態によれば、基板３２への誘導性の低い接合が実現される。この接合
は、通信産業で実際に用いられているような高周波用途にとって重要である。こ
の接合によって、能動素子２６から基板３２へ直接に、伝導性止め金具４０によ
って与えられる高い熱伝導性を持つ経路も提供できる。伝導性止め金具４０に好
適な材料である金を用いることによって、約６５０Ｗ／ｍｋの熱伝導率が得られ
る。これによって、本発明の実施の形態を用いて、より高い出力密度及び電力散
逸が得られる。
【００３８】 図４は、誘電性かつ熱伝導性の充填材５０がチップ２０と基板３２との間に設
けられる点を除けば、図３に示すチップと同様に基板３２に接着されるチップ２
０を示す図である。充填材５０は誘電性かつ熱伝導性であるので、この充填材５
０によって別の経路が提供され、その経路を通して能動素子２６から熱が逃げる
ことができる。適切な導電性充填材５０としては、例えば、その中に散在した銀
粒子を含むエポキシ樹脂等が挙げられる。本発明の実施の形態に適する導電性充
填材５０の他の例としては、Ablestick Laboratories, National Starch & Chem
ical, USA により製品化されている ABLEBOND 81177 及び THERMAXX 2600K 等が
挙げられる。好適な実施の形態によれば、導電性充填材５０は、約0.00008Ωｃ
ｍの導電率及び約３〜２０Ｗ／ｍｋの熱伝導率を持つ。
【００３９】 また、図５は、基板３２に接着されるチップ２０を示す図である。伝導性止め
金具４０、接着パッド２４、及び接触子３４は、エポキシ樹脂等の誘電材料で覆
われている。更に、電気伝導性に加えて熱伝導性を持つ充填材５４が、チップ２
０と基板３２との間に設けられる。チップ２０と基板３２との間の電気的接合は
誘電材料５２で覆われ、優れた熱伝導特性を持つ導電性の充填材５４はチップ２
０と基板３２との間のいかなる電気的接合をも短絡させることなく、チップ２０
と基板３２との間に設けられる。
【００４０】 本発明の原理、好適な実施の形態、及び動作の形態は、前述の明細書に記載さ
れている。しかしながら、保護の対象となる発明は、開示した特定の実施の形態
に制限されるものではない。更に、本明細書に記載された実施の形態は、実例で
あってそれによって制限されるものではない。本発明の概念から逸脱しない限り
において、変形物や変更が他の者によってなされ、相当物が使用され得る。した
がって、そのような全ての変形物、変形、及び相当物は、それによって包含され
る請求項に規定される本発明の概念及び範囲の中に含まれる。
【図面の簡単な説明】
【図１】 本発明の一実施形態に係るチップの斜視図である。
【図２】 本発明の一実施形態に係る基板に接着された図１のチップの側面図である。
【図３】 基板に接着された図１のチップの拡大された部分側面図である。
【図４】 その間に導電性充填材が配置された基板に接着された図１のチップの拡大され
た部分図である。
【図５】 チップと基板との間の電気的な結合上に配置された誘電被覆物を備える基板に
接着された図１のチップの拡大された部分図である。熱伝導性の充填材はまたチ
ップと基板との間に設けられる。
【図６】 図１のチップの接着パッドの透視図である。
【図７】 図６の接着パッドの変形可能な部材の拡大図である。
【図８】 本発明の一実施形態に係るチップの接着パッドの別の実施形態を示す図である
。
【図９】 本発明の一実施形態に係るチップの接着パッドの更に別の実施形態を示す図で
ある。
【図１０】 伝導性止め金具がチップの接着パッドに接着される前の図１のチップの部分的
に拡大された断面図である。
【図１１】 伝導性止め金具がチップの接着パッドに接着された後の図１のチップの部分的
に拡大された断面図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１３年１０月５日（２００１．１０．５）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１８】 半導体チップの製造方法であって、 伝導性止め金具（４０）を半導体チップ（２０）の接着パッド（２４）に超音
波接着する工程と、 前記半導体チップ（２０）の能動素子（２６）上に接着パッド（２４）を設け
る工程とを含むことを特徴とする半導体チップの製造方法。
【請求項１９】 もう１つの伝導性止め金具（４０）を半導体チップ（２０ ） のもう１つの接着パッド（２４）に超音波接着する工程と、 前記半導体チップ（２０）のもう１つの能動素子（２６）上にもう１つの接着
パッド（２４）を設ける工程とを含むことを特徴とする請求項１７に記載の半導
体チップの製造方法。
【請求項２０】 前記伝導性止め金具（４０）を前記半導体チップ（２０） の前記接着パッド（２４）に超音波接着するときに、前記接着パッド（２４）の
変形可能な部材（３６）を変形する工程を更に含むことを特徴とする請求項１８ に記載の半導体チップの製造方法。
【請求項２２】 前記伝導性止め金具（４０）を前記半導体チップ（２０） の前記接着パッド（２４）に超音波接着するときに、前記接着パッド（２４）の
パターン化された部材の少なくとも一部分を変形する工程を更に含むことを特徴
とする請求項１８に記載の半導体チップの製造方法。
【請求項２３】 前記半導体チップ（２０）の伝導性止め金具（４０）を基
板（３２）に接着する工程を更に含むことを特徴とする請求項１８に記載の半導
体チップの製造方法。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ， ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ， ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＢＺ，Ｃ Ａ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ， ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，Ｋ Ｅ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ， ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，Ｒ Ｕ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ， ＺＡ，ＺＷ

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップであって、 少なくとも１つの能動素子と、 前記能動素子上に設けられる少なくとも１つの接着パッドとを備え、 前記接着パッドは少なくとも１つの変形可能な部材を有し、 前記変形可能な部材は、前記接着パッドに伝導性止め金具が接着されるときに
    変形可能であることを特徴とする半導体チップ。
  2. 【請求項２】 前記変形可能な部材は、複数の変形可能な部材のうちの１つ
    であり、前記複数の変形可能な部材はパターンを規定することを特徴とする請求
    項１に記載の半導体チップ。
  3. 【請求項３】 前記パターンは、フォトリソグラフィ及びエッチングの処理
    によって形成されることを特徴とする請求項２に記載の半導体チップ。
  4. 【請求項４】 前記接着パターンは、前記接着パッドの中間点を通って伸び
    ている直線に対して対称であることを特徴とする請求項２に記載の半導体チップ
    。
  5. 【請求項５】 前記変形可能な部材を変形するために前記接着パッドに超音
    波接着される伝導性止め金具を更に有することを特徴とする請求項１に記載の半
    導体チップ。
  6. 【請求項６】 前記能動素子は、少なくとも１つのトランジスタを含むこと
    を特徴とする請求項１に記載の半導体チップ。
  7. 【請求項７】 基板と組み合わせて構成され、前記伝導性止め金具は前記基
    板に接着されることを特徴とする請求項５に記載の半導体チップ。
  8. 【請求項８】 前記半導体チップと前記基板との間に設けられる熱伝導材料
    を更に有することを特徴とする請求項７に記載の半導体チップ。
  9. 【請求項９】 前記伝導性止め金具を覆う誘電層を更に備え、前記熱伝導材
    料は導電性材料であることを特徴とする請求項８に記載の半導体チップ。
  10. 【請求項１０】 前記熱伝導材料は、誘電材料であることを特徴とする請求
    項８に記載の半導体チップ。
  11. 【請求項１１】 前記変形可能な部材は、前記接着パッドの中間表面から生
    じる最末端の表面を含むことを特徴とする請求項１に記載の半導体チップ。
  12. 【請求項１２】 前記変形可能な部材は、複数の変形可能な部材の１つであ
    って、前記変形可能な部材の各々が前記接着パッドの共通の表面から等間隔で突
    き出ていることを特徴とする請求項１に記載の半導体チップ。
  13. 【請求項１３】 半導体チップであって、 少なくとも１つの能動素子と、 前記能動素子上に設置される少なくとも１つの接着パッドとを備え、 前記接着パッドは、伝導性止め金具が前記接着パッドに接着されるときに、前
    記伝導性止め金具を前記接着パッドに接着する間に前記能動素子へダメージを与
    えないように変形できるパターン化された部分を有することを特徴とする半導体
    チップ。
  14. 【請求項１４】 前記パターン化された部分は、前記接着パッドの表面から
    各々突き出た複数の変形可能な部材を含み、各々ギャップによって間隔が空けら
    れていることを特徴とする請求項１３に記載の半導体チップ。
  15. 【請求項１５】 前記パターン化された部分は、複数の変形可能な部材によ
    って規定される十字状のパターンを含むことを特徴とする請求項１３に記載の半
    導体チップ。
  16. 【請求項１６】 前記伝導性止め金具を更に備え、前記伝導性止め金具は前
    記接着パッドに超音波接着された金の止め金具であることを特徴とする請求項１
    ３に記載の半導体チップ。
  17. 【請求項１７】 半導体チップの製造方法であって、 伝導性止め金具を半導体チップの接着パッドに超音波接着する工程と、 前記半導体チップの能動素子上に接着パッドを設ける工程とを含むことを特徴
    とする半導体チップの製造方法。
  18. 【請求項１８】 もう１つの伝導性止め金具を半導体チップのもう１つの接
    着パッドに超音波接着する工程と、 前記半導体チップのもう１つの能動素子上にもう１つの接着パッドを設ける工
    程とを含むことを特徴とする請求項１７に記載の半導体チップの製造方法。
  19. 【請求項１９】 前記伝導性止め金具を前記半導体チップの前記接着パッド
    に超音波接着するときに、前記接着パッドの変形可能な部材を変形する工程を更
    に含むことを特徴とする請求項１７に記載の半導体チップの製造方法。
  20. 【請求項２０】 前記伝導性止め金具を前記半導体チップの前記接着パッド
    に超音波接着するときに、前記接着パッドのパターン化された部材の少なくとも
    一部分を変形する工程を更に含むことを特徴とする請求項１７に記載の半導体チ
    ップの製造方法。
  21. 【請求項２１】 前記半導体チップの伝導性止め金具を基板に接着する工程
    を更に含むことを特徴とする請求項１７に記載の半導体チップの製造方法。
  22. 【請求項２２】 半導体チップの製造方法であって、 伝導性止め金具を前記半導体チップの前記接着パッドに接着するときに半導体
    チップの接着パッドの変形可能な部材を変形する工程と、 前記半導体チップの能動素子上に前記接着パッドを設ける工程とを含むことを
    特徴とする半導体チップの製造方法。
  23. 【請求項２３】 前記変形可能な部材は、パターンを規定する複数の変形可
    能な部材のうちの１つであり、前記接着パッドへの前記伝導性止め金具の前記接
    着は、パターンを変形する工程を含むことを特徴とする請求項２２に記載の半導
    体チップの製造方法。
  24. 【請求項２４】 前記伝導性止め金具は、超音波接着素子を用いて前記半導
    体チップの前記接着パッドへ接着されることを特徴とする請求項２２に記載の半
    導体チップの製造方法。
  25. 【請求項２５】 半導体チップであって、 少なくとも１つの能動素子と、 前記能動素子上に設置される少なくとも１つの接着パッドと、 前記接着パッドに超音波接着される伝導性止め金具と、 を備えることを特徴とする半導体チップ。
JP2001525765A 1999-09-20 2000-09-07 能動素子上に設けられた接着パッドを備える半導体チップ Pending JP2003510815A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/399,363 1999-09-20
US09/399,363 US6297562B1 (en) 1999-09-20 1999-09-20 Semiconductive chip having a bond pad located on an active device
PCT/EP2000/008744 WO2001022491A1 (en) 1999-09-20 2000-09-07 Semiconductive chip having a bond pad located on an active device

Publications (1)

Publication Number Publication Date
JP2003510815A true JP2003510815A (ja) 2003-03-18

Family

ID=23579238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001525765A Pending JP2003510815A (ja) 1999-09-20 2000-09-07 能動素子上に設けられた接着パッドを備える半導体チップ

Country Status (8)

Country Link
US (2) US6297562B1 (ja)
EP (1) EP1214742A1 (ja)
JP (1) JP2003510815A (ja)
KR (1) KR20020030110A (ja)
CN (1) CN1391703A (ja)
AU (1) AU1270601A (ja)
MY (1) MY125306A (ja)
WO (1) WO2001022491A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024877A (ja) * 2004-07-06 2006-01-26 Himax Optelectronics Corp ボンディングパッドとチップ構造

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6569753B1 (en) * 2000-06-08 2003-05-27 Micron Technology, Inc. Collar positionable about a periphery of a contact pad and around a conductive structure secured to the contact pads, semiconductor device components including same, and methods for fabricating same
JP3660275B2 (ja) * 2001-06-14 2005-06-15 シャープ株式会社 半導体装置およびその製造方法
US7045711B2 (en) * 2002-04-16 2006-05-16 Koninklijke Philips Electronics N.V. Module for a data carrier with improved bump counterparts
CN100390979C (zh) * 2002-10-03 2008-05-28 费尔奇尔德半导体公司 半导体封装、电子装置及它们的制备方法
US6943434B2 (en) * 2002-10-03 2005-09-13 Fairchild Semiconductor Corporation Method for maintaining solder thickness in flipchip attach packaging processes
US6959856B2 (en) * 2003-01-10 2005-11-01 Samsung Electronics Co., Ltd. Solder bump structure and method for forming a solder bump
US7015590B2 (en) * 2003-01-10 2006-03-21 Samsung Electronics Co., Ltd. Reinforced solder bump structure and method for forming a reinforced solder bump
US7023067B2 (en) * 2003-01-13 2006-04-04 Lsi Logic Corporation Bond pad design
JP4104490B2 (ja) * 2003-05-21 2008-06-18 オリンパス株式会社 半導体装置の製造方法
DE10333465B4 (de) * 2003-07-22 2008-07-24 Infineon Technologies Ag Elektronisches Bauteil mit Halbleiterchip, Verfahren zur Herstellung desselben sowie Verfahren zur Herstellung eines Halbleiterwafers mit Kontaktflecken
US7453158B2 (en) * 2003-07-31 2008-11-18 Nvidia Corporation Pad over active circuit system and method with meshed support structure
US7495343B1 (en) 2003-07-31 2009-02-24 Nvidia Corporation Pad over active circuit system and method with frame support structure
DE10349477A1 (de) * 2003-10-21 2005-02-24 Infineon Technologies Ag Halbleiterbauteile mit einem Gehäuse und mit einem Halbleiterchip, sowie Verfahren zur Herstellung desselben
KR100576156B1 (ko) * 2003-10-22 2006-05-03 삼성전자주식회사 댐이 형성된 반도체 장치 및 그 반도체 장치의 실장 구조
US20050148111A1 (en) * 2003-12-30 2005-07-07 Texas Instruments Incorporated Method and system for producing resilient solder joints
US7741716B1 (en) 2005-11-08 2010-06-22 Altera Corporation Integrated circuit bond pad structures
WO2008004423A1 (fr) * 2006-06-15 2008-01-10 Murata Manufacturing Co., Ltd. Carte de câblage ayant un conducteur en forme de colonne et son procédé de fabrication
US20080079175A1 (en) * 2006-10-02 2008-04-03 Michael Bauer Layer for chip contact element
US20090014852A1 (en) * 2007-07-11 2009-01-15 Hsin-Hui Lee Flip-Chip Packaging with Stud Bumps
US8350382B2 (en) 2007-09-21 2013-01-08 Infineon Technologies Ag Semiconductor device including electronic component coupled to a backside of a chip
US20090174069A1 (en) * 2008-01-04 2009-07-09 National Semiconductor Corporation I/o pad structure for enhancing solder joint reliability in integrated circuit devices
US9165841B2 (en) 2008-09-19 2015-10-20 Intel Corporation System and process for fabricating semiconductor packages
US9164404B2 (en) 2008-09-19 2015-10-20 Intel Corporation System and process for fabricating semiconductor packages
US7957623B2 (en) * 2008-09-19 2011-06-07 Pyrophotonics Lasers Inc. Deformable thermal pads for optical fibers
CN101958297A (zh) * 2009-07-16 2011-01-26 王玉富 阵列柔性焊柱连接蒸发冷却半导体器件封装
DE102012109995A1 (de) * 2012-10-19 2014-04-24 Osram Opto Semiconductors Gmbh Halbleiterbauelement mit Kontakt, Halbleitervorrichtung und Verfahren zur Herstellung einer externen elektrischen Kontaktierung eines Halbleiterbauelements
US8847412B2 (en) * 2012-11-09 2014-09-30 Invensas Corporation Microelectronic assembly with thermally and electrically conductive underfill
US9754914B1 (en) * 2016-05-10 2017-09-05 Rosemount Aerospace Inc. Method to provide die attach stress relief using gold stud bumps
US11270972B2 (en) * 2019-06-12 2022-03-08 Nxp B.V. Package with conductive underfill ground plane

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5334466A (en) * 1976-09-10 1978-03-31 Mitsubishi Electric Corp Electrode construction of semiconductor device
JPS61172362A (ja) * 1985-01-28 1986-08-04 Seiko Epson Corp ボンデイング電極構造
JPH01165133A (ja) * 1987-12-21 1989-06-29 Seiko Instr & Electron Ltd 半導体装置
JPH04196550A (ja) * 1990-11-28 1992-07-16 Seiko Epson Corp 半導体装置
JPH04245639A (ja) * 1990-09-10 1992-09-02 Philips Gloeilampenfab:Nv 相互接続構体
JPH0574224B2 (ja) * 1988-07-21 1993-10-18 American Telephone & Telegraph
JPH05343471A (ja) * 1990-10-12 1993-12-24 Toshiba Corp 半導体装置
JPH06333985A (ja) * 1993-05-24 1994-12-02 Fujitsu Ltd フリップチップ接合方法
US5686762A (en) * 1995-12-21 1997-11-11 Micron Technology, Inc. Semiconductor device with improved bond pads
JPH1064938A (ja) * 1996-08-21 1998-03-06 Toshiba Corp 半導体装置及びその製造方法
JPH1168504A (ja) * 1997-08-11 1999-03-09 Murata Mfg Co Ltd 表面波装置
JPH11186318A (ja) * 1997-12-22 1999-07-09 Toshiba Corp 半導体装置
JP2000307373A (ja) * 1999-02-18 2000-11-02 Murata Mfg Co Ltd 表面波装置及びその製造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4478642A (en) 1983-06-20 1984-10-23 Westvaco Corporation Amphoterics as emulsifiers for bituminous emulsions
US5291374A (en) 1990-12-17 1994-03-01 Kabushiki Kaisha Toshiba Semiconductor device having an opening and method of manufacturing the same
US5349239A (en) 1991-07-04 1994-09-20 Sharp Kabushiki Kaisha Vertical type construction transistor
JP3084541B2 (ja) 1992-09-18 2000-09-04 シャープ株式会社 縦型構造トランジスタ
US5308797A (en) * 1992-11-24 1994-05-03 Texas Instruments Incorporated Leads for semiconductor chip assembly and method
JPH06201090A (ja) 1992-12-29 1994-07-19 Shigeki Kamiya 接写撮影時に於ける撮影装置の保持装置
JP2716336B2 (ja) * 1993-03-10 1998-02-18 日本電気株式会社 集積回路装置
US5508561A (en) 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
US5734193A (en) 1994-01-24 1998-03-31 The United States Of America As Represented By The Secretary Of The Air Force Termal shunt stabilization of multiple part heterojunction bipolar transistors
US5427301A (en) 1994-05-06 1995-06-27 Ford Motor Company Ultrasonic flip chip process and apparatus
US5492263A (en) * 1994-05-26 1996-02-20 Delco Electronics Corp. Method for wire bonding an aluminum wire to a lead of an electronics package
JPH0864636A (ja) 1994-08-25 1996-03-08 Seiko Epson Corp 電子デバイス組立体
US5904499A (en) 1994-12-22 1999-05-18 Pace; Benedict G Package for power semiconductor chips
US5864178A (en) * 1995-01-12 1999-01-26 Kabushiki Kaisha Toshiba Semiconductor device with improved encapsulating resin
US5613861A (en) * 1995-06-07 1997-03-25 Xerox Corporation Photolithographically patterned spring contact
JPH0982760A (ja) * 1995-07-07 1997-03-28 Toshiba Corp 半導体装置、半導体素子およびその半田接続部検査方法
JPH0945692A (ja) 1995-07-27 1997-02-14 Sharp Corp 縦型構造トランジスタ及びその製造方法、並びに半導体装置
US5736790A (en) * 1995-09-21 1998-04-07 Kabushiki Kaisha Toshiba Semiconductor chip, package and semiconductor device
US5877551A (en) * 1996-11-18 1999-03-02 Olin Corporation Semiconductor package having a ground or power ring and a metal substrate
US5891795A (en) * 1996-03-18 1999-04-06 Motorola, Inc. High density interconnect substrate
US5939739A (en) 1996-05-31 1999-08-17 The Whitaker Corporation Separation of thermal and electrical paths in flip chip ballasted power heterojunction bipolar transistors
JP2825083B2 (ja) * 1996-08-20 1998-11-18 日本電気株式会社 半導体素子の実装構造
US5764486A (en) 1996-10-10 1998-06-09 Hewlett Packard Company Cost effective structure and method for interconnecting a flip chip with a substrate
US6180891B1 (en) * 1997-02-26 2001-01-30 International Business Machines Corporation Control of size and heat affected zone for fine pitch wire bonding
US6002172A (en) * 1997-03-12 1999-12-14 International Business Machines Corporation Substrate structure and method for improving attachment reliability of semiconductor chips and modules
US5950070A (en) * 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
US5895967A (en) * 1997-07-07 1999-04-20 Texas Instruments Incorporated Ball grid array package having a deformable metal layer and method
JPH1154884A (ja) * 1997-08-06 1999-02-26 Nec Corp 半導体装置の実装構造
JPH1167809A (ja) * 1997-08-26 1999-03-09 Sanyo Electric Co Ltd 半導体装置
JP3509507B2 (ja) * 1997-11-10 2004-03-22 松下電器産業株式会社 バンプ付電子部品の実装構造および実装方法
JP2001015553A (ja) * 1999-06-29 2001-01-19 Rohm Co Ltd 半導体装置の製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5334466A (en) * 1976-09-10 1978-03-31 Mitsubishi Electric Corp Electrode construction of semiconductor device
JPS61172362A (ja) * 1985-01-28 1986-08-04 Seiko Epson Corp ボンデイング電極構造
JPH01165133A (ja) * 1987-12-21 1989-06-29 Seiko Instr & Electron Ltd 半導体装置
JPH0574224B2 (ja) * 1988-07-21 1993-10-18 American Telephone & Telegraph
JPH04245639A (ja) * 1990-09-10 1992-09-02 Philips Gloeilampenfab:Nv 相互接続構体
JPH05343471A (ja) * 1990-10-12 1993-12-24 Toshiba Corp 半導体装置
JPH04196550A (ja) * 1990-11-28 1992-07-16 Seiko Epson Corp 半導体装置
JPH06333985A (ja) * 1993-05-24 1994-12-02 Fujitsu Ltd フリップチップ接合方法
US5686762A (en) * 1995-12-21 1997-11-11 Micron Technology, Inc. Semiconductor device with improved bond pads
JPH1064938A (ja) * 1996-08-21 1998-03-06 Toshiba Corp 半導体装置及びその製造方法
JPH1168504A (ja) * 1997-08-11 1999-03-09 Murata Mfg Co Ltd 表面波装置
JPH11186318A (ja) * 1997-12-22 1999-07-09 Toshiba Corp 半導体装置
JP2000307373A (ja) * 1999-02-18 2000-11-02 Murata Mfg Co Ltd 表面波装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024877A (ja) * 2004-07-06 2006-01-26 Himax Optelectronics Corp ボンディングパッドとチップ構造

Also Published As

Publication number Publication date
KR20020030110A (ko) 2002-04-22
AU1270601A (en) 2001-04-24
US6297562B1 (en) 2001-10-02
EP1214742A1 (en) 2002-06-19
WO2001022491A1 (en) 2001-03-29
MY125306A (en) 2006-07-31
US7060525B1 (en) 2006-06-13
CN1391703A (zh) 2003-01-15

Similar Documents

Publication Publication Date Title
JP2003510815A (ja) 能動素子上に設けられた接着パッドを備える半導体チップ
US7863723B2 (en) Adhesive on wire stacked semiconductor package
US4693770A (en) Method of bonding semiconductor devices together
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
US6316822B1 (en) Multichip assembly semiconductor
US6388336B1 (en) Multichip semiconductor assembly
US6214642B1 (en) Area array stud bump flip chip device and assembly process
US6781243B1 (en) Leadless leadframe package substitute and stack package
JP2000114413A (ja) 半導体装置、その製造方法および部品の実装方法
US20020031904A1 (en) Semiconductor device and method for manufacturing the same
JP3314757B2 (ja) 半導体回路装置の製造方法
US20240096734A1 (en) Leadframe spacer for double-sided power module
US7825501B2 (en) High bond line thickness for semiconductor devices
US7811862B2 (en) Thermally enhanced electronic package
US6770513B1 (en) Thermally enhanced flip chip packaging arrangement
JP2000208675A (ja) 半導体装置およびその製造方法
JP3508478B2 (ja) 半導体装置の製造方法
TWI830115B (zh) 封裝結構及其製造方法
JP2701348B2 (ja) 半導体装置
JPH03171744A (ja) 半導体装置及びその製造方法
JPH03237747A (ja) 半導体装置
JP2001127218A (ja) 半導体装置および半導体装置の製造方法
TW200807659A (en) High frequency IC package for uniforming bump-bonding height and method for fabricating the same
JP2000311922A (ja) フリップチップの接合方法及び実装基板
JPH03167835A (ja) 半導体チップの実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100621

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101115