JP2001015553A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001015553A JP2001015553A JP11184185A JP18418599A JP2001015553A JP 2001015553 A JP2001015553 A JP 2001015553A JP 11184185 A JP11184185 A JP 11184185A JP 18418599 A JP18418599 A JP 18418599A JP 2001015553 A JP2001015553 A JP 2001015553A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bumps
- semiconductor
- semiconductor chip
- metal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】半導体装置の製造工程に要する時間を短縮で
き、かつ、半導体チップの金属電極部と固体装置の金属
電極部とを確実に接着することができる半導体装置の製
造方法を提供する。 【解決手段】子チップ20のバンプ22を親チップ10
のバンプ12に当接させて、子チップ20を親チップ1
0に向けて押圧しつつ、超音波ホーンHからバンプ12
とバンプ22との接合面に所定エネルギーの超音波振動
を与える。
き、かつ、半導体チップの金属電極部と固体装置の金属
電極部とを確実に接着することができる半導体装置の製
造方法を提供する。 【解決手段】子チップ20のバンプ22を親チップ10
のバンプ12に当接させて、子チップ20を親チップ1
0に向けて押圧しつつ、超音波ホーンHからバンプ12
とバンプ22との接合面に所定エネルギーの超音波振動
を与える。
Description
【0001】
【発明の属する技術分野】この発明は、固体装置の表面
に半導体チップをフェースダウン方式で実装して半導体
装置を製造する方法に関する。
に半導体チップをフェースダウン方式で実装して半導体
装置を製造する方法に関する。
【0002】
【従来の技術】半導体チップを別の半導体チップまたは
配線基板上に実装するための手法として、半導体チップ
の表面を別の半導体チップまたは配線基板などの固体装
置の表面に対向させて接合するフェースダウン方式が知
られている。このフェースダウン方式で実装される半導
体チップの表面には、バンプと呼ばれる金属電極部が隆
起して形成されている。一方、土台側の別の半導体チッ
プまたは配線基板の表面にも、実装されるべき半導体チ
ップに形成されたバンプに対応する位置にバンプが形成
されている。半導体チップの土台側の別の半導体チップ
または配線基板への実装は、たとえば、半導体チップと
土台側の半導体チップまたは配線基板との間に異方性導
電膜を介在させて、半導体チップのバンプとこれに対向
する土台側の半導体チップまたは配線基板のバンプとを
相互に圧し付けることにより達成される。
配線基板上に実装するための手法として、半導体チップ
の表面を別の半導体チップまたは配線基板などの固体装
置の表面に対向させて接合するフェースダウン方式が知
られている。このフェースダウン方式で実装される半導
体チップの表面には、バンプと呼ばれる金属電極部が隆
起して形成されている。一方、土台側の別の半導体チッ
プまたは配線基板の表面にも、実装されるべき半導体チ
ップに形成されたバンプに対応する位置にバンプが形成
されている。半導体チップの土台側の別の半導体チップ
または配線基板への実装は、たとえば、半導体チップと
土台側の半導体チップまたは配線基板との間に異方性導
電膜を介在させて、半導体チップのバンプとこれに対向
する土台側の半導体チップまたは配線基板のバンプとを
相互に圧し付けることにより達成される。
【0003】異方性導電膜は、接着性の樹脂膜中に導電
性の粒子を分散させた構造を有している。したがって、
異方性導電膜が介在された状態で互いに対向するバンプ
同士が圧し付けられると、これらバンプ間で異方性導電
膜が圧し潰されて、バンプ同士が接着性の樹脂膜によっ
て接着されるとともに、バンプ間に導電性の粒子が狭持
された状態となり、バンプ間の電気的接続が達成され
る。
性の粒子を分散させた構造を有している。したがって、
異方性導電膜が介在された状態で互いに対向するバンプ
同士が圧し付けられると、これらバンプ間で異方性導電
膜が圧し潰されて、バンプ同士が接着性の樹脂膜によっ
て接着されるとともに、バンプ間に導電性の粒子が狭持
された状態となり、バンプ間の電気的接続が達成され
る。
【0004】
【発明が解決しようとする課題】しかし、互いに対向す
るバンプ間で異方性導電膜が潰れて、この異方性導電膜
中の樹脂膜の接着性が発揮されるには比較的長い時間が
かかるため、異方性導電膜を用いた半導体チップの実装
工程には、比較的長い時間を要するといった問題があっ
た。
るバンプ間で異方性導電膜が潰れて、この異方性導電膜
中の樹脂膜の接着性が発揮されるには比較的長い時間が
かかるため、異方性導電膜を用いた半導体チップの実装
工程には、比較的長い時間を要するといった問題があっ
た。
【0005】バンプ材料として金を用いた場合、上記の
異方性導電膜を用いなくても、半導体チップのバンプと
これに対向する土台側の半導体チップまたは配線基板の
バンプとを直接に突き合わせて、これらを相互に圧し付
けることにより接着できると考えられる。こうすれば、
半導体チップの実装工程に要する時間を短縮することが
できる。
異方性導電膜を用いなくても、半導体チップのバンプと
これに対向する土台側の半導体チップまたは配線基板の
バンプとを直接に突き合わせて、これらを相互に圧し付
けることにより接着できると考えられる。こうすれば、
半導体チップの実装工程に要する時間を短縮することが
できる。
【0006】しかしながら、この方法では、バンプの表
面(接合面)に不純物の被膜が付着して汚れていると、
互いに対向するバンプ同士が上手く接合されないおそれ
がある。そこで、この発明の目的は、上述の技術的課題
を解決し、半導体装置の製造工程に要する時間を短縮で
き、かつ、半導体チップの金属電極部と固体装置の金属
電極部とを確実に接着することができる半導体装置の製
造方法を提供することである。
面(接合面)に不純物の被膜が付着して汚れていると、
互いに対向するバンプ同士が上手く接合されないおそれ
がある。そこで、この発明の目的は、上述の技術的課題
を解決し、半導体装置の製造工程に要する時間を短縮で
き、かつ、半導体チップの金属電極部と固体装置の金属
電極部とを確実に接着することができる半導体装置の製
造方法を提供することである。
【0007】
【課題を解決するための手段および発明の効果】上記の
目的を達成するための請求項1記載の発明は、固体装置
の表面に半導体チップの表面を対向させて接合すること
により半導体装置を製造する方法であって、上記固体装
置の表面に隆起して形成された金属電極部と上記半導体
チップの表面に隆起して形成された金属電極部とを、直
接に当接させて相互に圧し付ける工程と、相互に圧し付
けられた金属電極部に超音波振動を付与する工程とを含
むことを特徴とする半導体チップの製造方法である。
目的を達成するための請求項1記載の発明は、固体装置
の表面に半導体チップの表面を対向させて接合すること
により半導体装置を製造する方法であって、上記固体装
置の表面に隆起して形成された金属電極部と上記半導体
チップの表面に隆起して形成された金属電極部とを、直
接に当接させて相互に圧し付ける工程と、相互に圧し付
けられた金属電極部に超音波振動を付与する工程とを含
むことを特徴とする半導体チップの製造方法である。
【0008】上記固体装置は、上記半導体チップとは別
の半導体チップであってもよいし、配線基板であっても
よい。また、上記固体装置および半導体チップの表面に
隆起して形成された金属電極部は、いずれも金で構成さ
れたバンプであることが好ましい。この発明によれば、
半導体チップの表面に形成された金属電極部と固体装置
の表面に形成された金属電極部とを相互に圧し付けつ
つ、その金属電極部間に超音波振動を付与することによ
り、半導体チップの金属電極部と固体装置の金属電極部
とが接着される。
の半導体チップであってもよいし、配線基板であっても
よい。また、上記固体装置および半導体チップの表面に
隆起して形成された金属電極部は、いずれも金で構成さ
れたバンプであることが好ましい。この発明によれば、
半導体チップの表面に形成された金属電極部と固体装置
の表面に形成された金属電極部とを相互に圧し付けつ
つ、その金属電極部間に超音波振動を付与することによ
り、半導体チップの金属電極部と固体装置の金属電極部
とが接着される。
【0009】半導体チップと固体装置との間に異方性導
電膜を介在させて、この異方性導電膜が有する接着性に
より、半導体チップの金属電極部と固体装置の金属電極
部とを接着させる場合、この接着には約20秒間程度の
時間を要する。これに対し、この発明の方法によれば、
半導体チップの金属電極部および固体装置の金属電極部
がいずれも金で構成されている場合、半導体チップの金
属電極部と固体装置の金属電極部との接着に要する時間
は約0.2秒間程度と比較的短時間である。したがっ
て、この発明の方法によれば、異方性導電膜を用いて半
導体チップと固体装置とを接着する方法に比べて、半導
体装置の製造に要する時間を短縮することができる。
電膜を介在させて、この異方性導電膜が有する接着性に
より、半導体チップの金属電極部と固体装置の金属電極
部とを接着させる場合、この接着には約20秒間程度の
時間を要する。これに対し、この発明の方法によれば、
半導体チップの金属電極部および固体装置の金属電極部
がいずれも金で構成されている場合、半導体チップの金
属電極部と固体装置の金属電極部との接着に要する時間
は約0.2秒間程度と比較的短時間である。したがっ
て、この発明の方法によれば、異方性導電膜を用いて半
導体チップと固体装置とを接着する方法に比べて、半導
体装置の製造に要する時間を短縮することができる。
【0010】また、たとえ金属電極部の表面に不純物の
被膜が付着していても、その付着している不純物の被膜
は超音波振動が付与されることにより破れるので、金属
電極部間で、金属電極部を構成する金属原子を良好に相
互拡散させることができる。ゆえに、半導体チップの金
属電極部と固体装置の金属電極部とを確実に接着させる
ことができる。
被膜が付着していても、その付着している不純物の被膜
は超音波振動が付与されることにより破れるので、金属
電極部間で、金属電極部を構成する金属原子を良好に相
互拡散させることができる。ゆえに、半導体チップの金
属電極部と固体装置の金属電極部とを確実に接着させる
ことができる。
【0011】なお、上記超音波振動は、上記半導体チッ
プまたは固体装置に入力されるとよい。この半導体チッ
プまたは固体装置に入力された超音波振動は、半導体チ
ップまたは固体装置を伝搬して、半導体チップの金属電
極部と固体装置の金属電極部との接合面に到達する。
プまたは固体装置に入力されるとよい。この半導体チッ
プまたは固体装置に入力された超音波振動は、半導体チ
ップまたは固体装置を伝搬して、半導体チップの金属電
極部と固体装置の金属電極部との接合面に到達する。
【0012】
【発明の実施の形態】以下では、この発明の実施の形態
を、添付図面を参照して詳細に説明する。図1は、この
発明の一実施形態に係る半導体装置の製造方法を工程順
に示す図解的な断面図である。この図1に示す製造方法
は、固体装置としての親チップ10の表面11に子チッ
プ20をフェースダウン方式で実装することにより、チ
ップ・オン・チップ構造の半導体装置を製造する方法で
ある。
を、添付図面を参照して詳細に説明する。図1は、この
発明の一実施形態に係る半導体装置の製造方法を工程順
に示す図解的な断面図である。この図1に示す製造方法
は、固体装置としての親チップ10の表面11に子チッ
プ20をフェースダウン方式で実装することにより、チ
ップ・オン・チップ構造の半導体装置を製造する方法で
ある。
【0013】親チップ10および子チップ20は、たと
えばシリコンチップからなっている。親チップ10の表
面は、半導体基板において内部回路を形成するトランジ
スタなどの機能素子が形成された活性表層領域側の表面
であり、最表面は、絶縁物の保護膜で覆われている。同
様に、子チップ20の表面は、半導体体基板において内
部回路を形成する機能素子が形成された活性表層領域側
の表面であり、最表面は、絶縁物の保護膜で覆われてい
る。
えばシリコンチップからなっている。親チップ10の表
面は、半導体基板において内部回路を形成するトランジ
スタなどの機能素子が形成された活性表層領域側の表面
であり、最表面は、絶縁物の保護膜で覆われている。同
様に、子チップ20の表面は、半導体体基板において内
部回路を形成する機能素子が形成された活性表層領域側
の表面であり、最表面は、絶縁物の保護膜で覆われてい
る。
【0014】親チップ10の表面11には、たとえば金
からなる複数個のバンプ12が、最表面を覆う保護膜上
に隆起して形成されている。一方、子チップ20の表面
21には、親チップ10のバンプ12とそれぞれ対応し
た位置に、たとえば金からなる複数個のバンプ22が隆
起して形成されている。バンプ12,22は、それぞ
れ、親チップ10および子チップ20の最表面を覆う保
護膜に開口を形成して内部配線を露出させた後、その露
出した配線上に金めっきを施すことにより形成すること
ができる。
からなる複数個のバンプ12が、最表面を覆う保護膜上
に隆起して形成されている。一方、子チップ20の表面
21には、親チップ10のバンプ12とそれぞれ対応し
た位置に、たとえば金からなる複数個のバンプ22が隆
起して形成されている。バンプ12,22は、それぞ
れ、親チップ10および子チップ20の最表面を覆う保
護膜に開口を形成して内部配線を露出させた後、その露
出した配線上に金めっきを施すことにより形成すること
ができる。
【0015】子チップ20は、バンプ22が形成されて
いる表面21を親チップ10の表面11に向けて、いわ
ゆるフェースダウン方式で親チップ10に実装される。
具体的には、まず、子チップ20のバンプ22を親チッ
プ10のバンプ12にそれぞれ当接させることができる
ように、親チップ10と子チップ20との位置合わせを
行う。そして、親チップ10と子チップ20とを互いに
接近させていき、図1(a)に示すように、子チップ20
のバンプ22を親チップ10のバンプ12に当接させ
る。この親チップ10と子チップ20との接近工程は、
親チップ10と子チップ20との位置合わせの後に行わ
れてもよいし、位置合わせと同時に行われてもよい。
いる表面21を親チップ10の表面11に向けて、いわ
ゆるフェースダウン方式で親チップ10に実装される。
具体的には、まず、子チップ20のバンプ22を親チッ
プ10のバンプ12にそれぞれ当接させることができる
ように、親チップ10と子チップ20との位置合わせを
行う。そして、親チップ10と子チップ20とを互いに
接近させていき、図1(a)に示すように、子チップ20
のバンプ22を親チップ10のバンプ12に当接させ
る。この親チップ10と子チップ20との接近工程は、
親チップ10と子チップ20との位置合わせの後に行わ
れてもよいし、位置合わせと同時に行われてもよい。
【0016】次に、図1(b)に示すように、超音波ホー
ンHを用いて、子チップ20を親チップ10に向けて押
圧しつつ、子チップ20に所定エネルギーの超音波振動
を与える。超音波ホーンHから子チップ20に与えられ
た超音波振動は、子チップ20を伝搬して、子チップ2
0のバンプ22と親チップ10のバンプ12との接合面
に達する。そのため、子チップ20のバンプ22と親チ
ップ10のバンプ12との接合面には、子チップ20の
押圧による圧接力に加えて、超音波振動によって接合面
に沿った剪断力が作用する。この剪断力により、たとえ
バンプ12,22の表面に不純物の被膜が付着していて
も、この被膜が破れて、バンプ12,22の構成材料の
表面が露出する。これにより、バンプ12の表面とバン
プ22の表面とが直に接触して、これらの間でバンプ1
2,22の構成材料である金が良好に相互拡散し、バン
プ12とバンプ22とが接着(超音波溶接)される。こ
の接着に要する時間は、約0.2秒間程度と比較的短時
間である。
ンHを用いて、子チップ20を親チップ10に向けて押
圧しつつ、子チップ20に所定エネルギーの超音波振動
を与える。超音波ホーンHから子チップ20に与えられ
た超音波振動は、子チップ20を伝搬して、子チップ2
0のバンプ22と親チップ10のバンプ12との接合面
に達する。そのため、子チップ20のバンプ22と親チ
ップ10のバンプ12との接合面には、子チップ20の
押圧による圧接力に加えて、超音波振動によって接合面
に沿った剪断力が作用する。この剪断力により、たとえ
バンプ12,22の表面に不純物の被膜が付着していて
も、この被膜が破れて、バンプ12,22の構成材料の
表面が露出する。これにより、バンプ12の表面とバン
プ22の表面とが直に接触して、これらの間でバンプ1
2,22の構成材料である金が良好に相互拡散し、バン
プ12とバンプ22とが接着(超音波溶接)される。こ
の接着に要する時間は、約0.2秒間程度と比較的短時
間である。
【0017】こうして超音波を用いた親チップ10のバ
ンプ12と子チップ20のバンプ22との接合が完了す
ると、図1(c)に示すように、子チップ20の親チップ
10への実装が達成される。以上のようにこの実施形態
によれば、子チップ20のバンプ22を親チップ10の
バンプ12に圧し付けて直接接触させつつ、バンプ12
とバンプ22との接合面に超音波振動を付与することに
より、バンプ12とバンプ22とを短時間で接着させる
ことができる。ゆえに、親チップ10と子チップ20と
の間に異方性導電膜を介在させて接続する方法と比較し
て、この半導体装置の製造に要する時間を短縮すること
ができる。
ンプ12と子チップ20のバンプ22との接合が完了す
ると、図1(c)に示すように、子チップ20の親チップ
10への実装が達成される。以上のようにこの実施形態
によれば、子チップ20のバンプ22を親チップ10の
バンプ12に圧し付けて直接接触させつつ、バンプ12
とバンプ22との接合面に超音波振動を付与することに
より、バンプ12とバンプ22とを短時間で接着させる
ことができる。ゆえに、親チップ10と子チップ20と
の間に異方性導電膜を介在させて接続する方法と比較し
て、この半導体装置の製造に要する時間を短縮すること
ができる。
【0018】また、たとえバンプ12,22の表面に不
純物の被膜が付着していても、その付着している不純物
の被膜は超音波振動が付与されることにより破れるの
で、バンプ12とバンプ22との間で、バンプ12,2
2を構成する金を良好に相互拡散させることができ、バ
ンプ12とバンプ22とを確実に接着することができ
る。
純物の被膜が付着していても、その付着している不純物
の被膜は超音波振動が付与されることにより破れるの
で、バンプ12とバンプ22との間で、バンプ12,2
2を構成する金を良好に相互拡散させることができ、バ
ンプ12とバンプ22とを確実に接着することができ
る。
【0019】この発明の一実施形態の説明は以上の通り
であるが、この発明は、他の形態で実施することも可能
である。たとえば、親チップ10および子チップ20
は、いずれもシリコンからなるチップであるとしたが、
シリコンの他にも、化合物半導体(たとえばガリウム砒
素半導体など)やゲルマニウム半導体などの他の任意の
半導体材料を用いた半導体チップであってもよい。この
場合に、親チップ10の半導体材料と子チップ20の半
導体材料は、同じでもよいし異なっていてもよい。
であるが、この発明は、他の形態で実施することも可能
である。たとえば、親チップ10および子チップ20
は、いずれもシリコンからなるチップであるとしたが、
シリコンの他にも、化合物半導体(たとえばガリウム砒
素半導体など)やゲルマニウム半導体などの他の任意の
半導体材料を用いた半導体チップであってもよい。この
場合に、親チップ10の半導体材料と子チップ20の半
導体材料は、同じでもよいし異なっていてもよい。
【0020】また、上述の一実施形態では、この発明が
チップ・オン・チップ構造の半導体装置を製造する方法
に適用された場合を例にとったが、この発明は、半導体
チップの表面を固体装置としての配線基板の表面に対向
させてフェースダウン方式で接合するフリップ・チップ
・ボンディング構造の半導体装置を製造する方法に適用
することもできる。
チップ・オン・チップ構造の半導体装置を製造する方法
に適用された場合を例にとったが、この発明は、半導体
チップの表面を固体装置としての配線基板の表面に対向
させてフェースダウン方式で接合するフリップ・チップ
・ボンディング構造の半導体装置を製造する方法に適用
することもできる。
【0021】その他、特許請求の範囲に記載された事項
の範囲内で、種々の設計変更を施すことが可能である。
の範囲内で、種々の設計変更を施すことが可能である。
【図1】この発明の一実施形態に係る半導体装置の製造
方法を工程順に示す図解的な断面図である。
方法を工程順に示す図解的な断面図である。
10 親チップ(固体装置) 11 表面(固体装置の表面) 12 バンプ(固体装置の金属電極部) 20 子チップ(半導体チップ) 21 表面(半導体チップの表面) 22 バンプ(半導体チップの金属電極部) H 超音波ホーン
Claims (1)
- 【請求項1】固体装置の表面に半導体チップの表面を対
向させて接合することにより半導体装置を製造する方法
であって、 上記固体装置の表面に隆起して形成された金属電極部と
上記半導体チップの表面に隆起して形成された金属電極
部とを、直接に当接させて相互に圧し付ける工程と、 相互に圧し付けられた金属電極部に超音波振動を付与す
る工程とを含むことを特徴とする半導体チップの製造方
法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11184185A JP2001015553A (ja) | 1999-06-29 | 1999-06-29 | 半導体装置の製造方法 |
KR1020000036112A KR100699637B1 (ko) | 1999-06-29 | 2000-06-28 | 반도체장치의 제조방법 |
US09/604,747 US6399419B1 (en) | 1999-06-29 | 2000-06-28 | Production of semiconductor device |
TW089112810A TW451376B (en) | 1999-06-29 | 2000-06-29 | Production of semiconductor device |
US10/138,256 US20020127773A1 (en) | 1999-06-29 | 2002-05-06 | Production of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11184185A JP2001015553A (ja) | 1999-06-29 | 1999-06-29 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001015553A true JP2001015553A (ja) | 2001-01-19 |
Family
ID=16148858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11184185A Pending JP2001015553A (ja) | 1999-06-29 | 1999-06-29 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US6399419B1 (ja) |
JP (1) | JP2001015553A (ja) |
KR (1) | KR100699637B1 (ja) |
TW (1) | TW451376B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009176938A (ja) * | 2008-01-24 | 2009-08-06 | Denso Corp | 半導体装置の製造方法 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5696031A (en) | 1996-11-20 | 1997-12-09 | Micron Technology, Inc. | Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice |
JP2000223656A (ja) * | 1999-02-03 | 2000-08-11 | Rohm Co Ltd | 無線通信装置用半導体装置およびこれを用いた無線通信装置 |
US6297562B1 (en) * | 1999-09-20 | 2001-10-02 | Telefonaktieboalget Lm Ericsson (Publ) | Semiconductive chip having a bond pad located on an active device |
JP2001308141A (ja) * | 2000-02-18 | 2001-11-02 | Sony Corp | 電子回路装置の製造方法 |
US6838316B2 (en) * | 2002-03-06 | 2005-01-04 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method using ultrasonic flip chip bonding technique |
US7612443B1 (en) * | 2003-09-04 | 2009-11-03 | University Of Notre Dame Du Lac | Inter-chip communication |
US7141875B2 (en) * | 2004-03-31 | 2006-11-28 | Aptos Corp | Flexible multi-chip module and method of making the same |
KR20060005910A (ko) * | 2004-07-14 | 2006-01-18 | (주)아이셀론 | 에이유 플랫 범프를 이용하는 디스플레이 구동 칩 및아이씨 칩과 플렉서블 기판의 접합 구조 및 방법 |
JP4728782B2 (ja) * | 2005-11-15 | 2011-07-20 | パナソニック株式会社 | 半導体装置およびその製造方法 |
JP4863746B2 (ja) * | 2006-03-27 | 2012-01-25 | 富士通株式会社 | 半導体装置およびその製造方法 |
US8129220B2 (en) | 2009-08-24 | 2012-03-06 | Hong Kong Polytechnic University | Method and system for bonding electrical devices using an electrically conductive adhesive |
KR102190382B1 (ko) | 2012-12-20 | 2020-12-11 | 삼성전자주식회사 | 반도체 패키지 |
US9620473B1 (en) | 2013-01-18 | 2017-04-11 | University Of Notre Dame Du Lac | Quilt packaging system with interdigitated interconnecting nodules for inter-chip alignment |
KR102152906B1 (ko) * | 2018-11-20 | 2020-09-09 | 세메스 주식회사 | 본딩 장치 및 본딩 방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2770041B2 (ja) * | 1989-02-06 | 1998-06-25 | 新日本製鐵株式会社 | バンプ形成方法および半導体素子接続方法 |
WO1994000882A1 (en) * | 1992-06-24 | 1994-01-06 | Seiko Epson Corporation | Thin film transistor, solid-state device, display device, and method for manufacturing thin film transistor |
KR100467946B1 (ko) * | 1997-01-24 | 2005-01-24 | 로무 가부시키가이샤 | 반도체 칩의 제조방법 |
JP3075398B2 (ja) * | 1997-11-04 | 2000-08-14 | 日本電気株式会社 | 超音波ボンディング用コレットおよびボンディング方法 |
-
1999
- 1999-06-29 JP JP11184185A patent/JP2001015553A/ja active Pending
-
2000
- 2000-06-28 US US09/604,747 patent/US6399419B1/en not_active Expired - Fee Related
- 2000-06-28 KR KR1020000036112A patent/KR100699637B1/ko not_active IP Right Cessation
- 2000-06-29 TW TW089112810A patent/TW451376B/zh not_active IP Right Cessation
-
2002
- 2002-05-06 US US10/138,256 patent/US20020127773A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009176938A (ja) * | 2008-01-24 | 2009-08-06 | Denso Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20020127773A1 (en) | 2002-09-12 |
KR100699637B1 (ko) | 2007-03-23 |
KR20010066882A (ko) | 2001-07-11 |
US6399419B1 (en) | 2002-06-04 |
TW451376B (en) | 2001-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001015553A (ja) | 半導体装置の製造方法 | |
KR20010098592A (ko) | 반도체패키지 및 그 제조방법 | |
JPH11145336A (ja) | バンプ付電子部品の実装構造および実装方法 | |
JPH1126922A (ja) | チップ実装方法 | |
JP3705159B2 (ja) | 半導体装置の製造方法 | |
JP2001135598A (ja) | ウエハのダイシング方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
US6369450B1 (en) | Method of producing mounting structure and mounting structure produced by the same | |
JP2002118147A (ja) | 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート | |
JP2004200195A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3715861B2 (ja) | 半導体装置の組立方法 | |
JPH08236578A (ja) | 半導体素子のフリップチップ実装方法およびこの実装方 法に用いられる接着剤 | |
JP7297329B2 (ja) | エアギャップ型半導体デバイスのパッケージング構造及びその製作方法 | |
JP4195541B2 (ja) | 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート | |
JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
JPH05190601A (ja) | フリップチップ接合方法 | |
JP2004363319A (ja) | 実装基板及び半導体装置 | |
JP2002252309A (ja) | 半導体チップのパッケージ構造及びパッケージ方法 | |
JPH08139138A (ja) | 電子部品の接続方法 | |
JPS63143851A (ja) | 半導体装置 | |
JPH07249732A (ja) | 半導体素子の接合方法 | |
JP2004253598A (ja) | 電子部品の実装方法 | |
JPH11288975A (ja) | ボンディング方法及びボンディング装置 | |
JP3235456B2 (ja) | チップの実装方法 | |
US6407457B1 (en) | Contact-bumpless chip contacting method and an electronic circuit produced by said method | |
JP2008047694A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040716 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050221 |