JPH1126922A - チップ実装方法 - Google Patents

チップ実装方法

Info

Publication number
JPH1126922A
JPH1126922A JP9176745A JP17674597A JPH1126922A JP H1126922 A JPH1126922 A JP H1126922A JP 9176745 A JP9176745 A JP 9176745A JP 17674597 A JP17674597 A JP 17674597A JP H1126922 A JPH1126922 A JP H1126922A
Authority
JP
Japan
Prior art keywords
base material
bumps
chip
substrate
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9176745A
Other languages
English (en)
Other versions
JP3687280B2 (ja
Inventor
泰行 ▲高▼野
Yasuyuki Takano
Masatoshi Takeda
雅俊 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP17674597A priority Critical patent/JP3687280B2/ja
Publication of JPH1126922A publication Critical patent/JPH1126922A/ja
Application granted granted Critical
Publication of JP3687280B2 publication Critical patent/JP3687280B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

(57)【要約】 【課題】 低荷重実装、フラックスレス実装を可能とし
接合信頼性の高いチップ実装方法を提供することを目的
とする。 【解決手段】 ＡＣＦ１を貼付した基板３に超音波パル
スヒート加熱用のツール７で吸着した金バンプ６の形成
された半導体チップ５を位置合わせし、ツール７に超音
波とパルスヒートをかけながら加圧する。これにより金
バンプ６と電極４は導電粒子であるＮｉ粒子２で電気的
に接続される。ツール７に超音波を加えることにより、
低荷重、フラックスレスで金バンプ６を電極４に接続で
きる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、バンプ付き半導体
チップを基板にフェースダウンで接続するためのチップ
実装方法に関するものである。
【０００２】
【従来の技術】バンプ付き半導体チップは、基板の小型
化に有利なことから、各種コンピュータなどの多くの電
子機器に多用されるようになってきている。バンプ付き
半導体チップを基板に実装する方法として、従来より様
々な方法が提案されている。
【０００３】第１の方法は、ＡＣＦ（異方性導電剤）を
用いる方法である。この方法は、半導体チップと基板の
間にＡＣＦを介在させ、半導体チップを加熱加圧するこ
とにより、ＡＣＦに混入された導電粒子によりバンプを
基板の電極に接続するものである。
【０００４】第２の方法は、バンプを半田により形成し
て半田バンプとし、リフローにより半田バンプを溶融固
化させて基板の電極に接続するものである。この場合、
半導体チップと基板の接合力を確保するために、好まし
くは半導体チップと基板の間に封止用の樹脂が封入され
る。
【０００５】第３の方法は、バンプを金により形成して
金バンプとし、また基板の電極上にはメッキ等により半
田をプリコートする。そして上記第２の方法と同様にリ
フローにより半田付けし、好ましくは封止用の樹脂を封
入する。
【０００６】第４の方法は、熱圧着硬化絶縁樹脂を用い
る方法である。この方法は、基板に熱圧着硬化絶縁樹脂
を塗布し、半導体チップの金バンプを基板の電極上に熱
圧着し、熱圧着硬化絶縁樹脂を硬化させるものである。
【０００７】
【発明が解決しようとする課題】しかしながら上記第１
の方法では、Ｎｉ粒子などの導電粒子をバンプに食い込
ませるために大きな荷重を半導体チップに加える必要が
あり、このため基板に大きなストレスが加わって回路パ
ターンの断線を発生しやすく、また半導体チップもダメ
ージを受けやすい。
【０００８】また上記第２の方法は、リフローにより半
田バンプを基板の電極に接着するため、荷重ストレスは
ほとんどないという利点がある。しかしながら第２の方
法は半田のぬれ性を確保するためにフラックスを使用す
る必要があり、単にフラックス塗布やフラックス洗浄等
の工程が必要となるだけでなく、フラックスを使用する
ことによる環境上の問題が発生し、さらにはマイグレー
ションを引き起こしやすいなどの問題点がある。また樹
脂封止を行った場合には、フラックスの残査により樹脂
の封入時や硬化時に樹脂の流動性が阻害されてボイドが
発生しやすくなり、ボイドが発生すると熱ストレスによ
り半田亀裂などの問題を誘発する。
【０００９】また上記第３の方法も半田を用いることか
ら、第２の方法と同様の問題がある。また第４の方法
は、半導体チップに大きな荷重を加えねばならないため
第１の方法と同様の問題がある。以上のように、従来方
法は、いずれも様々な問題点を有していた。
【００１０】そこで本発明は、上記従来の問題点を解決
するもので、低荷重実装、フラックスレス実装を可能と
し接合信頼性の高いチップ実装方法を提供することを目
的としている。
【００１１】
【課題を解決するための手段】本発明は、バンプ付き半
導体チップを基板の電極に実装する際に、超音波を加え
る実装方法とするものである。そしてこの方法により低
荷重実装、フラックスレス実装が可能となり、接合信頼
性の高いチップ実装方法が得られる。
【００１２】
【発明の実施の形態】請求項１から３に記載の発明は、
バンプ付き半導体チップを基板の電極に実装する実装方
法であって、異方性導電性接着剤を介し加熱・加圧・超
音波を加えて実装する。この実装方法により、バンプを
低荷重で基板の電極に接続させて実装することができ
る。
【００１３】請求項４および５に記載の発明は、バンプ
側または基板の電極側のいずれかにハンダが使用されて
いる場合の実装方法であって、超音波加振してハンダ表
面の酸化膜を破壊し、加熱して溶融接合して樹脂封止す
る。この実装方法により、フラックスレスのハンダ接続
を可能とし、信頼性の高い接合状態を得ることができ
る。
【００１４】請求項６に記載の発明は、熱圧着硬化絶縁
樹脂を用いた実装方法であって、超音波加振し、加熱す
ることにより熱圧着硬化絶縁樹脂を排除して電気的接続
を行いり熱圧着硬化絶縁樹脂の硬化によりチップと基板
とを結合する。この実装方法により、バンプを低荷重で
基板の電極に接続させて実装することができる。
【００１５】（実施の形態１）図１は、本発明の実施の
形態１のバンプ付き半導体チップの実装工程図であっ
て、ＡＣＦによるフリップチップ実装に超音波を印加す
る場合の製造工程図を示すものである。
【００１６】図１において１はＡＣＦ、２はＮｉ粒子、
３は基板、４は基板３上に形成された電極、５は半導体
チップ、６は半導体チップ５に形成された金バンプ、７
はツールである。次に実装方法を説明する。
【００１７】ＡＣＦ１の貼付が完了した基板３（図１
（ａ））にツール７で吸着した金バンプ６の形成された
半導体チップ５を位置合わせし（図１（ｂ））、ツール
７に超音波とパルスヒートをかけながら加圧する（図１
（ｃ））。
【００１８】この方法によれば、Ｎｉ粒子２が金バンプ
６に捕獲後、超音波を加えながら加圧していくため、超
音波の振動によりＮｉ粒子２はバンプ６と基板３上に形
成された電極４に食い込み易くなる。従って、従来はＮ
ｉ粒子２を金バンプ６に食い込ませるために１バンプ当
たり５０〜６０ｇの荷重を印加していたが、超音波によ
りＮｉ粒子２が金バンプ６及び基板３上に形成された電
極４に食い込みやすくなるため、５ｇ〜６ｇ（約１／５
〜１／６）の低荷重で接合が可能となる。また低荷重で
半導体チップ５へのストレスも低減可能である。実際の
超音波の印加方法は、超音波発信器を使用しツール７に
超音波を印加し、超音波の方向はＡＣＦ１中のＮｉ粒子
２を金バンプ６及び基板３上に形成された電極４に食い
込ませるために各方向（Ｘ，Ｙ，Ｚ方向）併用しながら
行う。
【００１９】またこの方法はＮｉ粒子を用いたＡＣＦの
みならず、樹脂ボールに金メッキ、絶縁膜を施した導電
粒子を用いたＡＣＦに対しても非常に有効である。通
常、このタイプのＡＣＦは実装時に高荷重をかけ絶縁膜
を破り押さえつけて電気的導通をとるが、ボンディング
時に超音波を併用することにより、超音波が絶縁膜を破
るため低荷重化を図ることができる。
【００２０】以上のことよりＡＣＦを用いた実装におい
て超音波併用実装は非常に信頼性向上に有効な実装手段
である。なお、超音波の印加方法はツールのみでなく、
基板ステージから印加してもよく、また加熱においても
ツール加熱ではなく、基板ステージからの加熱でもよ
い。さらに本実施の形態１ではパルスヒートツールを使
用したが、常時加熱のコンスタント加熱でもよい。さら
に本実施の形態１ではバンプ材質を金としているがバン
プ材質に関しては金に限らず、半田、アルミ等他の金属
にも適用される。
【００２１】（実施の形態２）図２は、本発明の実施の
形態２のバンプ付き半導体チップの実装工程図であっ
て、半田バンプを用いた実装方法を示すものである。図
中、８は半導体チップ５に形成された半田バンプ、９は
空気に触れることによりその表面に生じた酸化膜であ
る。従来例で説明したように、半田バンプ８による実装
では、実装荷重に関しては、基本的に基板３に低荷重
（数ｇ／バンプ）で実装するため、基板３への荷重スト
レスと言う点では特に大きな問題はないが、基板３上に
形成された電極４への半田の濡れの向上、酸化膜９除去
のために、従来はフラックスを使用していたものであ
る。
【００２２】本方法では、実装時にツール７に超音波と
パルスヒートをかけ実装する。具体的には、半田バンプ
８の形成された半導体チップ５をまず基板３の電極４と
位置合わせを行い実装する（図２（ａ））。次にツール
７に半導体チップ５を吸着した状態で超音波をかける
（図２（ｂ））。その結果、半田バンプ８と基板３上に
形成された電極４とが超音波により擦れあい、酸化膜９
が除去される。酸化膜９が除去された状態でツール７を
パルスヒートにて加熱することにより半田バンプ８が溶
融し、酸化膜９の無い部分において基板パターンに半田
８が濡れ、良好な接合が得られる（図２（ｃ））。その
後、半導体チップ５と基板３の間に封止樹脂１１を封入
し、接合が完了する（図２（ｄ））。
【００２３】以上のことから半田接合においてフラック
スレスが可能となり、洗浄工程が不要になる。さらにフ
ラックス残査による封止樹脂１１の封入工程時の問題で
あったチップ基板間への封止樹脂１１の流れにくさによ
るボイドの発生の防止を図ることが可能で、信頼性が低
下するといった問題が解消され、非常に信頼性の高い接
合状態を得ることが可能となる。なお、この実施の形態
２では封止工程を半田バンプ８と基板３との接合が完了
した後行っていたが、封止樹脂１１を実装時に同時にパ
ルスヒートで硬化させる実装方式でもよい。
【００２４】（実施の形態３）図３は、本発明の実施の
形態３のバンプ付き半導体チップの実装工程図であっ
て、金バンプの形成された半導体チップを半田がプリコ
ートされた基板に実装する方法を示している。図３にお
いて、１０は基板３の電極４上にメッキ法などによる半
田である。この方法においても半田を使用するという特
質上、従来は半田の基板上に形成された電極への濡れの
向上、酸化膜の除去のためにフラックスを使用し実装し
ていたものである。
【００２５】本方法では実装時にツール７に超音波とパ
ルスヒートかけ実装する。具体的には、金バンプ６の形
成された半導体チップ５をまず基板３の半田プリコート
された電極４と位置合わせを行い実装する（図３
（ａ））。次にツール７に半導体チップ５を吸着した状
態で超音波をかける（図３（ｂ））。その結果、金バン
プ６と基板３上に形成された電極４に半田１０とが超音
波により擦れあい、半田１０表面の酸化膜１１が除去さ
れる（図３（ｃ））。酸化膜９が除去された状態でツー
ル７をパルスヒートにて加熱することにより基板３上に
形成された電極４に半田１０が溶融し、酸化膜９の無い
部分において金バンプ６表面に半田１０が濡れ、良好な
接合が得られる。その後、封止樹脂１１で封止工程を行
い接合が完了する（図３（ｄ））。
【００２６】以上のことから実施の形態２と同様な作用
効果と同等の硬化が得られる。なお、この実施の形態３
では封止工程をバンプと基板との接合が完了した後行っ
ているが（図３（ｄ））、樹脂をボンディング時に同時
にパルスヒートで硬化させる実装方式でもよい。
【００２７】（実施の形態４）図４は、本発明の実施の
形態４のバンプ付き半導体チップの実装工程図であっ
て、金バンプの形成されたチップを熱圧着硬化絶縁樹脂
を用い基板に実装する方法を示している。具体的にはツ
ール７に吸着された金バンプ６の形成された半導体チッ
プ５を熱圧着硬化絶縁樹脂１２が塗布された基板３上の
電極４に位置合わせし実装する（図４（ａ））。次にツ
ール７に半導体チップ５を吸着した状態で超音波とパル
スヒートをかける（図４（ｂ））。その結果、超音波に
より半導体チップ５形成された金バンプ６と基板３上に
形成された電極４間の熱圧着硬化絶縁樹脂１２が周囲に
排除され、金バンプ６表面と基板３上に形成された電極
４の表面とが良好な接触が得られる。またパルスヒート
による加熱で熱圧着硬化絶縁樹脂１２が硬化し半導体チ
ップ５と基板３とが固定される（図４（ｃ））。従って
従来はバンプ基板の樹脂を排除するために高い荷重（約
５０ｇ）をかけ実装していたが、超音波の併用により、
低荷重（数ｇ／バンプ）での実装が可能であり、基板へ
のストレスも低減されかつチップへのストレスも低減さ
れる。
【００２８】
【発明の効果】以上のように本発明によれば、バンプ付
き半導体チップを基板に実装する際に超音波を加えるこ
とにより、低荷重実装、フラックスレス実装が可能とな
り、接合信頼性の高い半導体チップの実装方法を実現で
きる。
【図面の簡単な説明】
【図１】本発明の実施の形態１のバンプ付き半導体チッ
プの実装工程図
【図２】本発明の実施の形態２のバンプ付き半導体チッ
プの実装工程図
【図３】本発明の実施の形態３のバンプ付き半導体チッ
プの実装工程図
【図４】本発明の実施の形態４のバンプ付き半導体チッ
プの実装工程図
【符号の説明】
１ ＡＣＦ ２ Ｎｉ粒子 ３ 基板 ４ 電極 ５ 半導体チップ ６ 金バンプ ７ ツール ８ 半田バンプ １０ 半田 １１ 封止樹脂 １２ 熱圧着硬化絶縁樹脂

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】バンプが形成されたチップを被接続母材に
    接続するための実装方法であって、バンプを母材に接続
    するために超音波を加えることを特徴とするチップ実装
    方法。
  2. 【請求項２】前記チップと前記被接続母材との間に異方
    性導電性接着剤を介して加熱するとともに加圧と超音波
    とをそれぞれ同時に加えて接続することを特徴とする請
    求項１記載のチップ実装方法。
  3. 【請求項３】前記バンプの材質は金、アルミニウム、ハ
    ンダのグループから選択された材質を用い、前記加圧に
    際しては１バンプ当たり５ｇから６ｇの範囲で加圧する
    ことを特徴とする請求項２記載のチップ実装方法。
  4. 【請求項４】ハンダを材質とするバンプが形成されたチ
    ップを被接続母材に接続するための実装方法であって、
    前記バンプと前記被接続母材とを位置合わせした状態で
    超音波を印加する加振ステップと、前記加振ステップの
    後に加熱し前記バンプと前記被接続母材とを溶融接続す
    る加熱ステップと、前記加熱ステップの後に前記チップ
    と前記被接続母材とを封止樹脂により結合する樹脂封止
    ステップとを有することを特徴とするチップ実装方法。
  5. 【請求項５】金を材質とするバンプが形成されたチップ
    をハンダを材質とする被接続母材に接続するための実装
    方法であって、前記バンプと前記被接続母材とを位置合
    わせした状態で超音波を印加する加振ステップと、前記
    加振ステップの後に加熱し前記バンプと前記被接続母材
    とを溶融接続する加熱ステップと、前記加熱ステップの
    後に前記チップと前記被接続母材とを封止樹脂により結
    合する樹脂封止ステップとを有することを特徴とするチ
    ップ実装方法。
  6. 【請求項６】金を材質とするバンプが形成されたチップ
    を表面に熱圧着硬化絶縁樹脂を有する被接続母材に接続
    するための実装方法であって、前記バンプと前記被接続
    母材とを位置合わせした状態で超音波を印加し前記熱圧
    着硬化絶縁樹脂を排除する加振ステップと、前記加振ス
    テップの後に加熱して前記バンプと前記被接続母材とを
    接続するとともに排除された前記熱圧着硬化絶縁樹脂が
    硬化して前記チップと前記被接続母材とを結合する加熱
    ステップとを有することを特徴とするチップ実装方法。
JP17674597A 1997-07-02 1997-07-02 チップ実装方法 Expired - Lifetime JP3687280B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17674597A JP3687280B2 (ja) 1997-07-02 1997-07-02 チップ実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17674597A JP3687280B2 (ja) 1997-07-02 1997-07-02 チップ実装方法

Publications (2)

Publication Number Publication Date
JPH1126922A true JPH1126922A (ja) 1999-01-29
JP3687280B2 JP3687280B2 (ja) 2005-08-24

Family

ID=16019071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17674597A Expired - Lifetime JP3687280B2 (ja) 1997-07-02 1997-07-02 チップ実装方法

Country Status (1)

Country Link
JP (1) JP3687280B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010021431A (ko) * 1999-08-26 2001-03-15 구리다 히데유키 초음파발생장치, 다층플렉시블배선판 및다층플렉시블배선판의 제조방법
US6406990B1 (en) * 1999-11-24 2002-06-18 Omron Corporation Method of mounting a semiconductor chip, circuit board for flip-chip connection and method of manufacturing the same, electromagnetic wave readable data carrier and method of manufacturing the same, and electronic component module for an electromagnetic wave readable data carrier
KR20030014861A (ko) * 2001-08-13 2003-02-20 삼성전자주식회사 언더필 테입 및 그 언더필 테입을 사용한 플립칩 본딩 방법
SG101995A1 (en) * 2000-08-31 2004-02-27 Hitachi Ltd An electronic device and a method of manufacturing the same
US6798072B2 (en) 2000-11-10 2004-09-28 Hitachi, Ltd. Flip chip assembly structure for semiconductor device and method of assembling therefor
EP1672695A1 (en) * 2003-09-25 2006-06-21 Hamamatsu Photonics K.K. Semiconductor device and process for manufacturing the same
JP2007208568A (ja) * 2006-01-31 2007-08-16 Nippon Dempa Kogyo Co Ltd 表面実装水晶発振器
JP2009182365A (ja) * 2009-05-21 2009-08-13 Hitachi Chem Co Ltd 回路板の製造方法及び回路接続材料
US7605455B2 (en) 2003-09-25 2009-10-20 Hamamatsu Photonics K.K. Semiconductor device
US7612442B2 (en) 2003-09-25 2009-11-03 Hamamatsu Photonics K.K. Semiconductor device
JP2010004067A (ja) * 2009-09-16 2010-01-07 Hitachi Chem Co Ltd 回路接続材料
CN103298271A (zh) * 2012-02-24 2013-09-11 Lg伊诺特有限公司 将柔性pcb结合至相机模块的装置
US10398244B2 (en) 2005-06-14 2019-09-03 Shape Shifter Design, Inc. Container holder apparatus and system and method for attaching a holder and a lid to a container

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010021431A (ko) * 1999-08-26 2001-03-15 구리다 히데유키 초음파발생장치, 다층플렉시블배선판 및다층플렉시블배선판의 제조방법
US6406990B1 (en) * 1999-11-24 2002-06-18 Omron Corporation Method of mounting a semiconductor chip, circuit board for flip-chip connection and method of manufacturing the same, electromagnetic wave readable data carrier and method of manufacturing the same, and electronic component module for an electromagnetic wave readable data carrier
US6664645B2 (en) 1999-11-24 2003-12-16 Omron Corporation Method of mounting a semiconductor chip, circuit board for flip-chip connection and method of manufacturing the same, electromagnetic wave readable data carrier and method of manufacturing the same, and electronic component module for an electromagnetic wave readable data carrier
SG114482A1 (en) * 1999-11-24 2005-09-28 Omron Tateisi Electronics Co Method of mounting a semiconductor chip, circuit board for flip-chip connection and method of manufacturing the same, electromagnetic wave readable data carrier and method of manufacturing the same, and electronic component module for an electromagnetic wave readable data carrier
SG101995A1 (en) * 2000-08-31 2004-02-27 Hitachi Ltd An electronic device and a method of manufacturing the same
US6798072B2 (en) 2000-11-10 2004-09-28 Hitachi, Ltd. Flip chip assembly structure for semiconductor device and method of assembling therefor
KR20030014861A (ko) * 2001-08-13 2003-02-20 삼성전자주식회사 언더필 테입 및 그 언더필 테입을 사용한 플립칩 본딩 방법
US7612442B2 (en) 2003-09-25 2009-11-03 Hamamatsu Photonics K.K. Semiconductor device
EP1672695A4 (en) * 2003-09-25 2008-10-01 Hamamatsu Photonics Kk SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
US7605455B2 (en) 2003-09-25 2009-10-20 Hamamatsu Photonics K.K. Semiconductor device
EP1672695A1 (en) * 2003-09-25 2006-06-21 Hamamatsu Photonics K.K. Semiconductor device and process for manufacturing the same
US7696595B2 (en) 2003-09-25 2010-04-13 Hamamatsu Photonics K.K. Semiconductor device and method for manufacturing the same
US10398244B2 (en) 2005-06-14 2019-09-03 Shape Shifter Design, Inc. Container holder apparatus and system and method for attaching a holder and a lid to a container
JP2007208568A (ja) * 2006-01-31 2007-08-16 Nippon Dempa Kogyo Co Ltd 表面実装水晶発振器
JP2009182365A (ja) * 2009-05-21 2009-08-13 Hitachi Chem Co Ltd 回路板の製造方法及び回路接続材料
JP2010004067A (ja) * 2009-09-16 2010-01-07 Hitachi Chem Co Ltd 回路接続材料
CN103298271A (zh) * 2012-02-24 2013-09-11 Lg伊诺特有限公司 将柔性pcb结合至相机模块的装置
KR101417252B1 (ko) * 2012-02-24 2014-07-08 엘지이노텍 주식회사 카메라 모듈의 기판 접합 장치
US9113586B2 (en) 2012-02-24 2015-08-18 Lg Innotek Co., Ltd. Device for bonding flexible PCB to camera module

Also Published As

Publication number Publication date
JP3687280B2 (ja) 2005-08-24

Similar Documents

Publication Publication Date Title
JP4659262B2 (ja) 電子部品の実装方法及びペースト材料
JP3880775B2 (ja) 回路基板への電子部品の実装方法
JPH11191569A (ja) フリップチップ実装方法および半導体装置
JP2001267541A (ja) 固体撮像装置及びその製造方法
JP3687280B2 (ja) チップ実装方法
JPH11214441A (ja) バンプ付電子部品の実装方法
JP3509507B2 (ja) バンプ付電子部品の実装構造および実装方法
JP2001332583A (ja) 半導体チップの実装方法
JP2000174059A (ja) 電子部品の実装方法
JP3252745B2 (ja) 半導体装置およびその製造方法
JP4151136B2 (ja) 基板および半導体装置とその製造方法
JP3343317B2 (ja) 半導体ユニット及びその半導体素子の実装方法
JP3376861B2 (ja) バンプ付きワークの実装方法
JP3520208B2 (ja) 回路基板への半導体素子の装着方法、及び半導体装置
JP3570229B2 (ja) 半田接合方法および半田接合用の熱硬化性樹脂
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3811248B2 (ja) 半導体素子の基板への接合方法及び実装方法
JP3525331B2 (ja) 半導体チップの実装基板および半導体装置の実装方法
JP2000133679A (ja) バンプ付電子部品の実装方法および実装体
JP2004253598A (ja) 電子部品の実装方法
JP3726795B2 (ja) バンプ付きワークの実装方法
JP2965496B2 (ja) 半導体ユニット及び半導体素子の実装方法
KR20060017213A (ko) 언더필 수지와 초음파를 이용한 칩 범프 및 기판 패드의접합방법
JPH11135561A (ja) 異方性導電接着フィルム、その製造方法、フリップチップ実装方法、およびフリップチップ実装基板
JP3702929B2 (ja) ワイヤボンディング方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050530

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080617

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090617

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100617

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100617

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110617

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120617

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120617

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130617

Year of fee payment: 8

EXPY Cancellation because of completion of term