JP2000311922A - フリップチップの接合方法及び実装基板 - Google Patents
フリップチップの接合方法及び実装基板Info
- Publication number
- JP2000311922A JP2000311922A JP11121246A JP12124699A JP2000311922A JP 2000311922 A JP2000311922 A JP 2000311922A JP 11121246 A JP11121246 A JP 11121246A JP 12124699 A JP12124699 A JP 12124699A JP 2000311922 A JP2000311922 A JP 2000311922A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor chip
- layer
- based metal
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体チップの電極と接続電極とを接合する
際、半導体チップの電極にダメージが生じることを防
ぎ、接合部の信頼性を向上させる。 【解決手段】 半導体チップ２のＡｌ電極４と接続電極
６との間にＡｕ−Ｐｄ層７を設け、このＡｕ−Ｐｄ層７
を介してＡｌ電極４と接続電極６を接合することにより
半導体チップ２をメイン基板３に実装する。
際、半導体チップの電極にダメージが生じることを防
ぎ、接合部の信頼性を向上させる。 【解決手段】 半導体チップ２のＡｌ電極４と接続電極
６との間にＡｕ−Ｐｄ層７を設け、このＡｕ−Ｐｄ層７
を介してＡｌ電極４と接続電極６を接合することにより
半導体チップ２をメイン基板３に実装する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップをメ
イン基板に実装するための接合方法及びこの接合方法に
より実現された実装基板に関し、特にフリップチップ技
術を用いた接合方法及び実装基板に関する。
イン基板に実装するための接合方法及びこの接合方法に
より実現された実装基板に関し、特にフリップチップ技
術を用いた接合方法及び実装基板に関する。
【０００２】
【従来の技術】近年、ノート型パーソナルコンピュータ
や携帯情報端末装置等をはじめとした電子機器の小型・
軽量化が進んでいる。これに伴い、電子機器を構成する
各部品の高密度化に対する要求がさらに高まっている。
そこで、このような要求を実現するフリップチップ技術
が注目されている。フリップチップ技術では、半導体チ
ップの全ての電極（接続端子）を１つの面に形成し、こ
の電極が形成された面をメイン基板に対向させ、バンプ
を介して半導体チップをメイン基板に実装する。このフ
リップチップ技術により、半導体チップの実装面積の縮
小、大幅な高さの低減が実現される。
や携帯情報端末装置等をはじめとした電子機器の小型・
軽量化が進んでいる。これに伴い、電子機器を構成する
各部品の高密度化に対する要求がさらに高まっている。
そこで、このような要求を実現するフリップチップ技術
が注目されている。フリップチップ技術では、半導体チ
ップの全ての電極（接続端子）を１つの面に形成し、こ
の電極が形成された面をメイン基板に対向させ、バンプ
を介して半導体チップをメイン基板に実装する。このフ
リップチップ技術により、半導体チップの実装面積の縮
小、大幅な高さの低減が実現される。
【０００３】図３は、フリップチップ実装基板を示す図
である。この図３に示すように、フリップチップ実装基
板は、半導体チップ１０と、この半導体チップ１０が表
面実装されたメイン基板１１からなる。半導体チップ１
０のメイン基板１１に対向する面には、Ａｌ系金属から
なる電極１２（以下Ａｌ電極１２という。）が形成され
ている。また、メイン基板１１の半導体チップ１０に対
向する面には、上述したＡｌ電極に対応する位置にＡｕ
系の電極１３（以下Ａｕ電極１３という。）が設けられ
ている。Ａｌ電極１２とＡｕ電極１３とは、Ａｕ−Ｐｄ
を母材とする接続用電極１４（バンプ）を介して電気的
に接続されている。
である。この図３に示すように、フリップチップ実装基
板は、半導体チップ１０と、この半導体チップ１０が表
面実装されたメイン基板１１からなる。半導体チップ１
０のメイン基板１１に対向する面には、Ａｌ系金属から
なる電極１２（以下Ａｌ電極１２という。）が形成され
ている。また、メイン基板１１の半導体チップ１０に対
向する面には、上述したＡｌ電極に対応する位置にＡｕ
系の電極１３（以下Ａｕ電極１３という。）が設けられ
ている。Ａｌ電極１２とＡｕ電極１３とは、Ａｕ−Ｐｄ
を母材とする接続用電極１４（バンプ）を介して電気的
に接続されている。
【０００４】
【発明が解決しようとする課題】上述のようなフリップ
チップ実装基板の製造工程において、ＡｌとＡｕ−Ｐｄ
に硬度差があるために、超音波熱併用法により半導体チ
ップ１０のＡｌ電極１２に接続用電極１４を形成する
際、Ａｌ電極１２に図４（ａ）に示すような第１のダメ
ージ１２ａが生じる。さらに、接続用電極１４をメイン
基板１１のＡｕ電極１３に接合する際、半導体チップ１
０のＡｌ電極１２に図４（ｂ）に示すような第２のダメ
ージ１２ｂが生じる。すなわち、Ａｌ電極１２の材料が
超音波振動方向に著しく変位し、このため接続部の信頼
性が低下していた。また、硬度差の少ないＡｕを母材と
した接続用電極を用いた場合にはダメージは軽減する
が、ＡｌとＡｕの接合面に、ＡｌＡｕ１やＡｌＡｕ５等
の好ましくない金属間化合物が生成されてしまうという
問題もあった。
チップ実装基板の製造工程において、ＡｌとＡｕ−Ｐｄ
に硬度差があるために、超音波熱併用法により半導体チ
ップ１０のＡｌ電極１２に接続用電極１４を形成する
際、Ａｌ電極１２に図４（ａ）に示すような第１のダメ
ージ１２ａが生じる。さらに、接続用電極１４をメイン
基板１１のＡｕ電極１３に接合する際、半導体チップ１
０のＡｌ電極１２に図４（ｂ）に示すような第２のダメ
ージ１２ｂが生じる。すなわち、Ａｌ電極１２の材料が
超音波振動方向に著しく変位し、このため接続部の信頼
性が低下していた。また、硬度差の少ないＡｕを母材と
した接続用電極を用いた場合にはダメージは軽減する
が、ＡｌとＡｕの接合面に、ＡｌＡｕ１やＡｌＡｕ５等
の好ましくない金属間化合物が生成されてしまうという
問題もあった。
【０００５】本発明は、上述のような課題に鑑みてなさ
れたものであり、半導体チップに形成された電極にダメ
ージを与ることなく、また、金属間化合物の生成を抑制
できる接合方法及びフリップチップ実装基板を提供する
ことを目的とする。
れたものであり、半導体チップに形成された電極にダメ
ージを与ることなく、また、金属間化合物の生成を抑制
できる接合方法及びフリップチップ実装基板を提供する
ことを目的とする。
【０００６】
【課題を解決するための手段】上述の目的を達成するた
めに、本発明に係る接合方法は、Ａｕ系金属からなる電
極を有するメイン基板と、Ａｌ系金属からなる電極を有
する半導体チップとを接合する接合方法であって、メイ
ン基板の電極にＡｕからなる接続電極を形成する工程
と、接続電極を被覆するＡｕ−Ｐｄ層を形成する工程
と、Ａｕ−Ｐｄ層と、半導体チップの電極とを接合する
工程とを有する。このとき、Ａｕ−Ｐｄ層の厚みは、
０．５μｍ以上であることが望ましい。
めに、本発明に係る接合方法は、Ａｕ系金属からなる電
極を有するメイン基板と、Ａｌ系金属からなる電極を有
する半導体チップとを接合する接合方法であって、メイ
ン基板の電極にＡｕからなる接続電極を形成する工程
と、接続電極を被覆するＡｕ−Ｐｄ層を形成する工程
と、Ａｕ−Ｐｄ層と、半導体チップの電極とを接合する
工程とを有する。このとき、Ａｕ−Ｐｄ層の厚みは、
０．５μｍ以上であることが望ましい。
【０００７】接続電極に形成されたＡｕ−Ｐｄ層と半導
体チップの電極とを接合することにより、半導体チップ
の電極におけるダメージの発生が防止される。また、接
合部における金属間化合物の生成が抑制される。
体チップの電極とを接合することにより、半導体チップ
の電極におけるダメージの発生が防止される。また、接
合部における金属間化合物の生成が抑制される。
【０００８】また、本発明に係る接合方法は、Ａｕ系金
属からなる電極を有するメイン基板と、Ａｌ系金属から
なる電極を有する半導体チップとを接合する接合方法で
あって、メイン基板の電極上にＡｕ系金属からなる接続
電極を形成する工程と、半導体チップの電極上にＡｕ−
Ｐｄ層を形成する工程と、Ａｕ−Ｐｄ層と、上記接続電
極とを接合する工程とを有する。このとき、Ａｕ−Ｐｄ
層の厚みは、０．５μｍ以上であることが望ましい。
属からなる電極を有するメイン基板と、Ａｌ系金属から
なる電極を有する半導体チップとを接合する接合方法で
あって、メイン基板の電極上にＡｕ系金属からなる接続
電極を形成する工程と、半導体チップの電極上にＡｕ−
Ｐｄ層を形成する工程と、Ａｕ−Ｐｄ層と、上記接続電
極とを接合する工程とを有する。このとき、Ａｕ−Ｐｄ
層の厚みは、０．５μｍ以上であることが望ましい。
【０００９】半導体チップの電極に形成されたＡｕ−Ｐ
ｄ層と接続電極とを接合することにより、半導体チップ
の電極におけるダメージの発生が防止される。また、接
合部における金属間化合物の生成が抑制される。
ｄ層と接続電極とを接合することにより、半導体チップ
の電極におけるダメージの発生が防止される。また、接
合部における金属間化合物の生成が抑制される。
【００１０】また、本発明に係る実装基板は、Ａｌ系金
属からなる電極を有する半導体チップと、Ａｕ系金属か
らなる電極を備えるメイン基板とがＡｕからなる接続電
極を介して接続されてなる実装基板であって、半導体チ
ップの電極と接続電極との間にＡｕ−Ｐｄ層が設けられ
ていることを特徴とする。
属からなる電極を有する半導体チップと、Ａｕ系金属か
らなる電極を備えるメイン基板とがＡｕからなる接続電
極を介して接続されてなる実装基板であって、半導体チ
ップの電極と接続電極との間にＡｕ−Ｐｄ層が設けられ
ていることを特徴とする。
【００１１】半導体チップの電極と接続電極との間にＡ
ｕ−Ｐｄ層を設けることにより、接合部における金属化
合物の生成が抑制されるため、信頼性の高い実装基板が
提供される。
ｕ−Ｐｄ層を設けることにより、接合部における金属化
合物の生成が抑制されるため、信頼性の高い実装基板が
提供される。
【００１２】
【発明の実施の形態】以下、本発明に係るフリップチッ
プ接合方法及びフリップチップ実装基板について、図面
を用いて詳細に説明する。
プ接合方法及びフリップチップ実装基板について、図面
を用いて詳細に説明する。
【００１３】本発明の実施の形態であるフリップチップ
実装基板１を図１に示す。この図１に示すように、フリ
ップチップ実装基板１は、半導体チップ２と半導体チッ
プ２が表面実装されたメイン基板３とを備える。半導体
チップ２のメイン基板３に対向する面には、Ａｌ系金属
を材料とする電極（以下、Ａｌ電極という。）４が設け
られている。一方、メイン基板３の半導体チップ２に対
向する面には、上述したＡｌ電極４にそれぞれ対応する
位置にＡｕ系金属を材料とする電極（以下Ａｕ電極とい
う。）５が形成されている。なお、本明細書においてＡ
ｌ系の金属とは、Ａｌの他、Ａｌ−ＳｉやＡｌ−Ｃｕな
ど、少なくともＡｌを含有する合金などを含むものとす
る。
実装基板１を図１に示す。この図１に示すように、フリ
ップチップ実装基板１は、半導体チップ２と半導体チッ
プ２が表面実装されたメイン基板３とを備える。半導体
チップ２のメイン基板３に対向する面には、Ａｌ系金属
を材料とする電極（以下、Ａｌ電極という。）４が設け
られている。一方、メイン基板３の半導体チップ２に対
向する面には、上述したＡｌ電極４にそれぞれ対応する
位置にＡｕ系金属を材料とする電極（以下Ａｕ電極とい
う。）５が形成されている。なお、本明細書においてＡ
ｌ系の金属とは、Ａｌの他、Ａｌ−ＳｉやＡｌ−Ｃｕな
ど、少なくともＡｌを含有する合金などを含むものとす
る。
【００１４】さらに、Ａｕ電極５の上には、Ａｕを材料
とする接続電極（バンプ）６が形成されており、この接
続電極６の上面部、すなわち、半導体チップ２のＡｌ電
極４に接合される部分は、Ａｕ−Ｐｄ合金を材料とする
Ａｕ−Ｐｄ層７により被覆されている。
とする接続電極（バンプ）６が形成されており、この接
続電極６の上面部、すなわち、半導体チップ２のＡｌ電
極４に接合される部分は、Ａｕ−Ｐｄ合金を材料とする
Ａｕ−Ｐｄ層７により被覆されている。
【００１５】さらに、図１に示すフリップチップ実装基
板１の接合工程について、図２を用いて説明する。
板１の接合工程について、図２を用いて説明する。
【００１６】まず、図２（ａ）に示すように、メイン基
板３のＡｕ電極５上にＡｕ系金属を材料とするボール状
の接続電極６を形成する。
板３のＡｕ電極５上にＡｕ系金属を材料とするボール状
の接続電極６を形成する。
【００１７】次に、図２（ｂ）に示すように、接続電極
６の上面部にＡｕ−Ｐｄ層７を被覆形成する。このと
き、Ａｕ−Ｐｄ層７の厚みは、０．５μｍ以上に形成す
ると効果的である。
６の上面部にＡｕ−Ｐｄ層７を被覆形成する。このと
き、Ａｕ−Ｐｄ層７の厚みは、０．５μｍ以上に形成す
ると効果的である。
【００１８】次に、図２（ｃ）に示すように、超音波
法、熱圧着法、あるいは併用法を用いて接続電極６を被
覆するＡｕ−Ｐｄ層７と半導体チップ２のＡｌ電極４と
を接合する。これによりボール状の接続電極６が垂直方
向に押し潰されるように変形するとともに、Ａｕ−Ｐｄ
層７が接続電極６内に埋没する。
法、熱圧着法、あるいは併用法を用いて接続電極６を被
覆するＡｕ−Ｐｄ層７と半導体チップ２のＡｌ電極４と
を接合する。これによりボール状の接続電極６が垂直方
向に押し潰されるように変形するとともに、Ａｕ−Ｐｄ
層７が接続電極６内に埋没する。
【００１９】このため、Ａｌ電極４側には、Ａｌを変形
させるような圧力が加わらず、したがって従来のような
ダメージは発生しない。さらに、Ａｌ電極４と接続電極
６との間にＡｕ−Ｐｄ層７を介在させることにより、Ａ
ｌＡｕ１やＡｌＡｕ５等の金属間化合物の生成を抑制す
ることができる。このため、本発明の手法を用いて半導
体チップ２をメイン基板３に実装することにより、半導
体チップ２のＡｌ電極４とメイン基板３のＡｕ電極５と
の電気的な接続が確実なものとなり、信頼性の高い実装
基板を製造することができる。
させるような圧力が加わらず、したがって従来のような
ダメージは発生しない。さらに、Ａｌ電極４と接続電極
６との間にＡｕ−Ｐｄ層７を介在させることにより、Ａ
ｌＡｕ１やＡｌＡｕ５等の金属間化合物の生成を抑制す
ることができる。このため、本発明の手法を用いて半導
体チップ２をメイン基板３に実装することにより、半導
体チップ２のＡｌ電極４とメイン基板３のＡｕ電極５と
の電気的な接続が確実なものとなり、信頼性の高い実装
基板を製造することができる。
【００２０】なお、上述した工程では、接続電極６側に
Ａｕ−Ｐｄ層７を設けた後、このＡｕ−Ｐｄ層７とＡｌ
電極４とを接合するといった手順で接合を行っている
が、逆にＡｌ電極４の接合面にＡｕ−Ｐｄ層７を形成し
た後に、このＡｌ電極４に形成されたＡｕ−Ｐｄ層７
と、メイン基板３のＡｕ電極５上に形成された接続電極
６とを接合しても、上述と同様な効果を得ることができ
る。
Ａｕ−Ｐｄ層７を設けた後、このＡｕ−Ｐｄ層７とＡｌ
電極４とを接合するといった手順で接合を行っている
が、逆にＡｌ電極４の接合面にＡｕ−Ｐｄ層７を形成し
た後に、このＡｌ電極４に形成されたＡｕ−Ｐｄ層７
と、メイン基板３のＡｕ電極５上に形成された接続電極
６とを接合しても、上述と同様な効果を得ることができ
る。
【００２１】さらに、Ａｌ電極４をＡｕ−Ｐｄ層７で被
覆した後に、このＡｕ−Ｐｄ層７に接続電極６、メイン
基板３のＡｕ電極５を順次接合するような手順を用いる
こともできる。
覆した後に、このＡｕ−Ｐｄ層７に接続電極６、メイン
基板３のＡｕ電極５を順次接合するような手順を用いる
こともできる。
【００２２】また、図１乃至図２に示す例では、接続電
極６の上面部のみにＡｕ−Ｐｄ層７を被覆させている
が、接続電極６の外周面全面をＡｕ−Ｐｄ層７により被
覆するような構成としてもよい。
極６の上面部のみにＡｕ−Ｐｄ層７を被覆させている
が、接続電極６の外周面全面をＡｕ−Ｐｄ層７により被
覆するような構成としてもよい。
【００２３】
【発明の効果】本発明に係る接合方法及び実装基板で
は、半導体チップをメイン基板に実装する際、半導体チ
ップの電極と接続用電極との間にＡｕ−Ｐｄ層を介在さ
せて接合をおこなうため、半導体チップの電極にダメー
ジを与えず、また、接合部における金属間化合物の生成
を抑制することができる。したがって、本発明によれ
ば、接合部の信頼性が高い実装基板を提供することがで
きる。
は、半導体チップをメイン基板に実装する際、半導体チ
ップの電極と接続用電極との間にＡｕ−Ｐｄ層を介在さ
せて接合をおこなうため、半導体チップの電極にダメー
ジを与えず、また、接合部における金属間化合物の生成
を抑制することができる。したがって、本発明によれ
ば、接合部の信頼性が高い実装基板を提供することがで
きる。
【図１】 本発明の実施の形態である実装基板を示す図
である。
である。
【図２】 半導体基板の電極とメイン基板の電極とを接
続する手順を説明する図である。
続する手順を説明する図である。
【図３】 従来の実装基板を示す図である。
【図４】 半導体基板の電極のダメージを示す図であ
る。
る。
１ フリップチップ実装基板 ２ 半導体チップ ３ メイン基板 ４ Ａｌ電極 ５ Ａｕ電極 ６ 接続電極 ７ Ａｕ−Ｐｄ層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/12 Ｌ
Claims (7)
- 【請求項１】 Ａｕ系金属からなるの電極を有するメイ
ン基板と、Ａｌ系金属からなる電極を有する半導体チッ
プとを接合する接合方法であって、 上記メイン基板の電極にＡｕ系金属からなる接続電極を
形成する工程と、 上記接続電極を被覆するＡｕ−Ｐｄ層を形成する工程
と、 上記Ａｕ−Ｐｄ層と、上記半導体チップの電極とを接合
する工程とを有する接合方法。 - 【請求項２】 上記Ａｕ−Ｐｄ層の厚みは、０．５μｍ
以上であることを特徴とする請求項１記載の接合方法。 - 【請求項３】 上記接合の工程は、超音波法及び／又は
熱圧着法により行われることを特徴とする請求項１又は
２記載の接合方法。 - 【請求項４】 Ａｕ系金属からなる電極を有するメイン
基板と、Ａｌ系金属からなる電極を有する半導体チップ
とを接合する接合方法であって、 上記メイン基板の電極上にＡｕ系金属からなる接続電極
を形成する工程と、 上記半導体チップの電極上にＡｕ−Ｐｄ層を形成する工
程と、 上記Ａｕ−Ｐｄ層と、上記接続電極とを接合する工程と
を有する接合方法。 - 【請求項５】 上記Ａｕ−Ｐｄ層の厚みは、０．５μｍ
以上であることを特徴とする請求項４記載の接合方法。 - 【請求項６】 上記接合の工程は、超音波法及び／又は
熱圧着法により行われることを特徴とする請求項４又は
５記載の接合方法。 - 【請求項７】 Ａｌ系金属からなる電極を有する半導体
チップと、Ａｕ系金属からなる電極を備えるメイン基板
とがＡｕ系金属からなる接続電極を介して接続されてな
る実装基板において、 上記半導体チップの電極と上記接続電極との間にＡｕ−
Ｐｄ層が設けられていることを特徴とする実装基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11121246A JP2000311922A (ja) | 1999-04-28 | 1999-04-28 | フリップチップの接合方法及び実装基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11121246A JP2000311922A (ja) | 1999-04-28 | 1999-04-28 | フリップチップの接合方法及び実装基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000311922A true JP2000311922A (ja) | 2000-11-07 |
Family
ID=14806527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11121246A Pending JP2000311922A (ja) | 1999-04-28 | 1999-04-28 | フリップチップの接合方法及び実装基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000311922A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011009794A (ja) * | 2010-10-14 | 2011-01-13 | Texas Instr Japan Ltd | Ｉｃチップ上への電子部品の実装 |
-
1999
- 1999-04-28 JP JP11121246A patent/JP2000311922A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011009794A (ja) * | 2010-10-14 | 2011-01-13 | Texas Instr Japan Ltd | Ｉｃチップ上への電子部品の実装 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6664643B2 (en) | Semiconductor device and method for manufacturing the same | |
| US6214642B1 (en) | Area array stud bump flip chip device and assembly process | |
| JP2003510815A (ja) | 能動素子上に設けられた接着パッドを備える半導体チップ | |
| JP2002110898A (ja) | 半導体装置 | |
| JP2006060128A (ja) | 半導体装置 | |
| JP2003243436A (ja) | バンプの形成方法、バンプ付き半導体素子及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2003243442A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3509507B2 (ja) | バンプ付電子部品の実装構造および実装方法 | |
| JP2003243605A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3731378B2 (ja) | 半導体素子の製造方法、および半導体素子、ならびに実装モジュール | |
| JP2000208675A (ja) | 半導体装置およびその製造方法 | |
| JP3065010B2 (ja) | 半導体装置 | |
| US6281437B1 (en) | Method of forming an electrical connection between a conductive member having a dual thickness substrate and a conductor and electronic package including said connection | |
| JP2000311922A (ja) | フリップチップの接合方法及び実装基板 | |
| JP2004128356A (ja) | 半導体装置 | |
| JP3770321B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004363319A (ja) | 実装基板及び半導体装置 | |
| JP3965767B2 (ja) | 半導体チップの基板実装構造 | |
| JP3389712B2 (ja) | Ｉｃチップのバンプ形成方法 | |
| JP4090906B2 (ja) | 半導体装置及びその製造方法 | |
| TWI224376B (en) | Flip-chip bonding process | |
| JP2003007904A (ja) | 半導体装置 | |
| JP2001127102A (ja) | 半導体装置およびその製造方法 | |
| JP2005150441A (ja) | チップ積層型半導体装置およびその製造方法 | |
| JP2551243B2 (ja) | 半導体装置 |