JPH03167835A - 半導体チップの実装方法 - Google Patents
半導体チップの実装方法Info
- Publication number
- JPH03167835A JPH03167835A JP1306504A JP30650489A JPH03167835A JP H03167835 A JPH03167835 A JP H03167835A JP 1306504 A JP1306504 A JP 1306504A JP 30650489 A JP30650489 A JP 30650489A JP H03167835 A JPH03167835 A JP H03167835A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- lead
- gold
- semiconductor chip
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000007747 plating Methods 0.000 claims abstract description 32
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 28
- 239000010931 gold Substances 0.000 abstract description 27
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 26
- 229910052737 gold Inorganic materials 0.000 abstract description 26
- 239000011889 copper foil Substances 0.000 abstract description 19
- 229910052802 copper Inorganic materials 0.000 abstract description 10
- 239000010949 copper Substances 0.000 abstract description 10
- 229910000838 Al alloy Inorganic materials 0.000 abstract description 6
- 239000011347 resin Substances 0.000 abstract description 4
- 229920005989 resin Polymers 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 239000011521 glass Substances 0.000 abstract description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 230000035897 transcription Effects 0.000 abstract 2
- 238000013518 transcription Methods 0.000 abstract 2
- 238000000034 method Methods 0.000 description 24
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 229910052759 nickel Inorganic materials 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 4
- -1 gold-aluminum Chemical compound 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910000570 Cupronickel Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- YOCUPQPZWBBYIX-UHFFFAOYSA-N copper nickel Chemical compound [Ni].[Cu] YOCUPQPZWBBYIX-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000010953 base metal Substances 0.000 description 2
- MXZVHYUSLJAVOE-UHFFFAOYSA-N gold(3+);tricyanide Chemical compound [Au+3].N#[C-].N#[C-].N#[C-] MXZVHYUSLJAVOE-UHFFFAOYSA-N 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- GSJBKPNSLRKRNR-UHFFFAOYSA-N $l^{2}-stannanylidenetin Chemical compound [Sn].[Sn] GSJBKPNSLRKRNR-UHFFFAOYSA-N 0.000 description 1
- 101100537266 Caenorhabditis elegans tin-13 gene Proteins 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000012050 conventional carrier Substances 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- IZLAVFWQHMDDGK-UHFFFAOYSA-N gold(1+);cyanide Chemical compound [Au+].N#[C-] IZLAVFWQHMDDGK-UHFFFAOYSA-N 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の口的〕
(産業上の利用分野)
この発明はフイルムキャリアに半導体チップをインナー
リードボンデイングする半導体ブ−ツブの尖装方法に関
する。
リードボンデイングする半導体ブ−ツブの尖装方法に関
する。
(従来の技術)
近年、電子回路の高密度化、高集−積化が進む中でその
中心となる半導体チップの高密度実装技術の開発が盛ん
である。
中心となる半導体チップの高密度実装技術の開発が盛ん
である。
半導体チップを回路に電気的に接続する組み立て技術と
して、ワイヤーボンディング、フリツブチップ、フィノ
レムキャリア(丁ape AUt0111atedeB
onding法の別称)等種々の実装方法が実用化され
ている。本明細書では、フィルムキャリアーヒに形成し
たリードにバンプを転写し、このバンプ付きリードを半
導体チップにインナーリードボンディング(ILB)す
る転写バンプ方式のフィルムキャリア法を対象としてい
る。
して、ワイヤーボンディング、フリツブチップ、フィノ
レムキャリア(丁ape AUt0111atedeB
onding法の別称)等種々の実装方法が実用化され
ている。本明細書では、フィルムキャリアーヒに形成し
たリードにバンプを転写し、このバンプ付きリードを半
導体チップにインナーリードボンディング(ILB)す
る転写バンプ方式のフィルムキャリア法を対象としてい
る。
第3図は従来の転写バンプ方式のフィルムキャリア法を
用いた半導体チップの実装方法を説明するものである。
用いた半導体チップの実装方法を説明するものである。
先ず、第3図aに示すガラスを用いた原版1を用意する
。上記原版1は、転写基板4の片面全面に酸化インジウ
ムのメッキIJ電膜2が形成され、更にその上に、後述
する半導体チップの電極位置に対応してバンプ形成用穴
5を有するメッキマスク3がフォトリソグラフィ法によ
って形成されている。次に、第3図bに示すように、上
記原版1を例えばシアン化金メッキ溶液に浸漬し、バン
プ形成用穴5に金バンプ6を形成する。次に、第3図C
に示すように、銅箔リード7が予め形或されたTAB用
フィルム8に、加熱したツール9を対向させ、上記金バ
ンプ6を位置合わせしたのち該ツール9を熱圧着する。
。上記原版1は、転写基板4の片面全面に酸化インジウ
ムのメッキIJ電膜2が形成され、更にその上に、後述
する半導体チップの電極位置に対応してバンプ形成用穴
5を有するメッキマスク3がフォトリソグラフィ法によ
って形成されている。次に、第3図bに示すように、上
記原版1を例えばシアン化金メッキ溶液に浸漬し、バン
プ形成用穴5に金バンプ6を形成する。次に、第3図C
に示すように、銅箔リード7が予め形或されたTAB用
フィルム8に、加熱したツール9を対向させ、上記金バ
ンプ6を位置合わせしたのち該ツール9を熱圧着する。
いわゆるバンプ転写である。第3図dは金バンプ6が転
写されたTAB用フィルム8を示す。銅箔リード7は、
第5図で詳述するように、予め錫メッキされている。
写されたTAB用フィルム8を示す。銅箔リード7は、
第5図で詳述するように、予め錫メッキされている。
次に、第3図eにて、半導体チップ10上のアルミニウ
ム電極11に上記バンプ形成済みの銅箔り一ド7を高精
度に位置合わせし、上記と同様のツール9を用いて金パ
ンプ6を介し銅箔リード7とアルミニウム電極11とを
電気的に接続する。いわゆるインナーリードボンディン
グである。これにより、第3図fに示すように、TAB
用フィルム8に半導体チップ10が取付けられる。その
後、第3図9に示すように保護樹脂12を塗Il!J(
ホッティ〉グ)することによりフィルムキャリアチップ
が完成する。
ム電極11に上記バンプ形成済みの銅箔り一ド7を高精
度に位置合わせし、上記と同様のツール9を用いて金パ
ンプ6を介し銅箔リード7とアルミニウム電極11とを
電気的に接続する。いわゆるインナーリードボンディン
グである。これにより、第3図fに示すように、TAB
用フィルム8に半導体チップ10が取付けられる。その
後、第3図9に示すように保護樹脂12を塗Il!J(
ホッティ〉グ)することによりフィルムキャリアチップ
が完成する。
第4図は半導体チップ10が取付けられたフィルムキャ
リアを示す。半導体チップ10はデバイスホール17に
位置しデバイスホール17の形成後も残されたリンク基
板(ポリイミド塁板〉14に銅箔り一ド7を介して支持
されている。
リアを示す。半導体チップ10はデバイスホール17に
位置しデバイスホール17の形成後も残されたリンク基
板(ポリイミド塁板〉14に銅箔り一ド7を介して支持
されている。
第5図は半導体チップ10と銅箔リード7との接続構造
を拡大したものである。第5図aに示すように、銅箔リ
ード7は予め錫メッキ13が施され、ツール9で圧着し
たとき、第5図bに示すように、銅箭リード7と金バン
プ6と間に金一錫共晶層15が形成され、金バンプ6と
アルミニウム電極11との間に金一アルミ合金層16が
形戒される。
を拡大したものである。第5図aに示すように、銅箔リ
ード7は予め錫メッキ13が施され、ツール9で圧着し
たとき、第5図bに示すように、銅箭リード7と金バン
プ6と間に金一錫共晶層15が形成され、金バンプ6と
アルミニウム電極11との間に金一アルミ合金層16が
形戒される。
上記実装方法による従来のキャリアフィルムは、金バン
プ6の厚みは、銅箔リード7の厚み35μmとほぼ同程
度の30μmであり、金素材の使用量が増加して高価に
なる欠点があった。金バンプ6は、半導体チップの電極
に対応した数だけでなく、実際に使用する金バンプ以外
にダミーの金バンプを多数形成して均一な厚みの金バン
プを原版1に形成しているため、バンプ形成コストは増
大する。従って、金バンプに代わる低コストの卑金属ハ
ンブ形成法が望まれていた。
プ6の厚みは、銅箔リード7の厚み35μmとほぼ同程
度の30μmであり、金素材の使用量が増加して高価に
なる欠点があった。金バンプ6は、半導体チップの電極
に対応した数だけでなく、実際に使用する金バンプ以外
にダミーの金バンプを多数形成して均一な厚みの金バン
プを原版1に形成しているため、バンプ形成コストは増
大する。従って、金バンプに代わる低コストの卑金属ハ
ンブ形成法が望まれていた。
しかしながら、銅、半田等の卑金属バンプは、半導体チ
ップに形成されるアルミニウム電極との接続が困難で、
電極に予めメッキ処理を施さなければならない。このた
め、ウエハレベルのメッキ管理技術が必要であるととも
に、そのメッキプロセスで素子の特性を劣化させてしま
うという問題があった。
ップに形成されるアルミニウム電極との接続が困難で、
電極に予めメッキ処理を施さなければならない。このた
め、ウエハレベルのメッキ管理技術が必要であるととも
に、そのメッキプロセスで素子の特性を劣化させてしま
うという問題があった。
(発明が解決しようとする課題)
従来の半導体チップの実装方法は、半導体アルミ電極と
銅箔リードとの接続のために、金バンプを使用しており
、これに代わる卑金属バンプを使う低コストの方法が望
まれていた。
銅箔リードとの接続のために、金バンプを使用しており
、これに代わる卑金属バンプを使う低コストの方法が望
まれていた。
この発明は、転写TAB方式におけるインナーリードボ
ンディングのコスト低減を図り、しかも信頼性を確保り
るようにした半導体チップの実装方法の提供を目的とす
る。
ンディングのコスト低減を図り、しかも信頼性を確保り
るようにした半導体チップの実装方法の提供を目的とす
る。
[発明の構成]
(課題を解決するための手段)
この発明は、半導体チップ用ホール及び配線リードが形
成されたキャリアフィルムを用い、上記ホールに延設し
た上記リードにバンプを形或する工程と、上記リードと
バンプの両表面にメッキ層を形或ずる工程と、上記メッ
キ層の形成ざれたバンプを介して半導体チップの電極に
上記リードを接続する工程とを具備する。
成されたキャリアフィルムを用い、上記ホールに延設し
た上記リードにバンプを形或する工程と、上記リードと
バンプの両表面にメッキ層を形或ずる工程と、上記メッ
キ層の形成ざれたバンプを介して半導体チップの電極に
上記リードを接続する工程とを具備する。
(作用)
このような実装方法によれば、銅箔リードとアルくニウ
ム電極との接合は、従来と同じ金一アルミ合金となり、
接続強度が従来より劣化することがなく、金バンプを形
成しないのぐ、フィルムキャリアチップの製造コストを
低減ずることができる。
ム電極との接合は、従来と同じ金一アルミ合金となり、
接続強度が従来より劣化することがなく、金バンプを形
成しないのぐ、フィルムキャリアチップの製造コストを
低減ずることができる。
(実施例)
以下、この発明を図示の実施例によって詳細に説明する
。
。
第1図はこの弁明に係る半導体チップの実装方法を説明
する工程図であり、第2図は第1図を詳しく説明する拡
大図である。
する工程図であり、第2図は第1図を詳しく説明する拡
大図である。
先ず、第1図aにて、ガラス製の転写基板4に酸化イン
ジウムのメツキ3LlfWA2とバンプ形成用穴5を有
するメッキマスク3を、従来と同じ方法で形或して原版
1を作或する。
ジウムのメツキ3LlfWA2とバンプ形成用穴5を有
するメッキマスク3を、従来と同じ方法で形或して原版
1を作或する。
次に、第1図bに示すように、原版1を電界メッキ法に
て、上記バンプ形成用穴5に銅バン726を形成する。
て、上記バンプ形成用穴5に銅バン726を形成する。
この銅バン126の厚みは、例えば30μmとする。
次に、厚さ35μmの銅箔リード7が予め形成されたT
AB用フイルム8に、加熱したツール9を対向させ、上
記銅バン126を位置合わせしたのち該ツール9を熱圧
着する(バンプ転写).ここで、上記TAB用フィルム
8は第2図aに示すように、予めニッケルメッキ層23
が形或されている。
AB用フイルム8に、加熱したツール9を対向させ、上
記銅バン126を位置合わせしたのち該ツール9を熱圧
着する(バンプ転写).ここで、上記TAB用フィルム
8は第2図aに示すように、予めニッケルメッキ層23
が形或されている。
ニッケルメッキ層23は例えば0.5μmである。
第1図dは上記バンプ転写されたTAB用フイルム8を
示し、第2図bは、第1図dを拡大した図である。
示し、第2図bは、第1図dを拡大した図である。
次に、第1図eに示すように、ニッケルメッキ層23の
形成された上記銅箔リード7と銅バン12もの表囮全面
あるいは部分的に、シアン化金メッキ溶液にて電界メッ
キを行い、第1図eに示すような、金メッキが施された
TABフィルム8を作或する。金メッキ層31は、厚み
が例えば1〜2μmに形或される。
形成された上記銅箔リード7と銅バン12もの表囮全面
あるいは部分的に、シアン化金メッキ溶液にて電界メッ
キを行い、第1図eに示すような、金メッキが施された
TABフィルム8を作或する。金メッキ層31は、厚み
が例えば1〜2μmに形或される。
次に、第1図fにて、半導体チップ10上のアルミニウ
ム電極11に上記バンプ及び金メッキ形成済み銅箔リー
ド7を高titiで位置合わせし、上記と同様のツール
9を用いて銅箔リード7とアルミニウム電極11とを電
気的に接続する(インナーリードボンディング)。これ
により、第1図qに示すように、TAB用フィルム8に
半導体チップ10が取付けられる。第2図Cは第1図0
の状態のTAB用フィルム8を示す。
ム電極11に上記バンプ及び金メッキ形成済み銅箔リー
ド7を高titiで位置合わせし、上記と同様のツール
9を用いて銅箔リード7とアルミニウム電極11とを電
気的に接続する(インナーリードボンディング)。これ
により、第1図qに示すように、TAB用フィルム8に
半導体チップ10が取付けられる。第2図Cは第1図0
の状態のTAB用フィルム8を示す。
その後、第1図hに示すように保護樹脂12を塗膜する
ことにより本件フィルムキャリアチップを完成する。
ことにより本件フィルムキャリアチップを完成する。
上記実施例の実装方法によれば、第2図bにおいて、銅
箔リード7と銅バン726の接続は、ニッケルメッキ層
23を介した銅一ニッケル合金接合27となる。また、
第2図Cに示すように、銅バンプ26とアルミニウム電
極11との接続は、金メッキ層31を介した金一アルミ
合金接合28となる。上記銅ニッケル合金接合27は、
金メッキ層31の形成と、第1図C及びfによる再度の
熱圧肴により、接続部の強度1よ向上する。また、金一
アルミ合金接合28は、従来と同じ接続強度となり、信
頼性も十分である。従って、金バンプを用いた従来の接
続強度より定価することはない。
箔リード7と銅バン726の接続は、ニッケルメッキ層
23を介した銅一ニッケル合金接合27となる。また、
第2図Cに示すように、銅バンプ26とアルミニウム電
極11との接続は、金メッキ層31を介した金一アルミ
合金接合28となる。上記銅ニッケル合金接合27は、
金メッキ層31の形成と、第1図C及びfによる再度の
熱圧肴により、接続部の強度1よ向上する。また、金一
アルミ合金接合28は、従来と同じ接続強度となり、信
頼性も十分である。従って、金バンプを用いた従来の接
続強度より定価することはない。
尚、上記実施例は一例であり、銅箔リード7のメッキ層
(ニッケルメッキ層23).バンプ(#li!バンプ2
6)及び転写後のメッキ層(金メッキ層31)は、上記
種類の金属以外も使用することができる。
(ニッケルメッキ層23).バンプ(#li!バンプ2
6)及び転写後のメッキ層(金メッキ層31)は、上記
種類の金属以外も使用することができる。
第1表は、この発明に使用可能な各部の材料を示す。
?J″F余白
第1表
上表において、銅箔リード7と銅バンプ11の接続で良
好なのは半田メッキであるが、アウターリードボンディ
ング時の加熱による再溶融によって接続不良を起こすこ
とが考えられるので、注意が必要である。同様の理由で
、半田バンプの場合も高融点ものを用いる方が望ましい
。
好なのは半田メッキであるが、アウターリードボンディ
ング時の加熱による再溶融によって接続不良を起こすこ
とが考えられるので、注意が必要である。同様の理由で
、半田バンプの場合も高融点ものを用いる方が望ましい
。
従来法では厚さ30μmの金バンプを形成したのに対し
、この発明では、1/2μmの金メッキ層で済み、金使
用量を削減してコストの低減が可能になる。
、この発明では、1/2μmの金メッキ層で済み、金使
用量を削減してコストの低減が可能になる。
[発明の効果]
以上説明したようにこの発明によれば、金バンプを形成
しなくても接続強度が従来より劣化づることがないので
、金使用量を削減して、フィルムキャリアチップの製造
コストを低減することができる。
しなくても接続強度が従来より劣化づることがないので
、金使用量を削減して、フィルムキャリアチップの製造
コストを低減することができる。
第1図はこの発明に係る半導体チップの実装方法を説明
する工程図、第2図は第1図を詳しく説明づる拡大図、
第3図は従来の半導体チップの実装方法を説明する工程
図、第4図は半導体チップが搭載されたフイルムYヤリ
アを示す平面図、第5図は第3図を詳しく説明する拡大
図である。 1・・・原版、2・・・メッキ導電膜、3・・・メッキ
マスク、4・・・転?;′基板、5・・・バンプ形成用
穴、7・・・銅箔リード、8・・・TAB用フィルム、
9・・・ツール、10・・・半聯休チップ、11・・・
アルミニウム電極、12・・・保護樹脂。23・・・ニ
ッケルメッキ層、26・・・銅バンプ、27・・・銅−
ニッケル合金接合、28・・・金一アルミ合金接合、3
1・・・金メッキ層、
する工程図、第2図は第1図を詳しく説明づる拡大図、
第3図は従来の半導体チップの実装方法を説明する工程
図、第4図は半導体チップが搭載されたフイルムYヤリ
アを示す平面図、第5図は第3図を詳しく説明する拡大
図である。 1・・・原版、2・・・メッキ導電膜、3・・・メッキ
マスク、4・・・転?;′基板、5・・・バンプ形成用
穴、7・・・銅箔リード、8・・・TAB用フィルム、
9・・・ツール、10・・・半聯休チップ、11・・・
アルミニウム電極、12・・・保護樹脂。23・・・ニ
ッケルメッキ層、26・・・銅バンプ、27・・・銅−
ニッケル合金接合、28・・・金一アルミ合金接合、3
1・・・金メッキ層、
Claims (1)
- 【特許請求の範囲】 半導体チップ用ホール及び配線リードが形成されたキ
ャリアフィルムを用い、前記ホールに延設した前記リー
ドにバンプを形成する工程と、前記リードとバンプの両
表面にメッキ層を形成する工程と、 上記メッキ層の形成されたバンプを介して半導体チップ
の電極に前記リードを接続する工程とを具備することを
特徴とする半導体チップの実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1306504A JPH03167835A (ja) | 1989-11-28 | 1989-11-28 | 半導体チップの実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1306504A JPH03167835A (ja) | 1989-11-28 | 1989-11-28 | 半導体チップの実装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03167835A true JPH03167835A (ja) | 1991-07-19 |
Family
ID=17957824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1306504A Pending JPH03167835A (ja) | 1989-11-28 | 1989-11-28 | 半導体チップの実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03167835A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0630056A1 (en) * | 1993-05-28 | 1994-12-21 | Toshiba Ave Co., Ltd | Use of anisotropically conductive film for connecting leads of wiring board with electrode pads of photoelectric converting device and mounting method of the device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6281744A (ja) * | 1985-10-07 | 1987-04-15 | Mitsui Mining & Smelting Co Ltd | バンプ付フイルムキヤリヤの製造方法 |
JPS62125656A (ja) * | 1985-11-26 | 1987-06-06 | Keiji Iimura | バンプ付テ−プキヤリアの製造方法 |
-
1989
- 1989-11-28 JP JP1306504A patent/JPH03167835A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6281744A (ja) * | 1985-10-07 | 1987-04-15 | Mitsui Mining & Smelting Co Ltd | バンプ付フイルムキヤリヤの製造方法 |
JPS62125656A (ja) * | 1985-11-26 | 1987-06-06 | Keiji Iimura | バンプ付テ−プキヤリアの製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0630056A1 (en) * | 1993-05-28 | 1994-12-21 | Toshiba Ave Co., Ltd | Use of anisotropically conductive film for connecting leads of wiring board with electrode pads of photoelectric converting device and mounting method of the device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6214642B1 (en) | Area array stud bump flip chip device and assembly process | |
JP3297254B2 (ja) | 半導体パッケージおよびその製造方法 | |
US6414382B1 (en) | Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument | |
JP3262497B2 (ja) | チップ実装回路カード構造 | |
JP3377001B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
CN101939832A (zh) | 热机械的倒焊芯片的模片焊接 | |
JPH1064955A (ja) | 半導体素子の実装構造 | |
TWI284973B (en) | Flip-chip joint structure, and fabricating process thereof | |
JP2915888B1 (ja) | 配線基板及びその製造方法 | |
JP2002164498A (ja) | 半導体装置およびその製法 | |
JP2003007902A (ja) | 電子部品の実装基板及び実装構造 | |
JPH0432541B2 (ja) | ||
JP2000208675A (ja) | 半導体装置およびその製造方法 | |
JPS5835935A (ja) | 半導体装置及びその製造方法 | |
JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
JP2002170847A (ja) | 半導体装置の製造方法および半導体装置 | |
JPH03167835A (ja) | 半導体チップの実装方法 | |
JPS63168028A (ja) | 微細接続構造 | |
JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
JP3674550B2 (ja) | 半導体装置 | |
JP2986661B2 (ja) | 半導体装置の製造方法 | |
JP2000299399A (ja) | 半導体装置 | |
US7759791B2 (en) | High density IC module | |
JPH04356935A (ja) | 半導体装置のバンプ電極形成方法 | |
JP2001085595A (ja) | 半導体装置及びそれを用いた電子装置及びその製造方法 |