JP2701348B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2701348B2 JP2701348B2 JP63209922A JP20992288A JP2701348B2 JP 2701348 B2 JP2701348 B2 JP 2701348B2 JP 63209922 A JP63209922 A JP 63209922A JP 20992288 A JP20992288 A JP 20992288A JP 2701348 B2 JP2701348 B2 JP 2701348B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor element
- resin film
- electrode
- internal lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Non-Insulated Conductors (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特にマイクロ波素子の
内部結線に関するものである。
内部結線に関するものである。
マイクロ波素子を使用した高周波用の半導体装置にお
いて半導体素子と、容器との結線は、一般的には細金線
で行なわれている。更によりよいRF特性を得る上で結線
のインダクタンスを減少させる為最短距離に結線したり
あるいは複数本の細金線を結線する等の工夫を行なって
いる。
いて半導体素子と、容器との結線は、一般的には細金線
で行なわれている。更によりよいRF特性を得る上で結線
のインダクタンスを減少させる為最短距離に結線したり
あるいは複数本の細金線を結線する等の工夫を行なって
いる。
又、フィルムキャリアを用いた方式であるTAB実装方
式は一般にAl電極を有する半導体素子に用いられ、半導
体素子のパッド上にAuバンプを形成し、Auバンプを介し
てフィルムキャリアと結線している。
式は一般にAl電極を有する半導体素子に用いられ、半導
体素子のパッド上にAuバンプを形成し、Auバンプを介し
てフィルムキャリアと結線している。
上述した従来の半導体装置の結線において、ワイヤー
ボンディング方式では１パッド上よりの結線数はツール
の大きさにより限定され、複数本のワイヤーを結線する
には大きなパッド面積を必要とするので結線のインダク
タンスはあまり小さくできないという欠点がある。又、
フィルムキャリア方式においては、結線そのもののイン
ダクタンスは小さくできるけれども半導体素子上にAuバ
ンプを形成するので、電極パッドが大きくなり寄生容量
が大きくなるので高周波用の半導体装置には適していな
い。
ボンディング方式では１パッド上よりの結線数はツール
の大きさにより限定され、複数本のワイヤーを結線する
には大きなパッド面積を必要とするので結線のインダク
タンスはあまり小さくできないという欠点がある。又、
フィルムキャリア方式においては、結線そのもののイン
ダクタンスは小さくできるけれども半導体素子上にAuバ
ンプを形成するので、電極パッドが大きくなり寄生容量
が大きくなるので高周波用の半導体装置には適していな
い。
本発明の目的は、このような欠点のない高周波特性の
良好な半導体装置を提供することにある。
良好な半導体装置を提供することにある。
本発明の半導体装置は、容器に搭載された半導体素子
と、前記容器のメタライズ層と半導体素子の電極パッド
にしてTAB方式の半導体装置におけるバンプ以外の前記
電極パッドとを接続する内部リードが一方の面に導電性
シールド板が前記一方の面と対向する他方の面にそれぞ
れ接着された第１の樹脂フィルムとを含み、前記第１の
樹脂フィルムおよび導電性シールド板が前記半導体素子
の上から前記メタライズ層との間に渡り前記メタライズ
層の上に達することなく設けられているというものであ
る。
と、前記容器のメタライズ層と半導体素子の電極パッド
にしてTAB方式の半導体装置におけるバンプ以外の前記
電極パッドとを接続する内部リードが一方の面に導電性
シールド板が前記一方の面と対向する他方の面にそれぞ
れ接着された第１の樹脂フィルムとを含み、前記第１の
樹脂フィルムおよび導電性シールド板が前記半導体素子
の上から前記メタライズ層との間に渡り前記メタライズ
層の上に達することなく設けられているというものであ
る。
更に、少なくとも一つの内部リードの下に二つの電極
パッドを設け、前記二つの電極パッドのうち半導体素子
の外周側に配置されちるものと前記内部リードとが間に
挟まれた第２の樹脂フィルムで絶縁することができる。
パッドを設け、前記二つの電極パッドのうち半導体素子
の外周側に配置されちるものと前記内部リードとが間に
挟まれた第２の樹脂フィルムで絶縁することができる。
次に本発明について図面を参照して説明する。
第１図（ａ）は本発明の第１の実施例を示す平面図、
第１図（ｂ）は第１図（ａ）のＸ−Ｘ′線断面図であ
る。
第１図（ｂ）は第１図（ａ）のＸ−Ｘ′線断面図であ
る。
この実施例は、容器６に搭載された半導体素子４と、
半導体素子４の電極パッド５に接合された内部リード２
と、半導体素子４上に内部リード５を間に挟んで設けら
れた樹脂フィルム１と、樹脂フィルム１の内部リード５
に接着された面と対向する面に貼り付けられた導電性シ
ールド板３とを含むというものである。
半導体素子４の電極パッド５に接合された内部リード２
と、半導体素子４上に内部リード５を間に挟んで設けら
れた樹脂フィルム１と、樹脂フィルム１の内部リード５
に接着された面と対向する面に貼り付けられた導電性シ
ールド板３とを含むというものである。
次に、この実施例の製造方法について説明する。
フィルムキャリアと同様の材質の厚さ50μｍ程度の樹
脂フィルム１の両面に銅箔を貼り付けた後、一方の銅箔
を伝意にパターン形成後Auメッキを施こし内部リード２
を形成する。他方の銅箔はそのまま残して導電性シール
ド板３とする。次に、導電性シールド板３を表にして、
容器６のキャビティに半導体素子４をダイボンディング
したものの上に置いて位置合わせをし、半導体素子４の
電極パッド５、容器６のメタライズ層７と内部リード２
とを接触させ、導電性シールド板３の上方よりそれぞれ
部分的に熱圧着し、内部結線を行なう。TAB方式におい
ては、この熱圧着は一度に行うのであるが、本発明では
ワイヤボンディング法のように、１つ宛行う。従って電
極パッド５はバンプでなくてよく、ワイヤボンディング
方式のボンディングパッドと同様のものでよいので、面
積的にはバンプに比べて小さくてよい。又、電極パッド
とメタライズ層との間の結線はほぼ最短距離で可能であ
り、形状も自由に設計できるのでインダクタンスを小さ
くできる。更に、導電性シールド板が設けられているの
で高周波もれ防止が可能である。更に又、カバーとして
の役割もあるので熱圧着時に半導体素子の汚れも防止で
き、信頼性も向上する。
脂フィルム１の両面に銅箔を貼り付けた後、一方の銅箔
を伝意にパターン形成後Auメッキを施こし内部リード２
を形成する。他方の銅箔はそのまま残して導電性シール
ド板３とする。次に、導電性シールド板３を表にして、
容器６のキャビティに半導体素子４をダイボンディング
したものの上に置いて位置合わせをし、半導体素子４の
電極パッド５、容器６のメタライズ層７と内部リード２
とを接触させ、導電性シールド板３の上方よりそれぞれ
部分的に熱圧着し、内部結線を行なう。TAB方式におい
ては、この熱圧着は一度に行うのであるが、本発明では
ワイヤボンディング法のように、１つ宛行う。従って電
極パッド５はバンプでなくてよく、ワイヤボンディング
方式のボンディングパッドと同様のものでよいので、面
積的にはバンプに比べて小さくてよい。又、電極パッド
とメタライズ層との間の結線はほぼ最短距離で可能であ
り、形状も自由に設計できるのでインダクタンスを小さ
くできる。更に、導電性シールド板が設けられているの
で高周波もれ防止が可能である。更に又、カバーとして
の役割もあるので熱圧着時に半導体素子の汚れも防止で
き、信頼性も向上する。
なお、実際には、この後、キャップを取付けてパッケ
ージが完成されるのはいうまでもない。
ージが完成されるのはいうまでもない。
第２図は本発明の第２の実施例を示す断面図である。
この実施は、内部リード２の下にもう１つの樹脂フィ
ルム８が貼り付けられている。例えばＥ字形の電極
（５）で囲われた部分に他の電極（５′）が配置されて
いる半導体素子の内部結線に使用するのに好適である。
ルム８が貼り付けられている。例えばＥ字形の電極
（５）で囲われた部分に他の電極（５′）が配置されて
いる半導体素子の内部結線に使用するのに好適である。
以上説明したように本発明は、一方の面に導電性シー
ルド板を貼り付けた樹脂フィルムの他方の面に内部リー
ドを接着したものを用いて内部結線を行うことにより、
インダクタンスが小さくかつ高周波もれ防止を実現でき
るので、半導体装置の高周波特性が改善できる効果があ
る。又、半導体素子の汚れによる信頼性の低下を回避で
きる効果もある。
ルド板を貼り付けた樹脂フィルムの他方の面に内部リー
ドを接着したものを用いて内部結線を行うことにより、
インダクタンスが小さくかつ高周波もれ防止を実現でき
るので、半導体装置の高周波特性が改善できる効果があ
る。又、半導体素子の汚れによる信頼性の低下を回避で
きる効果もある。
第１図（ａ）は、本発明の第１の実施例を示す平面図、
第１図（ｂ）は第１図（ａ）のＸ−Ｘ′線断面図、第２
図は第２の実施例を示す断面図である。 １……樹脂フィルム、２……内部リード、３……導電性
シールド板、４……半導体素子、5,5′……電極パッ
ド、６……容器、７……メタライズ層、８……樹脂フィ
ルム。
第１図（ｂ）は第１図（ａ）のＸ−Ｘ′線断面図、第２
図は第２の実施例を示す断面図である。 １……樹脂フィルム、２……内部リード、３……導電性
シールド板、４……半導体素子、5,5′……電極パッ
ド、６……容器、７……メタライズ層、８……樹脂フィ
ルム。
Claims (2)
- 【請求項１】容器に搭載された半導体素子と、前記容器
のメタライズ層と半導体素子の電極パッドにしてTAB方
式の半導体装置におけるバンプ以外の前記電極パッドと
を接続する内部リードが一方の面に導電性シールド板が
前記一方の面と対向する他方の面にそれぞれ接着された
第１の樹脂フィルムとを含み、前記第１の樹脂フィルム
および導電性シールド板が前記半導体素子の上から前記
メタライズ層との間に渡り前記メタライズ層の上に達す
ることなく設けられていることを特徴とする半導体装
置。 - 【請求項２】少なくとも一つの内部リードの下に二つの
電極パッドが設けられ、前記二つの電極パッドのうち半
導体素子の外周側に配置されているものと前記内部リー
ドとが間に挟まれた第２の樹脂フィルムで絶縁されてい
る請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63209922A JP2701348B2 (ja) | 1988-08-23 | 1988-08-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63209922A JP2701348B2 (ja) | 1988-08-23 | 1988-08-23 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0258247A JPH0258247A (ja) | 1990-02-27 |
| JP2701348B2 true JP2701348B2 (ja) | 1998-01-21 |
Family
ID=16580889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63209922A Expired - Lifetime JP2701348B2 (ja) | 1988-08-23 | 1988-08-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2701348B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3638173B2 (ja) * | 1996-03-27 | 2005-04-13 | 本田技研工業株式会社 | マイクロ波回路用パッケージ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4853255U (ja) * | 1971-10-25 | 1973-07-10 | ||
| JPS4868170A (ja) * | 1971-12-20 | 1973-09-17 |
-
1988
- 1988-08-23 JP JP63209922A patent/JP2701348B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0258247A (ja) | 1990-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| US5384488A (en) | Configuration and method for positioning semiconductor device bond pads using additional process layers | |
| US4693770A (en) | Method of bonding semiconductor devices together | |
| KR100497974B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6448659B1 (en) | Stacked die design with supporting O-ring | |
| JP2003510815A (ja) | 能動素子上に設けられた接着パッドを備える半導体チップ | |
| US6337226B1 (en) | Semiconductor package with supported overhanging upper die | |
| JPH06302653A (ja) | 半導体装置 | |
| JPH08111497A (ja) | 樹脂封止型半導体装置 | |
| JP2938344B2 (ja) | 半導体装置 | |
| JP3269025B2 (ja) | 半導体装置とその製造方法 | |
| JP2501953B2 (ja) | 半導体装置 | |
| JP2701348B2 (ja) | 半導体装置 | |
| JPH09186267A (ja) | Ｂｇａ半導体パッケージ | |
| JP2574510B2 (ja) | 高周波半導体装置 | |
| JP3203228B2 (ja) | 半導体装置とその製造方法 | |
| JPS6290957A (ja) | 半導体装置の製造方法 | |
| JP3842241B2 (ja) | 半導体装置 | |
| JPS6290959A (ja) | 半導体装置の製造方法 | |
| US20030057569A1 (en) | Semiconductor device | |
| JP2763234B2 (ja) | 半導体装置 | |
| JPS6158248A (ja) | 薄型半導体装置 | |
| JP2894007B2 (ja) | フラットパッケージ型半導体装置およびその製造方法 | |
| JPS5824014B2 (ja) | 実装体の製造方法 | |
| JPH02196450A (ja) | 樹脂封止型半導体装置 |