JP2003234371A - 半導体装置の実装構造 - Google Patents
半導体装置の実装構造Info
- Publication number
- JP2003234371A JP2003234371A JP2002031692A JP2002031692A JP2003234371A JP 2003234371 A JP2003234371 A JP 2003234371A JP 2002031692 A JP2002031692 A JP 2002031692A JP 2002031692 A JP2002031692 A JP 2002031692A JP 2003234371 A JP2003234371 A JP 2003234371A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- circuit board
- insulating layer
- conductive pattern
- electrically insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
Abstract
(57)【要約】 （修正有）
【課題】 狭ピッチに形成されたバンプを所有する半導
体装置の確実な実装を実現する。 【解決手段】 半導体装置と基板を熱圧着法などで接合
する場合に課題となっていた熱膨張差を緩和するために
基板上に形成した導電パターン間に存在する絶縁層に開
口部を設けた。開口部の形成位置は、半導体装置の中心
付近と接合している基板には開口部を形成せず、半導体
装置の端部付近と接合している部分の回路基板へ開口部
を形成する。特に、Ｘ方向とＹ方向の伸びの影響を受け
やすい半導体装置のコーナー部分では導電パターン間に
形成した開口部よりも大きめの開口部を形成する。
体装置の確実な実装を実現する。 【解決手段】 半導体装置と基板を熱圧着法などで接合
する場合に課題となっていた熱膨張差を緩和するために
基板上に形成した導電パターン間に存在する絶縁層に開
口部を設けた。開口部の形成位置は、半導体装置の中心
付近と接合している基板には開口部を形成せず、半導体
装置の端部付近と接合している部分の回路基板へ開口部
を形成する。特に、Ｘ方向とＹ方向の伸びの影響を受け
やすい半導体装置のコーナー部分では導電パターン間に
形成した開口部よりも大きめの開口部を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の実装
構造に関する。
構造に関する。
【０００２】
【従来の技術】近時、電子部品や半導体デバイスの小型
化、更には高密度実装技術の発展が著しい。特に携帯機
器の小型化、軽量化、薄型化が注目されている。
化、更には高密度実装技術の発展が著しい。特に携帯機
器の小型化、軽量化、薄型化が注目されている。
【０００３】これまでの半導体装置（以下、チップと言
う）の実装構造の一つには、回路基板に予めベアチップ
をフェイスアップで接着し、チップ上面に形成された外
部への電気信号取り出し用の電極（以下、パッドと言
う）と回路基板の導電パターンを微細な金線やアルミ線
で接続するワイヤーボンディング法が主流であった。
う）の実装構造の一つには、回路基板に予めベアチップ
をフェイスアップで接着し、チップ上面に形成された外
部への電気信号取り出し用の電極（以下、パッドと言
う）と回路基板の導電パターンを微細な金線やアルミ線
で接続するワイヤーボンディング法が主流であった。
【０００４】しかし、最近では半導体装置の表面に形成
した外部取り出し電極（以下、バンプと言う）面をフェ
イスダウンで回路基板の導電パターンへ直接接合するフ
リップチップ接合方式（ＦＣＢ）を採用する製品が増え
てきている。
した外部取り出し電極（以下、バンプと言う）面をフェ
イスダウンで回路基板の導電パターンへ直接接合するフ
リップチップ接合方式（ＦＣＢ）を採用する製品が増え
てきている。
【０００５】ＦＣＢにも様々な接合形態があり、その代
表的な構造にチップの電極形成面に半田のバンプを形成
して、金メッキされた回路基板の導電パターンに搭載
し、その後加熱して半田を溶融させて接合する方法があ
る。
表的な構造にチップの電極形成面に半田のバンプを形成
して、金メッキされた回路基板の導電パターンに搭載
し、その後加熱して半田を溶融させて接合する方法があ
る。
【０００６】また、チップの電極形成面に金のバンプを
形成して、錫メッキされた回路基板の導電パターンに搭
載し、その後加熱して錫を溶融させて接合する方法など
もある。
形成して、錫メッキされた回路基板の導電パターンに搭
載し、その後加熱して錫を溶融させて接合する方法など
もある。
【０００７】更には、チップの電極形成面に金バンプを
形成し、金メッキされた回路基板の導電パターンとの間
に液状またはフィルム状の絶縁性樹脂を挟み込み、加熱
する事によって絶縁性樹脂が収縮硬化し、チップのバン
プと回路基板の導電パターンを圧接させる方法が採用さ
れている製品もある。
形成し、金メッキされた回路基板の導電パターンとの間
に液状またはフィルム状の絶縁性樹脂を挟み込み、加熱
する事によって絶縁性樹脂が収縮硬化し、チップのバン
プと回路基板の導電パターンを圧接させる方法が採用さ
れている製品もある。
【０００８】このようなＦＣＢを行う上で、回路基板の
絶縁層にポリイミドなどのフィルムを用いた所謂フレキ
シブル基板が増えてきている。
絶縁層にポリイミドなどのフィルムを用いた所謂フレキ
シブル基板が増えてきている。
【０００９】特に、携帯機器関連の製品を見ると、液晶
パネルの実装部分や携帯オーディオ、ビデオカメラなど
での実例が多い。
パネルの実装部分や携帯オーディオ、ビデオカメラなど
での実例が多い。
【００１０】回路基板は、概ね平坦化された絶縁層の上
に導電パターンを形成している。この導電パターンとチ
ップのバンプが位置合わせされて接合する。
に導電パターンを形成している。この導電パターンとチ
ップのバンプが位置合わせされて接合する。
【００１１】図８及び図９に従来の実装構造例を示して
いる。平面的な電気絶縁層（３）上に導電パターン
（２）が形成されている。半導体装置（５）のバンプ
（６）を導電パターン（２）に位置合わせし、加熱して
接合する。
いる。平面的な電気絶縁層（３）上に導電パターン
（２）が形成されている。半導体装置（５）のバンプ
（６）を導電パターン（２）に位置合わせし、加熱して
接合する。
【００１２】このとき、一般的に半導体装置（５）と基
板（４）は加熱されるため中心部から両端へ向かって熱
膨張によって伸びる。熱膨張率の違いによって半導体装
置（５）のバンプ（６）と基板（４）の導電パターン
（２）の位置ズレが発生し接合不良を起こす。
板（４）は加熱されるため中心部から両端へ向かって熱
膨張によって伸びる。熱膨張率の違いによって半導体装
置（５）のバンプ（６）と基板（４）の導電パターン
（２）の位置ズレが発生し接合不良を起こす。
【００１３】
【発明が解決しようとする課題】携帯機器の小型化を進
める上でベアチップのＦＣＢは重要であるが、接合する
際の熱の影響によるチップ及び回路基板の熱膨張が安定
した接合を妨げている。
める上でベアチップのＦＣＢは重要であるが、接合する
際の熱の影響によるチップ及び回路基板の熱膨張が安定
した接合を妨げている。
【００１４】携帯機器の小型化を進めるためにはチップ
のサイズも小さくする必要があり、それにはチップを構
成するバンプを小さくするとともにバンプ間距離を縮め
なくてはならない。しかし、バンプ間距離が小さくなる
ほど熱膨張による接合不良の発生頻度が高くなる。
のサイズも小さくする必要があり、それにはチップを構
成するバンプを小さくするとともにバンプ間距離を縮め
なくてはならない。しかし、バンプ間距離が小さくなる
ほど熱膨張による接合不良の発生頻度が高くなる。
【００１５】一般的に、チップを加熱した場合のチップ
の伸びを平面的に見ると、チップ中心部からチップの四
隅に向かって伸びていくため、加熱前と加熱後の四隅の
座標差が最も大きくなる。但し、チップを構成する配線
パターンや酸化膜、保護膜などの影響もあり必ずしも均
一には膨張しない。
の伸びを平面的に見ると、チップ中心部からチップの四
隅に向かって伸びていくため、加熱前と加熱後の四隅の
座標差が最も大きくなる。但し、チップを構成する配線
パターンや酸化膜、保護膜などの影響もあり必ずしも均
一には膨張しない。
【００１６】また、一般的に回路基板を構成する樹脂系
の材料はチップを構成するシリコンよりも熱膨張係数が
大きいので、チップの端ではかなりの量のズレを生じ
る。従来のような熱膨張差を考慮していない回路基板を
用いてＦＣＢした場合、チップ端部ではチップ上のバン
プ位置と回路基板の導電パターンの位置ズレが発生す
る。
の材料はチップを構成するシリコンよりも熱膨張係数が
大きいので、チップの端ではかなりの量のズレを生じ
る。従来のような熱膨張差を考慮していない回路基板を
用いてＦＣＢした場合、チップ端部ではチップ上のバン
プ位置と回路基板の導電パターンの位置ズレが発生す
る。
【００１７】また、接合後には半導体装置と基板の収縮
が発生する。半導体装置と基板の収縮率も異なるため基
板側の歪みが大きくなり、半導体装置のバンプと基板の
導電パターンの周辺に応力が集中し、信頼性を著しく低
下させる原因になっている。
が発生する。半導体装置と基板の収縮率も異なるため基
板側の歪みが大きくなり、半導体装置のバンプと基板の
導電パターンの周辺に応力が集中し、信頼性を著しく低
下させる原因になっている。
【００１８】そこで、本発明では狭ピッチの導電パター
ンにも対応出来るフリップチップ実装の構造を提供し信
頼性の向上にも役立てる。
ンにも対応出来るフリップチップ実装の構造を提供し信
頼性の向上にも役立てる。
【００１９】
【課題を解決するための手段】本発明による実装構造で
は、回路基板を構成する絶縁層に部分的に開口部を設け
る。回路基板の導電パターン間に開口部を形成すること
で、接合時の熱による回路基板の熱膨張を防ぐ。
は、回路基板を構成する絶縁層に部分的に開口部を設け
る。回路基板の導電パターン間に開口部を形成すること
で、接合時の熱による回路基板の熱膨張を防ぐ。
【００２０】
【発明の実施の形態】以下、図１〜図７を参照して本発
明に係わる実施の形態を詳細に説明する。
明に係わる実施の形態を詳細に説明する。
【００２１】図１は本発明によるフリップチップ実装構
造を示す断面説明図である。
造を示す断面説明図である。
【００２２】回路基板（４）は導電パターン（２）と電
気絶縁層（３）からなる。液晶表示パネルなどには、電
気絶縁層はポリイミドが使用される場合が多い。
気絶縁層（３）からなる。液晶表示パネルなどには、電
気絶縁層はポリイミドが使用される場合が多い。
【００２３】図１では回路基板（４）には部分的に開口
部（１）を設けている。特に中心付近Ａ部から遠いＢ部
やＣ部の導電パターンの間に開口部（１）を設ける事に
よって絶縁層（３）の熱膨張によって伸びる位置ズレを
極力小さくしている。
部（１）を設けている。特に中心付近Ａ部から遠いＢ部
やＣ部の導電パターンの間に開口部（１）を設ける事に
よって絶縁層（３）の熱膨張によって伸びる位置ズレを
極力小さくしている。
【００２４】開口部（１）の形成の方法には抜き型を使
用した打ち抜き加工やアルカリ系の薬剤を使用したエッ
チング法等がある。微細な穴を加工するにはエッチング
法が有効である。
用した打ち抜き加工やアルカリ系の薬剤を使用したエッ
チング法等がある。微細な穴を加工するにはエッチング
法が有効である。
【００２５】近年、液晶表示ドライバの狭ピッチ化、多
ピン化が進んでおり、図１に示した導電パターンのピッ
チは４０μmを切っているものもある。
ピン化が進んでおり、図１に示した導電パターンのピッ
チは４０μmを切っているものもある。
【００２６】従って、開口部（１）の幅は１０〜３０μ
m程度になる。
m程度になる。
【００２７】本図では、開口部の形状を多角形で示して
いるが、円や楕円形でも機能的には問題ない。
いるが、円や楕円形でも機能的には問題ない。
【００２８】図２は本発明によるフリップチップ実装構
造を示す平面図であり、実装した半導体装置（５）を透
過した状態を示している。
造を示す平面図であり、実装した半導体装置（５）を透
過した状態を示している。
【００２９】電気絶縁層（３）上には導電パターン
（２）が形成されている。
（２）が形成されている。
【００３０】更に、該導電パターン（２）の端部には半
導体装置（５）に形成したバンプ（６）が接合してい
る。
導体装置（５）に形成したバンプ（６）が接合してい
る。
【００３１】導電パターン（２）の間には電気絶縁層
（３）の開口部（１）を形成している。
（３）の開口部（１）を形成している。
【００３２】本例では、半導体装置（５）の中心付近と
接合している基板には開口部（１）を形成せず、半導体
装置（５）の端部付近と接合している部分の回路基板
（４）へ開口部（１）や開口部（７）を形成してある。
接合している基板には開口部（１）を形成せず、半導体
装置（５）の端部付近と接合している部分の回路基板
（４）へ開口部（１）や開口部（７）を形成してある。
【００３３】特に、Ｘ方向とＹ方向の伸びの影響を受け
やすい半導体装置（５）のコーナ部分では導電パターン
間に形成した開口部よりも大きめの開口部（７）を形成
している。
やすい半導体装置（５）のコーナ部分では導電パターン
間に形成した開口部よりも大きめの開口部（７）を形成
している。
【００３４】図３は本発明によるフリップチップ実装構
造を示す平面図であり、実装した半導体装置（５）を透
過した状態を示している。本発明の特徴は、導電パター
ン（２）間の電気絶縁層（３）へ形成した開口部（１）
を変形配置し、隣接している開口部とはＹ方向に位置を
ずらしているところである。
造を示す平面図であり、実装した半導体装置（５）を透
過した状態を示している。本発明の特徴は、導電パター
ン（２）間の電気絶縁層（３）へ形成した開口部（１）
を変形配置し、隣接している開口部とはＹ方向に位置を
ずらしているところである。
【００３５】それは、全部の開口部を導電パターン
（２）の端部に集中させると基板としての剛性が損なわ
れ、半導体装置（５）との接合が不確実となるためであ
る。この様な配置にすることで熱膨張の抑制と基板の剛
性確保が出来る。
（２）の端部に集中させると基板としての剛性が損なわ
れ、半導体装置（５）との接合が不確実となるためであ
る。この様な配置にすることで熱膨張の抑制と基板の剛
性確保が出来る。
【００３６】導電パターン（２）の端部付近に開口部
（１）を設けることで半導体装置（５）と接合する部分
の熱膨張をほぼ無くす事が出来る。
（１）を設けることで半導体装置（５）と接合する部分
の熱膨張をほぼ無くす事が出来る。
【００３７】この構造は、特に絶縁層が薄くなった時に
用いると効果がある。
用いると効果がある。
【００３８】図４は本発明によるフリップチップ実装構
造を示す平面図である。本発明では大きな開口部（１）
を形成し、その開口部（１）上を導電パターン（２）が
橋渡しする構造になっている。
造を示す平面図である。本発明では大きな開口部（１）
を形成し、その開口部（１）上を導電パターン（２）が
橋渡しする構造になっている。
【００３９】開口部（１）を大きくすることで熱膨張抑
制効果を更に大きくしようとするものである。
制効果を更に大きくしようとするものである。
【００４０】しかし、本例では半導体装置のコーナ部分
にあたる部位の回路基板の絶縁層に開口部を設けていな
い。
にあたる部位の回路基板の絶縁層に開口部を設けていな
い。
【００４１】これは、回路基板に大きな開口部を設ける
ことによって回路基板の剛性を失うことを避けるためで
ある。
ことによって回路基板の剛性を失うことを避けるためで
ある。
【００４２】図５は本発明によるフリップチップ実装構
造を示すであり、図４のＤ部の断面図である。
造を示すであり、図４のＤ部の断面図である。
【００４３】本例を断面方向から観ると、絶縁層（３）
のバンプ（６）と接合する付近に開口部（１）を形成し
ている。
のバンプ（６）と接合する付近に開口部（１）を形成し
ている。
【００４４】開口部（１）を形成するために、導電パタ
ーン（２）と接する絶縁層（３）の一部を回路基板製造
工程中で除去している。
ーン（２）と接する絶縁層（３）の一部を回路基板製造
工程中で除去している。
【００４５】この様な構造にすることで、導電パターン
が絶縁層に引っ張られて位置ずれを起こすことが少なく
なる。
が絶縁層に引っ張られて位置ずれを起こすことが少なく
なる。
【００４６】図６は本発明によるフリップチップ実装構
造を示す平面図である。
造を示す平面図である。
【００４７】本発明では導電パターン（２）群の中央付
近にも開口部（１）を形成している。
近にも開口部（１）を形成している。
【００４８】このような形状にすることで半導体装置の
バンプが接合する部分である導電パターン（２）の端部
付近を基板本体から浮島的に切り離した状態に近づける
ことが出来る。
バンプが接合する部分である導電パターン（２）の端部
付近を基板本体から浮島的に切り離した状態に近づける
ことが出来る。
【００４９】回路基板中心付近の絶縁層が無くなること
で、回路基板の熱による伸びが低減する。
で、回路基板の熱による伸びが低減する。
【００５０】図７では本発明によるフリップチップ実装
構造を示す断面図である。
構造を示す断面図である。
【００５１】ここでは、図６で示した回路基板中心付近
に開口部を形成する代わりに、アルカリ系薬剤でハーフ
エッチングして、部分的に絶縁層を薄くして凹部（９）
を形成している。
に開口部を形成する代わりに、アルカリ系薬剤でハーフ
エッチングして、部分的に絶縁層を薄くして凹部（９）
を形成している。
【００５２】この様な構造にすることでも熱膨張による
回路基板の伸びを防ぐ効果がある。一般的に回路基板側
はボンディングステージへ吸着固定されるため、回路基
板中心部が薄くても残っている方が固定は安定する。
回路基板の伸びを防ぐ効果がある。一般的に回路基板側
はボンディングステージへ吸着固定されるため、回路基
板中心部が薄くても残っている方が固定は安定する。
【００５３】
【発明の効果】本実施の形態によれば、狭ピッチ回路基
板の熱膨張による基板変形が防止でき、高密度（狭ピッ
チ）のフリップチップ実装を確実に行うことが出来るよ
うになる。
板の熱膨張による基板変形が防止でき、高密度（狭ピッ
チ）のフリップチップ実装を確実に行うことが出来るよ
うになる。
【００５４】また、接合後の基板収縮時に発生する応力
も緩和出来、基板の導電パターンと半導体装置のバンプ
にかかる歪みを小さく出来る。
も緩和出来、基板の導電パターンと半導体装置のバンプ
にかかる歪みを小さく出来る。
【図１】本発明によるフリップチップ実装構造を示す断
面説明図である。
面説明図である。
【図２】本発明による第一のフリップチップ実装構造を
示す平面説明図である。
示す平面説明図である。
【図３】本発明による第二のフリップチップ実装構造を
示す平面説明図である。
示す平面説明図である。
【図４】本発明による第三のフリップチップ実装構造を
示す平面説明図である。
示す平面説明図である。
【図５】本発明による第三のフリップチップ実装構造を
示す図４のＤ部を拡大した断面図である。
示す図４のＤ部を拡大した断面図である。
【図６】本発明による第四のフリップチップ実装構造を
示す平面説明図である。
示す平面説明図である。
【図７】本発明による第四のフリップチップ実装構造を
示す平面説明図である。
示す平面説明図である。
【図８】従来のフリップチップ実装構造を示す断面説明
図である。
図である。
【図９】従来のフリップチップ実装構造を示す断面説明
図である。
図である。
１ 開口部
２ 導電パターン
３ 電気絶縁層
４ 回路基板
５ 半導体装置
６ バンプ
７ 開口部
８ 絶縁層の薄い部分
９ 凹部
Claims (7)
- 【請求項１】半導体装置の外部取り出し電極であるバン
プを形成した面が回路基板に対向した状態で接合するフ
リップチップ実装で、回路基板は電気絶縁層と導電パタ
ーンからなり、その導電パターンは半導体装置のバンプ
と接合した半導体装置の実装構造において、更に前記導
電パターン間の電気絶縁層の一部は除去され開口部を形
成したことを特徴とする半導体装置の実装構造。 - 【請求項２】半導体装置の外部取り出し電極であるバン
プを形成した面が回路基板に対向した状態で接合するフ
リップチップ実装で、回路基板は電気絶縁層と導電パタ
ーン及び電気絶縁層と導電パターンを接着する接着層か
らなり、その導電パターンは半導体装置のバンプと接合
した半導体装置の実装構造において、 更に前記導電パターン間の電気絶縁層の一部は除去され
開口部を形成したことを特徴とする半導体装置の実装構
造。 - 【請求項３】請求項１又は請求項２記載の導電パターン
間に形成された開口部が多角形であり、その対応する各
頂点の位置が、平面的に見たときに隣接する開口部のＸ
座標及びＹ座標とも一致しないことを特徴とする回路基
板及びその回路基板に実装された半導体装置。 - 【請求項４】請求項１又は請求項２記載の導電パターン
間に形成された開口部が円形であり、その円の中心位置
が、平面的に見たときに隣接する開口部のＸ座標及びＹ
座標とも一致しないことを特徴とする回路基板及びその
回路基板に実装された半導体装置。 - 【請求項５】半導体装置のバンプを形成した面が回路基
板に対向した状態で接合するフリップチップ実装で、回
路基板は電気絶縁層と導電パターンからなる半導体装置
の実装構造において、 一方向または複数の方向から集合している導電パターン
群の一部は半導体装置のバンプと電気絶縁層上で接合し
ており、バンプ接合部以外の導電パターンの一部は電気
絶縁層が無く、導電パターンのみで回路基板を構成して
いることを特徴とする半導体装置の実装構造。 - 【請求項６】半導体装置のバンプを形成した面が回路基
板に対向した状態で接合するフリップチップ実装で、回
路基板は電気絶縁層と導電パターン及び電気絶縁層と導
電パターンを接着する接着層からなる半導体装置の実装
構造において、 一方向または複数の方向から集合している導電パターン
群の一部は半導体装置のバンプと電気絶縁層上で接合し
ており、バンプ接合部以外の導電パターンの一部は電気
絶縁層が無く、導電パターンのみで回路基板を構成して
いることを特徴とする半導体装置の実装構造。 - 【請求項７】半導体装置をフリップチップ実装した構造
で、該半導体装置を接合するための回路基板は電気絶縁
層と導電パターンからなる半導体装置の実装構造におい
て、 導電パターンのうち実際に半導体装置と対向する回路基
板部及び近傍する回路基板の電気絶縁層は他の部分の電
気絶縁層よりも層厚が薄いことを特徴とする半導体装置
の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002031692A JP2003234371A (ja) | 2002-02-08 | 2002-02-08 | 半導体装置の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002031692A JP2003234371A (ja) | 2002-02-08 | 2002-02-08 | 半導体装置の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003234371A true JP2003234371A (ja) | 2003-08-22 |
Family
ID=27775019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002031692A Pending JP2003234371A (ja) | 2002-02-08 | 2002-02-08 | 半導体装置の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003234371A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1319425C (zh) * | 2004-01-12 | 2007-05-30 | 友达光电股份有限公司 | 防止热膨胀效应累加的平面显示器及其印刷电路板 |
| CN106159073A (zh) * | 2015-04-23 | 2016-11-23 | 晶元光电股份有限公司 | 发光元件及其制造方法 |
| KR20200122385A (ko) * | 2019-01-28 | 2020-10-27 | 와커 헤미 아게 | 레이저 전사 인쇄에 의하여 적어도 하나의 실리콘층을 적용하는 방법 |
-
2002
- 2002-02-08 JP JP2002031692A patent/JP2003234371A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1319425C (zh) * | 2004-01-12 | 2007-05-30 | 友达光电股份有限公司 | 防止热膨胀效应累加的平面显示器及其印刷电路板 |
| CN106159073A (zh) * | 2015-04-23 | 2016-11-23 | 晶元光电股份有限公司 | 发光元件及其制造方法 |
| KR20200122385A (ko) * | 2019-01-28 | 2020-10-27 | 와커 헤미 아게 | 레이저 전사 인쇄에 의하여 적어도 하나의 실리콘층을 적용하는 방법 |
| KR102443560B1 (ko) | 2019-01-28 | 2022-09-14 | 와커 헤미 아게 | 레이저 전사 인쇄에 의하여 적어도 하나의 실리콘층을 적용하는 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| JP3565334B2 (ja) | 半導体装置およびそれを用いる液晶モジュール、並びに半導体装置の製造方法 | |
| JP2002373969A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2003179099A (ja) | 半導体装置およびその製造方法 | |
| KR20070119530A (ko) | Ｉｃ 칩 실장 패키지, 및 이것을 사용한 화상 표시 장치 | |
| JPH08236584A (ja) | 半導体装置 | |
| JP2000077563A (ja) | 半導体装置およびその製造方法 | |
| JP2006060128A (ja) | 半導体装置 | |
| JP2005079581A (ja) | テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置 | |
| TWI262347B (en) | Electrical conducting structure and liquid crystal display device comprising the same | |
| JP4651367B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2005070360A (ja) | 電気回路基板 | |
| US6818542B2 (en) | Tape circuit board and semiconductor chip package including the same | |
| US6853080B2 (en) | Electronic device and method of manufacturing the same, and electronic instrument | |
| JP2003234371A (ja) | 半導体装置の実装構造 | |
| JP2002231765A (ja) | 半導体装置 | |
| JP5078631B2 (ja) | 半導体装置 | |
| TWI361476B (en) | Semiconductor package and display apparatus | |
| JPH09293750A (ja) | テープキャリアパッケージ及びそのテープキャリアパッケージを備えた液晶表示装置 | |
| JP2004363319A (ja) | 実装基板及び半導体装置 | |
| JP2005109377A (ja) | 半導体装置およびその製造方法 | |
| KR20080061602A (ko) | 탭 패키지용 반도체 칩 | |
| JP2008177404A (ja) | 半導体装置、半導体モジュールおよびその製造方法 | |
| JP2005079499A (ja) | 半導体装置、半導体モジュール、電子機器および半導体装置の製造方法 | |
| JP2004214373A (ja) | バンプ付き半導体素子およびその実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040304 |