JP2005079499A - 半導体装置、半導体モジュール、電子機器および半導体装置の製造方法 - Google Patents

半導体装置、半導体モジュール、電子機器および半導体装置の製造方法 Download PDF

Info

Publication number
JP2005079499A
JP2005079499A JP2003311177A JP2003311177A JP2005079499A JP 2005079499 A JP2005079499 A JP 2005079499A JP 2003311177 A JP2003311177 A JP 2003311177A JP 2003311177 A JP2003311177 A JP 2003311177A JP 2005079499 A JP2005079499 A JP 2005079499A
Authority
JP
Japan
Prior art keywords
electrode
protective film
semiconductor chip
electrode pads
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003311177A
Other languages
English (en)
Inventor
Tomoko Nako
朋子 名古
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003311177A priority Critical patent/JP2005079499A/ja
Publication of JP2005079499A publication Critical patent/JP2005079499A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 突出電極間のマイグレーション耐性を向上させる
【解決手段】 電極パッド３間に凸状ライン５が形成された半導体チップ１の表面を保護膜６で被覆し、封止樹脂１３を介して突出電極８を端子電極１２に接合することにより、半導体チップ１を配線基板１１上にフリップチップ実装する。
【選択図】 図２

Description

本発明は半導体装置、半導体モジュール、電子機器および半導体装置の製造方法に関し、特に、突出電極間のマイグレーションの防止方法に適用して好適なものである。
従来の半導体装置では、例えば、特許文献１に開示されているように、無電解Ｎｉメッキを用いて電極パッド上に突出電極を形成する方法がある。そして、配線基板上の端子電極に突出電極を接合させ、半導体チップの表面を樹脂封止することにより、半導体チップのフリップチップ実装が行われる。
特開２００１−３３２５７７号公報
しかしながら、半導体チップの表面を樹脂封止した場合、半導体チップの表面に形成された保護膜と封止樹脂との密着性が悪いため、突出電極を構成するニッケルＮｉなどの金属が保護膜上で移動する。このため、突出電極間でマイグレーションが発生し、突出電極間の絶縁性が劣化するという問題があった。
そこで、本発明の目的は、突出電極間のマイグレーション耐性を向上させることが可能な半導体装置、半導体モジュール、電子機器および半導体装置の製造方法を提供することである。
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、電極パッドが形成された半導体チップと、前記電極パッドと同一層に形成され、前記電極パッド間に配置された突出部と、前記半導体チップ上に形成された保護膜とを備えることを特徴とする。
これにより、電極パッド間に形成される保護膜の表面積を増大させることが可能となり、電極パッド間における封止樹脂の密着性を向上させることが可能となる。このため、突出電極から分離した金属が保護膜上を移動し難くすることが可能となり、突出電極間のマイグレーション耐性を向上させることが可能となるとともに、マイグレーション発生時の電極パッド間での金属の移動距離を長くすることが可能となり、突出電極間の絶縁性の劣化を抑制することができる。
また、本発明の一態様に係る半導体装置によれば、前記突出部は、前記電極パッドと同一の材料で構成されていることを特徴とする。
これにより、導電膜をエッチング加工することで、突出部と電極パッドとを一括形成することが可能となる。このため、工程増を伴うことなく、電極パッド間の保護膜の表面積を増大させることが可能となり、電極パッド間における封止樹脂の密着性を向上させることが可能となる。
また、本発明の一態様に係る半導体装置によれば、前記突出部は、ライン状、ドット状または前記電極パッドを取り囲むように配置されていることを特徴とする。
これにより、マイグレーションの移動経路に対応して突出部を効率よく配置することが可能となり、半導体チップの回路レイアウトに影響を与えることなく、電極パッド間の保護膜の表面積を増大させることが可能となる。
また、本発明の一態様に係る半導体装置によれば、前記突出部は、前記電極パッドと電気的に分離していることを特徴とする。
これにより、半導体チップに形成された素子の電気的特性に影響を与えることなく、電極パッド間に突出部を設けることが可能となり、突出電極間のマイグレーション耐性を向上させることが可能となる。
また、本発明の一態様に係る半導体装置によれば、前記突出部は、前記半導体チップ上に設けられた全ての電極パッド間に配置されていることを特徴とする。
これにより、半導体チップ上に形成される全ての突出電極間の封止樹脂の密着性を向上させることが可能となり、半導体チップ上に形成される全ての突出電極間のマイグレーション耐性を向上させることを可能として、半導体チップの特性不良を低減させることができる。
また、本発明の一態様に係る半導体装置によれば、電極パッドが形成された半導体チップと、前記半導体チップ上に形成された保護膜と、前記電極パッド間に配置され、前記保護膜に形成された溝とを備えることを特徴とする。
これにより、電極パッド間の保護膜の表面積を増大させることが可能となり、電極パッド間における封止樹脂の密着性を向上させることが可能となる。このため、突出電極から分離した金属が保護膜上を移動し難くすることが可能となり、突出電極間のマイグレーション耐性を向上させることが可能となるとともに、マイグレーション発生時の電極パッド間での金属の移動距離を長くすることが可能となり、突出電極間の絶縁性の劣化を抑制することができる。
また、本発明の一態様に係る半導体モジュールによれば、電極パッドが形成された半導体チップと、前記電極パッドと同一層に形成され、前記電極パッド間に配置された突出部と、前記半導体チップ上に形成された保護膜と、前記電極パッド上に形成された突出電極と、前記突出電極が接合された端子電極が形成された配線基板とを備えることを特徴とする。
これにより、電極パッド間における封止樹脂の密着性を向上させることを可能として、突出電極間のマイグレーション耐性を向上させることが可能となり、実装面積の増大を抑制しつつ、配線基板上に実装された半導体チップの信頼性を向上させることができる。
また、本発明の一態様に係る半導体モジュールによれば、電極パッドが形成された半導体チップと、前記半導体チップ上に形成された保護膜と、前記電極パッド間に配置され、前記保護膜に形成された溝と、前記電極パッド上に形成された突出電極と、前記突出電極が接合された端子電極が形成された配線基板とを備えることを特徴とする。
これにより、電極パッド間における封止樹脂の密着性を向上させることを可能として、突出電極間のマイグレーション耐性を向上させることが可能となり、実装面積の増大を抑制しつつ、配線基板上に実装された半導体チップの信頼性を向上させることができる。
また、本発明の一態様に係る電子機器によれば、電極パッドが形成された半導体チップと、前記電極パッドと同一層に形成され、前記電極パッド間に配置された突出部と、前記半導体チップ上に形成された保護膜と、前記電極パッド上に形成された突出電極と、前記突出電極が接合された端子電極が形成された配線基板と、前記配線基板を介して前記半導体チップに接続された電子部品とを備えることを特徴とする。
これにより、突出電極の構成を複雑化することなく、突出電極間のマイグレーション耐性を向上させることが可能となり、電子機器の小型・軽量化を可能としつつ、電子機器の信頼性を向上させることができる。
また、本発明の一態様に係る電子機器によれば、電極パッドが形成された半導体チップと、前記半導体チップ上に形成された保護膜と、前記電極パッド間に配置され、前記保護膜に形成された溝と、前記電極パッド上に形成された突出電極と、前記突出電極が接合された端子電極が形成された配線基板と、前記配線基板を介して前記半導体チップに接続された電子部品とを備えることを特徴とする。
これにより、突出電極の構成を複雑化することなく、突出電極間のマイグレーション耐性を向上させることが可能となり、電子機器の小型・軽量化を可能としつつ、電子機器の信頼性を向上させることができる。
また、本発明の一態様に係る半導体装置の製造方法によれば、電極パッドを半導体基板上に形成する工程と、前記電極パッドと同一層に配置された突出部を前記電極パッド間に形成する工程と、前記電極パッドが形成された半導体基板上に保護膜を形成する工程と、前記電極パッドの表面を露出させる開口部を前記保護膜に形成する工程とを備えることを特徴とする。
これにより、電極パッド間に突出部を設けることが可能となり、電極パッド間の保護膜の表面積を増大させることが可能となる。このため、電極パッド間における封止樹脂の密着性を向上させることが可能となり、突出電極間のマイグレーション耐性を向上させることが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、前記突出部および前記電極パッドは一括形成されることを特徴とする。
これにより、導電膜をエッチング加工することで、突出部および電極パッドを同時に形成することが可能となり、工程増を伴うことなく、電極パッド間の封止樹脂の密着性を向上させることが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、電極パッドを半導体基板上に形成する工程と、前記電極パッドが形成された半導体基板上に保護膜を形成する工程と、前記電極パッドの表面を露出させる開口部を前記保護膜に形成する工程と、前記電極パッド間に配置された溝を前記保護膜に形成する工程とを備えることを特徴とする。
これにより、電極パッド間に配置された溝を保護膜に設けることが可能となり、電極パッド間の保護膜の表面積を増大させることが可能となる。このため、電極パッド間における封止樹脂の密着性を向上させることが可能となり、突出電極間のマイグレーション耐性を向上させることが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、前記開口部および前記溝は一括形成されることを特徴とする。
これにより、保護膜をエッチング加工することで、開口部および溝を同時に形成することが可能となり、工程増を伴うことなく、電極パッド間の封止樹脂の密着性を向上させることが可能となる。
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る半導体装置の概略構成を示す平面図である。
図１において、半導体チップ１には素子形成領域２が設けられている。なお、素子形成領域２には、トランジスタなどの能動素子またはキャパシタなどの受動素子を形成することができる。そして、素子形成領域２の周囲には電極パッド３が配置され、電極パッド３は、配線４を介して素子形成領域２に接続されている。また、各電極パッド３間には、電極パッド３と同一層に形成された凸状ライン５が形成されている。
なお、凸状ライン５の長さは、電極パッド３の一辺の長さよりも長くすることができる。また、凸状ライン５は、配線４の一部を用いて構成するようにしてもよいし、配線４とは別の部材で構成するようにしてもよい。また、配線４の一部を用いて凸状ライン５を構成する場合、凸状ライン５を各電極パッド３および配線４と電気的に分離させるようにしてもよい。また、凸状ライン５は、半導体チップ１に設けられた全ての電極パッド３間に配置することができる。
図２は、本発明の第２実施形態に係る半導体モジュールの概略構成を示す断面図である。
図２において、図１の半導体チップ１には、電極パッド３が設けられるとともに、電極パッド３間に配置された凸状ライン５が形成されている。そして、電極パッド３および凸状ライン５が設けられた半導体チップ１の表面は保護膜６で被覆されている。なお、保護膜６としては、例えば、シリコン酸化膜、シリコン窒化膜またはポリイミド膜などを用いることができる。また、凸状ライン５の間隔は、凸状ライン５を保護膜６で被覆した際に、凸状ライン５間の隙間が保護膜６で完全に埋め込まれることがないように設定することができ、例えば、１〜２μｍ程度に設定することができる。
そして、保護膜６には、電極パッド３の表面を露出させる開口部７が設けられ、開口部７を介して露出された電極パッド３上には突出電極８が形成されている。なお、突出電極８としては、例えば、Ｎｉバンプ、Ａｕバンプ、半田材などで被覆されたＣｕバンプ、あるいは半田ボールなどを用いることができ、突出電極８の形成方法としては、例えば、電解メッキまたは無電解メッキを用いることができる。そして、封止樹脂１３を介して突出電極８が端子電極１２に接合されることにより、半導体チップ１が配線基板１１上にフリップチップ実装されている。
これにより、電極パッド３間の保護膜６の表面積を増大させることが可能となり、電極パッド３間における封止樹脂１３の密着性を向上させることが可能となる。このため、突出電極８から分離した金属が保護膜６上を移動し難くすることが可能となり、突出電極８間のマイグレーション耐性を向上させることが可能となるとともに、マイグレーション発生時の突出電極８間での金属の移動距離を長くすることが可能となり、突出電極８間の絶縁性の劣化を抑制することができる。
ここで、凸状ライン５を形成する場合、電極パッド３の形成に用いられる導電膜を用いることにより、凸状ライン５および電極パッド３を一括形成することが可能となる。このため、工程増を伴うことなく、電極パッド３間の保護膜６の表面積を増大させることが可能となり、電極パッド３間における封止樹脂１２の密着性を向上させることが可能となる。
なお、配線基板１１としては、例えば、両面基板、多層配線基板、ビルドアップ基板、テープ基板またはフィルム基板などを用いることができ、配線基板１１の材質としては、例えば、ポリイミド樹脂、ガラスエポキシ樹脂、ＢＴレジン、アラミドとエポキシのコンポジットまたはセラミックなどを用いることができる。また、封止樹脂１３としては、例えば、エポキシ樹脂などを用いることができ、封止樹脂１３はペースト状またはフィルム状のいずれでもよい。
また、半導体チップ１を配線基板１１上に実装する場合、例えば、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接合、ＮＣＦ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接合、ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）接合、ＮＣＰ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）接合などの圧接接合を用いるようにしてもよいし、COF接合などの半田接合や合金接合などの金属接合を用いるようにしてもよい。
図３は、本発明の第３実施形態に係る半導体装置の概略構成を示す平面図である。
図３において、半導体チップ２１には素子形成領域２２が設けられている。そして、素子形成領域２２の周囲には電極パッド２３が配置され、電極パッド２３は、配線２４を介して素子形成領域２２に接続されている。また、各電極パッド２３間には、電極パッド２３と同一層に形成された凸状ドットライン２５が形成されている。
なお、凸状ドットライン２５の長さは、電極パッド２３の一辺の長さよりも長くすることができる。また、凸状ドットライン２５は、配線２４の一部を用いて構成するようにしてもよいし、配線２４とは別の部材で構成するようにしてもよい。また、配線２４の一部を用いて凸状ドットライン２５を構成する場合、凸状ドットライン２５を各電極パッド２３および配線２４と電気的に分離させるようにしてもよい。また、各電極パッド２３間に凸状ドットライン２５を形成する他に、各電極パッド２３間に凸状ドットを敷き詰めるようにしてもよい。また、凸状ドットライン２５は、半導体チップ２１に設けられた全ての電極パッド２３間に配置することができる。
これにより、電極パッド２３間に形成される保護膜の表面積を増大させることを可能として、電極パッド２３間における封止樹脂の密着性を向上させることが可能となり、電極パッド２３上に形成される突出電極間のマイグレーション耐性を向上させることが可能となる。
図４は、本発明の第４実施形態に係る半導体装置の概略構成を示す平面図である。
図４において、半導体チップ３１には素子形成領域３２が設けられている。そして、素子形成領域３２の周囲には電極パッド３３が配置され、電極パッド３３は、配線３４を介して素子形成領域３２に接続されている。また、各電極パッド３３の周囲には、電極パッド３３と同一層に形成された凸状パターン３５が各電極パッド３３を取り囲むように形成されている。
なお、凸状パターン３５は、配線３４の一部を用いて構成するようにしてもよいし、配線３４とは別の部材で構成するようにしてもよい。また、配線３４の一部を用いて凸状パターン３５を構成する場合、凸状パターン３５を各電極パッド３３および配線３４と電気的に分離させるようにしてもよい。また、凸状パターン３５は、半導体チップ３１に設けられた全ての電極パッド３３の周囲に配置することができる。
これにより、電極パッド３３間に形成される保護膜の表面積を増大させることを可能として、電極パッド３３間における封止樹脂の密着性を向上させることが可能となるとともに、マイグレーションの移動経路に対して凸状パターン３５をほぼ完全に横たわらせることが可能となり、電極パッド３３上に形成される突出電極間のマイグレーション耐性を向上させることが可能となる。
図５は、本発明の第５実施形態に係る半導体モジュールの概略構成を示す断面図である。
図５において、半導体チップ４１には電極パッド４２が設けられ、電極パッド４２が設けられた半導体チップ４１の表面は保護膜４３で被覆されている。なお、保護膜４３としては、例えば、シリコン酸化膜、シリコン窒化膜またはこれらの積層構造、あるいはポリイミド膜などを用いることができる。そして、保護膜４３には、電極パッド４２の表面を露出させる開口部４４が設けられるとともに、電極パッド４２間に配置された溝４５が形成されている。なお、溝４５は、電極パッド４２間にライン状に配置されていてもよいし、電極パッド４２間にドット状に配置されていてもよいし、電極パッド４２を取り囲むように配置されていてもよい。
そして、開口部４４を介して露出された電極パッド４３上には突出電極４６が形成されている。そして、封止樹脂５３を介して突出電極４６が端子電極４２に接合されることにより、半導体チップ４１が配線基板５１上にフリップチップ実装されている。
これにより、電極パッド４２間の保護膜４３の表面積を増大させることが可能となり、電極パッド４２間における封止樹脂５３の密着性を向上させることが可能となる。このため、突出電極４６から分離した金属が保護膜４３上を移動し難くすることが可能となり、突出電極４６間のマイグレーション耐性を向上させることが可能となるとともに、マイグレーション発生時の突出電極４６間での金属の移動距離を長くすることが可能となり、突出電極４６間の絶縁性の劣化を抑制することができる。
ここで、電極パッド４２間に配置された溝４５を保護膜４３に形成する場合、開口部４４を形成するための保護膜４３のエッチング加工時に、溝４５を一括形成するようにしてもよい。これにより、工程増を伴うことなく、電極パッド４２間の保護膜４３の表面積を増大させることが可能となり、突出電極４６間における封止樹脂５３の密着性を向上させることが可能となる。
なお、上述した半導体装置および半導体モジュールは、例えば、液晶表示装置、携帯電話、携帯情報端末、ビデオカメラ、デジタルカメラ、ＭＤ（Ｍｉｎｉ Ｄｉｓｃ）プレーヤ、ＩＣカード、ＩＣタグなどの電子機器に適用することができ、電子機器の小型・軽量化を可能としつつ、電子機器の信頼性を向上させることができる。
また、上述した実施形態では、半導体チップに端子電極を設ける方法を例にとって説明したが、本発明は、必ずしも半導体チップに端子電極を設ける方法に限定されることなく、例えば、液晶表示装置、有機ＥＬ素子、プラズマディスプレイ、弾性表面波（ＳＡＷ）素子などのセラミック素子、光変調器や光スイッチなどの光学素子、磁気センサやバイオセンサなどの各種センサ類などに端子電極を設ける方法に適用してもよい。
本発明の第１実施形態に係る半導体装置の概略構成を示す平面図。 本発明の第２実施形態に係る半導体モジュールの概略構成を示す断面図。 本発明の第３実施形態に係る半導体装置の概略構成を示す平面図。 本発明の第４実施形態に係る半導体装置の概略構成を示す平面図。 本発明の第５実施形態に係る半導体モジュールの概略構成を示す断面図。
符号の説明
１、２１、３１、４１ 半導体チップ、２、２２、３２ 素子形成領域、３、２３、３３、４２ 電極パッド、４、２４、３４ 配線、５ 凸状ライン、６、４３ 保護膜、７、４４ 開口部、８、４６ 突出電極、１１、５１ 配線基板、１２、５２ 端子電極、１３、５３ 封止樹脂、２５ 凸状ドットライン、３５ 凸状パターン、４５ 溝

Claims (16)

  1. 電極パッドが形成された半導体チップと、
    前記電極パッドと同一層に形成され、前記電極パッド間に配置された突出部と、
    前記半導体チップ上に形成された保護膜とを備えることを特徴とする半導体装置。
  2. 前記突出部は、前記電極パッドと同一の材料で構成されていることを特徴とする請求項１記載の半導体装置。
  3. 前記突出部は、ライン状に配置されていることを特徴とする請求項１または２記載の半導体装置。
  4. 前記突出部は、ドット状に配置されていることを特徴とする請求項１〜３のいずれか１項記載の半導体装置。
  5. 前記突出部は、前記電極パッドを取り囲むように配置されていることを特徴とする請求項１〜４のいずれか１項記載の半導体装置。
  6. 前記突出部は、前記電極パッドと電気的に分離していることを特徴とする請求項１〜５のいずれか１項記載の半導体装置。
  7. 前記突出部は、前記半導体チップ上に設けられた全ての電極パッド間に配置されていることを特徴とする請求項１〜６のいずれか１項記載の半導体装置。
  8. 電極パッドが形成された半導体チップと、
    前記半導体チップ上に形成された保護膜と、
    前記電極パッド間に配置され、前記保護膜に形成された溝とを備えることを特徴とする半導体装置。
  9. 電極パッドが形成された半導体チップと、
    前記電極パッドと同一層に形成され、前記電極パッド間に配置された突出部と、
    前記半導体チップ上に形成された保護膜と、
    前記電極パッド上に形成された突出電極と、
    前記突出電極が接合された端子電極が形成された配線基板とを備えることを特徴とする半導体モジュール。
  10. 電極パッドが形成された半導体チップと、
    前記半導体チップ上に形成された保護膜と、
    前記電極パッド間に配置され、前記保護膜に形成された溝と、
    前記電極パッド上に形成された突出電極と、
    前記突出電極が接合された端子電極が形成された配線基板とを備えることを特徴とする半導体モジュール。
  11. 電極パッドが形成された半導体チップと、
    前記電極パッドと同一層に形成され、前記電極パッド間に配置された突出部と、
    前記半導体チップ上に形成された保護膜と、
    前記電極パッド上に形成された突出電極と、
    前記突出電極が接合された端子電極が形成された配線基板と、
    前記配線基板を介して前記半導体チップに接続された電子部品とを備えることを特徴とする電子機器。
  12. 電極パッドが形成された半導体チップと、
    前記半導体チップ上に形成された保護膜と、
    前記電極パッド間に配置され、前記保護膜に形成された溝と、
    前記電極パッド上に形成された突出電極と、
    前記突出電極が接合された端子電極が形成された配線基板と、
    前記配線基板を介して前記半導体チップに接続された電子部品とを備えることを特徴とする電子機器。
  13. 電極パッドを半導体基板上に形成する工程と、
    前記電極パッドと同一層に配置された突出部を前記電極パッド間に形成する工程と、
    前記電極パッドが形成された半導体基板上に保護膜を形成する工程と、
    前記電極パッドの表面を露出させる開口部を前記保護膜に形成する工程とを備えることを特徴とする半導体装置の製造方法。
  14. 前記突出部および前記電極パッドは一括形成されることを特徴とする請求項１３記載の半導体装置の製造方法。
  15. 電極パッドを半導体基板上に形成する工程と、
    前記電極パッドが形成された半導体基板上に保護膜を形成する工程と、
    前記電極パッドの表面を露出させる開口部を前記保護膜に形成する工程と、
    前記電極パッド間に配置された溝を前記保護膜に形成する工程とを備えることを特徴とする半導体装置の製造方法。
  16. 前記開口部および前記溝は一括形成されることを特徴とする請求項１５記載の半導体装置の製造方法。
JP2003311177A 2003-09-03 2003-09-03 半導体装置、半導体モジュール、電子機器および半導体装置の製造方法 Pending JP2005079499A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003311177A JP2005079499A (ja) 2003-09-03 2003-09-03 半導体装置、半導体モジュール、電子機器および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003311177A JP2005079499A (ja) 2003-09-03 2003-09-03 半導体装置、半導体モジュール、電子機器および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005079499A true JP2005079499A (ja) 2005-03-24

Family

ID=34412804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003311177A Pending JP2005079499A (ja) 2003-09-03 2003-09-03 半導体装置、半導体モジュール、電子機器および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2005079499A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011125434A1 (ja) * 2010-04-06 2011-10-13 株式会社村田製作所 電子装置
CN103299410A (zh) * 2011-01-26 2013-09-11 株式会社村田制作所 电子元器件模块及电子元器件单元
WO2019149149A1 (zh) * 2018-01-30 2019-08-08 维沃移动通信有限公司 摄像头模组、摄像头模组的组装方法及移动终端

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011125434A1 (ja) * 2010-04-06 2011-10-13 株式会社村田製作所 電子装置
CN103299410A (zh) * 2011-01-26 2013-09-11 株式会社村田制作所 电子元器件模块及电子元器件单元
WO2019149149A1 (zh) * 2018-01-30 2019-08-08 维沃移动通信有限公司 摄像头模组、摄像头模组的组装方法及移动终端
US11297210B2 (en) 2018-01-30 2022-04-05 Vivo Mobile Communication Co., Ltd. Camera module, method for assembling camera module, and mobile terminal

Similar Documents

Publication Publication Date Title
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
JP3565334B2 (ja) 半導体装置およびそれを用いる液晶モジュール、並びに半導体装置の製造方法
KR100541649B1 (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
JP4577228B2 (ja) 半導体装置および半導体装置の製造方法
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JP4876618B2 (ja) 半導体装置および半導体装置の製造方法
JP2010141055A (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP3687610B2 (ja) 半導体装置、回路基板及び電子機器
JP2009158830A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
US7847414B2 (en) Chip package structure
JP2008198916A (ja) 半導体装置及びその製造方法
JP5285385B2 (ja) 積層配線基板の製造方法
JP2005079499A (ja) 半導体装置、半導体モジュール、電子機器および半導体装置の製造方法
JP2011054670A (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
JP2005268701A (ja) 半導体装置、半導体装置の製造方法、これを用いた積層モジュールおよびその製造方法
JP2005072203A (ja) 端子電極、半導体装置、半導体モジュール、電子機器および半導体装置の製造方法
KR0171099B1 (ko) 반도체 기판 범프 및 그 제조방법
JP5002633B2 (ja) 半導体モジュールおよび携帯機器
TWI420989B (zh) 印刷電路板及其製造方法
JP5022963B2 (ja) 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器
US20090179326A1 (en) Semiconductor device package
JP2005085943A (ja) 端子電極、半導体装置、半導体モジュール、電子機器および端子電極の製造方法
JP2005079379A (ja) 端子電極、半導体装置、半導体モジュール、電子機器、端子電極の製造方法および半導体モジュールの製造方法
JP2003234371A (ja) 半導体装置の実装構造
JP2009212114A (ja) 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器