JP2005072203A - 端子電極、半導体装置、半導体モジュール、電子機器および半導体装置の製造方法 - Google Patents
端子電極、半導体装置、半導体モジュール、電子機器および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005072203A JP2005072203A JP2003299079A JP2003299079A JP2005072203A JP 2005072203 A JP2005072203 A JP 2005072203A JP 2003299079 A JP2003299079 A JP 2003299079A JP 2003299079 A JP2003299079 A JP 2003299079A JP 2005072203 A JP2005072203 A JP 2005072203A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- inclined surface
- protective film
- electrode pad
- protruding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
【課題】 突出電極の端部に隙間を発生させることなく、突出電極の接合時の応力を分散させる。
【解決手段】 等方性エッチングを用いて電極パッド4を形成することにより、電極パッド4の端部に傾斜面5を形成し、電極パッド4が形成された半導体チップ1上に保護膜6を成膜することにより、電極パッド4の傾斜面5に対応して配置された傾斜面7を保護膜6に形成し、突出電極9の端部が保護膜6の傾斜面7にかかるように突出電極9を配置する。
【選択図】 図1
【解決手段】 等方性エッチングを用いて電極パッド4を形成することにより、電極パッド4の端部に傾斜面5を形成し、電極パッド4が形成された半導体チップ1上に保護膜6を成膜することにより、電極パッド4の傾斜面5に対応して配置された傾斜面7を保護膜6に形成し、突出電極9の端部が保護膜6の傾斜面7にかかるように突出電極9を配置する。
【選択図】 図1
Description
本発明は端子電極、半導体装置、半導体モジュール、電子機器および半導体装置の製造方法に関し、特に、端子電極の接合時における応力緩和方法に適用して好適なものである。
従来の半導体装置の突出電極の形成方法では、無電解Niメッキを用いて電極パッド上に突出電極を形成する方法がある。
図6は、従来の端子電極の構成を示す断面図である。
図6において、半導体チップ51には電極パッド52が設けられ、電極パッド52が設けられた半導体チップ51の表面は保護膜53で被覆されている。そして、保護膜53には、電極パッド52の表面を露出させる開口部54が設けられている。そして、無電解Niメッキにより、電極パッド52の内側に端部が配置された突出電極55が電極パッド52上に形成されている。
図6は、従来の端子電極の構成を示す断面図である。
図6において、半導体チップ51には電極パッド52が設けられ、電極パッド52が設けられた半導体チップ51の表面は保護膜53で被覆されている。そして、保護膜53には、電極パッド52の表面を露出させる開口部54が設けられている。そして、無電解Niメッキにより、電極パッド52の内側に端部が配置された突出電極55が電極パッド52上に形成されている。
図7は、従来の端子電極のその他の構成を示す断面図である。
図7において、半導体チップ61には電極パッド62が設けられ、電極パッド62が設けられた半導体チップ61の表面は保護膜63で被覆されている。そして、保護膜63には、電極パッド62の表面を露出させる開口部64が設けられている。そして、無電解Niメッキにより、電極パッド62の外側に端部が食み出した突出電極65が電極パッド62上に形成されている。
図7において、半導体チップ61には電極パッド62が設けられ、電極パッド62が設けられた半導体チップ61の表面は保護膜63で被覆されている。そして、保護膜63には、電極パッド62の表面を露出させる開口部64が設けられている。そして、無電解Niメッキにより、電極パッド62の外側に端部が食み出した突出電極65が電極パッド62上に形成されている。
また、例えば、特許文献1には、突出電極を必要とするAl電極上にのみ突出電極を容易に形成するために、レーザ照射による局部加熱により突出電極を形成する方法が開示されている。
特開平10−256257号公報
しかしながら、図6の突出電極55では、電極パッド52の端部にかかる保護膜53の段差がほぼ垂直に切り立っている。このため、突出電極55の接合時に突出電極55にかかる荷重が保護膜53にほぼ垂直に伝わり、保護膜53にクラックが入り易くなるとともに、半導体チップ51に及ぼすダメージが大きくなるという問題があった。
一方、図7の突出電極65では、突出電極65の端部が電極パッド62の外側に食み出している。このため、突出電極65の端部に隙間66が発生し、突出電極65をメッキにより形成する際に、メッキ液が隙間66に残留するという問題があった。
一方、図7の突出電極65では、突出電極65の端部が電極パッド62の外側に食み出している。このため、突出電極65の端部に隙間66が発生し、突出電極65をメッキにより形成する際に、メッキ液が隙間66に残留するという問題があった。
また、特許文献1に開示された方法でも、図6の突出電極55と同様に、電極パッドの端部にかかる保護膜の段差がほぼ垂直に切り立っているため、突出電極の接合時に突出電極にかかる荷重が保護膜にほぼ垂直に伝わり、保護膜にクラックが入り易くなるとともに、半導体チップに及ぼすダメージが大きくなるという問題があった。
そこで、本発明の目的は、メッキ液を端部の隙間に残留させることなく、接合時の応力を分散させることが可能な端子電極、半導体装置、半導体モジュール、電子機器および半導体装置の製造方法を提供することである。
そこで、本発明の目的は、メッキ液を端部の隙間に残留させることなく、接合時の応力を分散させることが可能な端子電極、半導体装置、半導体モジュール、電子機器および半導体装置の製造方法を提供することである。
上述した課題を解決するために、本発明の一態様に係る端子電極によれば、突出電極と、前記突出電極の端部を傾斜面上で支持する支持層とを備えることを特徴とする。
これにより、支持層の傾斜面を介し突出電極にかかる応力を斜めに逃がすことが可能となり、接合時の応力を分散させることができる。このため、突出電極にかかる荷重が支持層に垂直に伝わることを防止しつつ、突出電極の接合を行うことが可能となり、接合時の応力集中を防止して、接合時のダメージを低減することができる。
これにより、支持層の傾斜面を介し突出電極にかかる応力を斜めに逃がすことが可能となり、接合時の応力を分散させることができる。このため、突出電極にかかる荷重が支持層に垂直に伝わることを防止しつつ、突出電極の接合を行うことが可能となり、接合時の応力集中を防止して、接合時のダメージを低減することができる。
また、本発明の一態様に係る端子電極によれば、傾斜面を有する電極パッドと、前記傾斜面を被覆するように前記電極パッド上に形成された保護膜と、前記電極パッド上に形成された突出電極とを備えることを特徴とする。
これにより、電極パッドを保護膜で被覆することで、保護膜に傾斜面を形成することが可能となるとともに、電極パッドまたは保護膜の傾斜面を介し突出電極にかかる応力を斜めに逃がすことが可能となる。このため、突出電極の接合時の応力を分散させつつ、突出電極の接合を行うことが可能となり、接合時の応力集中を防止して、保護膜にクラックが入り難くすることができる。
これにより、電極パッドを保護膜で被覆することで、保護膜に傾斜面を形成することが可能となるとともに、電極パッドまたは保護膜の傾斜面を介し突出電極にかかる応力を斜めに逃がすことが可能となる。このため、突出電極の接合時の応力を分散させつつ、突出電極の接合を行うことが可能となり、接合時の応力集中を防止して、保護膜にクラックが入り難くすることができる。
また、本発明の一態様に係る端子電極によれば、電極パッドと、前記電極パッドの段差の位置に対応して傾斜面が設けられた保護膜と、前記電極パッド上に形成された突出電極とを備えることを特徴とする。
これにより、保護膜の傾斜面を介し突出電極にかかる応力を斜めに逃がすことが可能となる。このため、突出電極の接合時の応力を分散させつつ、突出電極の接合を行うことが可能となり、接合時の応力集中を防止して、保護膜にクラックが入り難くすることができる。
これにより、保護膜の傾斜面を介し突出電極にかかる応力を斜めに逃がすことが可能となる。このため、突出電極の接合時の応力を分散させつつ、突出電極の接合を行うことが可能となり、接合時の応力集中を防止して、保護膜にクラックが入り難くすることができる。
また、本発明の一態様に係る端子電極によれば、前記突出電極の端部は、前記保護膜の傾斜面上に配置されていることを特徴とする。
これにより、保護膜の傾斜面を介し突出電極にかかる応力を斜めに逃がすことが可能となるとともに、突出電極の端部に隙間が発生することを防止することが可能となる。このため、突出電極の接合時の応力集中を防止して、保護膜にクラックが入り難くすることが可能となるとともに、突出電極の端部にメッキ液が残留することを防止して、突出電極の腐食を抑制することができる。
これにより、保護膜の傾斜面を介し突出電極にかかる応力を斜めに逃がすことが可能となるとともに、突出電極の端部に隙間が発生することを防止することが可能となる。このため、突出電極の接合時の応力集中を防止して、保護膜にクラックが入り難くすることが可能となるとともに、突出電極の端部にメッキ液が残留することを防止して、突出電極の腐食を抑制することができる。
また、本発明の一態様に係る半導体装置によれば、半導体チップと、傾斜面を有するように前記半導体チップ上に形成された電極パッドと、前記傾斜面を被覆するように前記半導体チップ上に形成された保護膜と、端部が前記保護膜の傾斜面にかかるようにして前記電極パッド上に形成された突出電極とを備えることを特徴とする。
これにより、電極パッドを保護膜で被覆することで、保護膜に傾斜面を形成することが可能となるとともに、電極パッドまたは保護膜の傾斜面を介し突出電極にかかる応力を斜めに逃がすことが可能となる。このため、突出電極の接合時の応力を分散させつつ、突出電極の接合を行うことが可能となり、接合時の応力集中を防止して、保護膜にクラックが入り難くすることが可能となるとともに、半導体チップに及ぼすダメージを低減することができる。
これにより、電極パッドを保護膜で被覆することで、保護膜に傾斜面を形成することが可能となるとともに、電極パッドまたは保護膜の傾斜面を介し突出電極にかかる応力を斜めに逃がすことが可能となる。このため、突出電極の接合時の応力を分散させつつ、突出電極の接合を行うことが可能となり、接合時の応力集中を防止して、保護膜にクラックが入り難くすることが可能となるとともに、半導体チップに及ぼすダメージを低減することができる。
また、本発明の一態様に係る半導体装置によれば、半導体チップと、前記半導体チップ上に形成された電極パッドと、前記電極パッドの段差の位置に対応して傾斜面が設けられた保護膜と、端部が前記保護膜の傾斜面にかかるようにして前記電極パッド上に形成された突出電極とを備えることを特徴とする。
これにより、保護膜の傾斜面を介し突出電極にかかる応力を斜めに逃がすことが可能となる。このため、突出電極の接合時の応力を分散させつつ、突出電極の接合を行うことが可能となり、接合時の応力集中を防止して、保護膜にクラックが入り難くすることが可能となるとともに、半導体チップに及ぼすダメージを低減することができる。
これにより、保護膜の傾斜面を介し突出電極にかかる応力を斜めに逃がすことが可能となる。このため、突出電極の接合時の応力を分散させつつ、突出電極の接合を行うことが可能となり、接合時の応力集中を防止して、保護膜にクラックが入り難くすることが可能となるとともに、半導体チップに及ぼすダメージを低減することができる。
また、本発明の一態様に係る半導体モジュールによれば、半導体チップと、傾斜面を有するように前記半導体チップ上に形成された電極パッドと、前記傾斜面を被覆するように前記半導体チップ上に形成された保護膜と、端部が前記保護膜の傾斜面にかかるようにして前記電極パッド上に形成された突出電極と、前記突出電極が接合された端子電極が形成された配線基板とを備えることを特徴とする。
これにより、突出電極の構成を複雑化することなく、突出電極の接合時の応力を分散させることが可能となり、実装面積の増大を抑制しつつ、配線基板上に実装された半導体チップの信頼性を向上させることができる。
また、本発明の一態様に係る半導体モジュールによれば、半導体チップと、前記半導体チップ上に形成された電極パッドと、前記電極パッドの段差の位置に対応して傾斜面が設けられた保護膜と、端部が前記保護膜の傾斜面にかかるようにして前記電極パッド上に形成された突出電極と、前記突出電極が接合された端子電極が形成された配線基板とを備えることを特徴とする。
また、本発明の一態様に係る半導体モジュールによれば、半導体チップと、前記半導体チップ上に形成された電極パッドと、前記電極パッドの段差の位置に対応して傾斜面が設けられた保護膜と、端部が前記保護膜の傾斜面にかかるようにして前記電極パッド上に形成された突出電極と、前記突出電極が接合された端子電極が形成された配線基板とを備えることを特徴とする。
これにより、突出電極の構成を複雑化することなく、突出電極を端子電極に接合することが可能となり、実装面積の増大を抑制しつつ、配線基板上に実装された半導体チップの信頼性を向上させることができる。
また、本発明の一態様に係る電子機器によれば、半導体チップと、傾斜面を有するように前記半導体チップ上に形成された電極パッドと、前記傾斜面を被覆するように前記半導体チップ上に形成された保護膜と、端部が前記保護膜の傾斜面にかかるようにして前記電極パッド上に形成された突出電極と、前記突出電極が接合された端子電極が形成された配線基板と、前記配線基板を介して前記半導体チップに接続された電子部品とを備えることを特徴とする。
また、本発明の一態様に係る電子機器によれば、半導体チップと、傾斜面を有するように前記半導体チップ上に形成された電極パッドと、前記傾斜面を被覆するように前記半導体チップ上に形成された保護膜と、端部が前記保護膜の傾斜面にかかるようにして前記電極パッド上に形成された突出電極と、前記突出電極が接合された端子電極が形成された配線基板と、前記配線基板を介して前記半導体チップに接続された電子部品とを備えることを特徴とする。
これにより、突出電極の構成を複雑化することなく、突出電極の接合時の応力を分散させることが可能となる。このため、実装面積の増大を抑制しつつ、配線基板上に実装された半導体チップの信頼性を向上させることが可能となり、電子機器の小型・軽量化を可能としつつ、電子機器の信頼性を向上させることができる。
また、本発明の一態様に係る電子機器によれば、半導体チップと、前記半導体チップ上に形成された電極パッドと、前記電極パッドの段差の位置に対応して傾斜面が設けられた保護膜と、端部が前記保護膜の傾斜面にかかるようにして前記電極パッド上に形成された突出電極と、前記突出電極が接合された端子電極が形成された配線基板と、前記配線基板を介して前記半導体チップに接続された電子部品とを備えることを特徴とする。
また、本発明の一態様に係る電子機器によれば、半導体チップと、前記半導体チップ上に形成された電極パッドと、前記電極パッドの段差の位置に対応して傾斜面が設けられた保護膜と、端部が前記保護膜の傾斜面にかかるようにして前記電極パッド上に形成された突出電極と、前記突出電極が接合された端子電極が形成された配線基板と、前記配線基板を介して前記半導体チップに接続された電子部品とを備えることを特徴とする。
これにより、突出電極の構成を複雑化することなく、突出電極の接合時の応力を分散させることが可能となる。このため、実装面積の増大を抑制しつつ、配線基板上に実装された半導体チップの信頼性を向上させることが可能となり、電子機器の小型・軽量化を可能としつつ、電子機器の信頼性を向上させることができる。
また、本発明の一態様に係る半導体装置の製造方法によれば、傾斜面を有する電極パッドを半導体基板上に形成する工程と、前記電極パッドが形成された半導体基板上に保護膜を形成する工程と、前記電極パッドの傾斜面を被覆したまま、前記電極パッドの表面を露出させる開口部を前記保護膜に形成する工程と、前記電極パッド上に突出電極を形成する工程とを備えることを特徴とする。
また、本発明の一態様に係る半導体装置の製造方法によれば、傾斜面を有する電極パッドを半導体基板上に形成する工程と、前記電極パッドが形成された半導体基板上に保護膜を形成する工程と、前記電極パッドの傾斜面を被覆したまま、前記電極パッドの表面を露出させる開口部を前記保護膜に形成する工程と、前記電極パッド上に突出電極を形成する工程とを備えることを特徴とする。
これにより、電極パッドを保護膜で被覆することで、保護膜に傾斜面を形成することが可能となり、突出電極にかかる応力を斜めに逃がすことが可能となる。このため、突出電極の接合時の応力を分散させつつ、突出電極の接合を行うことが可能となり、接合時の応力集中を防止して、保護膜にクラックが入り難くすることが可能となるとともに、半導体基板に及ぼすダメージを低減することができる。
また、本発明の一態様に係る半導体装置の製造方法によれば、前記突出電極は、前記突出電極の端部が前記電極パッドの傾斜面上に配置されるように形成することを特徴とする。
以下、本発明の実施形態に係る端子電極およびその製造方法について図面を参照しながら説明する。
図1は、本発明の第1実施形態に係る端子電極の製造方法を示す断面図である。
図1(a)において、半導体チップ1上に導電層2を形成する。なお、半導体チップ1には、トランジスタなどの能動素子またはキャパシタなどの受動素子を形成することができる。そして、フォトリソグラフィー技術を用いることにより、電極パッド4の配置位置に対応して配置されたレジストパターン3を導電層2上に形成する。
図1は、本発明の第1実施形態に係る端子電極の製造方法を示す断面図である。
図1(a)において、半導体チップ1上に導電層2を形成する。なお、半導体チップ1には、トランジスタなどの能動素子またはキャパシタなどの受動素子を形成することができる。そして、フォトリソグラフィー技術を用いることにより、電極パッド4の配置位置に対応して配置されたレジストパターン3を導電層2上に形成する。
次に、図1(b)に示すように、レジストパターン3をマスクとして、導電層2の等方性エッチングを行うことにより、半導体チップ1上に電極パッド4を形成する。ここで、導電層2の等方性エッチングを用いて電極パッド4を形成することにより、電極パッド4の厚み方向に沿って、電極パッド4のサイドエッチ量を徐々に増加させることが可能となり、電極パッド4の端部に傾斜面5を形成することができる。
次に、図1(c)に示すように、導電層2上のレジストパターン3を除去し、電極パッド4が形成された半導体チップ1上に保護膜6を成膜する。そして、電極パッド4の傾斜面5が被覆された状態で電極パッド4の表面を露出させる開口部8を保護膜6に形成する。なお、保護膜6としては、例えば、シリコン酸化膜、シリコン窒化膜またはポリイミド膜などを用いることができる。ここで、電極パッド4の傾斜面5を保護膜6で被覆することにより、電極パッド4の傾斜面5に対応して配置された傾斜面7を保護膜6に形成することができる。
次に、図1(d)に示すように、開口部8を介して露出された電極パッド4上に突出電極9を形成する。なお、突出電極9としては、例えば、Niバンプ、Auバンプ、半田材などで被覆されたCuバンプ、あるいは半田ボールなどを用いることができ、突出電極9の形成方法としては、例えば、電解メッキまたは無電解メッキを用いることができる。ここで、電極パッド4上に突出電極9を形成する場合、突出電極9の端部が保護膜6の傾斜面7にかかるように配置することができる。
これにより、保護膜6の傾斜面7を介し突出電極9にかかる応力を斜めに逃がすことが可能となるとともに、突出電極9の端部が傾斜面7にかかっているので、隙間に存在するメッキ液が流れ出る。このため、突出電極9の接合時の応力集中を防止して、保護膜6にクラックが入り難くすることが可能となるとともに、突出電極9の端部にメッキ液が残留することを防止して、突出電極9の腐食を抑制することができる。
なお、図1の例では、突出電極9の端部が保護膜6の傾斜面7にかかるように突出電極9を配置する方法について示したが、突出電極9の端部が電極パッド4上の保護膜6の平坦面にかかるように突出電極9を配置するようにしてもよい。また、電極パッド4、保護膜6および突出電極9を半導体チップ1に形成する場合、個片化される前の半導体ウェハの状態で半導体チップ1を扱うことができる。
図2は、本発明の第2実施形態に係る半導体モジュールの製造方法を示す断面図である。
図2(a)において、端子電極102が形成された配線基板101上に封止樹脂103を配置する。そして、図1の突出電極9と端子電極102とが対向して配置されるように、図1の半導体チップ1と配線基板101とを位置合わせする。
図2(a)において、端子電極102が形成された配線基板101上に封止樹脂103を配置する。そして、図1の突出電極9と端子電極102とが対向して配置されるように、図1の半導体チップ1と配線基板101とを位置合わせする。
なお、配線基板101としては、例えば、両面基板、多層配線基板、ビルドアップ基板、テープ基板またはフィルム基板などを用いることができ、配線基板101の材質としては、例えば、ポリイミド樹脂、ガラスエポキシ樹脂、BTレジン、アラミドとエポキシのコンポジットまたはセラミックなどを用いることができる。また、封止樹脂103としては、例えば、エポキシ樹脂などを用いることができ、封止樹脂103はペースト状またはフィルム状のいずれでもよい。
次に、図2(b)に示すように、封止樹脂103を介して突出電極9を端子電極102に接合させることにより、半導体チップ1を配線基板101上にフリップチップ実装する。
ここで、突出電極9を端子電極102に接合させる場合、保護膜6の傾斜面7を介し突出電極9にかかる応力を斜めに逃がすことが可能となる。このため、突出電極9の接合時の応力を分散させつつ、突出電極9の接合を行うことが可能となり、接合時の応力集中を防止して、保護膜6にクラックが入り難くすることが可能となるとともに、半導体チップ1に及ぼすダメージを低減することを可能として、半導体チップ1の信頼性を向上させることができる。
ここで、突出電極9を端子電極102に接合させる場合、保護膜6の傾斜面7を介し突出電極9にかかる応力を斜めに逃がすことが可能となる。このため、突出電極9の接合時の応力を分散させつつ、突出電極9の接合を行うことが可能となり、接合時の応力集中を防止して、保護膜6にクラックが入り難くすることが可能となるとともに、半導体チップ1に及ぼすダメージを低減することを可能として、半導体チップ1の信頼性を向上させることができる。
なお、半導体チップ1を配線基板101上に実装する場合、ACF(Anisotropic Conductive Film)接合、NCF(Nonconductive Film)接合、ACP(Anisotropic Conductive Paste)接合、NCP(Nonconductive Paste)接合などの圧接接合を用いるようにしてもよいし、半田接合や合金接合などの金属接合を用いるようにしてもよい。
図3は、本発明の第3実施形態に係る端子電極の製造方法を示す断面図である。
図3(a)において、半導体チップ11上には、段差が設けられた電極パッド12が形成されている。なお、段差が設けられた電極パッド12を半導体チップ11上に形成する場合、サイズの小さな上層導電膜12bを下層導電膜12a上に配置することができる。
次に、図3(b)に示すように、電極パッド12が形成された半導体チップ11上に保護膜13を成膜する。そして、電極パッド12の段差が被覆された状態で電極パッド12の表面を露出させる開口部15を保護膜13に形成する。ここで、電極パッド12の段差を保護膜13で被覆することで、電極パッド12の段差に対応して配置された傾斜面14を保護膜13に形成することができる。
図3(a)において、半導体チップ11上には、段差が設けられた電極パッド12が形成されている。なお、段差が設けられた電極パッド12を半導体チップ11上に形成する場合、サイズの小さな上層導電膜12bを下層導電膜12a上に配置することができる。
次に、図3(b)に示すように、電極パッド12が形成された半導体チップ11上に保護膜13を成膜する。そして、電極パッド12の段差が被覆された状態で電極パッド12の表面を露出させる開口部15を保護膜13に形成する。ここで、電極パッド12の段差を保護膜13で被覆することで、電極パッド12の段差に対応して配置された傾斜面14を保護膜13に形成することができる。
次に、図3(c)に示すように、開口部15を介して露出された電極パッド12上に突出電極16を形成する。なお、突出電極16としては、例えば、Niバンプ、Auバンプ、半田材などで被覆されたCuバンプ、あるいは半田ボールなどを用いることができ、突出電極16の形成方法としては、例えば、電解メッキまたは無電解メッキを用いることができる。ここで、電極パッド12上に突出電極16を形成する場合、突出電極16の端部が保護膜13の傾斜面14にかかるように配置することができる。
これにより、保護膜13の傾斜面14を介し突出電極16にかかる応力を斜めに逃がすことが可能となるとともに、突出電極16端部が傾斜面14にかかっているので、隙間に存在するメッキ液が流れ出る。このため、突出電極16の接合時の応力集中を防止して、保護膜13にクラックが入り難くすることが可能となるとともに、突出電極16の端部にメッキ液が残留することを防止して、突出電極16の腐食を抑制することができる。
図4は、本発明の第4実施形態に係る端子電極の製造方法を示す断面図である。
図4(a)において、半導体チップ21上には電極パッド22が形成されている。そして、図4(b)に示すように、電極パッド22の端部にレーザ照射を行うことにより、電極パッド22の端部を局所的に加熱し、電極パッド22の端部をだれさせることにより、電極パッド22の端部に傾斜面23を形成する。
図4(a)において、半導体チップ21上には電極パッド22が形成されている。そして、図4(b)に示すように、電極パッド22の端部にレーザ照射を行うことにより、電極パッド22の端部を局所的に加熱し、電極パッド22の端部をだれさせることにより、電極パッド22の端部に傾斜面23を形成する。
次に、図4(c)に示すように、電極パッド22が形成された半導体チップ21上に保護膜24を成膜する。そして、電極パッド22の傾斜面23が被覆された状態で電極パッド22の表面を露出させる開口部26を保護膜24に形成する。ここで、電極パッド22の傾斜面23を保護膜24で被覆することで、電極パッド22の傾斜面23に対応して配置された傾斜面25を保護膜24に形成することができる。
次に、図4(d)に示すように、開口部26を介して露出された電極パッド22上に突出電極27を形成する。なお、突出電極27としては、例えば、Niバンプ、Auバンプ、半田材などで被覆されたCuバンプ、あるいは半田ボールなどを用いることができ、突出電極27の形成方法としては、例えば、電解メッキまたは無電解メッキを用いることができる。ここで、電極パッド22上に突出電極27を形成する場合、突出電極27の端部が保護膜24の傾斜面25にかかるように配置することができる。
これにより、保護膜24の傾斜面25を介し突出電極27にかかる応力を斜めに逃がすことが可能となるとともに、突出電極27の端部が傾斜面25にかかっているので、隙間に存在するメッキ液が流れ出る。このため、突出電極27の接合時の応力集中を防止して、保護膜24にクラックが入り難くすることが可能となるとともに、突出電極27の端部にメッキ液が残留することを防止して、突出電極27の腐食を抑制することができる。
図5は、本発明の第5実施形態に係る端子電極の製造方法を示す断面図である。
図5(a)において、インクジェットヘッド41を介し、導電性材料からなる液滴42を半導体チップ31上に吐出させることで、端部に傾斜面33を有する電極パッド32を半導体チップ31上に形成する。なお、液滴42としては、例えば、アルミニウムAl、ニッケルNi、金Auまたは銅Cuなどの金属粉が溶媒に分散された金属スラリーあるいは金属ペーストなどを用いることができる。
図5(a)において、インクジェットヘッド41を介し、導電性材料からなる液滴42を半導体チップ31上に吐出させることで、端部に傾斜面33を有する電極パッド32を半導体チップ31上に形成する。なお、液滴42としては、例えば、アルミニウムAl、ニッケルNi、金Auまたは銅Cuなどの金属粉が溶媒に分散された金属スラリーあるいは金属ペーストなどを用いることができる。
次に、図5(b)に示すように、電極パッド32が形成された半導体チップ31上に保護膜34を成膜する。そして、電極パッド32の傾斜面33が被覆された状態で電極パッド32の表面を露出させる開口部36を保護膜34に形成する。ここで、電極パッド32の傾斜面33を保護膜34で被覆することで、電極パッド32の傾斜面33に対応して配置された傾斜面35を保護膜34に形成することができる。
次に、図5(c)に示すように、開口部36を介して露出された電極パッド32上に突出電極37を形成する。なお、突出電極37としては、例えば、Niバンプ、Auバンプ、半田材などで被覆されたCuバンプ、あるいは半田ボールなどを用いることができ、突出電極37の形成方法としては、例えば、電解メッキまたは無電解メッキを用いることができる。ここで、電極パッド32上に突出電極37を形成する場合、突出電極37の端部が保護膜34の傾斜面35にかかるように配置することができる。
これにより、保護膜34の傾斜面35を介し突出電極37にかかる応力を斜めに逃がすことが可能となるとともに、突出電極37の端部が傾斜面35にかかっているので、隙間に存在するメッキ液が流れ出る。このため、突出電極37の接合時の応力集中を防止して、保護膜34にクラックが入り難くすることが可能となるとともに、突出電極37の端部にメッキ液が残留することを防止して、突出電極37の腐食を抑制することができる。
なお、上述した半導体装置および半導体モジュールは、例えば、液晶表示装置、携帯電話、携帯情報端末、ビデオカメラ、デジタルカメラ、MD(Mini Disc)プレーヤ、ICカード、ICタグなどの電子機器に適用することができ、電子機器の小型・軽量化を可能としつつ、電子機器の信頼性を向上させることができる。
また、上述した実施形態では、半導体チップに端子電極を設ける方法を例にとって説明したが、本発明は、必ずしも半導体チップに端子電極を設ける方法に限定されることなく、例えば、液晶表示装置、有機EL素子、プラズマディスプレイ、弾性表面波(SAW)素子などのセラミック素子、光変調器や光スイッチなどの光学素子、磁気センサやバイオセンサなどの各種センサ類などに端子電極を設ける方法に適用してもよい。
また、上述した実施形態では、半導体チップに端子電極を設ける方法を例にとって説明したが、本発明は、必ずしも半導体チップに端子電極を設ける方法に限定されることなく、例えば、液晶表示装置、有機EL素子、プラズマディスプレイ、弾性表面波(SAW)素子などのセラミック素子、光変調器や光スイッチなどの光学素子、磁気センサやバイオセンサなどの各種センサ類などに端子電極を設ける方法に適用してもよい。
1、11、21、31 半導体チップ、2 導電層、3 レジストパターン、4、12、22、32 電極パッド、5、7、14、23、25、33、35 傾斜面、6、13、24、34 保護膜、8、15、26、36 開口部、9、16、27、37 突出電極、12a 下層導電膜、12b 上層導電膜、41 インクジェットヘッド、42 液滴、101 配線基板、102 端子電極、103 封止樹脂
Claims (12)
- 突出電極と、
前記突出電極の端部を傾斜面上で支持する支持層とを備えることを特徴とする端子電極。 - 傾斜面を有する電極パッドと、
前記傾斜面を被覆するように前記電極パッド上に形成された保護膜と、
前記電極パッド上に形成された突出電極とを備えることを特徴とする端子電極。 - 電極パッドと、
前記電極パッドの段差の位置に対応して傾斜面が設けられた保護膜と、
前記電極パッド上に形成された突出電極とを備えることを特徴とする端子電極。 - 前記突出電極の端部は、前記保護膜の傾斜面上に配置されていることを特徴とする請求項2または3記載の端子電極。
- 半導体チップと、
傾斜面を有するように前記半導体チップ上に形成された電極パッドと、
前記傾斜面を被覆するように前記半導体チップ上に形成された保護膜と、
端部が前記保護膜の傾斜面にかかるようにして前記電極パッド上に形成された突出電極とを備えることを特徴とする半導体装置。 - 半導体チップと、
前記半導体チップ上に形成された電極パッドと、
前記電極パッドの段差の位置に対応して傾斜面が設けられた保護膜と、
端部が前記保護膜の傾斜面にかかるようにして前記電極パッド上に形成された突出電極とを備えることを特徴とする半導体装置。 - 半導体チップと、
傾斜面を有するように前記半導体チップ上に形成された電極パッドと、
前記傾斜面を被覆するように前記半導体チップ上に形成された保護膜と、
端部が前記保護膜の傾斜面にかかるようにして前記電極パッド上に形成された突出電極と、
前記突出電極が接合された端子電極が形成された配線基板とを備えることを特徴とする半導体モジュール。 - 半導体チップと、
前記半導体チップ上に形成された電極パッドと、
前記電極パッドの段差の位置に対応して傾斜面が設けられた保護膜と、
端部が前記保護膜の傾斜面にかかるようにして前記電極パッド上に形成された突出電極と、
前記突出電極が接合された端子電極が形成された配線基板とを備えることを特徴とする半導体モジュール。 - 半導体チップと、
傾斜面を有するように前記半導体チップ上に形成された電極パッドと、
前記傾斜面を被覆するように前記半導体チップ上に形成された保護膜と、
端部が前記保護膜の傾斜面にかかるようにして前記電極パッド上に形成された突出電極と、
前記突出電極が接合された端子電極が形成された配線基板と、
前記配線基板を介して前記半導体チップに接続された電子部品とを備えることを特徴とする電子機器。 - 半導体チップと、
前記半導体チップ上に形成された電極パッドと、
前記電極パッドの段差の位置に対応して傾斜面が設けられた保護膜と、
端部が前記保護膜の傾斜面にかかるようにして前記電極パッド上に形成された突出電極と、
前記突出電極が接合された端子電極が形成された配線基板と、
前記配線基板を介して前記半導体チップに接続された電子部品とを備えることを特徴とする電子機器。 - 傾斜面を有する電極パッドを半導体基板上に形成する工程と、
前記電極パッドが形成された半導体基板上に保護膜を形成する工程と、
前記電極パッドの傾斜面を被覆したまま、前記電極パッドの表面を露出させる開口部を前記保護膜に形成する工程と、
前記電極パッド上に突出電極を形成する工程とを備えることを特徴とする半導体装置の製造方法。 - 前記突出電極は、前記突出電極の端部が前記電極パッドの傾斜面上に配置されるように形成することを特徴とする請求項11記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003299079A JP2005072203A (ja) | 2003-08-22 | 2003-08-22 | 端子電極、半導体装置、半導体モジュール、電子機器および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003299079A JP2005072203A (ja) | 2003-08-22 | 2003-08-22 | 端子電極、半導体装置、半導体モジュール、電子機器および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005072203A true JP2005072203A (ja) | 2005-03-17 |
Family
ID=34404395
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003299079A Withdrawn JP2005072203A (ja) | 2003-08-22 | 2003-08-22 | 端子電極、半導体装置、半導体モジュール、電子機器および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005072203A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008244414A (ja) * | 2007-02-27 | 2008-10-09 | Opnext Japan Inc | 半導体光装置 |
JP2009188228A (ja) * | 2008-02-07 | 2009-08-20 | Nippon Telegr & Teleph Corp <Ntt> | 多層配線用パッド構造およびその製造方法 |
JP2012253058A (ja) * | 2011-05-31 | 2012-12-20 | Mitsubishi Electric Corp | 半導体装置 |
-
2003
- 2003-08-22 JP JP2003299079A patent/JP2005072203A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008244414A (ja) * | 2007-02-27 | 2008-10-09 | Opnext Japan Inc | 半導体光装置 |
JP2009188228A (ja) * | 2008-02-07 | 2009-08-20 | Nippon Telegr & Teleph Corp <Ntt> | 多層配線用パッド構造およびその製造方法 |
JP2012253058A (ja) * | 2011-05-31 | 2012-12-20 | Mitsubishi Electric Corp | 半導体装置 |
US8791568B2 (en) | 2011-05-31 | 2014-07-29 | Mitsubishi Electric Corporation | Semiconductor device |
DE102012208246B4 (de) * | 2011-05-31 | 2017-04-06 | Mitsubishi Electric Corp. | Halbleitervorrichtung |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20050012225A1 (en) | Wafer-level chip scale package and method for fabricating and using the same | |
JP5135246B2 (ja) | 半導体モジュールおよびその製造方法、ならびに携帯機器 | |
JP4876618B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4950743B2 (ja) | 積層配線基板及びその製造方法 | |
JP2010087229A (ja) | 半導体モジュール、半導体モジュールの製造方法および携帯機器 | |
JP3687610B2 (ja) | 半導体装置、回路基板及び電子機器 | |
JP5238182B2 (ja) | 積層配線基板の製造方法 | |
US10276465B2 (en) | Semiconductor package assembly | |
JP2009158830A (ja) | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器 | |
JP5295211B2 (ja) | 半導体モジュールの製造方法 | |
JP2020004926A (ja) | 配線基板及び配線基板の製造方法 | |
JP5285385B2 (ja) | 積層配線基板の製造方法 | |
JP2005072203A (ja) | 端子電極、半導体装置、半導体モジュール、電子機器および半導体装置の製造方法 | |
JP4812673B2 (ja) | 半導体装置 | |
JP3801188B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2005268701A (ja) | 半導体装置、半導体装置の製造方法、これを用いた積層モジュールおよびその製造方法 | |
JP2005072202A (ja) | 端子電極、配線基板、半導体装置、半導体モジュール、電子機器、端子電極の製造方法および半導体モジュールの製造方法 | |
JP2007142187A (ja) | 半導体装置 | |
JP5061010B2 (ja) | 半導体モジュール | |
JP2008147367A (ja) | 半導体装置及びその製造方法 | |
JP5555400B2 (ja) | 半導体装置及びその製造方法 | |
JP2005079379A (ja) | 端子電極、半導体装置、半導体モジュール、電子機器、端子電極の製造方法および半導体モジュールの製造方法 | |
JP2005079499A (ja) | 半導体装置、半導体モジュール、電子機器および半導体装置の製造方法 | |
JP2003297977A (ja) | 電子部品の製造方法 | |
JP4522213B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061107 |