JP2009188228A - 多層配線用パッド構造およびその製造方法 - Google Patents

多層配線用パッド構造およびその製造方法 Download PDF

Info

Publication number
JP2009188228A
JP2009188228A JP2008027324A JP2008027324A JP2009188228A JP 2009188228 A JP2009188228 A JP 2009188228A JP 2008027324 A JP2008027324 A JP 2008027324A JP 2008027324 A JP2008027324 A JP 2008027324A JP 2009188228 A JP2009188228 A JP 2009188228A
Authority
JP
Japan
Prior art keywords
wiring
forming
insulating film
interlayer insulating
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008027324A
Other languages
English (en)
Inventor
Suehiro Sugitani
末広 杉谷
Kazumi Nishimura
一巳 西村
Kiyomitsu Onodera
清光 小野寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2008027324A priority Critical patent/JP2009188228A/ja
Publication of JP2009188228A publication Critical patent/JP2009188228A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】プローブをパッドに接触させる際の接触不良およびプローブ破損の発生を抑制できる多層配線用パッド構造およびその製造方法を提供すること。
【解決手段】第１の配線２が形成されている半導体基板１に、第１の層間絶縁膜３、第１のコンタクトホール６、第２の配線１１と第１の層間絶縁膜３との間の密着性を向上するためのＷ系金属薄膜７、第２の配線１１を形成するためのめっき用金属薄膜８、第２の配線１１、第２の層間絶縁膜１２、第２のコンタクトホール１３、第３の配線１６と第２の層間絶縁膜１２との間の密着性を向上させるためのＷ系金属薄膜１４、第３の配線１６を形成するためのめっき用金属薄膜１５、第３の配線１６が形成され、パッド中央１７の表面は平坦で、パッド端１８は下側に曲がっていることを特徴とする多層配線用パッド構造を構成する。
【選択図】図１

Description

本発明は、多層配線用パッド構造およびその製造方法に関し、特に、ＧａＡｓ系およびＩｎＰ系高速集積回路用多層配線のパッド構造に関するものである。
ＧａＡｓ系およびＩｎＰ系高速集積回路の多層配線に関しては、配線遅延の関係から、誘電率が低く、厚膜が容易に形成できる有機材料を用いた１μｍ以上の厚い層間絶縁膜と、抵抗率が低く、厚膜が容易に形成できるめっきＡｕ(金)を用いた１μｍ以上の厚い配線が有効である。さらに、これらの集積回路の小型化・高機能化の要求が高く、配線層の多層化が求められている。
従来のこの種の集積回路用多層配線に用いられるパッド構造の例を、図５および図６を用いて説明する。
先ず、図５に示すように、第１の配線２２を有する半導体基板２１の上に、第１の層間絶縁膜２３を堆積し、第２の配線２４を形成する領域より若干小さい領域の第１の層間絶縁膜２３を除去し、第２の配線２４を形成し、その上に第２の層間絶縁膜２５を堆積し、第３の配線２６を形成する領域より若干小さい領域の第２の層間絶縁膜２５を除去し、第３の配線２６を形成し、パッドを形成していた。
また、図６に示すように、第１の配線３２を有する半導体基板３１の上に、第１の層間絶縁膜３３を堆積し、第１の層間絶縁膜３３の中に複数のコンタクトホール３４を形成し、そのコンタクトホール３４の中に金属を埋込み、その上に第２の配線３５を形成し、その上に第２の層間絶縁膜３６を堆積し、第２の層間絶縁膜３６の中に複数のコンタクトホール３７を形成し、そのコンタクトホール３７の中に金属を埋込み、その上に第３の配線３８を形成し、パッドを形成していた（下記特許文献１、２参照）。
特開平５−３４７３５８号公報 特許第３４５７１２３号公報
パッドは、電気回路の電気的特性を評価する際に、プローブ（探針）を押しつけたり、あるいは、パッケージに実装する際、ボンディングにより金ワイヤを圧着する場所である。
従来のパッド構造である図５の場合、パッド構造は配線が直接積層されているため、機械的強度が最も優れているが、パッド端とパッド中央で段差が生じる。この段差は、配線数の増加、あるいは、配線および層間絶縁膜の厚み増加により増大する。図５に示したように、高周波特性を評価するためのプローブ２７は、プローブ２７とパッド表面とがなす角度が小さく、また、セラミック等でできていることから柔軟性がないため、パッド表面の凹凸が大きい場合、接触不良、あるいは、プローブ破損が発生しやすいという問題があった（図５参照)。
また、従来のパッド構造である図６の場合、配線間に複数のコンタクトホールを形成することにより、実用に支障のない強度とパッド表面の平坦化を実現したが、本構造においても配線の厚みが厚くなると、配線の出っ張りが大きく、また配線の側面は急峻であるため、パッドの側面にプローブが当りやすくなり、プローブ破損が発生しやすいという問題があった。
これらを回避する方法として、パッド面積を大きくする方法があるが、回路中にパッドは多数あることから、集積回路サイズが大きくなり、高コスト化となる問題があった。
本発明は上記の問題に鑑みてなされたものであり、本発明が解決しようとする課題は、プローブをパッドに接触させる際の接触不良およびプローブ破損の発生を抑制できる多層配線用パッド構造およびその製造方法を提供することにある。
本発明においては、上記課題を解決するために、請求項１に記載のように、
半導体基板上に形成され、単層または複数層の層間絶縁膜と、前記層間絶縁膜によって絶縁される複数層の配線と、前記配線間を電気的に接続するために前記層間絶縁膜中に形成された複数のコンタクトホールとを有する多層配線用パッド構造において、前記層間絶縁膜は有機材料で構成され、パッド中央の表面は平坦であり、パッド端は前記半導体基板側に曲がっていることを特徴とする多層配線用パッド構造を構成する。
また、本発明においては、請求項２に記載のように、
前記コンタクトホールの径が前記層間絶縁膜の厚さの１／２以上、最下層配線を除く前記配線の厚さの３倍以下であることを特徴とする請求項１記載の多層配線用パッド構造を構成する。
また、本発明においては、請求項３に記載のように、
前記有機材料は、ポリイミド、ベンゾシクロブテン、アリーレンエーテル系ポリマー、シロキサン系ポリマーまたは芳香族炭化水素系ポリマーであり、前記層間絶縁膜の厚さは１μｍ以上であることを特徴とする請求項１記載の多層配線用パッド構造を構成する。
また、本発明においては、請求項４に記載のように、
前記配線は、１μｍ以上の厚さを有するめっきＡｕで構成され、前記半導体基板の表面に垂直な方向から見たときに、同じ形を有し、同じ位置に形成されることを特徴とする請求項１記載の多層配線用パッド構造を構成する。
また、本発明においては、請求項５に記載のように、
前記配線が、前記コンタクトホールの内壁面を含めた前記層間絶縁膜の表面と、前記半導体基板とは反対の側から接する部位に、Ｗ系金属薄膜が形成されていることを特徴とする請求項１記載の多層配線用パッド構造を構成する。
また、本発明においては、請求項６に記載のように、
多層配線用パッド構造の製造方法であって、少なくとも１層からなる下層配線が形成されている半導体基板上に、有機材料組成物を塗布して塗布膜を形成し、該塗布膜の膜厚減少を伴う熱処理によって、有機材料で構成された層間絶縁膜を形成する層間絶縁膜形成工程と、前記層間絶縁膜の表面に、コンタクトホールパタンを有するコンタクトホール形成用レジストマスクを形成するコンタクトホール形成用レジストマスク形成工程と、前記コンタクトホール形成用レジストマスクを用いるドライエッチング法により、前記下層配線と上層配線とを電気的に接続するための複数個のコンタクトホールを前記層間絶縁膜中に形成した後に、前記コンタクトホール形成用レジストマスクを除去するコンタクトホール形成工程と、前記コンタクトホールの内壁面を含めた前記層間絶縁膜の表面、および、前記コンタクトホール形成工程によって露出した前記下層配線の表面に、Ｗ系金属薄膜とめっき用金属薄膜とをこの順序で形成した後に、前記めっき用金属薄膜上に、配線パタンを有する配線形成用レジストマスクを形成する配線形成準備工程と、前記コンタクトホール内部および配線形成部分に、前記配線形成用レジストマスクをめっきマスクとして用いるめっき法により配線金属を堆積して前記上層配線を形成する配線形成工程と、前記配線形成用レジストマスクを除去し、前記上層配線が形成されていない部位の前記Ｗ系金属薄膜およびめっき用金属薄膜を除去する余剰物除去工程とを有することを特徴とする多層配線用パッド構造の製造方法を構成する。
また、本発明においては、請求項７に記載のように、
多層配線用パッド構造の製造方法であって、少なくとも１層からなる下層配線が形成されている半導体基板上に、感光性有機材料を塗布して塗布膜を形成し、コンタクトホールパタン露光とそれに続く現像によって該塗布膜中に、前記下層配線と上層配線とを電気的に接続するための複数個のコンタクトホールを形成した後、該塗布膜の膜厚減少を伴う熱処理によって、有機材料で構成され前記コンタクトホールを有する層間絶縁膜を形成するコンタクトホール具有層間絶縁膜形成工程と、前記コンタクトホールの内壁面を含めた前記層間絶縁膜の表面、および、前記コンタクトホールが形成されることによって露出した前記下層配線の表面に、Ｗ系金属薄膜とめっき用金属薄膜とをこの順序で形成した後に、前記めっき用金属薄膜上に配線パタンを有する配線形成用レジストマスクを形成する配線形成準備工程と、前記コンタクトホール内部および配線形成部分に、前記配線形成用レジストマスクをめっきマスクとして用いるめっき法により配線金属を堆積して前記上層配線を形成する配線形成工程と、前記配線形成用レジストマスクを除去し、前記上層配線が形成されていない部位の前記Ｗ系金属薄膜およびめっき用金属薄膜を除去する余剰物除去工程とを有することを特徴とする多層配線用パッド構造の製造方法を構成する。
パッド中央は平坦、かつ、パッド端は下側に曲げた構造にすることにより、パッド面積を大きくすることなく、プローブをパッドに接触させる際の接触不良およびプローブ破損の発生を抑制できる多層配線用パッド構造を提供することができる。
本発明では、有機材料を用いて形成された複数層の厚い層間絶縁膜と、これら層間絶縁膜によって絶縁される複数層の厚い配線と、各配線間を電気的に接続する複数のコンタクトホールとを有する多層配線用パッド構造において、パッド中央は平坦で、パッド端は下側に曲がっていることを特徴とする多層配線用パッド構造を構成する。
以下、図面を用いて、本発明を実施するための最良の形態について説明する。
［実施の形態例１］
図１は、本発明の第１の実施の形態例である多層配線用パッド構造（層間絶縁膜は２層）を説明するための断面図である。図において、第１の配線２が形成されている半導体基板１上に、有機材料で構成された第１の層間絶縁膜３、第１の配線２と第２の配線１１との間を電気的に接続するために第１の層間絶縁膜３中に形成された第１のコンタクトホール６、第２の配線１１と第１の層間絶縁膜３との間の密着性を向上させるためのＷ（タングステン）系金属薄膜７、第２の配線１１を形成するためのめっき用金属薄膜８、第２の配線１１、有機材料で構成された第２の層間絶縁膜１２、第２の配線１１と第３の配線１６との間を電気的に接続するために第２の層間絶縁膜１２中に形成された第２のコンタクトホール１３、第３の配線１６と第２の層間絶縁膜１２との間の密着性を向上させるためのＷ系金属薄膜１４、第３の配線１６を形成するためのめっき用金属薄膜１５、第３の配線１６が形成され、第３の配線１６がパッドを形成している。
本発明に係る多層配線用パッド構造は、図１に示したように、パッド中央１７の表面は平坦で、パッド端１８は下側（半導体基板１側）に曲がっていることを特徴とする。このような特徴は、層間絶縁膜形成時に、例えば、第１の配線２の厚さによる段差によって現れるのであるが、層間絶縁膜の形成を有機材料組成物の溶液塗布によって行った場合に、塗布面が平坦になったとしても、塗布後の熱処理により体積収縮を起こすような有機材料組成物を塗布して成膜すれば、その後の熱処理で、塗布膜の膜厚減少が起こり、この特徴が現れる。
パッド端１８が下側に曲がっていることで、プローブが第３の配線１６の側壁にぶつかる問題を抑制でき、パッド中央１７が平坦なことで接触不良の問題も抑制できる。
コンタクトホール６、１３の径が層間絶縁膜３、１２の厚さの１／２以上、配線１１、１６の厚さの３倍以下であることが望ましい。配線１１、１６をめっきＡｕ(金)で構成する場合に、コンタクトホール６、１３の径が層間絶縁膜３、１２の厚みの１／２よりも小となると、コンタクトホール６、１３に埋込むめっきＡｕの形状が細長くなり、機械的強度が弱くなる。一方、コンタクトホール６、１３の径が配線１１、１６の厚みの３倍を超えると、コンタクトホール６、１３内を十分にめっきＡｕで満たすことができなくなり、表面凹凸が発生する。
層間絶縁膜３、１２を構成する有機材料としては、ポリイミド、ベンゾシクロブテン（ＢＣＢ）、アリーレンエーテル系ポリマー、シロキサン系ポリマー、芳香族炭化水素系ポリマー等を用いることができ、層間絶縁膜３、１２の厚さは、配線遅延低減のため、１μｍ以上であることが望ましい。
本実施の形態例においては、配線２、１１、１６は、例えば、１μｍ以上の厚さが形成されているめっきＡｕで構成され、半導体基板１の表面に垂直な方向から見たときに、同じ形を有し、同じ位置に形成される。
［実施の形態例２］
図２および３は、本発明の第２の実施の形態例である、多層配線用パッド構造の製造方法における工程を説明するための断面図である。
先ず、図２の（ａ）に示したように、層間絶縁膜形成工程として、第１の配線２（下層配線）が形成されている半導体基板１上に、有機材料組成物を塗布し、熱処理することによって有機材料で構成された層間絶縁膜３を形成する。有機材料組成物を半導体基板１に塗布した時、第１の配線２の厚さによる段差があっても、塗布膜の表面はほぼ平坦になるが、その後の熱処理により、塗布膜の膜厚減少が起こるようにすれば、配線２が有る場所で層間絶縁膜３が盛り上がった形状になり、第１の配線２の端面周辺で層間絶縁膜３の表面が第１の配線２の中央部分から見て下方に曲がった形状となる。一方、それ以外の場所で層間絶縁膜３の表面はほぼ平坦となる。層間絶縁膜３を構成する有機材料としては、ポリイミド、ベンゾシクロブテン（ＢＣＢ）等を用いることができる。ポリイミドを用いた場合には、熱処理の際に脱水反応が起こるので、それによる膜厚減少も起こる。
上記の、熱処理による膜厚減少を大きくするために、加熱によって膜中から除去される物質を有機材料組成物中に含有させておくことが有効である。加熱によって膜中から除去される物質としては、例えば、加熱によって解重合する、α-メチルスチレンのポリマーまたはオリゴマーを使うことができる。
次に、図２の（ｂ）に示したように、コンタクトホール形成用レジストマスク形成工程として、コンタクトホールパタン５を有するコンタクトホール形成用レジストマスク４を形成する。
次に、図２の（ｃ）に示したように、コンタクトホール形成工程として、レジストマスク４を用いて、Ｏ２(酸素)／ＣＦ４(四フッ化炭素）の混合ガスを用いたＲＩＥ（反応性イオンエッチング）により、第１の層間絶縁膜３に、第１の配線２の表面に達するコンタクトホール６を形成した後、有機溶剤等により、レジストマスク４を除去する。ここで、コンタクトホール径は、第１の層間絶縁膜３の厚みの１／２以上、第２の配線の厚みの３倍以下となるように形成する。コンタクトホール６の径が層間絶縁膜３の厚みの１／２よりも小となると、コンタクトホール６に埋込むめっきＡｕ(金)の形状が細長くなり、機械的強度が弱くなる。一方、コンタクトホール６の径が第２の配線の厚みの３倍を超えると、コンタクトホール６内を十分にめっきＡｕで満たすことができなくなり、表面凹凸が発生する。以上の理由から、コンタクトホール径は上記範囲が最適である。
次に、図２の（ｄ）に示したように、配線形成準備工程として、コンタクトホール６の内壁面を含めた層間絶縁膜３の表面、および、前記コンタクトホール形成工程によって露出した第１の配線２の表面に、第２の配線１１（図３の（ｅ）に示す）と第１の層間絶縁膜３との間の密着性を向上させるためのＷ（タングステン）系金属薄膜７と、Ａｕ等のめっき用金属薄膜８とをこの順序でスパッタ法により連続して堆積し、次いで、配線パタン１０を有する配線形成用レジストマスク９を形成する。配線パタン１０は、半導体基板１の表面に垂直な方向から見たときに、第１の配線２と同じ形を有し、第１の配線２と同じ位置にあるものとする。これにより、層間絶縁膜３の表面の曲面形状を利用し、次の工程で形成される第２の配線１１の端を下方に曲げることができる。
次に、図３の（ｅ）に示したように、配線形成工程として、配線形成用レジストマスク９をめっきマスクとして用いて、Ａｕの電解めっき法によりコンタクトホール６の内部および配線パタン１０中の配線形成部分に配線金属であるＡｕを堆積し、第２の配線１１（上層配線）を形成する。コンタクトホール６の径を第１の層間絶縁膜３の厚みの１／２以上にすることにより、第２の配線１１の機械的強度は十分となり、コンタクトホール６の径を第２の配線１１の厚みの３倍以下にすることにより、コンタクトホール６の内部をめっきＡｕで埋めることができ、第２の配線１１の表面が平坦化される。また、層間絶縁膜３表面の曲面形状を利用し、第２の配線１１の中央（パッド中央）は平坦で、端（パッド端）が下方（半導体基板１側）に曲がった構造が形成できる。
次に、図３の（ｆ）に示したように、余剰物除去工程として、有機溶剤等により、レジストマスク９を除去し、その後、ミリング法等で、第２の配線１１が堆積されていない部位のめっき用金属薄膜８およびＷ系金属薄膜７（余剰物）を除去する。これによって、本発明に係る多層配線用パッド構造（層間絶縁膜は単層、第２の配線１１がパッドを形成）が完成する。
次に、図３の（ｇ）に示したように、上記余剰物除去工程の後に、図２の（ａ）から図３の（ｆ）までの工程を再実施し、第２の層間絶縁膜１２、第２のコンタクトホール１３、Ｗ系金属薄膜１４、めっき用金属薄膜１５、第３の配線１６を形成することにより多層配線用パッド構造を製造する。これによって、本発明に係る多層配線用パッド構造（層間絶縁膜は２層）が完成する。ここでも、コンタクトホール１３の径を第２の層間絶縁膜１２の厚みの１／２以上、第３の配線１６の厚みの３倍以下にすることにより、機械的強度を有し、かつ、パッド中央が平坦な第３の配線１６が実現する。また、配線端周辺の層間絶縁膜１２表面の曲面形状を利用し、パッド端が下方に曲がった構造が実現できる。パッド端が下方に曲がる度合は、配線層数の増加とともに大きくなる。
なお、４層以上の配線の場合、図２の（ａ）から図３の（ｆ）までの工程を必要な回数繰り返し、所望のパッド構造を製造することができる。
［実施の形態例３］
上記実施の形態例２においては、第１のコンタクトホール６を有する第１の層間絶縁膜３の形成を、図２の（ａ）、（ｂ）、（ｃ）に示す工程によって行ったが、これを別の工程（コンタクトホール具有層間絶縁膜形成工程）によって行うことも可能である。すなわち、図４の（ａ）に示すように、第１の配線２（下層配線）が形成されている半導体基板１上に、第１の層間絶縁膜３を形成するための感光性有機材料（例えば感光性ポリイミド）を塗布して感光性有機材料の塗布膜３'を形成し、塗布膜３'をコンタクトホールパタン露光した後、現像することによって塗布膜３'中にコンタクトホール６を形成して、図４の（ｂ）に示す状態とし、次に、塗布膜３'の膜厚減少を伴う熱処理によって、有機材料で構成され、コンタクトホール６を有する第１の層間絶縁膜３を形成すれば、図２の（ｃ）に示した状態が実現する。
この方法によれば、レジストマスク４を用いたＲＩＥが不要となり、工程短縮とコスト削減が可能となる。さらに、感光性有機材料として感光性ポリイミドを用いた場合、感光性ポリイミドは、非感光性ポリイミドよりも、熱処理による体積収縮の割合が大きいから、パッド端が下方に曲がる度合も大きくなり、好都合である。
上記のコンタクトホール具有層間絶縁膜形成工程と、図２の（ｄ）から図３の（ｆ）までの工程とを組合わせてなる組合わせ工程によって、本発明に係る多層配線用パッド構造（層間絶縁膜は単層）を製造することができ、この組合わせ工程を２回実施すれば、本発明に係る多層配線用パッド構造（層間絶縁膜は２層）が実現し、４層以上の配線の場合、上記組合わせ工程を必要な回数繰り返し、所望のパッド構造を製造することができる。
第１の実施の形態例である多層配線用パッド構造を説明するための断面図である。 第２の実施の形態例である、多層配線用パッド構造の製造方法を説明するための断面図である。 図２の続きである。 第３の実施の形態例である、多層配線用パッド構造の製造方法を説明するための断面図である。 従来の多層配線用パッド構造を説明するための断面図である。 従来の多層配線用パッド構造を説明するための断面図である。
符号の説明
１：半導体基板、２：第１の配線、３：第１の層間絶縁膜、３'：感光性有機材料の塗布膜、４：コンタクトホール形成用レジストマスク、５：コンタクトホールパタン、６：第１のコンタクトホール、７：Ｗ系金属薄膜、８：めっき用金属薄膜、９：配線形成用レジストマスク、１０：配線パタン、１１：第２の配線、１２：第２の層間絶縁膜、１３：第２のコンタクトホール、１４：Ｗ系金属薄膜、１５：めっき用金属薄膜、１６：第３の配線、１７：パッド中央、１８：パッド端、２１：半導体基板、２２：第１の配線、２３：第１の層層間絶縁膜、２４：第２の配線、２５：第２の層間絶縁膜、２６：第３の配線、２７：プローブ、３１：半導体基板、３２：第１の配線、３３：第１の層間絶縁膜、３４：コンタクトホール、３５：第２の配線、３６：第２の層間絶縁膜、３７：コンタクトホール、３８：第３の配線。

Claims (7)

  1. 半導体基板上に形成され、単層または複数層の層間絶縁膜と、前記層間絶縁膜によって絶縁される複数層の配線と、前記配線間を電気的に接続するために前記層間絶縁膜中に形成された複数のコンタクトホールとを有する多層配線用パッド構造において、
    前記層間絶縁膜は有機材料で構成され、パッド中央の表面は平坦であり、パッド端は前記半導体基板側に曲がっていることを特徴とする多層配線用パッド構造。
  2. 前記コンタクトホールの径が前記層間絶縁膜の厚さの１／２以上、最下層配線を除く前記配線の厚さの３倍以下であることを特徴とする請求項１記載の多層配線用パッド構造。
  3. 前記有機材料は、ポリイミド、ベンゾシクロブテン、アリーレンエーテル系ポリマー、シロキサン系ポリマーまたは芳香族炭化水素系ポリマーであり、前記層間絶縁膜の厚さは１μｍ以上であることを特徴とする請求項１記載の多層配線用パッド構造。
  4. 前記配線は、１μｍ以上の厚さを有するめっきＡｕで構成され、前記半導体基板の表面に垂直な方向から見たときに、同じ形を有し、同じ位置に形成されることを特徴とする請求項１記載の多層配線用パッド構造。
  5. 前記配線が、前記コンタクトホールの内壁面を含めた前記層間絶縁膜の表面と、前記半導体基板とは反対の側から接する部位に、Ｗ系金属薄膜が形成されていることを特徴とする請求項１記載の多層配線用パッド構造。
  6. 多層配線用パッド構造の製造方法であって、
    少なくとも１層からなる下層配線が形成されている半導体基板上に、有機材料組成物を塗布して塗布膜を形成し、該塗布膜の膜厚減少を伴う熱処理によって、有機材料で構成された層間絶縁膜を形成する層間絶縁膜形成工程と、
    前記層間絶縁膜の表面に、コンタクトホールパタンを有するコンタクトホール形成用レジストマスクを形成するコンタクトホール形成用レジストマスク形成工程と、
    前記コンタクトホール形成用レジストマスクを用いるドライエッチング法により、前記下層配線と上層配線とを電気的に接続するための複数個のコンタクトホールを前記層間絶縁膜中に形成した後に、前記コンタクトホール形成用レジストマスクを除去するコンタクトホール形成工程と、
    前記コンタクトホールの内壁面を含めた前記層間絶縁膜の表面、および、前記コンタクトホール形成工程によって露出した前記下層配線の表面に、Ｗ系金属薄膜とめっき用金属薄膜とをこの順序で形成した後に、前記めっき用金属薄膜上に、配線パタンを有する配線形成用レジストマスクを形成する配線形成準備工程と、
    前記コンタクトホール内部および配線形成部分に、前記配線形成用レジストマスクをめっきマスクとして用いるめっき法により配線金属を堆積して前記上層配線を形成する配線形成工程と、
    前記配線形成用レジストマスクを除去し、前記上層配線が形成されていない部位の前記Ｗ系金属薄膜およびめっき用金属薄膜を除去する余剰物除去工程とを有することを特徴とする多層配線用パッド構造の製造方法。
  7. 多層配線用パッド構造の製造方法であって、
    少なくとも１層からなる下層配線が形成されている半導体基板上に、感光性有機材料を塗布して塗布膜を形成し、コンタクトホールパタン露光とそれに続く現像によって該塗布膜中に、前記下層配線と上層配線とを電気的に接続するための複数個のコンタクトホールを形成した後、該塗布膜の膜厚減少を伴う熱処理によって、有機材料で構成され前記コンタクトホールを有する層間絶縁膜を形成するコンタクトホール具有層間絶縁膜形成工程と、
    前記コンタクトホールの内壁面を含めた前記層間絶縁膜の表面、および、前記コンタクトホールが形成されることによって露出した前記下層配線の表面に、Ｗ系金属薄膜とめっき用金属薄膜とをこの順序で形成した後に、前記めっき用金属薄膜上に配線パタンを有する配線形成用レジストマスクを形成する配線形成準備工程と、
    前記コンタクトホール内部および配線形成部分に、前記配線形成用レジストマスクをめっきマスクとして用いるめっき法により配線金属を堆積して前記上層配線を形成する配線形成工程と、
    前記配線形成用レジストマスクを除去し、前記上層配線が形成されていない部位の前記Ｗ系金属薄膜およびめっき用金属薄膜を除去する余剰物除去工程とを有することを特徴とする多層配線用パッド構造の製造方法。
JP2008027324A 2008-02-07 2008-02-07 多層配線用パッド構造およびその製造方法 Pending JP2009188228A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008027324A JP2009188228A (ja) 2008-02-07 2008-02-07 多層配線用パッド構造およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008027324A JP2009188228A (ja) 2008-02-07 2008-02-07 多層配線用パッド構造およびその製造方法

Publications (1)

Publication Number Publication Date
JP2009188228A true JP2009188228A (ja) 2009-08-20

Family

ID=41071174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008027324A Pending JP2009188228A (ja) 2008-02-07 2008-02-07 多層配線用パッド構造およびその製造方法

Country Status (1)

Country Link
JP (1) JP2009188228A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014147677A1 (ja) * 2013-03-22 2014-09-25 パナソニック株式会社 半導体装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04255225A (ja) * 1991-02-07 1992-09-10 Nec Corp 半導体装置の製造方法
JPH06326150A (ja) * 1993-05-12 1994-11-25 Sony Corp パッド構造
JPH08227886A (ja) * 1995-02-21 1996-09-03 Nec Corp 半導体装置の製造方法
JP2000294605A (ja) * 1999-04-08 2000-10-20 Nec Corp 半導体装置及びその試験装置、並びに試験方法
JP2001085465A (ja) * 1999-09-16 2001-03-30 Matsushita Electronics Industry Corp 半導体装置
JP2005072203A (ja) * 2003-08-22 2005-03-17 Seiko Epson Corp 端子電極、半導体装置、半導体モジュール、電子機器および半導体装置の製造方法
JP2007019128A (ja) * 2005-07-06 2007-01-25 Sony Corp 半導体装置
JP2008021849A (ja) * 2006-07-13 2008-01-31 Oki Electric Ind Co Ltd 半導体装置
JP2008091632A (ja) * 2006-10-02 2008-04-17 Manabu Bonshihara 半導体装置の外部回路接続部の構造及びその形成方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04255225A (ja) * 1991-02-07 1992-09-10 Nec Corp 半導体装置の製造方法
JPH06326150A (ja) * 1993-05-12 1994-11-25 Sony Corp パッド構造
JPH08227886A (ja) * 1995-02-21 1996-09-03 Nec Corp 半導体装置の製造方法
JP2000294605A (ja) * 1999-04-08 2000-10-20 Nec Corp 半導体装置及びその試験装置、並びに試験方法
JP2001085465A (ja) * 1999-09-16 2001-03-30 Matsushita Electronics Industry Corp 半導体装置
JP2005072203A (ja) * 2003-08-22 2005-03-17 Seiko Epson Corp 端子電極、半導体装置、半導体モジュール、電子機器および半導体装置の製造方法
JP2007019128A (ja) * 2005-07-06 2007-01-25 Sony Corp 半導体装置
JP2008021849A (ja) * 2006-07-13 2008-01-31 Oki Electric Ind Co Ltd 半導体装置
JP2008091632A (ja) * 2006-10-02 2008-04-17 Manabu Bonshihara 半導体装置の外部回路接続部の構造及びその形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014147677A1 (ja) * 2013-03-22 2014-09-25 パナソニック株式会社 半導体装置
JPWO2014147677A1 (ja) * 2013-03-22 2017-02-16 パナソニックＩｐマネジメント株式会社 半導体装置
US9698096B2 (en) 2013-03-22 2017-07-04 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
JP7452605B2 (ja) 多層配線構造体とその製造方法
US9198290B2 (en) Wiring substrate, method of manufacturing the same, and semiconductor device
JP5471268B2 (ja) 貫通電極基板及びその製造方法
JP2018504776A (ja) プリント回路基板のための高速インターコネクト
JP4558776B2 (ja) 回路基板の製造方法
TWI566351B (zh) 半導體裝置及其製作方法
JP4675393B2 (ja) 半導体装置および半導体装置の製造方法
US7698813B2 (en) Method for fabricating conductive blind via of circuit substrate
US9173291B2 (en) Circuit board and method for manufacturing the same
US20120153460A1 (en) Bump structure and manufacturing method thereof
TWI660468B (zh) 封裝結構及其製造方法
JP2007273624A (ja) 半導体装置及びその製造方法
JP4900508B2 (ja) 貫通電極基板及びその製造方法
JP4001115B2 (ja) 半導体装置及びその製造方法
KR20040075746A (ko) 반도체 장치 및 그 제조 방법
JP5608430B2 (ja) 配線基板及び配線基板の製造方法
JP2009188228A (ja) 多層配線用パッド構造およびその製造方法
JP2004319745A (ja) 半導体装置およびその製造方法
CN108156754B (zh) 垂直连接接口结构、具所述结构的电路板及其制造方法
TWI644368B (zh) 封裝基板及其製作方法、封裝結構
US7763521B2 (en) Metal wiring and method for forming the same
TWI607678B (zh) 中介層結構及其製作方法
JP2018163924A (ja) 配線基板及び配線基板の製造方法
JP2022138469A (ja) 多層配線基板及びその製造方法
KR100720518B1 (ko) 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090527

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090527

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120524

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120530

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120530

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121106