JP2008091632A - 半導体装置の外部回路接続部の構造及びその形成方法 - Google Patents
半導体装置の外部回路接続部の構造及びその形成方法 Download PDFInfo
- Publication number
- JP2008091632A JP2008091632A JP2006271014A JP2006271014A JP2008091632A JP 2008091632 A JP2008091632 A JP 2008091632A JP 2006271014 A JP2006271014 A JP 2006271014A JP 2006271014 A JP2006271014 A JP 2006271014A JP 2008091632 A JP2008091632 A JP 2008091632A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- external circuit
- semiconductor device
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 141
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000004020 conductor Substances 0.000 claims description 26
- 230000000149 penetrating effect Effects 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 15
- 230000035515 penetration Effects 0.000 claims description 13
- 229920005989 resin Polymers 0.000 claims description 11
- 239000011347 resin Substances 0.000 claims description 11
- 230000003014 reinforcing effect Effects 0.000 claims description 9
- 239000011810 insulating material Substances 0.000 claims description 8
- 229910000679 solder Inorganic materials 0.000 abstract description 142
- 230000035939 shock Effects 0.000 abstract description 39
- 239000002184 metal Substances 0.000 description 35
- 229910052751 metal Inorganic materials 0.000 description 35
- 238000003384 imaging method Methods 0.000 description 22
- 239000010949 copper Substances 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 239000011229 interlayer Substances 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 239000000758 substrate Substances 0.000 description 16
- 230000000903 blocking effect Effects 0.000 description 14
- 229920001721 polyimide Polymers 0.000 description 13
- 238000007747 plating Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- 238000007650 screen-printing Methods 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000010953 base metal Substances 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 6
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 229920003002 synthetic resin Polymers 0.000 description 6
- 239000000057 synthetic resin Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 238000001723 curing Methods 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000006071 cream Substances 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000010329 laser etching Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0501—Shape
- H01L2224/05011—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/05078—Plural internal layers being disposed next to each other, e.g. side-to-side arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
- H01L2224/05096—Uniform arrangement, i.e. array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05555—Shape in top view being circular or elliptic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05639—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05666—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10125—Reinforcing structures
- H01L2224/10126—Bump collar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
- H01L2224/1132—Screen printing, i.e. using a stencil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13012—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
- H01L2224/13028—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being disposed on at least two separate bonding areas, e.g. bond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】簡単な構成で所望の熱ショック耐性及び機械的ショック耐性が得られると共に、厚さ(高さ)を低減することができる、半導体装置の外部回路接続部の構造とその形成方法を提供する。
【解決手段】半導体チップの主面に絶縁膜51(第1絶縁膜)を介して配線膜20を形成し、配線膜20を覆うように前記主面上にソルダーレジスト膜10(第2絶縁膜)を形成する。配線膜20と重なる位置において、ソルダーレジスト膜10上に導電性パッド30を形成する。導電性パッド30は、ソルダーレジスト膜10上に配置されたパッド本体30bと、パッド本体30に一端が接続され且つ他端がソルダーレジスト膜10を貫通して配線膜20に接触せしめられた複数の貫通部30aとを有する。パッド本体30bは、貫通部30aよりも熱伝導性が低く、複数の貫通部30aを介して配線膜20に電気的・機械的に接続される。
【選択図】図1
【解決手段】半導体チップの主面に絶縁膜51(第1絶縁膜)を介して配線膜20を形成し、配線膜20を覆うように前記主面上にソルダーレジスト膜10(第2絶縁膜)を形成する。配線膜20と重なる位置において、ソルダーレジスト膜10上に導電性パッド30を形成する。導電性パッド30は、ソルダーレジスト膜10上に配置されたパッド本体30bと、パッド本体30に一端が接続され且つ他端がソルダーレジスト膜10を貫通して配線膜20に接触せしめられた複数の貫通部30aとを有する。パッド本体30bは、貫通部30aよりも熱伝導性が低く、複数の貫通部30aを介して配線膜20に電気的・機械的に接続される。
【選択図】図1
Description
本発明は、半導体装置とその製造方法に関し、さらに言えば、簡単な構成で所望の熱ショック耐性及び機械的ショック耐性が得られると共に、厚さ(高さ)を低減することができる、半導体装置の外部回路接続部(外部回路が接続される箇所)の構造とその形成方法に関する。
一般に、チップサイズパッケージ(Chip Size Package,CSP)に実装された半導体装置では、半導体チップの内部に形成された集積回路と外部回路との電気的接続、例えばプリント配線基板(Printed Wiring Board,PWB)上への実装をするために、アレイ状に配置された多数の「外部回路接続部」を一主面に有している。外部回路接続部は、通常、半導体チップの入出力側(外部回路との接続側)の主面を覆う第1絶縁膜上に形成された配線膜と、その配線膜を覆う第2絶縁膜と、その第2絶縁膜上に形成された導電性パッドとを含む。前記配線膜は、半導体チップ内部の集積回路(電子回路)に電気的に接続されている。前記導電性パッドは、前記配線膜に電気的に接続されている。
前記導電性パッドには、外部回路との接続(表面実装)を容易化するために、はんだ、Au等からなる導電性バンプ(以下、単にバンプともいう)やハンダボールが固着されることが多い。前記導電性パッドへのバンプの固着は、加熱されたバンプやハンダボールをパッドに押し付けて固着する、加熱により溶融状態とされたバンプ材の小片を前記導電性パッド上に載せた後、自然冷却により硬化させてバンプないしボールとする、等の方法で行われるため、前記導電性パッドへのバンプやボールの固着の際に前記導電性パッドは急激に加熱されることになる。換言すれば、前記導電性パッドには熱ショックが印加されるのである。
前記導電性パッドにバンプやボールが固着されない場合は、前記導電性パッド自体が外部電極(ランド)として使用されるが、その場合は、例えばハンダを用いてPWB上に実装する際に溶融状態にあるハンダから熱が印加される。したがって、この場合も前記導電性パッド(ランド)には熱ショックが印加される。
前記導電性パッドに印加されるこのような熱ショックは、当然のことながら、前記導電性パッドに電気的に接続された半導体チップ内部の集積回路にも悪影響を与え、半導体チップの性能低下、信頼性低下などの問題が生じる。これらの問題は、昨今のように前記導電性パッド自体やバンプやボールが非常に微細化されると共に、それらの配置ピッチも微細化されている状況では、いっそう深刻である。そこで、外部回路接続部の熱ショック耐性を改善することが望まれる。
従来の外部回路接続部の構成としては、種々のものが知られている。最もシンプルなタイプは、(a)半導体チップの表面(活性領域がある側の主面)上に層間絶縁膜を介して形成された配線膜と、前記層間絶縁膜から露出した状態で前記配線膜上に形成されたパッドとから構成される。この構成では、熱が直接的に配線膜や半導体チップの表面に印加されるので好ましくない。これを改良したものとして、(b)(a)の構成にポリイミド等の合成樹脂製のカバーを追加したものがある。合成樹脂製カバーは、パッドの頂部だけを露出させ、それ以外の部分(配線膜を含む)の全面を覆っている。この構成によれば、合成樹脂製カバーによって熱が直接的に配線膜や半導体チップの表面に印加されるのを防止することができるから、それだけ熱ショック耐性が向上する。
さらに、(c)(a)の構成において配線膜を多層にした構成のものもある。この構成では、配線膜が多層になっているため、印加された熱が配線膜を介して放散しやすくなり、また、熱が半導体チップの表面に印加され難くなることから、それだけ熱ショック耐性が向上する。
さらに、(d)配線膜の下に、クッションとして機能する絶縁膜をパッド及び配線膜に重ねて設けたものもある。この構成では、クッション絶縁膜によって熱が半導体チップの表面に印加され難くなることから、それだけ熱ショック耐性が向上する。
上述した(a)〜(d)の構成は、いずれも、外部回路接続部を半導体チップの表面に形成したものであるが、外部回路接続部を半導体チップの裏面(活性領域がある側とは反対側の主面)に形成した構成(e)も知られている。この構成は、カシオ計算機株式会社が提案しているものであり、図20及び図21に示すようなものである。なお、同様の構造の外部回路接続部で導体チップの表面に形成されたものは、例えば特許文献1(特開2006−147810号公報)に開示されている。
図20において、半導体チップ211をその周辺領域で貫通する貫通電極212を複数個有していて、表面電極220と貫通電極212とを利用して半導体チップ211の表面の集積回路221の入出力端子を半導体チップ211の裏面にまで導出している。貫通電極212の周囲は、絶縁膜(二酸化シリコン膜等)213aで覆われていて、半導体チップ211を形成するシリコン基板から電気的に絶縁されている。半導体チップ211の裏面は、貫通電極212の部分を除いて、ほぼ全面が絶縁膜(二酸化シリコン膜、窒化シリコン膜等)213bで覆われている。絶縁膜213bの表面には、薄いポリイミド膜213cが形成されている。ポリイミド膜213cの表面には、Cu等からなる配線膜215が形成されており、配線膜215の一面は対応する貫通電極212に電気的に接続されている。ポリイミド膜213cの表面には、配線膜215を覆うように合成樹脂製の厚い封止膜214が形成されており、封止膜214の内部には配線膜215と重なる位置にCu製の柱状電極216が埋設されている。柱状電極216の周囲は、絶縁膜(二酸化シリコン膜等)217で覆われている。柱状電極216の一端は配線膜215に接触しているため、柱状電極216は半導体チップ211の表面の集積回路221に電気的に接続されていることになる。柱状電極216の露出端には、導電性のパッド218が形成されている。パッド218には導電性のバンプ219が固着されている。
図20に示した構成(e)では、半導体チップ211の裏面のほぼ全体がポリイミド膜213cで覆われていると共に、配線膜215と柱状電極216はポリイミド膜213cに重ねて配置されている。また、バンプ219は、封止膜214の厚さにほぼ等しい高さ(100〜150μm)を持つ柱状電極216を介して配線膜215に接続されている。このため、バンプ219と半導体チップ211との距離が比較的大きいと共に、ポリイミド膜213cが、外部回路との接続時にバンプ219から印加される熱が半導体チップ211へ伝達するのを緩和するクッションとして機能するので、熱ショックに対する耐性が向上する。
また、図20の構成(e)では、ポリイミド膜213cが機械的な力を緩和するクッションとしても機能するため、外部回路との接続時にバンプ219に印加される機械的ショックに対する耐性も向上する。
図21の構成(f)は、ポリイミド膜213cが貫通電極212と柱状電極216の近傍領域のみに選択的に形成されている点を除き、図20の構成(e)と同じである。この場合も、図20の構成(e)と同様の効果が得られる。
特開2006−147810号公報 (要約、図1)
上述した従来の外部回路接続部の構成(e)(図20参照)及び構成(f)(図21参照)は、熱ショックと機械的ショックに対する耐性を向上させることができるが、半導体チップの211の裏面に高さが100〜150μmもある柱状電極216を形成する必要があるため、半導体チップ211の裏面に厚い層構造が生じることが不可避である。このため、半導体装置のサイズがそれだけ大きく(厚く)なってしまう、という問題がある。
また、配線膜215と半導体チップ211の間にポリイミド膜213cを形成し、配線膜215とパッド218の間に柱状電極216を形成することが必要であるから、外部回路接続部の形成工程が煩雑であると共に、外部回路接続部の構成も複雑になってしまう、という問題がある。
本発明は、これらの点を考慮してなされたものであって、その目的とするところは、簡単な構成で所望の熱ショック耐性及び機械的ショック耐性が得られると共に、厚さ(高さ)を低減することができる、半導体装置の外部回路接続部の構造と、その形成方法を提供することにある。
本発明の他の目的は、簡単なプロセスで実現することができる、半導体装置の外部回路接続部の構造と、その形成方法を提供することにある。
ここに明記しない本発明の他の目的は、以下の説明及び添付図面から明らかになるであろう。
(1) 本発明の第1の観点では、半導体装置の外部回路接続部の構造が提供される。この半導体装置の外部回路接続部の構造は、
半導体チップの主面に第1絶縁膜を介して形成された配線膜と、
前記配線膜を覆うように前記第1絶縁膜上に形成された第2絶縁膜と、
前記配線膜と重なる位置において前記第2絶縁膜上に形成された導電性パッドとを備え、
前記導電性パッドは、前記第2絶縁膜上に配置されたパッド本体と、当該パッド本体に一端が接続され且つ他端が前記第2絶縁膜を貫通して前記配線膜に接触せしめられた複数の貫通部とを有していると共に、前記パッド本体は複数の前記貫通部を介して前記配線膜に電気的・機械的に接続されており、
前記第2絶縁膜は、前記導電性パッドの前記貫通部よりも熱伝導性が低く、
複数の前記貫通部の間には、前記第2絶縁膜を形成する材料が充填されていることを特徴とするものである。
半導体チップの主面に第1絶縁膜を介して形成された配線膜と、
前記配線膜を覆うように前記第1絶縁膜上に形成された第2絶縁膜と、
前記配線膜と重なる位置において前記第2絶縁膜上に形成された導電性パッドとを備え、
前記導電性パッドは、前記第2絶縁膜上に配置されたパッド本体と、当該パッド本体に一端が接続され且つ他端が前記第2絶縁膜を貫通して前記配線膜に接触せしめられた複数の貫通部とを有していると共に、前記パッド本体は複数の前記貫通部を介して前記配線膜に電気的・機械的に接続されており、
前記第2絶縁膜は、前記導電性パッドの前記貫通部よりも熱伝導性が低く、
複数の前記貫通部の間には、前記第2絶縁膜を形成する材料が充填されていることを特徴とするものである。
(2) 本発明の第1の観点による半導体装置の外部電極接合部の構造は、上述したように、前記導電性パッドが、前記第2絶縁膜上に配置されたパッド本体と、当該パッド本体に一端が接続され且つ他端が前記第2絶縁膜を貫通して前記配線膜に接触せしめられた複数の貫通部とを有しており、前記パッド本体は、前記貫通部を介して前記配線膜に電気的・機械的に接続されている。また、前記第2絶縁膜は、前記導電性パッドの前記貫通部よりも熱伝導性が低く、複数の前記貫通部の間には、前記第2絶縁膜を形成する材料が充填されている。このため、前記パッド本体から前記配線膜への熱伝導路の断面について見ると、前記パッド本体が単一の貫通部を介して前記配線膜に電気的・機械的に接続されている場合に比べて、熱伝導性の低い前記第2絶縁膜の占める割合が増加している。換言すれば、熱伝導性の高い前記貫通部の占める割合が減少しているのである。これは、前記第2絶縁膜の前記パッド本体と重なり合う部分が、熱伝導の際のバリアとして機能することを意味する。
よって、バンプやボールが持っている熱の前記配線膜への伝達が抑制され、前記導電性パッドを介して前記半導体チップに印加される熱の影響が緩和される。つまり、前記パッド本体が単一の貫通部を介して前記配線膜に電気的・機械的に接続されている場合に比べて、前記外部電極接合部の熱ショック耐性が改善される。
また、前記第2絶縁膜の前記パッド本体と重なり合う部分は、機械的な力を緩和するクッションとしても機能するため、外部から印加される力も抑制される。その結果、前記パッド本体が単一の貫通部を介して前記配線膜に電気的・機械的に接続されている場合に比べて、機械的ショックに対する耐性も改善される。
よって、所望の熱ショック耐性及び機械的ショック耐性を得ながら、改善された熱ショック・機械的ショック耐性に応じて、当該外部回路接続部の厚さ(高さ)を低減することができる。
さらに、前記第2絶縁膜を間に介在させて前記パッド本体と前記配線膜を対向させると共に、複数の前記貫通部によって前記パッド本体と前記配線膜の電気的接続・機械的接続を実現しているので、構成は簡単である。
(3) 本発明の第1の観点による半導体装置の外部回路接続部の好ましい例では、前記第2絶縁膜の厚さは、前記配線膜と重なる位置において10μm以上とされる。この例では、本発明の効果が確実に得られる。
本発明の第1の観点による半導体装置の外部回路接続部の他の好ましい例では、前記パッド本体が、複数の前記貫通部よりも外側まで延在する。
本発明の第1の観点による半導体装置の外部回路接続部の他の好ましい例では、複数の前記貫通部の断面形状が円形状または円環形状であって、同心状に配置される。
本発明の第1の観点による半導体装置の外部回路接続部のさらに他の好ましい例では、複数の前記貫通部の断面形状が多角形状または多角環形状であって、同心状に配置される。
本発明の第1の観点による半導体装置の外部回路接続部のさらに他の好ましい例では、複数の前記貫通部が、同心状ではなく、前記配線膜上に相互に離隔して配置される。
本発明の第1の観点による半導体装置の外部回路接続部のさらに他の好ましい例では、前記第2絶縁膜の前記導電性パッドと重なり合う部分の厚さが、それ以外の部分の厚さよりも大きく設定される。
本発明の第1の観点による半導体装置の外部回路接続部のさらに他の好ましい例では、前記導電性パッドに外部電極(ハンダボール等)が固着されており、前記外部電極の側面が補強用樹脂で囲まれる。
本発明の第1の観点による半導体装置の外部回路接続部のさらに他の好ましい例では、前記パッド本体が第1部分と第2部分に分割されており、前記第1部分には複数の前記貫通部の一つが接続されており、前記第2部分には複数の前記貫通部の他の一つが接続される。この場合、例えば、前記第1部分を信号または電源用とし、前記第2部分を接地用として使用することができる。好ましくは、前記第1部分及び前記第2部分にそれぞれ電気的に接続された第1及び第2の接続用導電性パッドが別に設けられる。
本発明の第1の観点による半導体装置の外部回路接続部のさらに他の好ましい例では、前記第2絶縁膜が、ペースト状の絶縁性材料を硬化させてなるものとされる。ペースト状の絶縁性材料としては、例えば、ソルダーレジスト、エポキシ樹脂等が挙げられる。
本発明の第1の観点による半導体装置の外部回路接続部のさらに他の好ましい例では、前記導電性パッドが、ペースト状の導電性材料を硬化させてなるものとされる。ペースト状の導電性材料としては、ハンダペースト、銅(Cu)ペースト、銀(Ag)ペースト等が挙げられる。
(4) 本発明の第2の観点では、半導体装置の外部回路接続部の形成方法が提供される。この半導体装置の外部回路接続部の構造の形成方法は、
半導体チップの主面に第1絶縁膜を介して配線膜を形成する工程と、
前記配線膜と重なる位置において複数の透孔を有する第2絶縁膜を、前記配線膜を覆うように前記第1絶縁膜上に形成する工程と、
前記第2絶縁膜上に導電材料を載せると共に、当該導電材料を前記第2絶縁膜の複数の前記透孔に充填し、もって導電性パッドを形成する工程とを備え、
前記第2絶縁膜上に載せられた前記導電材料は、前記導電性パッドの本体部を形成し、
複数の前記透孔に充填された前記導電材料は、前記導電性パッドの複数の貫通部を形成していて、前記パッド本体はそれら貫通部を介して前記配線膜に電気的・機械的に接続されており、
前記第2絶縁膜は、前記導電性パッドの前記貫通部よりも熱伝導性が低いことを特徴とするものである。
半導体チップの主面に第1絶縁膜を介して配線膜を形成する工程と、
前記配線膜と重なる位置において複数の透孔を有する第2絶縁膜を、前記配線膜を覆うように前記第1絶縁膜上に形成する工程と、
前記第2絶縁膜上に導電材料を載せると共に、当該導電材料を前記第2絶縁膜の複数の前記透孔に充填し、もって導電性パッドを形成する工程とを備え、
前記第2絶縁膜上に載せられた前記導電材料は、前記導電性パッドの本体部を形成し、
複数の前記透孔に充填された前記導電材料は、前記導電性パッドの複数の貫通部を形成していて、前記パッド本体はそれら貫通部を介して前記配線膜に電気的・機械的に接続されており、
前記第2絶縁膜は、前記導電性パッドの前記貫通部よりも熱伝導性が低いことを特徴とするものである。
(5) 本発明の第2の観点による半導体装置の外部回路接続部の構造の形成方法は、上述したように、半導体チップの主面に第1絶縁膜を介して配線膜を形成してから、前記配線膜と重なる位置において複数の透孔を有する第2絶縁膜を、前記配線膜を覆うように前記第1絶縁膜上に形成する。そして、前記第2絶縁膜上に導電材料を載せると共に、当該導電材料を前記第2絶縁膜の複数の前記透孔に充填し、もって導電性パッドを形成する。前記第2絶縁膜上に載せられた前記導電材料は、前記導電性パッドの本体部を形成する。また、複数の前記透孔に充填された前記導電材料は、前記導電性パッドの複数の貫通部を形成していて、前記パッド本体はそれら貫通部を介して前記配線膜に電気的・機械的に接続される。前記第2絶縁膜は、前記導電性パッドの前記貫通部よりも熱伝導性が低い。したがって、本発明の第1の観点による半導体装置の外部回路接続部の構造が形成される。
また、これらの工程を実施するだけであるから、簡単なプロセスで本発明の第1の観点による半導体装置の外部回路接続部の構造を形成することができる。
(6) 本発明の第2の観点による半導体装置の外部回路接続部の構造の形成方法の好ましい例では、前記第2絶縁膜を形成する工程が、ペースト状絶縁性材料を膜状に形成してそれを硬化させる工程とされる。ペースト状の絶縁性材料としては、例えば、ソルダーレジスト、エポキシ樹脂等が挙げられる。
本発明の第2の観点による半導体装置の外部回路接続部の構造の形成方法の他の好ましい例では、前記導電材料としてハンダペースト、銅(Cu)ペースト、銀(Ag)ペースト等のペースト状導電材料が使用される。
本発明の第2の観点による半導体装置の外部回路接続部の形成方法のさらに他の好ましい例では、前記導電性パッドに外部電極(ハンダボール等)を固着する工程と、前記外部電極の側面を囲む補強用樹脂を形成する工程とを含む。
本発明の第2の観点による半導体装置の外部回路接続部の構造の形成方法のさらに他の好ましい例では、前記第2絶縁膜の前記導電性パッドと重なり合う部分の厚さが、それ以外の部分の厚さよりも大きくなるように、前記第2絶縁膜がパターン化される。
(7) 本発明において、「第1絶縁膜」及び「配線膜」の材質は任意である。
「第2絶縁膜」は、前記導電性パッドの前記貫通部よりも熱伝導性が低いものであれば任意のものを使用可能である。好ましくは、有機樹脂膜(例えばエポキシ樹脂等)とされるが、これに限定されるものではない。また、好ましくは、ペースト状の絶縁性材料を硬化させてなるものとされるが、ペースト状の絶縁性材料としては、例えばソルダーレジスト、フォトレジスト、エポキシ樹脂、ポリイミド等が使用可能である。その耐熱性は、半導体装置の実装工程に耐えればよいので、250〜260℃程度あれば足りる。フォトリソグラフィ法が使用可能なことを考慮すると、感光性を持つものが好ましい。
「導電性パッド」は、前記第2絶縁膜を貫通して前記配線膜に接触せしめられた複数の貫通部を形成することができ、それによって、前記導電性パッドを前記貫通部を介して前記配線膜に電気的に接続することが可能なものであればよい。
「ペースト状の導電材料」は、塗布によって前記第2絶縁膜の前記透孔に充填することができ、加熱、紫外線照射等によって硬化させることができる導電材料であれば、任意のものを使用可能である。
本発明の半導体装置の外部回路接続部の構造及びその形成方法によれば、(a)簡単な構成で所望の熱ショック耐性及び機械的ショック耐性が得られると共に、外部回路接続部の厚さを低減することができる、(b)簡単なプロセスで実現することができる、という効果が得られる。
以下、本発明の好適な実施の形態について、添付図面を参照して詳細に説明する。
(第1実施形態)
図1(a)及び(b)は、本発明の第1実施形態に係る半導体装置の外部回路接続部の概略構成を示す平面図と、A−A線に沿った断面図である。
図1(a)及び(b)は、本発明の第1実施形態に係る半導体装置の外部回路接続部の概略構成を示す平面図と、A−A線に沿った断面図である。
この半導体装置の外部回路接続部は、半導体チップ(図示せず)の一主面(例えば、その表面または裏面)に形成された絶縁膜(第1絶縁膜)51と、絶縁膜51上に所定パターンで形成された配線膜20と、配線膜20を覆うように絶縁膜51上に形成された絶縁性のソルダーレジスト膜(第2絶縁膜)10と、ソルダーレジスト膜10上に形成された円形の平面形状を持つ導電性パッド30とを備えている。
ソルダーレジスト膜10は、配線膜20と重なる箇所では、配線膜20の厚みを反映して盛り上がっている。配線膜20上におけるソルダーレジスト膜10の厚さはTであり、必要に応じて任意に設定される。
ここでは、T=20μmとしているが、10μm〜15μmとすることも可能である。厚さTを10μm未満(または15μm未満)とすると、熱ショック・機械的ショックに対する耐性の向上という本発明の効果が十分に得られない恐れがある。しかし、ソルダーレジスト膜10の改良等によって本発明の効果が十分に得られるならば、10μm未満にしてもよいことは言うまでもない。他方、厚さTの最大値には制限はなく、20μmより大きくしてもよい(例えばT=30μmあるいは50μmとしてもよい)が、CSPに実装された半導体装置では厚さTは小さい方が好ましいため、あまり大きくされることはない。
図20及び図21に示した従来の構成(e)及び(f)で使用される柱状電極216は、厚さ(高さ)が100〜150μm程度の大きいものであるが、本実施形態では、それよりも大幅に減少した値(T=20μm)に設定することが可能であり、したがって外部回路接続部全体の厚さも格段に小さくすることができる。
ソルダーレジスト膜10は、絶縁膜51の全面(つまり半導体チップの当該主面の全面)を覆っていてもよいし、部分的に覆っていてもよい。
配線膜20は、図2に明瞭に示すように、略円形の平面形状を持ち、その細線状の引出部を介して半導体チップ内部の集積回路に電気的に接続されている。配線膜20の厚さは特に限定されず、例えば2〜3μmとされる。配線膜20は、例えばCu、Ni等を用いて公知のメッキ法によって形成されることができる。
ソルダーレジスト膜10は、図1(a)及び(b)に示すように、配線膜20と重なる位置に、同心円状に形成された第1環状透孔14及び第2環状透孔15を有している。第1環状透孔14の外側に、第2環状透孔15が位置している。第1環状透孔14及び第2環状透孔15には、導電性パッド30の円環状の貫通部30aがそれぞれ充填されている。それら二つの貫通部30aは、一方(上端)では、ソルダーレジスト膜10上に露出していて外部回路との接続に使用されるパッド本体30bに接続され、他方(下端)ではソルダーレジスト膜10を貫通して配線膜20に接触せしめられている。したがって、導電性パッド30のパッド本体30bは、二つの貫通部30aを介して配線膜20に電気的に接続されている。このため、外部回路をパッド本体30bに固着させれば、その外部回路は当該半導体チップの内部の集積回路に電気的に接続される。
ソルダーレジスト膜10は、また、導電性パッド30のパッド本体30bと重なる箇所では、第1環状透孔14(内側の貫通部30a)の内側に円柱状の中央部11を有し、第1環状透孔14と第2環状透孔15(内外二つの貫通部30a)の間に円環状の第1環状部12を有し、第2環状透孔15(外側の貫通部30a)の外側に第2環状部13を有している。パッド本体30bの直径は、外側の貫通部30aのそれよりも大きい。
このように、本第1実施形態では、導電性パッド30は、ソルダーレジスト膜10上に露出せしめられた略円板状のパッド本体30bと、ソルダーレジスト膜10の内部に埋設された二つの円環状の貫通部30aとから構成されている。そして、導電性パッド30の二つの貫通部30aの間に、貫通部30aよりも熱伝導率が低いソルダーレジスト膜10の中央部11と第1環状部12と第2環状部13とが存在しているため、図20及び図21に示した従来の構成(e)及び(f)における柱状電極216よりも厚さ(高さ)が小さくても、パッド本体30bに印加された熱の配線膜20(ひいては半導体チップ内部の集積回路)への伝達は、十分に抑制される。この点で、従来の構成(e)及び(f)における柱状電極216を単に薄く(低く)して得たものとは、明らかに異なる。
次に、以上の構成を持つ本発明の第1実施形態に係る半導体装置の外部回路接続部の形成方法について、図2〜図5を参照しながら説明する。
まず、公知の方法(例えばフォトリソグラフィーとエッチング)により、図2に示すように、絶縁膜51上に所定パターンを持つ配線膜20を形成する。ここでは、導電性パッド30パッド本体30bと同様の略円形パターンとされる。
次に、図3に示すように、スクリーン印刷法により、絶縁膜51上にペースト状のソルダーレジスト43を所定厚さで選択的に印刷(塗布)し、これを加熱して硬化させることにより、第1環状透孔14及び第2環状透孔15を持つソルダーレジスト膜10を形成する。
すなわち、まず、所望パターンが得られるように開口部40a、40b及び40cと遮断部40dとが形成されたメタルマスク40を用意し、図3に示すような状態で固定する。このメタルマスク40は、複数の遮断部40dによって、円柱形の開口部40aと円筒形の開口部40bとそれらの外側の開口部40cとが形成されており、遮断部40d同士は連結部40eによって相互に連結されている。
ソルダーレジスト43としては、PWBへの実装時に使用されている耐熱温度が約250〜260℃のソルダーレジスト(例えば、エポキシ樹脂系、ポリイミド系)を使用することができる。
次に、メタルマスク40の上にスクリーン41を配置し、スクリーン41上にペースト状のソルダーレジスト43を載せて、スキージ42でスクリーン41の全面に伸ばしていく。すると、ソルダーレジスト43は、スクリーン41の微細孔(図示せず)を通ってメタルマスク40の内部に押し込まれていく。ソルダーレジスト43は、遮断部40dがある部分には入り込まないので、結局、図4に示すように、同心円状に配置された第1環状透孔14と第2環状透孔15を持つソルダーレジスト膜10が絶縁膜51上に形成される。第1環状透孔14と第2環状透孔15は、配線膜20に同心状に重なり合っている。
その後、ソルダーレジスト膜10上に、図5に示すようなメタルマスク44を用意し、図5に示す状態で固定する。このメタルマスク44は、遮断部44bによって円形の開口部44aが配線膜20と重なる位置に形成されている。開口部44aは、パッド本体30bが形成されるべき位置に形成されている。
次に、メタルマスク44の上にスクリーン45を配置し、スクリーン45上にハンダペースト(クリームハンダ)47を載せて、スキージ46でスクリーン45の全面に伸ばしていく。すると、ハンダペースト47は、スクリーン45の微細孔(図示せず)を通ってメタルマスク44の開口部44aに充填されていく。ハンダペースト47は、遮断部44dがある部分には入り込まないので、結局、図1に示すように、略円板形のパッド本体30bがハンダペースト47によって形成される。
ハンダペースト47は、メタルマスク44の開口部44a内に押し込まれる際に、開口部44a内に露出したソルダーレジスト膜10の第1環状透孔14と第2環状透孔15にも充填される。その結果、図1に示すように、ハンダペースト47によって、略円板形のパッド本体30bが形成されると同時に円環状の二つの貫通部30aが形成される。その後、溶剤の揮発等により、ハンダペースト47をそのままの状態で硬化させる。
以上の工程を経て、図1に示すような本第1実施形態に係る半導体装置の外部回路接続部が形成される。
なお、ハンダペースト47に代えて、銅(Cu)ペーストや銀(Ag)ペースト、あるいはその他のペースト状導電性材料を使用して、導電性パッド30を形成してもよい。また、ペースト状導電性材料を使用せず、マスクを用いたメッキ法でCu、Ni等の金属を選択的に堆積させることによって導電性パッド30を形成してもよい。
上述したように、本第1実施形態の半導体装置の外部回路接続部の構造では、導電性パッド30が、ソルダーレジスト膜10上に配置されたパッド本体30bと、ソルダーレジスト膜10を貫通して配線膜20に接触せしめられた二つの円環状の貫通部30aとから構成されており、パッド本体30bはそれら貫通部30aを介して配線膜20に電気的に接続されている。また、導電性パッド30の貫通部30aよりも熱伝導性が低いソルダーレジスト膜10の中央部11と第1環状部12と第2環状部13とが、パッド本体30bと配線膜20との間に配置されている。このため、ソルダーレジスト膜10のパッド本体30bと重なり合う中央部11、第1環状部12及び第2環状部13(特にソルダーレジスト膜10の貫通部30aより内側にある中央部11と第1環状部12)が、パッド本体30bから配線膜20(ひいては半導体チップ)へ熱が伝導する際のクッション(バリア)となるから、バンプやボールが持っている熱のパッド本体30bから配線膜20への伝達が効果的に抑制される。つまり、パッド本体30bを介して配線膜20に伝達される熱の影響が緩和される。その結果、配線膜20(ひいては前記半導体チップ)の受ける熱量が減少するので、貫通部が一つしかない従来の一般的構造に比べて、導電性パッド30とソルダーレジスト膜10の中央部11、第1環状部12及び第2環状部13とから構成される当該外部回路接続部の熱ショック耐性を改善することができる。
また、ソルダーレジスト膜10のパッド本体30bと重なり合う中央部11、第1環状部12及び第3環状部13は、機械的な力を緩和するクッションとしても機能するため、外部から印加される力も効果的に抑制される。その結果、機械的ショックに対する耐性も改善することができる。
さらに、ソルダーレジスト膜10の中央部11、第1環状部12及び第2環状部13を間に介在させてパッド本体30bと配線膜20を対向させると共に、二つの円環状の貫通部30aによってパッド本体30bと配線膜20の電気的接続を実現しているので、上述した従来の外部電極接合部の構成(e)及び(f)(図20及び図21参照)で使用されていた柱状電極216が不要である。このため、外部回路接続部の厚さを大幅に低減することができると共に、構成も極めて簡単になる。つまり、上述した従来の外部電極接合部の構成(e)及び(f)よりも当該外部回路接続部(ひいては半導体装置)の厚さを格段に薄くすることができ、構成もより簡単にすることができるのである。
また、本第1実施形態の外部回路接続部は、第1環状透孔14と第2環状透孔15を持つソルダーレジスト膜10を絶縁膜51上に形成した後、ソルダーレジスト膜10上に第1環状透孔14及び第2環状透孔15を充填するように導電性パッド30を形成し、それによって第1環状透孔14及び第2環状透孔15を介してパッド本体30bと配線膜20とを電気的に相互接続するだけで形成することができる。したがって、スクリーン印刷等の簡単なプロセスで実現することができる。
なお、上述したように、本第1実施形態では、熱的ショック及び機械的ショックに対する耐性を改善しながら、外部回路接続部(ひいては半導体装置)の厚さの低減と構成の簡単化が可能となるが、本発明はこれには限定されない。例えば、外部回路接続部の厚さ(高さ)が低減され、構成も簡単化されるが、熱的ショック及び機械的ショックに対する耐性は従来と同等のような場合も、本発明に含まれる。また、逆に、熱的ショック及び機械的ショックに対する耐性は改善されるが、外部回路接続部の厚さ(高さ)は従来と同等のような場合も、本発明に含まれる。
本第1実施形態では、導電性パッド30それ自体を外部電極として使用する、すなわち、導電性パッド30はランドとなるので、当該半導体装置の外部電極の構成はランド・グリッド・アレイ(land Grid Array,LGA)となる。しかし、導電性パッド30上に、金属球の表面をNi(ニッケル)やAu(金)で覆ったハンダボール(図示せず)を固着すれば、ボール・グリッド・アレイ(Ball Grid Array,BGA)となる。
なお、本第1実施形態では、第2絶縁膜としてソルダーレジスト膜10を使用しているが、本発明はこれに限定されない。導電性パッド30の貫通部30aよりも熱伝導性が低いものであれば、他の任意の絶縁膜も使用可能である。
また、本第1実施形態では、ソルダーレジスト膜10をスクリーン印刷法で形成しているが、本発明はこれに限定されず、他の任意の方法によって形成してもよい。例えば、感光性のソルダーレジスト43を用いて、公知のフォトリソグラフィ法及びエッチング法によってソルダーレジスト43の膜をパターニングして、第1環状透孔14と第2環状透孔15を持つソルダーレジスト膜10を形成してもよい。また、ソルダーレジスト膜10に代えて、絶縁性フィルムをラミネートした後、それをレーザエッチング等によってエッチングして、ソルダーレジスト膜10と同様にパターン化された第2絶縁膜を形成してもよい。
また、本第1実施形態では、導電性パッド30もハンダペーストを用いたスクリーン印刷法で形成しているが、本発明はこれに限定されない。例えば、マスクを用いた電解メッキ法により、金属膜を選択的に形成してもよい。
(第2実施形態)
図6(a)及び(b)は、本発明の第2実施形態に係る半導体装置の外部回路接続部の概略構成を示す平面図と断面図である。
図6(a)及び(b)は、本発明の第2実施形態に係る半導体装置の外部回路接続部の概略構成を示す平面図と断面図である。
本実施形態の外部回路接続部は、第1実施形態の外部回路接続部において、導電性パッド30の上にハンダボール33が固着されている点が異なるのみである。これ以外の点は、第1実施形態の外部回路接続部と同じ構成である。したがって、図1に示した第1実施形態の外部電極接合部と同じ符号を付してその説明を省略する。
本第2実施形態では、ハンダボール33を外部電極として使用するので、当該半導体装置の外部電極はBGAとなる。
(第3実施形態)
図7(a)及び(b)は、本発明の第3実施形態に係る半導体装置の外部回路接続部の概略構成を示す平面図と断面図である。
図7(a)及び(b)は、本発明の第3実施形態に係る半導体装置の外部回路接続部の概略構成を示す平面図と断面図である。
本第3実施形態の外部回路接続部では、ソルダーレジスト膜10Aの透孔14A及び15Aと、それら透孔14A及び15Aに充填された導電性パッド30Aの貫通部30Aaが異なるのみであり、その他の構成は上述した第1実施形態の外部回路接続部と同じである。
本第3実施形態の外部回路接続部は、半導体チップ(図示せず)の一主面(例えば、その表面または裏面)に形成された絶縁膜(第1絶縁膜)51と、絶縁膜51上に所定パターンで形成された配線膜20と、配線膜20を覆うように絶縁膜51上に形成された絶縁性のソルダーレジスト膜(第2絶縁膜)10Aと、ソルダーレジスト膜10A上に形成された円形の平面形状を持つ導電性パッド30Aとを備えている。
ソルダーレジスト膜10Aは、配線膜20と重なる箇所では、配線膜20の厚みを反映して盛り上がっている。配線膜20上におけるソルダーレジスト膜10Aの厚さはTであり(図1を参照)、第1実施形態の場合と同様にして決定される。ソルダーレジスト膜10Aは、絶縁膜51の全面(つまり半導体チップの当該主面の全面)を覆っていてもよいし、部分的に覆っていてもよい。
ソルダーレジスト膜10Aは、配線膜20と重なる位置に、同心円状に形成された円形透孔14A及び環状透孔15Aを有している。円形透孔14Aの外側に、環状透孔15Aが位置している。円形透孔14A及び環状透孔15Aには、導電性パッド30Aの円環状の貫通部30Aaがそれぞれ充填されている。それら二つの貫通部30Aaは、一方ではパッド本体30Abに接続され、他方ではソルダーレジスト膜10Aを貫通して配線膜20に接触せしめられている。したがって、導電性パッド30Aのパッド本体30Abは、二つの貫通部30Aaを介して配線膜20に電気的に接続されている。
ソルダーレジスト膜10Aは、導電性パッド30Aと重なる箇所では、円形透孔14Aと環状透孔15A(内外二つの貫通部30Aa)の間に円環状の第1環状部12Aを有し、環状透孔15A(外側の貫通部30Aa)の外側に第2環状部13Aを有している。
このように、本第3実施形態では、導電性パッド30Aは、ソルダーレジスト膜10A上に露出せしめられた略円板状のパッド本体30Abと、ソルダーレジスト膜10Aの内部に埋設された二つの円環状の貫通部30Aaとから構成されている。そして、導電性パッド30Aの二つの貫通部30Aaの間と外側に、貫通部30Aaよりも熱伝導率が低いソルダーレジスト膜10Aの第1環状部12Aと第2環状部13Aとがそれぞれ存在しているため、図20及び図21に示した従来の構成(e)及び(f)における柱状電極216よりも厚さ(高さ)が小さくても、パッド本体30Abに印加された熱は配線膜20(ひいては半導体チップ内部の集積回路)に伝達され難くなっている。
次に、以上の構成を持つ本第3実施形態に係る半導体装置の外部回路接続部の形成方法について、図8〜図10を参照しながら説明する。
まず、第1実施形態と同様の方法により、図7に示すように、絶縁膜51上に略円形のパターンを持つ配線膜20を形成する。
次に、図8に示すように、スクリーン印刷法により、絶縁膜51上にペースト状のソルダーレジスト43を所定厚さで選択的に印刷(塗布)し、これを加熱して硬化させることにより、円形透孔14A及び環状透孔15Aを持つソルダーレジスト膜10Aを形成する。すなわち、まず、所望パターンが得られるように開口部40Ab及び40Acと遮断部40Adとが形成されたメタルマスク40Aを用意し、図8に示すような状態で固定する。このメタルマスク40Aは、複数の遮断部40Adによって、円筒形の開口部40Abとその外側の開口部40Acとが形成されており、遮断部40Ad同士は連結部40Aeによって相互に連結されている。
次に、メタルマスク40Aの上にスクリーン41を配置し、スクリーン41上にペースト状のソルダーレジスト43を載せて、スキージ42でスクリーン41の全面に伸ばしていく。すると、ソルダーレジスト43は、スクリーン41の微細孔(図示せず)を通ってメタルマスク40Aの内部に押し込まれていく。ソルダーレジスト43は、遮断部40Adがある部分には入り込まないので、結局、図9に示すように、同心円状に配置された円形透孔14Aと環状透孔15Aを持つソルダーレジスト膜10Aが絶縁膜51上に形成される。円形透孔14Aと環状透孔15Aは、配線膜20に重なり合っている。
その後、ソルダーレジスト膜10A上に、図10に示すようなメタルマスク44Aを用意し、図10に示すような状態で固定する。このメタルマスク44Aは、遮断部44Abによって円形の開口部44Aaが形成されている。開口部44Aaは、パッド本体30Abが形成されるべき位置に形成されている。
次に、メタルマスク44Aの上にスクリーン45を配置し、スクリーン45上にハンダペースト(クリームハンダ)47を載せて、スキージ46でスクリーン45の全面に伸ばしていく。すると、ハンダペースト47は、スクリーン45の微細孔(図示せず)を通ってメタルマスク44Aの開口部44Aaに充填されていく。ハンダペースト47は、遮断部44Adがある部分には入り込まないので、結局、図7に示すように、略円板形のパッド本体30Abがハンダペースト47によって形成される。
ハンダペースト47は、メタルマスク44Aの開口部44Aa内に押し込まれる際に、開口部44Aa内に露出したソルダーレジスト膜10Aの円形透孔14Aと環状透孔15Aにも充填される。その結果、図7に示すように、ハンダペースト47によって、略円板形のパッド本体30Abが形成されると同時に円環状の二つの貫通部30Aaが形成される。
以上の工程を経て、図7に示すような本第3施形態に係る半導体装置の外部回路接続部が形成される。
なお、ハンダペースト47に代えて、CuペーストやAgペースト、あるいはその他のペースト状導電性材料を使用して、導電性パッド30Aを形成してもよい。ペースト状導電性材料を使用せず、マスクを用いたメッキ法などでCu、Ni等の金属を選択的に堆積させることによって導電性パッド30Aを形成してもよい。
上述したように、本第3実施形態の半導体装置の外部回路接続部の構造では、導電性パッド30Aが、ソルダーレジスト膜10A上に配置されたパッド本体30Abと、ソルダーレジスト膜10Aを貫通して配線膜20に接触せしめられた二つの円環状の貫通部30Aaとから構成されており、パッド本体30Abはそれら貫通部30Aaを介して配線膜20に電気的に接続されている。また、導電性パッド30Aの貫通部30Aaよりも熱伝導性が低いソルダーレジスト膜10の第1環状部12Aと第2環状部13Aとが、パッド本体30Abと配線膜20との間に配置されている。このため、ソルダーレジスト膜10Aのパッド本体30Abと重なり合う部分12A及び13A(特にソルダーレジスト膜10Aの貫通部30Aaより内側にある部分12A)が、パッド本体30Abから配線膜20(ひいては半導体チップ)へ熱が伝導する際のクッション(バリア)となるから、バンプやボールが持っている熱のパッド本体30Abから配線膜20への伝達が効果的に抑制される。つまり、パッド本体30Abを介して配線膜20に伝達される熱の影響が緩和される。その結果、配線膜20(ひいては前記半導体チップ)の受ける熱量が減少するので、貫通部が一つしかない従来の一般的構造に比べて、導電性パッド30Aとソルダーレジスト膜10Aの第1環状部12A及び第2環状部13Aとから構成される当該外部回路接続部の熱ショック耐性を改善することができる。
また、ソルダーレジスト膜10Aのパッド本体30Abと重なり合う第1環状部12A及び第2環状部13Aは、機械的な力を緩和するクッションとしても機能するため、外部から印加される力も効果的に抑制される。その結果、機械的ショックに対する耐性も改善することができる。
さらに、ソルダーレジスト膜10Aの第1環状部12A及び第2環状部13Aを間に介在させてパッド本体30Abと配線膜20を対向させると共に、二つの円環状の貫通部30Aaによってパッド本体30Abと配線膜20の電気的接続を実現しているので、上述した従来の外部電極接合部の構成(e)及び(f)(図20及び図21参照)で使用されていた柱状電極216が不要である。このため、外部回路接続部の厚さを大幅に低減することができると共に、構成も極めて簡単になる。つまり、上述した従来の外部電極接合部の構成(e)及び(f)よりも当該外部回路接続部(ひいては半導体装置)の厚さを格段に薄くすることができ、構成もより簡単にすることができるのである。
また、本第3実施形態の外部回路接続部は、円形透孔14Aと環状透孔15Aを持つソルダーレジスト膜10Aを絶縁膜51上に形成した後、ソルダーレジスト膜10A上に円形透孔14A及び環状透孔15Aを充填するように導電性パッド30Aを形成し、それによって円形透孔14A及び環状透孔15Aを介してパッド本体30Abと配線膜20とを電気的に接続するだけで形成することができる。したがって、簡単なプロセスで実現することができる。
本第3実施形態では、導電性パッド30Aそれ自体を外部電極として使用する、すなわち、導電性パッド30Aはランドとなるので、当該半導体装置の外部電極の構成はLGAとなる。しかし、導電性パッド30A上にハンダボールを固着してBGAとしてもよい。
なお、本第3実施形態では、第2絶縁膜としてソルダーレジスト膜10Aを使用しているが、本発明はこれに限定されない。第1実施形態で述べたような他の絶縁膜も使用可能である。
また、本第3実施形態では、ソルダーレジスト膜10Aをスクリーン印刷法で形成しているが、本発明はこれに限定されない。例えば、感光性のソルダーレジスト43を用いて、公知のフォトリソグラフィ法及びエッチング法によってソルダーレジスト43の膜をパターニングして、円形透孔14Aと環状透孔15Aを持つソルダーレジスト膜10Aを形成してもよい。また、ソルダーレジスト膜10Aに代えて、絶縁性フィルムをラミネートした後、それをレーザエッチング等によってエッチングして、ソルダーレジスト膜10Aと同様にパターン化された第2絶縁膜を形成してもよい。
また、本第3実施形態では、導電性パッド30Aもハンダペーストを用いたスクリーン印刷法で形成しているが、本発明はこれに限定されない。例えば、マスクを用いた電解メッキ法により、金属膜を選択的に形成してもよい。
(配線膜の構成例)
図11は、配線膜20の詳細構成の一例を示す。
図11は、配線膜20の詳細構成の一例を示す。
図11に示すように、配線膜20は二層構造となっており、絶縁膜51上に形成された下地金属膜52(厚さは例えば0.5〜1μm)と、その上に重ねて形成されるメッキ金属膜53(所望厚さに設定される。例えば数μm)とから成っている。メッキ金属膜53を形成する電解メッキ工程は、下地金属膜52を種金属として実施される。Cuメッキ、Niメッキ、TiWメッキ等が好ましい。
まず、下地金属膜52をスパッタリング法、CVD法等により選択的に形成する。その後、下地金属膜52を種金属とした無電解メッキ法により、Cuメッキ、Niメッキ、TiWメッキ等を実施する。こうしてメッキ金属膜53が得られる。
なお、配線膜20は、必ずしも二層構造とする必要はなく、単層構造でもよいことは言うまでもない。逆に、三層構造あるいは四層以上の多層構造としてもよい。
(半導体装置の構成例1)
図12は、本発明の外部回路接続部を備えた半導体装置の詳細構成の一例を示す。この半導体装置は固体撮像装置であり、固体撮像素子チップを内蔵している。
図12は、本発明の外部回路接続部を備えた半導体装置の詳細構成の一例を示す。この半導体装置は固体撮像装置であり、固体撮像素子チップを内蔵している。
図12の固体撮像装置100は、透明なガラスカバー160を含むチップサイズパッケージ(CSP)中にチップ状の固体撮像素子110を封止してなるものである。この固体撮像装置100は、撮像面125とガラスカバー160の間の隙間にキャビティを有していない。
固体撮像素子110は、複数の受光素子(図示せず)と複数の受光領域123がその表面領域に形成されたシリコン基板111を備えている。これらの受光領域123と受光素子は、各画素PXに対して一つづつ形成されている。シリコン基板111には、その全表面を覆うように透明な層間絶縁膜112が形成されている。層間絶縁膜112の表面は、固体撮像素子110の撮像面125であって、アレイ状に配置された複数のマイクロレンズ122、すなわちマイクロレンズ・アレイ122Aが形成されている。これらのマイクロレンズ122は、撮像面125上において、各画素PXに対して一つづつ形成されている。各受光領域123は、層間絶縁膜112を介して対応するマイクロレンズ122に重なり合うように配置されている。各マイクロレンズ122の近傍には、R、G、B三色用の(あるいはこれら三色に黒色を加えた四色用の)マイクロフィルタ(カラーフィルタ)124が形成されている。
層間絶縁膜112の表面には、マイクロレンズ・アレイ122Aの外側の領域(撮像面125の周辺領域)において、複数の表面電極115が形成されている。これらの表面電極115は、各受光素子により生成された電気信号を固体撮像装置100の外部に引き出すためのもので、シリコン基板111の表面と層間絶縁膜112の内部に形成された引出用配線(図示せず)を介して、各受光素子(各受光領域123)と電気的に接続されている。
図12から明らかなように、撮像面125には、マイクロレンズ122と表面電極115に起因する凹凸が存在している。
層間絶縁膜112は、実際には積層された複数の絶縁膜から構成されているが、層間絶縁膜112の内部構造は本発明にとって重要ではないため、図12ではこれを単純化して描いている。
層間絶縁膜112の表面には、透明な無機系のSOG材料膜50が形成されており、層間絶縁膜112の全面を覆っている。SOG材料膜150の厚さは、マイクロレンズ122と表面電極115のいずれの厚さよりも大きいから、マイクロレンズ・アレイ122Aと表面電極115はSOG材料膜150の中に埋め込まれている。したがって、OG材料膜150の表面は平坦である。
SOG材料膜150の表面には、透明なガラスカバー160が形成されている。ガラスカバー160は、ここでは透明なボロシリケートガラス(B2O3/SiO2)板から構成されており、そのガラス板をナノポーラスSOG材料膜150の表面に「陽極接合」によって接合することにより、チップ状の固体撮像素子10と一体化されている。
なお、固体撮像素子110とSOG材料膜150とガラスカバー160からなる積層体の側面全体は、CSPの一部を構成する絶縁性合成樹脂(図示せず)によって覆われている。
層間絶縁膜112の内部には、各表面電極115の直下の位置に、当該層間絶縁膜112を貫通する透孔を有しており、それらの透孔にはそれぞれ導電性プラグ114が充填されている。また、シリコン基板111の内部にも、各表面電極115の直下の位置に、当該シリコン基板111を上下に貫通する透孔を有しており、それらの透孔にはそれぞれ導電性プラグ113が充填されている。各導電性プラグ113の全周は、対応する透孔の内壁に形成された絶縁膜116aで覆われていて、各導電性プラグ113とシリコン基板111とは対応する絶縁膜116aによって電気的に絶縁されている。各導電性プラグ114の上端及び下端は、その直上にある表面電極115とその直下にある導電性プラグ113にそれぞれ接触している。各導電性プラグ113の下端は、シリコン基板111の裏面から露出している。相互に接触せしめられた導電性プラグ114と113は、シリコン基板111の層間絶縁膜112の表面にある表面電極と、シリコン基板111の裏面にある配線膜118とを、シリコン基板111を貫通して電気的に相互接続する貫通電極を構成している。
シリコン基板111の裏面には、絶縁膜116bが形成されていて、露出している導電性プラグ113の下端を除く領域を覆っている。絶縁膜116bの表面には、複数の配線膜20が形成されている。各配線膜20は、シリコン基板111の裏面に露出せしめられた対応する導電性プラグ113の下端に接触している。
絶縁膜116bの表面には、配線膜20を覆うようにソルダーレジスト膜10が形成されている。ソルダーレジスト膜10には、各配線膜20と重なる位置に透孔が形成されていて、それら透孔の内部には貫通部30Aが形成されている。
ソルダーレジスト膜10の表面には、各貫通部30Aと重なる位置に、所定形状にパターン化されたランド30が形成されている。そして、それらランド30の上には、それぞれ、外部電極としてのハンダボール33が形成されている。
このように、各表面電極11は、対応する導電性プラグ14及び13と、対応する配線膜11及び導電性コンタクト19とを介して、当該固体撮像装置100の裏面(図1では下面)にある対応するランド30及びハンダボール33に電気的に接続されている。
外部の光は、ガラスカバー10を通して固体撮像装置100に入り、さらにSOG膜150とマイクロレンズ122とマイクロフィルタ124を通過して、各画素PXに設けられた受光素子(図示せず)の受光領域123に入射する。すると、入射光は各受光領域123において光電変換され、画素PX毎に入射光の強度に応じた電気信号が生成される。これらの電気信号は、画素PX毎に受光領域123に隣接して設けられた増幅素子(図示せず)によって増幅された後、図示しない引出用配線を介して表面電極115まで送られる。これらの電気信号は、さらに、各表面電極115に電気的に接続された導電性プラグ114、導電性プラグ113、配線膜118及び導電性コンタクト119を介して、対応する銅ペースト120及びハンダボール121まで導出される。
なお、上述した固体撮像素子110は、撮像面125に形成されたマイクロレンズ・アレイ122Aを含んでいるが、マイクロレンズ・アレイ122Aは含んでいなくてもよい。また、上述した固体撮像素子10は、マイクロフィルタ24を含んでいるが、マイクロフィルタ24は含んでいなくてもよい。
本発明の外部回路接続部に使用されたハンダボール33は、図12に示すような状態で、PWB61上に形成された銅(Cu)パターンからなる外部回路60に、ハンダ(図示せず)で電気的・機械的に接続される。
(半導体装置の構成例2)
図13は、本発明の外部回路接続部を備えた半導体装置の詳細構成の他の例を示す。
図13は、本発明の外部回路接続部を備えた半導体装置の詳細構成の他の例を示す。
図13では、表面電極115の重なる位置において、シリコン基板111を貫通する透孔111aが形成されているが、この透孔111aが導電性プラグで充填されておらず、ソルダーレジスト膜10で埋め込まれている点で、図12の構成例とは異なる。それ以外の点は図12と同じなので、図12と同じ構成の部分については同じ符号を付してその説明を省略する。
図13に示すように、配線膜20を構成する下地金属膜52とメッキ金属膜53は、透孔111aの内壁に沿って延在させてもよい。下地金属膜52は、透孔111aの表面側の端部において表面電極115と接触している。なお、透孔111aは、メッキ金属53で埋め込むこともできる。
(第4実施形態)
図14(a)及び(b)は、本発明の第4実施形態に係る半導体装置の外部回路接続部の概略構成を示す平面図と断面図である。本実施形態の外部回路接続部は、上述した第3実施形態(図7を参照)の変形例に相当するものであり、配線膜と導電性パッドの双方が二つに部分に分割されていて、一方が信号または電源用とされ、他方が接地用とされている。
図14(a)及び(b)は、本発明の第4実施形態に係る半導体装置の外部回路接続部の概略構成を示す平面図と断面図である。本実施形態の外部回路接続部は、上述した第3実施形態(図7を参照)の変形例に相当するものであり、配線膜と導電性パッドの双方が二つに部分に分割されていて、一方が信号または電源用とされ、他方が接地用とされている。
導電性パッド30Bの接地用パッド部30B2(第2部分)は、図14(a)に示すように、円形の一部を切り欠いた平面形状を有しており、導電性パッド30Bの信号・電源用パッド部(第1部分)30B1は、直線状の平面形状を有していて、一部が接地用パッド部30B2の切り欠かれた部分に挿入されている。
配線膜20は、導電性パッド30Bと同様に、信号・電源用配線部(第1部分)20B1と接地用配線部(第2部分)20B2に分割されている。接地用配線部20B2は、接地用パッド部30B2とほぼ同様の円形の一部を切り欠いた平面形状を有している。信号・電源用配線部20B1は、信号・電源用パッド部30B1とほぼ同様の直線状の平面形状を有していて、一部が接地用配線部20B2の切り欠かれた部分に挿入されている。
信号・電源用パッド部30B1は、ソルダーレジスト膜10Bの略円形透孔14B中に埋設された貫通部30B1aと、ソルダーレジスト膜10B上にある信号・電源用パッド部本体30B1bとから構成されている。信号・電源用パッド部本体30B1bは、貫通部30B1aを介して、配線膜20Bの信号・電源用配線部20B1に電気的・機械的に接続されている。信号・電源用パッド部本体30B1bには、引出線30B4の一端が接続されており、それによって信号・電源用パッド部本体30B1bを導電性パッド30Bの外側まで導出している。引出線30B4は、ソルダーレジスト膜10B上に位置する。
接地用パッド部30B2は、ソルダーレジスト膜10Bの略環状透孔15B中に埋設された貫通部30B2aと、ソルダーレジスト膜10B上にある接地用パッド部本体30B2bとから構成されている。接地用パッド部本体30B2bは、貫通部30B2aを介して、配線膜20Bの接地用配線部20B2に電気的・機械的に接続されている。接地用パッド部本体30B2bには、引出線30B5の一端が接続されており、それによって接地用パッド部本体30B2bを導電性パッド30Bの外側まで導出している。引出線30B5は、ソルダーレジスト膜10B上に位置する。
信号・電源用パッド部本体30B1bに電気的に接続された引出線30B4と、接地用パッド部本体30B2bとの間には、両者間で電気的に短絡しないように、ギャップ30B3が形成されている。
本発明の第4実施形態に係る半導体装置の外部回路接続部は、上述した構成であって、一つの導電性パッド30Bを利用して、信号または電源用の配線と接地用の配線とを半導体チップ内部の集積回路から絶縁膜51上に導出することができる。しかし、図14の構成だけでは、導電性パッド30Bの信号・電源用パッド部30B1と接地用パッド部30B2にそれぞれ外部回路を接続するのは容易ではない。そこで、図15に示すように、導電性パッド30Bから少し離れた位置において、ソルダーレジスト膜10B上に信号・電源用導電性パッド部71と接地用導電性パッド部72が形成されている。これらのパッド71及び72は、いずれも、外部回路が接続しやすいように導電性パッド30Bより少し大きく形成されている。
信号・電源用導電性パッド部71は、引出線30B4を介して、導電性パッド30Bの信号・電源用パッド部30B1に電気的・機械的に接続されている。接地用導電性パッド部72は、引出線30B5を介して、導電性パッド30Bの接地用パッド部30B2に電気的・機械的に接続されている。信号・電源用導電性パッド部71と接地用導電性パッド部72は、導電性パッド30Bのような貫通部を持っておらず、引出線30B4と30B5を介して、信号・電源用パッド部30B1と接地用パッド部30B2にそれぞれ接続されているだけである。
図16に第4実施形態の外部回路接続部の他の使用態様(実装状態)を示す。図16において、PWB61は、一面に信号線用外部回路62と接地線用外部回路63とを有しており、反対側の面には、対応するメッキ・スルーホールを介して信号線用外部回路62に電気的に接続されたランド62aと、対応するメッキ・スルーホールを介して接地線用外部回路63に電気的に接続されたランド63aとを有している。導電性パッド30Bの信号・電源用パッド部30B1は、ランド62aに電気的・機械的に接続され、導電性パッド30Bの接地用パッド部30B2は、ランド63aに電気的・機械的に接続されている。
信号線用外部回路62は、図示しない信号線接続用ランドまで延在し、そこで対応する信号線に接続される。他方、両側の接地用外部回路63は、図示しない別の接地線接続用ランドまで延在し、そこで相互接続されてから、接地線に接続される。こうすると、配線膜20Bの信号・電源用配線部20B1が信号線接続用ランドに到達し、配線膜20Bの接地用配線部20B2が接地線接続用ランドに到達するまで、信号線または電源線を常にその左右から接地線で挟んだ形で伝送することが可能となる。
本第4実施形態の外部回路接続部は、図16に示したような実装態様で使用すれば、高周波信号が使用される半導体装置に有効に適用できる、という効果が得られる。この外部電極接合部には、このような使用法も考えられる。
(第5実施形態)
図17(a)及び(b)は、本発明の第5実施形態に係る半導体装置の外部回路接続部の概略構成を示す平面図と断面図である。
図17(a)及び(b)は、本発明の第5実施形態に係る半導体装置の外部回路接続部の概略構成を示す平面図と断面図である。
本実施形態の外部回路接続部は、第1実施形態(図1を参照)の変形例に相当し、ソルダーレジスト膜10の配線膜20と重なり合っている部分の高さが、第1実施形態より高くされている点のみが異なり、それ以外は第1実施形態と同じである。
このようにすると、外部電極接合部のソルダーレジスト膜10の厚さがより大きくなるため、熱的・機械的ショックを緩和する作用が強くなる。したがって、外部電極接合部の熱ショック耐性及び機械的ショック耐性をいっそう改善することができる。
なお、第5実施形態に係る外部電極接合部は、図3のスクリーン印刷工程を2回行うことで実現できる。すなわち、1回目のスクリーン印刷工程では、第1実施形態と同様にしてソルダーレジスト膜10を形成し、2回目のスクリーン印刷工程では、ソルダーレジスト膜10の配線膜20と重なり合っている部分のみにソルダーレジスト膜10を重ねて形成すればよい。
(第6実施形態)
図18(a)及び(b)は、本発明の第6実施形態に係る半導体装置の外部回路接続部の概略構成を示す平面図と断面図である。
図18(a)及び(b)は、本発明の第6実施形態に係る半導体装置の外部回路接続部の概略構成を示す平面図と断面図である。
本実施形態の外部回路接続部は、第2実施形態の外部回路接続部において、ハンダボール33の周囲に補強用樹脂35が円環状に固着されている点が異なるのみである。これ以外の点は、第2実施形態の外部回路接続部と同じ構成である。したがって、図6に示した第2実施形態の外部回路接続部と同じ符号を付してその説明を省略する。
本第6実施形態では、ハンダボール33の周囲に補強用樹脂35が形成されているので、ハンダボール33の外周縁にクラックが生じにくいという利点がある。
補強用樹脂35の形成は、補強用樹脂35が形成される箇所のみに開口部が形成されたメタルマスクを使うことにより、スクリーン印刷によって容易に行うことができる。しかし、これには限定されない。例えば、感光性の合成樹脂を使用すれば、フォトリソグラフィ法によって形成することも可能である。
補強用樹脂35としては、例えば、エポキシ樹脂、ポリイミド樹脂等が使用可能である。
(その他の実施形態)
上述した第1〜第6の実施形態は本発明を具体化した例を示すものであり、したがって本発明はこれらの実施形態に限定されるものではなく、本発明の趣旨を外れることなく種々の変形が可能であることは言うまでもない。
上述した第1〜第6の実施形態は本発明を具体化した例を示すものであり、したがって本発明はこれらの実施形態に限定されるものではなく、本発明の趣旨を外れることなく種々の変形が可能であることは言うまでもない。
例えば、上述した第1〜第6の実施形態では、導電性パッドのパッド本体の平面形状がいずれも円形とされており、導電性パッドの複数の貫通部の平面形状が円形または環状であると共に、それらが同心円状に配置されているが、本発明はこれに限定されない。他の任意の形状及び配置とすることが可能である。貫通部の変形例のいくつかを図19に示す。
図19(a)は、第1実施形態(図1を参照)における二つの貫通部30aを矩形環状としており、図19(b)は、第3実施形態(図7を参照)における二つの貫通部30Aaをそれぞれ矩形状と矩形環状としている。
図19(c)は、第1実施形態(図1を参照)における二つの貫通部30aを八角形環状としており、図19(d)は、第3実施形態(図7を参照)における二つの貫通部30Aaをそれぞれ八角形状と八角形環状としている。
本発明では、このように貫通部を円形または円環状だけではなく、多角形または多角形環状とすることもできる。
図19(e)は、各々の貫通部30aを断面円形の棒状とし、それを8本集合させたものである。図19(f)は、二つ貫通部30B1aと30B2aをそれぞれ半円形とし、両者を隙間をあけて対向配置して、全体形状がほぼ円形となるようにしたものである。
本発明では、このように、複数の貫通部の少なくとも一つを環状とする必要はない。図19(e)と(f)に示した例から明らかなように、貫通部の形状と配置は任意に変更することができる。
また、上述した第1〜第6の実施形態では、配線膜の平面形状が略円形とされているが、これは導電性パッドのパッド本体の平面形状に整合させただけであり、配線膜の平面形状とは異なる形状としてもよい。
10、10A ソルダーレジスト膜
11、11C 中央部
12、12A、12C 第1環状部
12B 第1略環状部
13、13A、13C 第2環状部
13B 第2略環状部
14A、14C 第1環状透孔
14B 略円形透孔
15A、15C 第2環状透孔
15B 第2略環状透孔
20、20B 配線膜
20B1 信号・電源用配線部
20B2 接地用配線部
30 導電性パッド
30a 貫通部
30b パッド本体
30A 導電性パッド
30Aa 貫通部
30Ab パッド本体
30B 導電性パッド
30B1 信号・電源用パッド部
30B1a 貫通部
30B1b 信号電源用パッド部本体
30B2 接地用パッド部
30B2a 貫通部
30B2b 接地用パッド部本体
30B3 ギャップ
30B4 引出線
30B5 引出線
30C 導電性パッド
30Ca 貫通部
30Cb パッド本体
33 ハンダボール
35 補強樹脂
40、40A メタルマスク
40a、40b、40c、40Ab、40Ac 開口部
40d、40Ad 遮断部
40e、40Ae 連結部
41 スクリーン
42 スキージ
43 ソルダーレジスト
44、44A メタルマスク
44a、44Aa 開口部
44b、44Ab 遮断部
45 スクリーン
46 スキージ
47 ハンダペースト
51 絶縁膜
52 下地金属膜
53 メッキ金属膜
60 外部回路
61 PWB
62 信号線・電源線用外部回路
62a ランド
63 接地線用外部回路
63a ランド
71 信号・電源用導電性パッド
72 接地用導電性パッド
100 固体撮像装置
110 固体撮像素子
111 シリコン基板
111a シリコン基板の透孔
112 層間絶縁膜
112a 層間絶縁膜の透孔
113 導電性プラグ
114 導電性プラグ
115 表面電極
116a、116b 絶縁膜
122 マイクロレンズ
122A マイクロレンズ・アレイ
123 受光領域
124 マイクロフィルタ
125 撮像面
150 SOG材料膜
PX 画素
11、11C 中央部
12、12A、12C 第1環状部
12B 第1略環状部
13、13A、13C 第2環状部
13B 第2略環状部
14A、14C 第1環状透孔
14B 略円形透孔
15A、15C 第2環状透孔
15B 第2略環状透孔
20、20B 配線膜
20B1 信号・電源用配線部
20B2 接地用配線部
30 導電性パッド
30a 貫通部
30b パッド本体
30A 導電性パッド
30Aa 貫通部
30Ab パッド本体
30B 導電性パッド
30B1 信号・電源用パッド部
30B1a 貫通部
30B1b 信号電源用パッド部本体
30B2 接地用パッド部
30B2a 貫通部
30B2b 接地用パッド部本体
30B3 ギャップ
30B4 引出線
30B5 引出線
30C 導電性パッド
30Ca 貫通部
30Cb パッド本体
33 ハンダボール
35 補強樹脂
40、40A メタルマスク
40a、40b、40c、40Ab、40Ac 開口部
40d、40Ad 遮断部
40e、40Ae 連結部
41 スクリーン
42 スキージ
43 ソルダーレジスト
44、44A メタルマスク
44a、44Aa 開口部
44b、44Ab 遮断部
45 スクリーン
46 スキージ
47 ハンダペースト
51 絶縁膜
52 下地金属膜
53 メッキ金属膜
60 外部回路
61 PWB
62 信号線・電源線用外部回路
62a ランド
63 接地線用外部回路
63a ランド
71 信号・電源用導電性パッド
72 接地用導電性パッド
100 固体撮像装置
110 固体撮像素子
111 シリコン基板
111a シリコン基板の透孔
112 層間絶縁膜
112a 層間絶縁膜の透孔
113 導電性プラグ
114 導電性プラグ
115 表面電極
116a、116b 絶縁膜
122 マイクロレンズ
122A マイクロレンズ・アレイ
123 受光領域
124 マイクロフィルタ
125 撮像面
150 SOG材料膜
PX 画素
Claims (18)
- 半導体チップの主面に第1絶縁膜を介して形成された配線膜と、
前記配線膜を覆うように前記第1絶縁膜上に形成された第2絶縁膜と、
前記配線膜と重なる位置において前記第2絶縁膜上に形成された導電性パッドとを備え、
前記導電性パッドは、前記第2絶縁膜上に配置されたパッド本体と、当該パッド本体に一端が接続され且つ他端が前記第2絶縁膜を貫通して前記配線膜に接触せしめられた複数の貫通部とを有していると共に、前記パッド本体は複数の前記貫通部を介して前記配線膜に電気的・機械的に接続されており、
前記第2絶縁膜は、前記導電性パッドの前記貫通部よりも熱伝導性が低く、
複数の前記貫通部の間には、前記第2絶縁膜を形成する材料が充填されていることを特徴とする半導体装置の外部回路接続部の構造。 - 前記第2絶縁膜の厚さが、前記配線膜と重なる位置において10μm以上である請求項1に記載の半導体装置の外部回路接続部の構造。
- 前記パッド本体が、複数の前記貫通部よりも外側まで延在している請求項1または2に記載の半導体装置の外部回路接続部の構造。
- 複数の前記貫通部の断面形状が円形状または円環形状であって、同心状に配置されている請求項1〜3のいずれか1項に記載の半導体装置の外部回路接続部の構造。
- 複数の前記貫通部の断面形状が多角形状または多角環形状であって、同心状に配置されている請求項1〜3のいずれか1項に記載の半導体装置の外部回路接続部の構造。
- 複数の前記貫通部が、同心状ではなく、前記配線膜上に相互に離隔して配置されている請求項1〜3のいずれか1項に記載の半導体装置の外部回路接続部の構造。
- 前記第2絶縁膜の前記導電性パッドと重なり合う部分の厚さが、それ以外の部分の厚さよりも大きく設定されている請求項1〜6のいずれか1項に記載の半導体装置の外部回路接続部の構造。
- 前記導電性パッドに外部電極が固着されており、前記外部電極の側面が補強用樹脂で囲まれている請求項1〜6のいずれか1項に記載の半導体装置の外部回路接続部の構造。
- 前記パッド本体が第1部分と第2部分に分割されており、前記第1部分には複数の前記貫通部の一つが接続されており、前記第2部分には複数の前記貫通部の他の一つが接続されている請求項1〜8のいずれか1項に記載の半導体装置の外部回路接続部の構造。
- さらに、前記第1部分及び前記第2部分にそれぞれ電気的に接続された第1及び第2の接続用導電性パッドを有している請求項9に記載の半導体装置の外部回路接続部の構造。
- 前記第2絶縁膜が、ペースト状の絶縁性材料を硬化させてなるものである請求項1〜10のいずれか1項に記載の半導体装置の外部回路接続部の構造。
- 前記導電性パッドが、ペースト状の導電性材料を硬化させてなるものである請求項1〜11のいずれか1項に記載の半導体装置の外部回路接続部の構造。
- 請求項1〜12のいずれか1項に記載された外部電極接合部の構造を有する半導体装置。
- 半導体チップの主面に第1絶縁膜を介して配線膜を形成する工程と、
前記配線膜と重なる位置において複数の透孔を有する第2絶縁膜を、前記配線膜を覆うように前記第1絶縁膜上に形成する工程と、
前記第2絶縁膜上に導電材料を載せると共に、当該導電材料を前記第2絶縁膜の複数の前記透孔に充填し、もって導電性パッドを形成する工程とを備え、
前記第2絶縁膜上に載せられた前記導電材料は、前記導電性パッドの本体部を形成し、
複数の前記透孔に充填された前記導電材料は、前記導電性パッドの複数の貫通部を形成していて、前記パッド本体はそれら貫通部を介して前記配線膜に電気的・機械的に接続されており、
前記第2絶縁膜は、前記導電性パッドの前記貫通部よりも熱伝導性が低いことを特徴とする半導体装置の外部回路接続部の構造の形成方法。 - 前記第2絶縁膜を形成する工程が、ペースト状絶縁性材料を膜状に形成してそれを硬化させる工程である請求項14に記載の半導体装置の外部回路接続部の構造の形成方法。
- 前記導電材料としてペースト状導電材料が使用される請求項14または15に記載の半導体装置の外部回路接続部の構造の形成方法。
- 前記導電性パッドに外部電極を固着する工程と、前記外部電極の側面を囲む補強用樹脂を形成する工程とを含む請求項14〜16のいずれか1項に記載の半導体装置の外部回路接続部の構造の形成方法。
- 前記第2絶縁膜の前記導電性パッドと重なり合う部分の厚さが、それ以外の部分の厚さよりも大きくなるように、前記第2絶縁膜がパターン化される請求項14〜17のいずれか1項に記載の半導体装置の外部回路接続部の構造の形成方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006271014A JP2008091632A (ja) | 2006-10-02 | 2006-10-02 | 半導体装置の外部回路接続部の構造及びその形成方法 |
PCT/JP2007/069114 WO2008047585A1 (fr) | 2006-10-02 | 2007-09-30 | Unité de connexion d'un circuit externe à un dispositif semi-conducteur, et procédé de fabrication associé |
TW096136711A TWI523156B (zh) | 2006-10-02 | 2007-10-01 | 半導體裝置之外部電路連接部構造及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006271014A JP2008091632A (ja) | 2006-10-02 | 2006-10-02 | 半導体装置の外部回路接続部の構造及びその形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008091632A true JP2008091632A (ja) | 2008-04-17 |
Family
ID=39313830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006271014A Pending JP2008091632A (ja) | 2006-10-02 | 2006-10-02 | 半導体装置の外部回路接続部の構造及びその形成方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2008091632A (ja) |
TW (1) | TWI523156B (ja) |
WO (1) | WO2008047585A1 (ja) |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009188228A (ja) * | 2008-02-07 | 2009-08-20 | Nippon Telegr & Teleph Corp <Ntt> | 多層配線用パッド構造およびその製造方法 |
JP2010016224A (ja) | 2008-07-04 | 2010-01-21 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
KR101059490B1 (ko) | 2010-11-15 | 2011-08-25 | 테세라 리써치 엘엘씨 | 임베드된 트레이스에 의해 구성된 전도성 패드 |
JP2012044114A (ja) * | 2010-08-23 | 2012-03-01 | Canon Inc | 撮像モジュール及びカメラ |
US8310036B2 (en) | 2007-03-05 | 2012-11-13 | DigitalOptics Corporation Europe Limited | Chips having rear contacts connected by through vias to front contacts |
US8587126B2 (en) | 2010-12-02 | 2013-11-19 | Tessera, Inc. | Stacked microelectronic assembly with TSVs formed in stages with plural active chips |
US8610259B2 (en) | 2010-09-17 | 2013-12-17 | Tessera, Inc. | Multi-function and shielded 3D interconnects |
US8610264B2 (en) | 2010-12-08 | 2013-12-17 | Tessera, Inc. | Compliant interconnects in wafers |
US8637968B2 (en) | 2010-12-02 | 2014-01-28 | Tessera, Inc. | Stacked microelectronic assembly having interposer connecting active chips |
US8653644B2 (en) | 2006-11-22 | 2014-02-18 | Tessera, Inc. | Packaged semiconductor chips with array |
US8704347B2 (en) | 2006-11-22 | 2014-04-22 | Tessera, Inc. | Packaged semiconductor chips |
US8735287B2 (en) | 2007-07-31 | 2014-05-27 | Invensas Corp. | Semiconductor packaging process using through silicon vias |
US8736066B2 (en) | 2010-12-02 | 2014-05-27 | Tessera, Inc. | Stacked microelectronic assemby with TSVS formed in stages and carrier above chip |
US8791575B2 (en) | 2010-07-23 | 2014-07-29 | Tessera, Inc. | Microelectronic elements having metallic pads overlying vias |
US8796135B2 (en) | 2010-07-23 | 2014-08-05 | Tessera, Inc. | Microelectronic elements with rear contacts connected with via first or via middle structures |
US8847380B2 (en) | 2010-09-17 | 2014-09-30 | Tessera, Inc. | Staged via formation from both sides of chip |
JP2015002234A (ja) * | 2013-06-14 | 2015-01-05 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
US9640437B2 (en) | 2010-07-23 | 2017-05-02 | Tessera, Inc. | Methods of forming semiconductor elements using micro-abrasive particle stream |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7871919B2 (en) * | 2008-12-29 | 2011-01-18 | International Business Machines Corporation | Structures and methods for improving solder bump connections in semiconductor devices |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08293523A (ja) * | 1995-02-21 | 1996-11-05 | Seiko Epson Corp | 半導体装置およびその製造方法 |
JP2000332017A (ja) * | 1999-05-21 | 2000-11-30 | Matsushita Electronics Industry Corp | 半導体装置およびその製造方法 |
JP2001007135A (ja) * | 1999-06-23 | 2001-01-12 | Toshiba Corp | 半導体装置の製造方法 |
JP2001085465A (ja) * | 1999-09-16 | 2001-03-30 | Matsushita Electronics Industry Corp | 半導体装置 |
JP2005223033A (ja) * | 2004-02-04 | 2005-08-18 | Sony Corp | 積層構造の形成方法及び電界効果型トランジスタの製造方法 |
JP2005307335A (ja) * | 2004-03-25 | 2005-11-04 | Sumitomo Metal Mining Co Ltd | 銅微粒子とその製造方法及び銅微粒子分散液 |
JP2006019497A (ja) * | 2004-07-01 | 2006-01-19 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP2006019455A (ja) * | 2004-06-30 | 2006-01-19 | Nec Electronics Corp | 半導体装置およびその製造方法 |
-
2006
- 2006-10-02 JP JP2006271014A patent/JP2008091632A/ja active Pending
-
2007
- 2007-09-30 WO PCT/JP2007/069114 patent/WO2008047585A1/ja active Application Filing
- 2007-10-01 TW TW096136711A patent/TWI523156B/zh not_active IP Right Cessation
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08293523A (ja) * | 1995-02-21 | 1996-11-05 | Seiko Epson Corp | 半導体装置およびその製造方法 |
JP2000332017A (ja) * | 1999-05-21 | 2000-11-30 | Matsushita Electronics Industry Corp | 半導体装置およびその製造方法 |
JP2001007135A (ja) * | 1999-06-23 | 2001-01-12 | Toshiba Corp | 半導体装置の製造方法 |
JP2001085465A (ja) * | 1999-09-16 | 2001-03-30 | Matsushita Electronics Industry Corp | 半導体装置 |
JP2005223033A (ja) * | 2004-02-04 | 2005-08-18 | Sony Corp | 積層構造の形成方法及び電界効果型トランジスタの製造方法 |
JP2005307335A (ja) * | 2004-03-25 | 2005-11-04 | Sumitomo Metal Mining Co Ltd | 銅微粒子とその製造方法及び銅微粒子分散液 |
JP2006019455A (ja) * | 2004-06-30 | 2006-01-19 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2006019497A (ja) * | 2004-07-01 | 2006-01-19 | Seiko Epson Corp | 半導体装置及びその製造方法 |
Cited By (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9548254B2 (en) | 2006-11-22 | 2017-01-17 | Tessera, Inc. | Packaged semiconductor chips with array |
US8704347B2 (en) | 2006-11-22 | 2014-04-22 | Tessera, Inc. | Packaged semiconductor chips |
US8653644B2 (en) | 2006-11-22 | 2014-02-18 | Tessera, Inc. | Packaged semiconductor chips with array |
US9070678B2 (en) | 2006-11-22 | 2015-06-30 | Tessera, Inc. | Packaged semiconductor chips with array |
US8735205B2 (en) | 2007-03-05 | 2014-05-27 | Invensas Corporation | Chips having rear contacts connected by through vias to front contacts |
US8405196B2 (en) | 2007-03-05 | 2013-03-26 | DigitalOptics Corporation Europe Limited | Chips having rear contacts connected by through vias to front contacts |
US8310036B2 (en) | 2007-03-05 | 2012-11-13 | DigitalOptics Corporation Europe Limited | Chips having rear contacts connected by through vias to front contacts |
US8735287B2 (en) | 2007-07-31 | 2014-05-27 | Invensas Corp. | Semiconductor packaging process using through silicon vias |
JP2009188228A (ja) * | 2008-02-07 | 2009-08-20 | Nippon Telegr & Teleph Corp <Ntt> | 多層配線用パッド構造およびその製造方法 |
US9391037B2 (en) | 2008-07-04 | 2016-07-12 | Rohm Co., Ltd. | Semiconductor device including a protective film |
US9698112B2 (en) | 2008-07-04 | 2017-07-04 | Rohm Co., Ltd. | Semiconductor device including a protective film |
US9136218B2 (en) | 2008-07-04 | 2015-09-15 | Rohm Co., Ltd. | Semiconductor device including a protective film |
JP2010016224A (ja) | 2008-07-04 | 2010-01-21 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
US8796135B2 (en) | 2010-07-23 | 2014-08-05 | Tessera, Inc. | Microelectronic elements with rear contacts connected with via first or via middle structures |
US8791575B2 (en) | 2010-07-23 | 2014-07-29 | Tessera, Inc. | Microelectronic elements having metallic pads overlying vias |
US9640437B2 (en) | 2010-07-23 | 2017-05-02 | Tessera, Inc. | Methods of forming semiconductor elements using micro-abrasive particle stream |
JP2012044114A (ja) * | 2010-08-23 | 2012-03-01 | Canon Inc | 撮像モジュール及びカメラ |
US8610259B2 (en) | 2010-09-17 | 2013-12-17 | Tessera, Inc. | Multi-function and shielded 3D interconnects |
US10354942B2 (en) | 2010-09-17 | 2019-07-16 | Tessera, Inc. | Staged via formation from both sides of chip |
US8809190B2 (en) | 2010-09-17 | 2014-08-19 | Tessera, Inc. | Multi-function and shielded 3D interconnects |
US8847380B2 (en) | 2010-09-17 | 2014-09-30 | Tessera, Inc. | Staged via formation from both sides of chip |
US9847277B2 (en) | 2010-09-17 | 2017-12-19 | Tessera, Inc. | Staged via formation from both sides of chip |
US9362203B2 (en) | 2010-09-17 | 2016-06-07 | Tessera, Inc. | Staged via formation from both sides of chip |
US9355948B2 (en) | 2010-09-17 | 2016-05-31 | Tessera, Inc. | Multi-function and shielded 3D interconnects |
US8772908B2 (en) | 2010-11-15 | 2014-07-08 | Tessera, Inc. | Conductive pads defined by embedded traces |
US8432045B2 (en) | 2010-11-15 | 2013-04-30 | Tessera, Inc. | Conductive pads defined by embedded traces |
KR101059490B1 (ko) | 2010-11-15 | 2011-08-25 | 테세라 리써치 엘엘씨 | 임베드된 트레이스에 의해 구성된 전도성 패드 |
US9269692B2 (en) | 2010-12-02 | 2016-02-23 | Tessera, Inc. | Stacked microelectronic assembly with TSVS formed in stages and carrier above chip |
US9099296B2 (en) | 2010-12-02 | 2015-08-04 | Tessera, Inc. | Stacked microelectronic assembly with TSVS formed in stages with plural active chips |
US9368476B2 (en) | 2010-12-02 | 2016-06-14 | Tessera, Inc. | Stacked microelectronic assembly with TSVs formed in stages with plural active chips |
US9620437B2 (en) | 2010-12-02 | 2017-04-11 | Tessera, Inc. | Stacked microelectronic assembly with TSVS formed in stages and carrier above chip |
US8736066B2 (en) | 2010-12-02 | 2014-05-27 | Tessera, Inc. | Stacked microelectronic assemby with TSVS formed in stages and carrier above chip |
US8637968B2 (en) | 2010-12-02 | 2014-01-28 | Tessera, Inc. | Stacked microelectronic assembly having interposer connecting active chips |
US8587126B2 (en) | 2010-12-02 | 2013-11-19 | Tessera, Inc. | Stacked microelectronic assembly with TSVs formed in stages with plural active chips |
US9224649B2 (en) | 2010-12-08 | 2015-12-29 | Tessera, Inc. | Compliant interconnects in wafers |
US8796828B2 (en) | 2010-12-08 | 2014-08-05 | Tessera, Inc. | Compliant interconnects in wafers |
US8610264B2 (en) | 2010-12-08 | 2013-12-17 | Tessera, Inc. | Compliant interconnects in wafers |
JP2015002234A (ja) * | 2013-06-14 | 2015-01-05 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TW200826249A (en) | 2008-06-16 |
TWI523156B (zh) | 2016-02-21 |
WO2008047585A1 (fr) | 2008-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008091632A (ja) | 半導体装置の外部回路接続部の構造及びその形成方法 | |
US7667315B2 (en) | Semiconductor device having a frame portion and an opening portion with mountable semiconductor chips therein | |
US20060118931A1 (en) | Assembly structure and method for embedded passive device | |
US7253526B2 (en) | Semiconductor packaging substrate and method of producing the same | |
JP3356921B2 (ja) | 半導体装置およびその製造方法 | |
JP5078725B2 (ja) | 半導体装置 | |
US20120013002A1 (en) | Package structure | |
KR102525389B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP2001217337A (ja) | 半導体装置及びその製造方法 | |
JP5178569B2 (ja) | 固体撮像装置 | |
US7351916B2 (en) | Thin circuit board | |
US20100101083A1 (en) | Method for fabricating circuit board structure with concave conductive cylinders | |
JP2016152260A (ja) | 電子装置 | |
JP2011054805A (ja) | 半導体装置、及び半導体装置の製造方法 | |
TW200828553A (en) | A capacitance element embedded in semiconductor package substrate structure and method for fabricating TME same | |
US10879157B2 (en) | High density substrate and stacked silicon package assembly having the same | |
US7323762B2 (en) | Semiconductor package substrate with embedded resistors and method for fabricating the same | |
US7135377B1 (en) | Semiconductor package substrate with embedded resistors and method for fabricating same | |
JP2007524254A (ja) | 埋め込まれた信号線を電気デバイスに接続するための相互接続構造体および方法 | |
WO2011052746A1 (ja) | 素子搭載用基板、半導体モジュール、および携帯機器 | |
JP2012142376A (ja) | 素子搭載用基板、携帯機器、および素子搭載用基板の製造方法 | |
JP7167933B2 (ja) | 電子部品内蔵構造体 | |
KR101153000B1 (ko) | 반도체 패키지 | |
JP2011096896A (ja) | 素子搭載用基板、半導体モジュール、および携帯機器 | |
KR101054578B1 (ko) | 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090909 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120530 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121005 |