JP2000294605A - 半導体装置及びその試験装置、並びに試験方法 - Google Patents
半導体装置及びその試験装置、並びに試験方法Info
- Publication number
- JP2000294605A JP2000294605A JP11101343A JP10134399A JP2000294605A JP 2000294605 A JP2000294605 A JP 2000294605A JP 11101343 A JP11101343 A JP 11101343A JP 10134399 A JP10134399 A JP 10134399A JP 2000294605 A JP2000294605 A JP 2000294605A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- electrode pad
- semiconductor device
- guided
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 ウエハ上の半導体装置に対する測定を行う場
合に、電極パッドに対する適正な接触位置にプローブを
確実に案内して測定結果の精度を高めることができる半
導体装置及びその試験装置、並びに試験方法を提供す
る。 【解決手段】 本発明の試験装置は、ウエハ20上に形
成された半導体装置13の複数の電極パッド45に接触
する複数のプローブ28を有している。この試験装置で
は、各プローブ28の先端が、電極パッド45に対する
正規の接触位置に案内される被ガイド面(28a、28
b、28c)を形成している。
合に、電極パッドに対する適正な接触位置にプローブを
確実に案内して測定結果の精度を高めることができる半
導体装置及びその試験装置、並びに試験方法を提供す
る。 【解決手段】 本発明の試験装置は、ウエハ20上に形
成された半導体装置13の複数の電極パッド45に接触
する複数のプローブ28を有している。この試験装置で
は、各プローブ28の先端が、電極パッド45に対する
正規の接触位置に案内される被ガイド面(28a、28
b、28c)を形成している。
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置及びそ
の試験装置、並びに試験方法に関し、更に詳しくは、ウ
エハ上に形成された半導体装置の電気的特性を測定する
試験装置及び試験方法、並びに、測定される半導体装置
における電極パッド構造に関する。
の試験装置、並びに試験方法に関し、更に詳しくは、ウ
エハ上に形成された半導体装置の電気的特性を測定する
試験装置及び試験方法、並びに、測定される半導体装置
における電極パッド構造に関する。
【0002】
【従来の技術】一般に、大規模半導体集積回路(以下、
LSIとも呼ぶ)は、ウエハ上に形成された格子状のス
クライブ線で区画された多数のペレット領域として形成
される。各ペレット領域に形成されたLSIは、ウエハ
状態で、電気的特性がIC試験装置を用いて測定(ダイ
ソートテスト)される。各LSIは、アルミニウム等の
金属膜で形成された電極パッドを有し、電気的信号や電
源電圧がこの電極パッドを介して外部から供給される。
測定時には、IC試験装置のテストヘッド部にプローブ
カードが装着される。プローブカードは、各電極パッド
に接触し、LSIとIC試験装置との間で信号の授受を
行う多数の細長いプローブを有する。
LSIとも呼ぶ)は、ウエハ上に形成された格子状のス
クライブ線で区画された多数のペレット領域として形成
される。各ペレット領域に形成されたLSIは、ウエハ
状態で、電気的特性がIC試験装置を用いて測定(ダイ
ソートテスト)される。各LSIは、アルミニウム等の
金属膜で形成された電極パッドを有し、電気的信号や電
源電圧がこの電極パッドを介して外部から供給される。
測定時には、IC試験装置のテストヘッド部にプローブ
カードが装着される。プローブカードは、各電極パッド
に接触し、LSIとIC試験装置との間で信号の授受を
行う多数の細長いプローブを有する。
【0003】従来のプローブカードでは、ウエハ1枚当
たりで100個程度が形成された各LSI(半導体装
置)の電気的特性を測定する際に、1個〜数個のLSI
にプローブの先端を押し付けて電極パッドとオーミック
コンタクトをとる。プローブカードは、IC試験装置の
テストヘッド部に装着され、測定すべきLSIをカード
本体のほぼ中心に位置させた状態で固定される。このと
き、各プローブの先端は、対応する電極パッドに接触す
る。
たりで100個程度が形成された各LSI(半導体装
置)の電気的特性を測定する際に、1個〜数個のLSI
にプローブの先端を押し付けて電極パッドとオーミック
コンタクトをとる。プローブカードは、IC試験装置の
テストヘッド部に装着され、測定すべきLSIをカード
本体のほぼ中心に位置させた状態で固定される。このと
き、各プローブの先端は、対応する電極パッドに接触す
る。
【0004】上記プローブカードを用いたLSIの測定
時には、試験対象のウエハを載置した載置台が水平方向
或いは垂直方向に微移動することによって、プローブの
先端がウエハ表面の酸化被膜を僅かに掻き破り、所定の
コンタクトポイントに接触する。この場合、接触したプ
ローブには、横方向に逃げるような力が働いて横ずれを
起こすと、尖った先端が電極パッドやその周囲のカバー
膜にダメージを与えるという問題が発生し、半導体装置
の寿命を低下させる。
時には、試験対象のウエハを載置した載置台が水平方向
或いは垂直方向に微移動することによって、プローブの
先端がウエハ表面の酸化被膜を僅かに掻き破り、所定の
コンタクトポイントに接触する。この場合、接触したプ
ローブには、横方向に逃げるような力が働いて横ずれを
起こすと、尖った先端が電極パッドやその周囲のカバー
膜にダメージを与えるという問題が発生し、半導体装置
の寿命を低下させる。
【0005】上記問題を解消するための半導体装置が、
特開平9−213759号公報に記載されている。この
公報に記載の半導体装置では、電極パッドが凹形状に形
成されており、この凹形状における周囲の凸部でプロー
ブの横方向の移動を抑えることによって、尖った先端が
カバー膜などにダメージを与える不都合を回避する。
特開平9−213759号公報に記載されている。この
公報に記載の半導体装置では、電極パッドが凹形状に形
成されており、この凹形状における周囲の凸部でプロー
ブの横方向の移動を抑えることによって、尖った先端が
カバー膜などにダメージを与える不都合を回避する。
【0006】ところで、近年では、LSI上の複数の電
極パッドに半田ボールを固着し、対応する配線基板の電
極に半田ボールを直接的に接続することによって、LS
Iを配線基板に電気的且つ機械的に結合するフリップチ
ップ方式(Flip Chip Ball Grid Array:FCBGA)を採
用した半導体装置が出現している。この半導体装置で
は、電極パッドに対する半田ボールの親和性を向上さ
せ、接続を良好にするために、電極パッド表面が銅(C
u)から構成されている。
極パッドに半田ボールを固着し、対応する配線基板の電
極に半田ボールを直接的に接続することによって、LS
Iを配線基板に電気的且つ機械的に結合するフリップチ
ップ方式(Flip Chip Ball Grid Array:FCBGA)を採
用した半導体装置が出現している。この半導体装置で
は、電極パッドに対する半田ボールの親和性を向上さ
せ、接続を良好にするために、電極パッド表面が銅(C
u)から構成されている。
【0007】図14はフリップチップ方式による製造工
程図であり、(a)〜(e)は各工程を段階的に示す。
同図(a)の左側に示すように、ウエハ11のペレット
領域12には、複数のLSI13が形成されている。ま
た、同図(a)の右側には、1つのLSI13の電極パ
ッド近傍を拡大した断面図を示す。シリコン基板20上
には、図示しないトランジスタ等の素子が形成され、各
素子間や各素子と電極パッド15との間はアルミニウム
等の配線23で接続されている。同図(b)では、各ペ
レット領域12をダイシングして複数のLSI13に分
割する。
程図であり、(a)〜(e)は各工程を段階的に示す。
同図(a)の左側に示すように、ウエハ11のペレット
領域12には、複数のLSI13が形成されている。ま
た、同図(a)の右側には、1つのLSI13の電極パ
ッド近傍を拡大した断面図を示す。シリコン基板20上
には、図示しないトランジスタ等の素子が形成され、各
素子間や各素子と電極パッド15との間はアルミニウム
等の配線23で接続されている。同図(b)では、各ペ
レット領域12をダイシングして複数のLSI13に分
割する。
【0008】次いで、同図(c)で、各LSI13の電
極パッド15に半田ボール16を固着し、同図(d)
で、半田ボール16が形成されたLSI13を配線基板
17に実装する。更に、同図(e)で、LSI13と配
線基板17との間に樹脂材19を注入して硬化させた後
に、ヒートシンク(図示せず)を取り付け、配線基板1
7の裏面に外部端子ボール(図示せず)を形成する。
極パッド15に半田ボール16を固着し、同図(d)
で、半田ボール16が形成されたLSI13を配線基板
17に実装する。更に、同図(e)で、LSI13と配
線基板17との間に樹脂材19を注入して硬化させた後
に、ヒートシンク(図示せず)を取り付け、配線基板1
7の裏面に外部端子ボール(図示せず)を形成する。
【0009】図15は、図14で説明したLSI13の
要部を拡大して示す断面図である。LSI13は、シリ
コン基板20上に層間絶縁膜21を有し、層間絶縁膜2
1上に、窒化チタン(TiN)膜などのバリア膜24で
挟まれた配線23を有する。更に、層間絶縁膜21上に
おける配線23の周囲には絶縁膜22が形成されてい
る。絶縁膜22上にはPI(ポリイミド)から成る絶縁
膜25が形成され、絶縁膜22及び絶縁膜25の双方を
貫通するホール内にはバリア膜27が形成されている。
バリア膜27は、底部がバリア膜24を介して配線23
に接触し、上部がホールの周囲に広がる形状を有する。
要部を拡大して示す断面図である。LSI13は、シリ
コン基板20上に層間絶縁膜21を有し、層間絶縁膜2
1上に、窒化チタン(TiN)膜などのバリア膜24で
挟まれた配線23を有する。更に、層間絶縁膜21上に
おける配線23の周囲には絶縁膜22が形成されてい
る。絶縁膜22上にはPI(ポリイミド)から成る絶縁
膜25が形成され、絶縁膜22及び絶縁膜25の双方を
貫通するホール内にはバリア膜27が形成されている。
バリア膜27は、底部がバリア膜24を介して配線23
に接触し、上部がホールの周囲に広がる形状を有する。
【0010】更に、バリア膜27上には、半田ボール1
6の親和性を良好にする凹形状の銅膜26が形成され、
バリア膜27と銅膜26とから電極パッド15が構成さ
れる。バリア膜27は、タングステンチタン(Ti
W)、窒化タンタル(TaN)などから構成され、銅の
拡散を防止している。
6の親和性を良好にする凹形状の銅膜26が形成され、
バリア膜27と銅膜26とから電極パッド15が構成さ
れる。バリア膜27は、タングステンチタン(Ti
W)、窒化タンタル(TaN)などから構成され、銅の
拡散を防止している。
【0011】図16は、上記公報に記載のプローブカー
ドを用いて、図14に示したLSI13に対する測定を
行う際の側面断面図である。ダイソートテストを行う場
合、電極パッド15にプローブ29を押し当てて電気的
特性を測定する。電極パッド15がアルミニウムで形成
されていると、その表面には通常、薄い自然酸化膜(図
示せず)が形成されるので、プローブ29を電極パッド
15に接触させただけでは良好な導通がとれず、正確な
電気的特性が測定できないことがある。このため、電極
パッド15をプローブ29に接触させた後、更にプロー
ブ29を電極パッド15に押しつけて、プローブ29の
先端が自然酸化膜を突き抜けて電極パッド15内、或い
は、更に下層の配線23まで達するようにしている。上
記公報では、電極パッド15がアルミニウムであり、ま
た、ワイヤボンディングを想定しているので、電極パッ
ド15にこのような傷がついても特に問題はない。
ドを用いて、図14に示したLSI13に対する測定を
行う際の側面断面図である。ダイソートテストを行う場
合、電極パッド15にプローブ29を押し当てて電気的
特性を測定する。電極パッド15がアルミニウムで形成
されていると、その表面には通常、薄い自然酸化膜(図
示せず)が形成されるので、プローブ29を電極パッド
15に接触させただけでは良好な導通がとれず、正確な
電気的特性が測定できないことがある。このため、電極
パッド15をプローブ29に接触させた後、更にプロー
ブ29を電極パッド15に押しつけて、プローブ29の
先端が自然酸化膜を突き抜けて電極パッド15内、或い
は、更に下層の配線23まで達するようにしている。上
記公報では、電極パッド15がアルミニウムであり、ま
た、ワイヤボンディングを想定しているので、電極パッ
ド15にこのような傷がついても特に問題はない。
【0012】しかし、フリップチップ方式のLSIで
は、電極パッドが銅材料から成るので、プローブによっ
て電極パッドが傷つき、プローブ29がバリア膜27及
びバリア膜24を貫通すると、次のような問題が発生す
る。すなわち、銅とアルミニウムとは反応し易いので、
反応によってアルミニウムが銅に吸収されてアルミニウ
ム配線23の体積が減少し、著しい場合にはアルミニウ
ム配線23が断線する。更に、銅はシリコン基板中の熱
拡散係数が大きいので、銅が素子領域まで移動すると、
素子の特性を著しく劣化させる。
は、電極パッドが銅材料から成るので、プローブによっ
て電極パッドが傷つき、プローブ29がバリア膜27及
びバリア膜24を貫通すると、次のような問題が発生す
る。すなわち、銅とアルミニウムとは反応し易いので、
反応によってアルミニウムが銅に吸収されてアルミニウ
ム配線23の体積が減少し、著しい場合にはアルミニウ
ム配線23が断線する。更に、銅はシリコン基板中の熱
拡散係数が大きいので、銅が素子領域まで移動すると、
素子の特性を著しく劣化させる。
【0013】
【発明が解決しようとする課題】そこで、プローブの先
端を略半球状または略矩形状に形成して電極パッドに対
する接触面積を広くすることが考えられる。しかし、こ
のようにすると、プローブが銅製のバリア膜を貫通する
不具合を回避することはできるが、先端部両端の角部が
電極パッドの斜面に当接するとその場で停止し、適正な
接触位置に移動させることができないという新たな問題
が生じる。また、先端が半球状のプローブでは、電極パ
ッドとの接触面積が小さいことと、電極パッド表面に薄
い自然酸化膜が形成されていることなどから、良好な電
気的接触ができない。
端を略半球状または略矩形状に形成して電極パッドに対
する接触面積を広くすることが考えられる。しかし、こ
のようにすると、プローブが銅製のバリア膜を貫通する
不具合を回避することはできるが、先端部両端の角部が
電極パッドの斜面に当接するとその場で停止し、適正な
接触位置に移動させることができないという新たな問題
が生じる。また、先端が半球状のプローブでは、電極パ
ッドとの接触面積が小さいことと、電極パッド表面に薄
い自然酸化膜が形成されていることなどから、良好な電
気的接触ができない。
【0014】本発明は、上記に鑑み、ウエハ上の半導体
装置に対する測定を行う場合に、電極パッドに対する適
正な接触位置にプローブを確実に案内して測定結果の精
度を高めることができる半導体装置及びその試験装置、
並びに試験方法を提供することを目的とする。
装置に対する測定を行う場合に、電極パッドに対する適
正な接触位置にプローブを確実に案内して測定結果の精
度を高めることができる半導体装置及びその試験装置、
並びに試験方法を提供することを目的とする。
【0015】本発明は更に、上記目的を達成した上で、
プローブが電極パッドと下層の配線とを貫通する不都合
を回避することができる半導体装置及びその試験装置、
並びに試験方法を提供することを目的とする。
プローブが電極パッドと下層の配線とを貫通する不都合
を回避することができる半導体装置及びその試験装置、
並びに試験方法を提供することを目的とする。
【0016】
【課題を解決するための手段】上記目的を達成するため
に、本発明の試験装置は、ウエハ上に形成された半導体
装置の複数の電極パッドに接触する複数のプローブを備
えた試験装置において、各プローブの先端が、前記電極
パッドに対する正規の接触位置に案内される被ガイド面
を形成することを特徴とする。
に、本発明の試験装置は、ウエハ上に形成された半導体
装置の複数の電極パッドに接触する複数のプローブを備
えた試験装置において、各プローブの先端が、前記電極
パッドに対する正規の接触位置に案内される被ガイド面
を形成することを特徴とする。
【0017】本発明の試験装置では、例えばフリップチ
ップ方式の半導体装置をプローブカードで測定する際
に、電極パッドに対する正規の接触位置にプローブを容
易に案内できる。これにより、アライメント調整が簡単
になると共に、測定結果の精度を高めることができる。
ップ方式の半導体装置をプローブカードで測定する際
に、電極パッドに対する正規の接触位置にプローブを容
易に案内できる。これにより、アライメント調整が簡単
になると共に、測定結果の精度を高めることができる。
【0018】ここで、前記被ガイド面が第1及び第2の
凸部を端部に備えることが好ましい。この場合、プロー
ブ先端の第1及び第2の凸部、並びに各凸部間の凹部を
電極パッドに対して接触できるので、面接触となって接
触抵抗が低減すると共に、プローブが電極パッドと下層
の配線とを貫通する不都合を回避することができる。
凸部を端部に備えることが好ましい。この場合、プロー
ブ先端の第1及び第2の凸部、並びに各凸部間の凹部を
電極パッドに対して接触できるので、面接触となって接
触抵抗が低減すると共に、プローブが電極パッドと下層
の配線とを貫通する不都合を回避することができる。
【0019】また、前記被ガイド面が第3の凸部を中央
部分に更に備えることが好ましい。この場合、プローブ
の先端の第1及び第2の凸部に加えて第3の凸部をも、
電極パッドによって正規の接触位置に案内できるので、
アライメント調整がより簡便になる。
部分に更に備えることが好ましい。この場合、プローブ
の先端の第1及び第2の凸部に加えて第3の凸部をも、
電極パッドによって正規の接触位置に案内できるので、
アライメント調整がより簡便になる。
【0020】更に、前記第1及び第2の凸部を夫々、略
円形状又は略矩形状に形成することができる。この場
合、プローブの先端形状のバリエーションを増やすこと
ができる。
円形状又は略矩形状に形成することができる。この場
合、プローブの先端形状のバリエーションを増やすこと
ができる。
【0021】好ましくは、前記被ガイド面が前記電極パ
ッドに対して少なくとも2面で接触可能な形状を有す
る。この場合、プローブカードによる測定時に、プロー
ブが電極パッドに対し少なくとも2面で接触するので、
接触抵抗が低減し、プローブが電極パッドに傷を付ける
ような不都合を回避できる。
ッドに対して少なくとも2面で接触可能な形状を有す
る。この場合、プローブカードによる測定時に、プロー
ブが電極パッドに対し少なくとも2面で接触するので、
接触抵抗が低減し、プローブが電極パッドに傷を付ける
ような不都合を回避できる。
【0022】本発明の半導体装置は、複数の電極パッド
を備えた半導体装置において、各電極パッドの表面が、
接触されるプローブに備えた被ガイド面を正規の接触位
置に案内するガイド面を形成することを特徴とする。こ
の場合、プローブカードによる測定時に、電極パッドが
プローブを正規の接触位置に案内するので、アライメン
ト調整が簡便になる。
を備えた半導体装置において、各電極パッドの表面が、
接触されるプローブに備えた被ガイド面を正規の接触位
置に案内するガイド面を形成することを特徴とする。こ
の場合、プローブカードによる測定時に、電極パッドが
プローブを正規の接触位置に案内するので、アライメン
ト調整が簡便になる。
【0023】また、前記ガイド面が中央部分に凹部、該
凹部の周囲に凸形状の接触導入部を備えることが好まし
い。この場合、正規の接触位置にプローブを案内するた
めの良好な形状を得ることができる。
凹部の周囲に凸形状の接触導入部を備えることが好まし
い。この場合、正規の接触位置にプローブを案内するた
めの良好な形状を得ることができる。
【0024】更に、前記ガイド面が中央部分に凸部、該
凸部の周囲に凹形状の接触導入部を備えることが好まし
い。この場合、プローブの先端を良好に面接触させる電
極パッド形状を得ることができる。
凸部の周囲に凹形状の接触導入部を備えることが好まし
い。この場合、プローブの先端を良好に面接触させる電
極パッド形状を得ることができる。
【0025】前記ガイド面を多角形状又は円形状に形成
することができる。この場合、プローブの先端を良好に
面接触させることができる電極パッド形状が得られる。
することができる。この場合、プローブの先端を良好に
面接触させることができる電極パッド形状が得られる。
【0026】本発明の半導体装置は、複数の電極パッド
を備えた半導体装置において、各電極パッドは中央部分
が周縁部よりも突出する凸形状を有することを特徴とす
る。
を備えた半導体装置において、各電極パッドは中央部分
が周縁部よりも突出する凸形状を有することを特徴とす
る。
【0027】本発明の半導体装置では、プローブカード
を用いた測定時に、電極パッドに対する正規の接触位置
にプローブを容易に案内することができ、アライメント
調整が簡単になる。
を用いた測定時に、電極パッドに対する正規の接触位置
にプローブを容易に案内することができ、アライメント
調整が簡単になる。
【0028】本発明の半導体装置は、複数の電極パッド
を備えた半導体装置において、各電極パッドは周縁部が
中央部分よりも突出する凹形状を有することを特徴とす
る。
を備えた半導体装置において、各電極パッドは周縁部が
中央部分よりも突出する凹形状を有することを特徴とす
る。
【0029】本発明の半導体装置では、プローブカード
を用いた測定時に、電極パッドに対する正規の接触位置
にプローブを容易に案内することができる。
を用いた測定時に、電極パッドに対する正規の接触位置
にプローブを容易に案内することができる。
【0030】本発明の試験方法は、ウエハ上に形成され
た半導体装置の複数の電極パッドに夫々接触する複数の
プローブを有する試験装置を用いた試験方法において、
対応する前記電極パッドに備えた第1の凸部に、各プロ
ーブの先端に備えた第2の凸部を接触させつつ前記第1
の凸部に続く凹部に向かわせて、各プローブを前記電極
パッドに対する正規の接触位置に案内することを特徴と
する。
た半導体装置の複数の電極パッドに夫々接触する複数の
プローブを有する試験装置を用いた試験方法において、
対応する前記電極パッドに備えた第1の凸部に、各プロ
ーブの先端に備えた第2の凸部を接触させつつ前記第1
の凸部に続く凹部に向かわせて、各プローブを前記電極
パッドに対する正規の接触位置に案内することを特徴と
する。
【0031】本発明の試験方法では、例えばフリップチ
ップ方式の半導体装置をプローブカードで測定する際
に、電極パッドに対する正規の接触位置にプローブを容
易に案内できるので、アライメント調整が簡単になり、
プローブが電極パッドに傷を付けるような不都合が回避
できる。
ップ方式の半導体装置をプローブカードで測定する際
に、電極パッドに対する正規の接触位置にプローブを容
易に案内できるので、アライメント調整が簡単になり、
プローブが電極パッドに傷を付けるような不都合が回避
できる。
【0032】
【発明の実施の形態】図面を参照して本発明を更に詳細
に説明する。図1は、本発明の第1実施形態例の試験装
置におけるフリップチップ方式の電極パッドとプローブ
の先端とを示す側面断面図であり、図15及び図16と
同じ要素に同じ符号を付している。本実施形態例におけ
るプローブカードには、電極パッドに対してプローブを
略垂直に接触させる垂直針方式を採用している。
に説明する。図1は、本発明の第1実施形態例の試験装
置におけるフリップチップ方式の電極パッドとプローブ
の先端とを示す側面断面図であり、図15及び図16と
同じ要素に同じ符号を付している。本実施形態例におけ
るプローブカードには、電極パッドに対してプローブを
略垂直に接触させる垂直針方式を採用している。
【0033】プローブカード(図示せず)はプローブを
固定するカード本体を有し、カード本体には複数のプロ
ーブ28がカード本体の面と直交する方向に延在してい
る。プローブは、LSIの電極パッド位置に対応して位
置決めされ、後端がカード本体に固定される。ウエハ上
には、所定の幅(例えば50μm程度)で格子状に形成
されたスクライブ線で区画される多数のLSIが形成さ
れている。各プローブ28は、測定すべきLSIが開口
のほぼ中心に位置する正規位置にプローブカードがセッ
トされたときに、対応する電極パッド45と適正に接触
できるように、その位置及び長さが設定される。
固定するカード本体を有し、カード本体には複数のプロ
ーブ28がカード本体の面と直交する方向に延在してい
る。プローブは、LSIの電極パッド位置に対応して位
置決めされ、後端がカード本体に固定される。ウエハ上
には、所定の幅(例えば50μm程度)で格子状に形成
されたスクライブ線で区画される多数のLSIが形成さ
れている。各プローブ28は、測定すべきLSIが開口
のほぼ中心に位置する正規位置にプローブカードがセッ
トされたときに、対応する電極パッド45と適正に接触
できるように、その位置及び長さが設定される。
【0034】プローブ28の先端には、電極パッド45
の凹部30aに対応する先端平坦状の凸部28aと、凹
部30a周囲の凸部30bに対応する凹部28bと、凸
部30bの周囲の凹部22aに対応する凸部28cとが
形成されている。ここで、凸部28cの先端が略円形状
に形成されているが、これに限らず、略矩形状に形成す
ることもできる。
の凹部30aに対応する先端平坦状の凸部28aと、凹
部30a周囲の凸部30bに対応する凹部28bと、凸
部30bの周囲の凹部22aに対応する凸部28cとが
形成されている。ここで、凸部28cの先端が略円形状
に形成されているが、これに限らず、略矩形状に形成す
ることもできる。
【0035】図16に示した従来のプローブの材質は、
例えばレニウムタングステン合金、タングステン、或い
は、ベリウム銅パラジウム合金などから構成されてい
た。これに対し、本実施形態例におけるプローブ28
は、例えば、硬度がベリウム銅パラジウム合金とほぼ同
じ銀パラジウム合金から構成できる。各材質の硬度は、
レニウムタングステン合金>タングステン>ベリウム銅
パラジウム合金(=銀パラジウム合金)>アルミニウム
>銅となっている。これにより、電極パッド45に対し
て物理的損傷を与え難いプローブ28を得ることができ
る。
例えばレニウムタングステン合金、タングステン、或い
は、ベリウム銅パラジウム合金などから構成されてい
た。これに対し、本実施形態例におけるプローブ28
は、例えば、硬度がベリウム銅パラジウム合金とほぼ同
じ銀パラジウム合金から構成できる。各材質の硬度は、
レニウムタングステン合金>タングステン>ベリウム銅
パラジウム合金(=銀パラジウム合金)>アルミニウム
>銅となっている。これにより、電極パッド45に対し
て物理的損傷を与え難いプローブ28を得ることができ
る。
【0036】図1に示すように、電極パッド30は、上
下面にバリア膜24を有するアルミニウム等の配線23
に対応する位置の凹部(30a)及びその両側の凸部2
2b上に形成されている。凸部22bは、上方から見る
と例えば八角形状に構成され(図4(a)参照)、凸部
22bの周囲に凹部22aが形成されている。凸部22
bの上方には、タングステンチタン(TiW)等から成
るバリア膜31と、銅膜30とが順に形成されている。
配線23のバリア膜24上の電極パッド30によって凹
部30aが構成され、凸部22b上の電極パッド30に
よって凸部30bが構成される。なお、図中の10はウ
エハステージである。
下面にバリア膜24を有するアルミニウム等の配線23
に対応する位置の凹部(30a)及びその両側の凸部2
2b上に形成されている。凸部22bは、上方から見る
と例えば八角形状に構成され(図4(a)参照)、凸部
22bの周囲に凹部22aが形成されている。凸部22
bの上方には、タングステンチタン(TiW)等から成
るバリア膜31と、銅膜30とが順に形成されている。
配線23のバリア膜24上の電極パッド30によって凹
部30aが構成され、凸部22b上の電極パッド30に
よって凸部30bが構成される。なお、図中の10はウ
エハステージである。
【0037】図2は、本実施形態例におけるプローブと
電極パッドとの接触状態を示す側面断面図である。プロ
ーブ28が電極パッド45に接触すると、プローブ28
の凸部28aは電極パッド45の凹部30aに、プロー
ブ28の凹部28bは電極パッド45の凸部30bに夫
々接触する。
電極パッドとの接触状態を示す側面断面図である。プロ
ーブ28が電極パッド45に接触すると、プローブ28
の凸部28aは電極パッド45の凹部30aに、プロー
ブ28の凹部28bは電極パッド45の凸部30bに夫
々接触する。
【0038】図3は、本実施形態例における電極パッド
の製造工程を示す図であり、(a)〜(c)は各工程を
段階的に示す。同図では、図15で説明したシリコン基
板20及び層間絶縁膜21等を省略している。
の製造工程を示す図であり、(a)〜(c)は各工程を
段階的に示す。同図では、図15で説明したシリコン基
板20及び層間絶縁膜21等を省略している。
【0039】図3(a)では、絶縁膜22に対して、開
口41a及びその周囲に開口41bが形成されたマスク
41を用いて露光を行い、更に、所定のウエットエッチ
ングを行ってフォトリソグラフィを施す。絶縁膜22が
ドライエッチングされて、凹部22a及び凸部22bが
形成され、双方の凸部22b間ではアルミニウム配線2
3上のバリア膜24が露出する。
口41a及びその周囲に開口41bが形成されたマスク
41を用いて露光を行い、更に、所定のウエットエッチ
ングを行ってフォトリソグラフィを施す。絶縁膜22が
ドライエッチングされて、凹部22a及び凸部22bが
形成され、双方の凸部22b間ではアルミニウム配線2
3上のバリア膜24が露出する。
【0040】次いで、図3(b)では、所定の工程によ
って、絶縁膜22の凸部22b及びバリア膜24上にバ
リア膜31を形成する。
って、絶縁膜22の凸部22b及びバリア膜24上にバ
リア膜31を形成する。
【0041】更に、図3(c)では、所定の工程によっ
て、バリア膜31上に銅膜30を形成する。これによ
り、凸部22b上に凸部30b、中心部分におけるバリ
ア膜31上に凹部30aを夫々有する電極パッドが得ら
れる。これらの工程では、開口41aのみを有するマス
ク41に開口41bを加えるだけで、本実施形態例の電
極パッド45が形成できるので、製造工程が大きく増加
することはない。
て、バリア膜31上に銅膜30を形成する。これによ
り、凸部22b上に凸部30b、中心部分におけるバリ
ア膜31上に凹部30aを夫々有する電極パッドが得ら
れる。これらの工程では、開口41aのみを有するマス
ク41に開口41bを加えるだけで、本実施形態例の電
極パッド45が形成できるので、製造工程が大きく増加
することはない。
【0042】図4は、本実施形態例における電極パッド
の採り得る形状例を示す3平面図である。同図(a)で
は、電極パッド45が、上方から見たとき八角形状に構
成されており、凹部30aの周囲が凸部30bによって
囲まれている。同図(b)では、電極パッド45が四角
形状に構成されており、凹部30aの周囲が凸部30b
で囲まれている。同図(c)では、電極パッド45が円
形状に構成されており、凹部30aの周囲が凸部30b
で囲まれている。電極パッド45の形状は、これら以外
の多角形状に構成することもできる。
の採り得る形状例を示す3平面図である。同図(a)で
は、電極パッド45が、上方から見たとき八角形状に構
成されており、凹部30aの周囲が凸部30bによって
囲まれている。同図(b)では、電極パッド45が四角
形状に構成されており、凹部30aの周囲が凸部30b
で囲まれている。同図(c)では、電極パッド45が円
形状に構成されており、凹部30aの周囲が凸部30b
で囲まれている。電極パッド45の形状は、これら以外
の多角形状に構成することもできる。
【0043】上記構成のプローブを有するプローブカー
ドを用いて測定を行う場合には、まず、図示しないIC
試験装置のテストヘッド部にプローブカードを装着し、
測定すべきLSIをカード本体のほぼ中心に位置させた
状態でプローブカードを固定する。ウエハステージ10
(図1)を上昇させると、電極パッド45とプローブ2
8とが接触し、ウエハステージ10を下降させると、プ
ローブ28から電極パッド45が離間する。また、ウエ
ハステージ10を平行移動させることにより、プローブ
28に対応する位置に各LSIを順次に送ることができ
る。測定すべきLSIがカード本体のほぼ中心に位置し
た状態でウエハステージ10を上昇させると、プローブ
28がその対応する電極パッド45に接触する。
ドを用いて測定を行う場合には、まず、図示しないIC
試験装置のテストヘッド部にプローブカードを装着し、
測定すべきLSIをカード本体のほぼ中心に位置させた
状態でプローブカードを固定する。ウエハステージ10
(図1)を上昇させると、電極パッド45とプローブ2
8とが接触し、ウエハステージ10を下降させると、プ
ローブ28から電極パッド45が離間する。また、ウエ
ハステージ10を平行移動させることにより、プローブ
28に対応する位置に各LSIを順次に送ることができ
る。測定すべきLSIがカード本体のほぼ中心に位置し
た状態でウエハステージ10を上昇させると、プローブ
28がその対応する電極パッド45に接触する。
【0044】上記測定時に、電極パッド45がプローブ
28に対して接近するとき、電極パッド45の正規の接
触位置からプローブ28の先端がややずれていても、プ
ローブ28の凸部28aが電極パッド45の凸部30b
の内側の斜面に案内されて凹部30aに導入され、凸部
28cが凸部30bの外側の斜面に案内されて凹部22
aに導入される。これにより、電極パッド45に対する
正規の接触位置にプローブ28を確実に案内し、XY方
向のアライメント誤差を吸収してアライメント調整を簡
便に行うことができる。
28に対して接近するとき、電極パッド45の正規の接
触位置からプローブ28の先端がややずれていても、プ
ローブ28の凸部28aが電極パッド45の凸部30b
の内側の斜面に案内されて凹部30aに導入され、凸部
28cが凸部30bの外側の斜面に案内されて凹部22
aに導入される。これにより、電極パッド45に対する
正規の接触位置にプローブ28を確実に案内し、XY方
向のアライメント誤差を吸収してアライメント調整を簡
便に行うことができる。
【0045】本実施形態例のように、垂直針方式では、
電極パッド45の周囲の凸部30bにプローブ28を接
触させる際に、図16のように接触する従来のプローブ
29よりも上方からの力(オーバドライブ)を大きく作
用させる。しかし、プローブ28は、図2に示すよう
に、凸部28aを凹部30aに、両端の凸部28cの双
方を凹部22aに、凸部28aの両端の凹部28bを双
方の凸部30bに夫々当接させることによってオーバド
ライブを分散させる。このため、電極パッド45にクラ
ック等の物理的損傷が生じるおそれを無くすことができ
る。また、凸部28aが平坦状に形成されるので、凹部
30aに均一に接触し、プローブ28が電極パッド45
に傷を付ける不都合を防止することができる。また、電
極パッド45の凹部30aだけでなく、凸部30bでも
プローブ28と接触するようにしたので、接触面積が広
がり、電極パッド45とプローブ28との接触抵抗が低
減する。
電極パッド45の周囲の凸部30bにプローブ28を接
触させる際に、図16のように接触する従来のプローブ
29よりも上方からの力(オーバドライブ)を大きく作
用させる。しかし、プローブ28は、図2に示すよう
に、凸部28aを凹部30aに、両端の凸部28cの双
方を凹部22aに、凸部28aの両端の凹部28bを双
方の凸部30bに夫々当接させることによってオーバド
ライブを分散させる。このため、電極パッド45にクラ
ック等の物理的損傷が生じるおそれを無くすことができ
る。また、凸部28aが平坦状に形成されるので、凹部
30aに均一に接触し、プローブ28が電極パッド45
に傷を付ける不都合を防止することができる。また、電
極パッド45の凹部30aだけでなく、凸部30bでも
プローブ28と接触するようにしたので、接触面積が広
がり、電極パッド45とプローブ28との接触抵抗が低
減する。
【0046】本実施形態例では、図4(a)における凸
部30bの上端と下端との間の距離Aを約115〜15
5μm程度、凹部30aの上端と下端との間の距離Bを
約90μmに夫々設定した。
部30bの上端と下端との間の距離Aを約115〜15
5μm程度、凹部30aの上端と下端との間の距離Bを
約90μmに夫々設定した。
【0047】図5は、本発明の第2実施形態例の試験装
置における電極パッドとプローブの先端とを示す側面断
面図である。本実施形態例では、電極パッド45は第1
実施形態例と同じ構成を有しているが、プローブ28
が、先端における左右の凸部28cをもたず中央部分の
凸部28aのみを有する点で第1実施形態例と異なる。
置における電極パッドとプローブの先端とを示す側面断
面図である。本実施形態例では、電極パッド45は第1
実施形態例と同じ構成を有しているが、プローブ28
が、先端における左右の凸部28cをもたず中央部分の
凸部28aのみを有する点で第1実施形態例と異なる。
【0048】図6は、本実施形態例におけるプローブと
電極パッドとの接触状態を示す側面断面図である。プロ
ーブ28が電極パッド45に接触すると、プローブ28
の凸部28aは電極パッド45の凹部30aに、プロー
ブ28の凹部28bは電極パッド45の凸部30bに夫
々接触する。
電極パッドとの接触状態を示す側面断面図である。プロ
ーブ28が電極パッド45に接触すると、プローブ28
の凸部28aは電極パッド45の凹部30aに、プロー
ブ28の凹部28bは電極パッド45の凸部30bに夫
々接触する。
【0049】本実施形態例における試験装置によって
も、第1実施形態例とほぼ同様の効果を得ることができ
る。
も、第1実施形態例とほぼ同様の効果を得ることができ
る。
【0050】図7は、本発明の第3実施形態例の試験装
置における電極パッドとプローブの先端とを示す側面断
面図である。本実施形態例における電極パッドは、フリ
ップチップ方式ではなく通常方式の電極パッドであり、
電極パッド及びプローブの双方の形状が第1実施形態例
とは異なる。
置における電極パッドとプローブの先端とを示す側面断
面図である。本実施形態例における電極パッドは、フリ
ップチップ方式ではなく通常方式の電極パッドであり、
電極パッド及びプローブの双方の形状が第1実施形態例
とは異なる。
【0051】本実施形態例における電極パッド33は、
周囲ではなく中央部分にのみ凸部33aが形成され、銅
またはアルミニウム材料等から構成される。また、プロ
ーブ32は、中央部分に凸部をもたずに両端部にのみ凸
部32cを有する。電極パッド33は、凸部33aの周
囲に、プローブ32の凸部32cを受け入れる凹部33
bを有し、コンタクト38によって、絶縁膜22の下層
に位置するアルミニウム等の配線(図示せず)に接続さ
れる。凹部33bの周囲には、カバー膜25が形成され
る。なお、図中のLは基準面を示す。
周囲ではなく中央部分にのみ凸部33aが形成され、銅
またはアルミニウム材料等から構成される。また、プロ
ーブ32は、中央部分に凸部をもたずに両端部にのみ凸
部32cを有する。電極パッド33は、凸部33aの周
囲に、プローブ32の凸部32cを受け入れる凹部33
bを有し、コンタクト38によって、絶縁膜22の下層
に位置するアルミニウム等の配線(図示せず)に接続さ
れる。凹部33bの周囲には、カバー膜25が形成され
る。なお、図中のLは基準面を示す。
【0052】図8は、本実施形態例における電極パッド
の製造工程を示す図であり、(a)〜(c)は図3と同
様である。図8(a)では、絶縁膜22に対して、開口
34aを有するマスク34を用いて露光を行う。露光後
に所定のウエットエッチングを施し、絶縁膜22をドラ
イエッチングすることにより、中央部分に凸部22c、
凸部22cの周囲に凹部22dを夫々形成する。
の製造工程を示す図であり、(a)〜(c)は図3と同
様である。図8(a)では、絶縁膜22に対して、開口
34aを有するマスク34を用いて露光を行う。露光後
に所定のウエットエッチングを施し、絶縁膜22をドラ
イエッチングすることにより、中央部分に凸部22c、
凸部22cの周囲に凹部22dを夫々形成する。
【0053】同図(b)では、凸部22c及び凹部22
d上に、所定の工程によってアルミニウム層を形成し、
電極パッド33の凸部33a及び凹部33bとする。同
図(c)では、凹部33bの更に周囲にカバー膜25を
形成する。
d上に、所定の工程によってアルミニウム層を形成し、
電極パッド33の凸部33a及び凹部33bとする。同
図(c)では、凹部33bの更に周囲にカバー膜25を
形成する。
【0054】図9は、本実施形態例におけるプローブと
電極パッドとの接触状態を示す側面断面図である。プロ
ーブ32が電極パッド33に接触すると、プローブ32
の凹部32bは電極パッド45の凸部33aに、プロー
ブ28の凸部32cは電極パッド45の凹部33bに夫
々接触する。
電極パッドとの接触状態を示す側面断面図である。プロ
ーブ32が電極パッド33に接触すると、プローブ32
の凹部32bは電極パッド45の凸部33aに、プロー
ブ28の凸部32cは電極パッド45の凹部33bに夫
々接触する。
【0055】本実施形態例では、通常方式のLSIをプ
ローブカードで測定する際に、プローブ32が電極パッ
ド33に傷を付ける不都合を回避することと共に、プロ
ーブ32を電極パッド33との正規の接触位置に簡便に
案内することができ、測定結果の精度を高めることがで
きる。
ローブカードで測定する際に、プローブ32が電極パッ
ド33に傷を付ける不都合を回避することと共に、プロ
ーブ32を電極パッド33との正規の接触位置に簡便に
案内することができ、測定結果の精度を高めることがで
きる。
【0056】また、電極パッド33の凸部33aだけで
なく、凹部33bでもプローブ32と接触するようにし
たので、接触面積を広くすることができ、電極パッド3
3とプローブ32との接触抵抗を低減することができ
る。
なく、凹部33bでもプローブ32と接触するようにし
たので、接触面積を広くすることができ、電極パッド3
3とプローブ32との接触抵抗を低減することができ
る。
【0057】図10は、本発明の第4実施形態例の試験
装置における電極パッドと2種類のプローブの先端とを
示す側面断面図であり、図11は一方のプローブと電極
パッドとの接触状態、図12は他方のプローブと電極パ
ッドとの接触状態を夫々示す側面断面図である。
装置における電極パッドと2種類のプローブの先端とを
示す側面断面図であり、図11は一方のプローブと電極
パッドとの接触状態、図12は他方のプローブと電極パ
ッドとの接触状態を夫々示す側面断面図である。
【0058】本実施形態例における電極パッド37は、
凸部37aが第3実施形態例における凸部33aよりも
基準面Lから更に高く突出し、凸部37aの周囲に、プ
ローブ35の凸部35c又はプローブ36の凸部36c
を受け入れる凹部37bが形成される。凹部37bの周
囲にはカバー膜25が形成されている。
凸部37aが第3実施形態例における凸部33aよりも
基準面Lから更に高く突出し、凸部37aの周囲に、プ
ローブ35の凸部35c又はプローブ36の凸部36c
を受け入れる凹部37bが形成される。凹部37bの周
囲にはカバー膜25が形成されている。
【0059】一方、プローブ35の先端には、図11に
示すように、電極パッド37の凸部37aを受け入れる
曲面状の底部を有する凹部35bと、凹部37bに進入
する略円形状の凸部35cが形成される。また、図12
に示すように、プローブ36の先端には、凸部37aを
受け入れる直線状の底部を有する凹部36bと、凹部3
7bに進入する凸部36cとが形成される。
示すように、電極パッド37の凸部37aを受け入れる
曲面状の底部を有する凹部35bと、凹部37bに進入
する略円形状の凸部35cが形成される。また、図12
に示すように、プローブ36の先端には、凸部37aを
受け入れる直線状の底部を有する凹部36bと、凹部3
7bに進入する凸部36cとが形成される。
【0060】本実施形態例における試験装置によって
も、第3実施形態例とほぼ同様の効果を得ることができ
る。
も、第3実施形態例とほぼ同様の効果を得ることができ
る。
【0061】図13は、本発明の第5実施形態例の試験
装置における電極パッドとプローブの先端とを示す側面
断面図である。
装置における電極パッドとプローブの先端とを示す側面
断面図である。
【0062】本実施形態例では、電極パッドが周囲に凹
部22a(図1)のような凹部を有しておらず、プロー
ブの先端形状が幅広になっていない。電極パッド39
は、中心部分に凹部39a、凹部39aの周囲に凸部3
9bを夫々有する凹形状に構成され、プローブ40の先
端形状が半球状に形成される。このため、破線で示すよ
うに、先端40aは、凸部39bと凹部39aとに1点
ずつの計2点で接触することができる。従って、プロー
ブの尖った先端がカバー膜25や電極パッド39にダメ
ージを与えるという従来の問題を防止でき、また、プロ
ーブ40の先端が電極パッド39に対して常に電極パッ
ド39の底面と側面との2点で接触できるので、電極パ
ッド39が平面の場合に比して接触抵抗が低減する。
部22a(図1)のような凹部を有しておらず、プロー
ブの先端形状が幅広になっていない。電極パッド39
は、中心部分に凹部39a、凹部39aの周囲に凸部3
9bを夫々有する凹形状に構成され、プローブ40の先
端形状が半球状に形成される。このため、破線で示すよ
うに、先端40aは、凸部39bと凹部39aとに1点
ずつの計2点で接触することができる。従って、プロー
ブの尖った先端がカバー膜25や電極パッド39にダメ
ージを与えるという従来の問題を防止でき、また、プロ
ーブ40の先端が電極パッド39に対して常に電極パッ
ド39の底面と側面との2点で接触できるので、電極パ
ッド39が平面の場合に比して接触抵抗が低減する。
【0063】以上、本発明をその好適な実施形態例に基
づいて説明したが、本発明の半導体装置及びその試験装
置、並びに試験方法は、上記実施形態例にのみ限定され
るものではなく、上記実施形態例から種々の修正及び変
更を施した半導体装置及びその試験装置、並びに試験方
法も、本発明の範囲に含まれる。
づいて説明したが、本発明の半導体装置及びその試験装
置、並びに試験方法は、上記実施形態例にのみ限定され
るものではなく、上記実施形態例から種々の修正及び変
更を施した半導体装置及びその試験装置、並びに試験方
法も、本発明の範囲に含まれる。
【0064】
【発明の効果】以上説明したように、本発明の半導体装
置及びその試験装置、並びに試験方法によると、ウエハ
上の半導体装置に対する測定を行う場合に、電極パッド
に対する適正な接触位置にプローブを確実に案内して測
定結果の精度を高めることができる。
置及びその試験装置、並びに試験方法によると、ウエハ
上の半導体装置に対する測定を行う場合に、電極パッド
に対する適正な接触位置にプローブを確実に案内して測
定結果の精度を高めることができる。
【図1】本発明の第1実施形態例の試験装置におけるフ
リップチップ方式の電極パッドとプローブの先端とを示
す側面断面図である。
リップチップ方式の電極パッドとプローブの先端とを示
す側面断面図である。
【図2】第1実施形態例におけるプローブと電極パッド
との接触状態を示す側面断面図である。
との接触状態を示す側面断面図である。
【図3】第1実施形態例における電極パッドの製造工程
を示す図であり、(a)〜(c)は各工程を段階的に示
す。
を示す図であり、(a)〜(c)は各工程を段階的に示
す。
【図4】第1実施形態例における電極パッドの形状を示
す平面図であり、(a)は八角形状の電極パッド、
(b)は四角形状の電極パッド、(c)は円形状の電極
パッドを夫々示す。
す平面図であり、(a)は八角形状の電極パッド、
(b)は四角形状の電極パッド、(c)は円形状の電極
パッドを夫々示す。
【図5】本発明の第2実施形態例の試験装置における電
極パッドとプローブの先端とを示す側面断面図である。
極パッドとプローブの先端とを示す側面断面図である。
【図6】第2実施形態例におけるプローブと電極パッド
との接触状態を示す側面断面図である。
との接触状態を示す側面断面図である。
【図7】本発明の第3実施形態例の試験装置における電
極パッドとプローブの先端とを示す側面断面図である。
極パッドとプローブの先端とを示す側面断面図である。
【図8】第3実施形態例における電極パッドの製造工程
を示す図であり、(a)〜(c)は各工程を段階的に示
す。
を示す図であり、(a)〜(c)は各工程を段階的に示
す。
【図9】第3実施形態例におけるプローブと電極パッド
との接触状態を示す側面断面図である。
との接触状態を示す側面断面図である。
【図10】本発明の第4実施形態例の試験装置における
電極パッドとプローブの先端とを示す側面断面図であ
る。
電極パッドとプローブの先端とを示す側面断面図であ
る。
【図11】第4実施形態例における一方のプローブと電
極パッドとの接触状態を示す側面断面図である。
極パッドとの接触状態を示す側面断面図である。
【図12】第4実施形態例における他方のプローブと電
極パッドとの接触状態を示す側面断面図である。
極パッドとの接触状態を示す側面断面図である。
【図13】本発明の第5実施形態例の試験装置における
電極パッドとプローブの先端とを示す側面断面図であ
る。
電極パッドとプローブの先端とを示す側面断面図であ
る。
【図14】フリップチップ方式を用いたLSIの製造工
程図であり、(a)〜(e)は各工程を段階的に示す。
程図であり、(a)〜(e)は各工程を段階的に示す。
【図15】図14で説明したLSIの要部を拡大して示
す断面図である。
す断面図である。
【図16】従来のプローブカードを用いて図14のLS
Iに対する試験を行う際の側面断面図である。
Iに対する試験を行う際の側面断面図である。
13:LSI(半導体装置) 20:シリコン基板 21:層間絶縁膜 22:絶縁膜 22a、22d、28b、30a、33b:凹部 23:アルミニウム配線 24、27、31:バリア膜 25:カバー膜 28、32、35、36、40:プローブ 28a:孔 22b、22c、28a、28c、30b:凸部 30:銅膜 32c、33a、35c、36c、37a、39b:凸
部 33、37、39、45:電極パッド 34、41:マスク 34a、41a、41b:孔 35b、36b、37b、39a:凹部 38:コンタクト 40a:先端
部 33、37、39、45:電極パッド 34、41:マスク 34a、41a、41b:孔 35b、36b、37b、39a:凹部 38:コンタクト 40a:先端
Claims (12)
- 【請求項1】 ウエハ上に形成された半導体装置の複数
の電極パッドに接触する複数のプローブを備えた試験装
置において、 各プローブの先端が、前記電極パッドに対する正規の接
触位置に案内される被ガイド面を形成することを特徴と
する試験装置。 - 【請求項2】 前記被ガイド面が第1及び第2の凸部を
端部に備えることを特徴とする請求項1に記載の試験装
置。 - 【請求項3】 前記被ガイド面が第3の凸部を中央部分
に更に備えることを特徴とする請求項2に記載の試験装
置。 - 【請求項4】 前記第1及び第2の凸部が夫々、略円形
状又は略矩形状に形成されることを特徴とする請求項2
又は3に記載の試験装置。 - 【請求項5】 前記被ガイド面が前記電極パッドに対し
て少なくとも2面で接触可能な形状を有することを特徴
とする請求項1に記載の試験装置。 - 【請求項6】 複数の電極パッドを備えた半導体装置に
おいて、 各電極パッドの表面が、接触されるプローブに備えた被
ガイド面を正規の接触位置に案内するガイド面を形成す
ることを特徴とする半導体装置。 - 【請求項7】 前記ガイド面が中央部分に凹部、該凹部
の周囲に凸形状の接触導入部を備えることを特徴とする
請求項6に記載の半導体装置。 - 【請求項8】 前記ガイド面が中央部分に凸部、該凸部
の周囲に凹形状の接触導入部を備えることを特徴とする
請求項6に記載の半導体装置。 - 【請求項9】 前記ガイド面が多角形状又は円形状に形
成されることを特徴とする請求項6乃至8の内の何れか
1項に記載の半導体装置。 - 【請求項10】 複数の電極パッドを備えた半導体装置
において、 各電極パッドは中央部分が周縁部よりも突出する凸形状
を有することを特徴とする半導体装置。 - 【請求項11】 複数の電極パッドを備えた半導体装置
において、 各電極パッドは周縁部が中央部分よりも突出する凹形状
を有することを特徴とする半導体装置。 - 【請求項12】 ウエハ上に形成された半導体装置の複
数の電極パッドに夫々接触する複数のプローブを有する
試験装置を用いた試験方法において、 対応する前記電極パッドに備えた第1の凸部に、各プロ
ーブの先端に備えた第2の凸部を接触させつつ前記第1
の凸部に続く凹部に向かわせて、各プローブを前記電極
パッドに対する正規の接触位置に案内することを特徴と
する試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11101343A JP2000294605A (ja) | 1999-04-08 | 1999-04-08 | 半導体装置及びその試験装置、並びに試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11101343A JP2000294605A (ja) | 1999-04-08 | 1999-04-08 | 半導体装置及びその試験装置、並びに試験方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000294605A true JP2000294605A (ja) | 2000-10-20 |
Family
ID=14298208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11101343A Pending JP2000294605A (ja) | 1999-04-08 | 1999-04-08 | 半導体装置及びその試験装置、並びに試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000294605A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7276386B2 (en) | 1999-04-26 | 2007-10-02 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
JP2009188228A (ja) * | 2008-02-07 | 2009-08-20 | Nippon Telegr & Teleph Corp <Ntt> | 多層配線用パッド構造およびその製造方法 |
JP2011061236A (ja) * | 2010-11-26 | 2011-03-24 | Renesas Electronics Corp | 半導体装置 |
-
1999
- 1999-04-08 JP JP11101343A patent/JP2000294605A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7276386B2 (en) | 1999-04-26 | 2007-10-02 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
JP2009188228A (ja) * | 2008-02-07 | 2009-08-20 | Nippon Telegr & Teleph Corp <Ntt> | 多層配線用パッド構造およびその製造方法 |
JP2011061236A (ja) * | 2010-11-26 | 2011-03-24 | Renesas Electronics Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6380555B1 (en) | Bumped semiconductor component having test pads, and method and system for testing bumped semiconductor components | |
JP3343549B2 (ja) | シリコン・フィンガ・コンタクタを有するコンタクトストラクチャおよびそれを用いた総合組立構造 | |
US20080020498A1 (en) | Fabrication method of semiconductor integrated circuit device | |
JP5918205B2 (ja) | 試験装置及びその試験方法 | |
JP4247719B2 (ja) | 半導体装置の検査プローブ及び半導体装置の検査プローブの製造方法 | |
US7172431B2 (en) | Electrical connector design and contact geometry and method of use thereof and methods of fabrication thereof | |
US6946860B2 (en) | Modularized probe head | |
US20030098702A1 (en) | Probe card and probe contact method | |
JP2000106257A (ja) | 半導体素子検査用ソケット、半導体装置、半導体装置の製造方法及び半導体装置の検査方法 | |
JP2000294605A (ja) | 半導体装置及びその試験装置、並びに試験方法 | |
JP3677027B2 (ja) | 接続装置 | |
WO2010106600A1 (ja) | 半導体装置及びその製造方法 | |
TW546804B (en) | Electric testing method for bumps | |
JP2010098046A (ja) | プローブカードおよび半導体装置の製造方法 | |
JP4308371B2 (ja) | コンタクトプローブ及びプローブ装置 | |
JP2000321303A (ja) | プローブカード及びコンタクタ | |
JP3318891B2 (ja) | メンブレン型プローブ装置 | |
KR101369407B1 (ko) | 프로브 카드 및 그 제조 방법 | |
JP2001174514A (ja) | 半導体集積回路及び半導体集積回路の製造方法及び半導体ウェハーの電気的特性検査方法 | |
JP2005127961A (ja) | テスト用基板及びそれを使用したテスト装置 | |
JPH0661316A (ja) | プローブ集合体 | |
KR20100067861A (ko) | 프로브 카드 및 그 제조방법 | |
JP2008185596A (ja) | 接続装置 | |
JPH0735771A (ja) | 半導体装置の電気的特性の検査用治具 | |
JPS61164237A (ja) | 多層プロ−ブカ−ド |