JP2000077458A - フリップチップ実装方法 - Google Patents

フリップチップ実装方法

Info

Publication number
JP2000077458A
JP2000077458A JP10245131A JP24513198A JP2000077458A JP 2000077458 A JP2000077458 A JP 2000077458A JP 10245131 A JP10245131 A JP 10245131A JP 24513198 A JP24513198 A JP 24513198A JP 2000077458 A JP2000077458 A JP 2000077458A
Authority
JP
Japan
Prior art keywords
semiconductor element
frame
flip
spacer
chip mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10245131A
Other languages
English (en)
Inventor
Kazunari Kuzuhara
一功 葛原
Yasushi Tanaka
恭史 田中
Tomohiro Inoue
智広 井上
Masahiro Yamamoto
政博 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP10245131A priority Critical patent/JP2000077458A/ja
Publication of JP2000077458A publication Critical patent/JP2000077458A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体素子及び実装基板を加工することな
く、半導体素子の周縁部のみを容易に封止することので
きるフリップチップ実装方法を提供する。 【解決手段】 先ず、回路パターンが形成された実装基
板１上に金属またはプラスチックから成る枠状のスペー
サー２を取り付ける。次に、半導体素子３を実装基板１
のスペーサー２を取り付けた面側にバンプ４を介してフ
リップチップ実装する。この時、半導体素子３に形成さ
れた電極と実装基板１の回路パターン上に形成された電
極とがバンプ４を介して電気的に接続される。また、ス
ペーサー２は、半導体素子３の周縁部で半導体素子２と
当接するように構成されており、バンプ４は枠状のスペ
ーサー２で囲まれた領域に設けられている。最後に、半
導体素子３の周縁部を封止樹脂５により封止して、半導
体素子３と実装基板１との間に空隙部が設けられた半導
体装置を製造する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フリップチップ実
装方法に関するものである。
【０００２】
【従来の技術】図５は、従来例に係る半導体装置を示す
概略断面図である。この半導体装置は、実装基板１に形
成された接続用電極１０に、半導体素子２に形成された
電極１１がバンプ４を介してフリップチップ実装され、
実装基板１と半導体素子２との間にはボイドがなく均一
に封止樹脂５が充填されている。この半導体装置におい
ては、バンプ４は、半導体素子２の実装面の周辺部また
は全体に配置されている。
【０００３】しかし、上述のような半導体装置において
は、ヒートサイクル等の信頼性評価時に、構成材料の熱
膨張量の違いにより発生した反りのため、特に半導体素
子２の周辺部のバンプ４に過度の応力がかかり、寿命を
縮めるという問題があった。
【０００４】また、同時に封止樹脂５自体の熱膨張量が
剪断応力としてバンプ４に影響を与え、半導体装置の寿
命を縮めるという問題があった。
【０００５】これを解決する方法として、特開平1-2381
48号公報や特開平5-315397号公報に開示されている。こ
れは、図６に示すように、半導体素子２の周縁部におい
てのみ、封止樹脂５により封止した構成である。
【０００６】しかし、封止樹脂５により封止する際に、
封止樹脂５がバンプ４形成箇所に流れ込んでしまい、バ
ンプ４に過度の応力がかかってしまうという問題があっ
た。
【０００７】そこで、発明者等は、上記問題を解決する
手段として、特願平10-244477号及び特願平10-244478号
に提案するものがある。
【０００８】特願平10-244477号に提案するものは、半
導体素子または実装基板に凹部を形成して、半導体素子
の周縁部を実装基板に当接させ、凹部内で半導体素子と
実装基板とをバンプを介してフリップチップ実装させ、
半導体素子の周縁部のみで封止樹脂により封止した構成
である。
【０００９】また、特願平10-244478号に提案するもの
は、半導体素子または実装基板に枠状の突起部を設け、
該突起部で囲まれた箇所で半導体素子と実装基板とをバ
ンプを介してフリップチップ実装させ、半導体素子の周
縁部のみで封止樹脂により封止した構成である。
【００１０】
【発明が解決しようとする課題】ところが、上述のよう
な構成の半導体装置においては、半導体素子または実装
基板を加工して凹部または突起部を形成する必要があ
り、汎用に用いることに不便であった。
【００１１】本発明は、上記の点に鑑みて成されたもの
であり、その目的とするところは、半導体素子及び実装
基板を加工することなく、半導体素子の周縁部のみを容
易に封止することのできるフリップチップ実装方法を提
供することにある。
【００１２】
【課題を解決するための手段】請求項１記載の発明は、
半導体素子をバンプを介して実装基板上に実装し、該半
導体素子の周縁部のみを封止樹脂により封止するフリッ
プチップ実装方法において、前記実装基板上に金属また
はプラスチックから成る枠状のスペーサーを設け、該ス
ペーサーの頂部を前記半導体素子の周縁部に当接させ、
該半導体素子の周縁部のみを封止樹脂により封止し、前
記半導体素子と前記実装基板とを枠状の前記スペーサー
で囲まれた領域でバンプを介してフリップチップ実装す
るようにしたことを特徴とするものである。
【００１３】請求項２記載の発明は、請求項１記載のフ
リップチップ実装方法において、前記スペーサーの代わ
りに、上面及び下面に接着剤が塗布された枠状のフィル
ムを用いたことを特徴とするものである。
【００１４】請求項３記載の発明は、請求項１記載のフ
リップチップ実装方法において、前記スペーサーの代わ
りに枠状のガラスを用い、該ガラスを前記半導体素子の
周縁部に陽極接合により接合したことを特徴とするもの
である。
【００１５】請求項４記載の発明は、請求項３記載のフ
リップチップ実装方法において、前記ガラスの代わりに
シリコン基板を用いたことを特徴とするものである。
【００１６】請求項５記載の発明は、請求項１記載のフ
リップチップ実装方法において、前記スペーサーの代わ
りに、前記バンプと同じ材質のメッキから成る枠状のフ
レームを用いたことを特徴とするものである。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面に基づき説明する。
【００１８】＝実施の形態１＝ 図１は、本発明の一実施の形態に係る半導体装置のフリ
ップチップ実装工程図であり、（ａ）は概略斜視図であ
り、（ｂ），（ｃ）は概略断面図である。本実施の形態
に係る半導体装置は、先ず、回路パターン（図示せず）
が形成された実装基板１上に金属またはプラスチックか
ら成る枠状のスペーサー２を取り付ける（図１
（ａ））。
【００１９】次に、半導体素子３を実装基板１のスペー
サー２を取り付けた面側にバンプ４を介してフリップチ
ップ実装する。この時、半導体素子３に形成された電極
（図示せず）と実装基板１の回路パターン上に形成され
た電極（図示せず）とがバンプ４を介して電気的に接続
される（図１（ｂ））。また、スペーサー２は、半導体
素子３の周縁部で半導体素子２と当接するように構成さ
れており、バンプ４は枠状のスペーサー２で囲まれた領
域に設けられている。
【００２０】なお、本実施の形態においては、バンプ４
を半導体素子３の電極上に設けたが、これに限定される
ものではなく、実装基板１の回路パターン上の電極に設
けるようにしても良い。
【００２１】最後に、半導体素子３の周縁部を封止樹脂
５により封止して、半導体素子３と実装基板１との間に
空隙部が設けられた半導体装置を製造する（図１
（ｃ））。
【００２２】従って、本実施の形態においては、金属ま
たはプラスチックから成る枠状のスペーサー２を実装基
板１上に取り付け、スペーサー２の頂部を半導体素子３
の周縁部に当接させるようにしたので、封止樹脂５がバ
ンプ４形成箇所に流れ込むことがなく、また、半導体素
子３及び実装基板１を加工することなく封止樹脂５のバ
ンプ形成箇所への流れ込みを防止することができる。
【００２３】＝実施の形態２＝ 図２は、本発明の他の実施の形態に係る半導体装置のフ
リップチップ実装工程図であり、（ａ）は概略斜視図で
あり、（ｂ），（ｃ）は概略断面図である。本実施の形
態に係る半導体装置のフリップチップ実装工程は、実施
の形態１として図１に示す半導体装置のフリップチップ
実装工程において、スペーサー２の代わりに、上面及び
下面に接着剤７が塗布された枠状のフィルム６を用い、
フィルム６の頂部を接着剤７を介して半導体素子２の周
縁部に当接させた構成である。
【００２４】従って、本実施の形態においては、枠状の
フィルム６を実装基板１上に接着剤７により接着し、フ
ィルム６の頂部を半導体素子３の周縁部に当接させるよ
うにしたので、封止樹脂５がバンプ４形成箇所に流れ込
むことがなく、また、半導体素子３及び実装基板１を加
工することなく封止樹脂５のバンプ形成箇所への流れ込
みを防止することができる。
【００２５】＝実施の形態３＝ 図３は、本発明の他の実施の形態に係る半導体装置のフ
リップチップ実装工程図であり、（ａ）は概略斜視図で
あり、（ｂ），（ｃ）は概略断面図である。本実施の形
態に係る半導体装置のフリップチップ実装工程は、実施
の形態１として図１に示す半導体装置のフリップチップ
実装工程において、スペーサー２の代わりに、枠状のガ
ラス８を用い、ガラス８の頂部を陽極接合により半導体
素子３の周縁部に接合した構成である。
【００２６】従って、本実施の形態においては、枠状の
ガラス８を実装基板１上に陽極接合等により接合し、ガ
ラス８の頂部を半導体素子３の周縁部に陽極接合により
接合させるようにしたので、封止樹脂５がバンプ４形成
箇所に流れ込むことがなく、また、半導体素子３及び実
装基板１を加工することなく封止樹脂５のバンプ形成箇
所への流れ込みを防止することができる。
【００２７】なお、本実施の形態においては、封止樹脂
５の流れ込みをガラス８により防ぐようにしたが、これ
に限定されるものではなく、枠状に加工されたシリコン
基板を用いて陽極接合により接合するようにしても良
い。
【００２８】＝実施の形態４＝ 図４は、本発明の他の実施の形態に係る半導体装置のフ
リップチップ実装工程図であり、（ａ）は概略斜視図で
あり、（ｂ），（ｃ）は概略断面図である。本実施の形
態に係る半導体装置のフリップチップ実装工程は、実施
の形態１として図１に示す半導体装置のフリップチップ
実装工程において、スペーサー２の代わりに、バンプ４
と同じ材質のメッキ（金，ニッケル，銅，半田等）から
成る枠状のフレーム９を用い、フレーム９の頂部を半導
体素子２の周縁部に当接させた構成である。
【００２９】従って、本実施の形態においては、バンプ
４と同じ材質のメッキから成る枠状のフレーム９を実装
基板１上に形成し、フレーム９の頂部を半導体素子３の
周縁部に接続したので、封止樹脂５がバンプ４形成箇所
に流れ込むことがなく、また、半導体素子３及び実装基
板１を加工することなく封止樹脂５のバンプ形成箇所へ
の流れ込みを防止することができる。
【００３０】また、フレーム９をバンプ４と同じ材質の
メッキで構成したので、バンプ４を形成する際に同時に
フレーム９を形成することができ、製造工程を減らすこ
とができる。
【００３１】
【発明の効果】請求項１記載の発明は、半導体素子をバ
ンプを介して実装基板上に実装し、該半導体素子の周縁
部のみを封止樹脂により封止するフリップチップ実装方
法において、前記実装基板上に金属またはプラスチック
から成る枠状のスペーサーを設け、該スペーサーの頂部
を前記半導体素子の周縁部に当接させ、該半導体素子の
周縁部のみを封止樹脂により封止し、前記半導体素子と
前記実装基板とを枠状の前記スペーサーで囲まれた領域
でバンプを介してフリップチップ実装するようにしたの
で、封止樹脂がバンプ形成箇所に流れ込むことがなく、
また、半導体素子及び実装基板を加工することなく封止
樹脂のバンプ形成箇所への流れ込みを防止することがで
き、半導体素子及び実装基板を加工することなく、半導
体素子の周縁部のみを容易に封止することのできるフリ
ップチップ実装方法を提供することができた。
【００３２】請求項２記載の発明は、請求項１記載のフ
リップチップ実装方法において、前記スペーサーの代わ
りに、上面及び下面に接着剤が塗布された枠状のフィル
ムを用いたので、請求項１記載の発明と同様の効果が得
られる。
【００３３】請求項３記載の発明は、請求項１記載のフ
リップチップ実装方法において、前記スペーサーの代わ
りに枠状のガラスを用い、該ガラスを前記半導体素子の
周縁部に陽極接合により接合したので、請求項１記載の
発明と同様の効果が得られる。
【００３４】請求項４記載の発明は、請求項３記載のフ
リップチップ実装方法において、前記ガラスの代わりに
シリコン基板を用いたので、請求項３記載の発明と同様
の効果が得られる。
【００３５】請求項５記載の発明は、請求項１記載のフ
リップチップ実装方法において、前記スペーサーの代わ
りに、前記バンプと同じ材質のメッキから成る枠状のフ
レームを用いたので、請求項１記載の発明の効果に加え
て、バンプを形成する際に同時にフレームを形成するこ
とができ、工程数を減らすことができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る半導体装置のフリ
ップチップ実装工程図であり、（ａ）は概略斜視図であ
り、（ｂ），（ｃ）は概略断面図である。
【図２】本発明の他の実施の形態に係る半導体装置のフ
リップチップ実装工程図であり、（ａ）は概略斜視図で
あり、（ｂ），（ｃ）は概略断面図である。
【図３】本発明の他の実施の形態に係る半導体装置のフ
リップチップ実装工程図であり、（ａ）は概略斜視図で
あり、（ｂ），（ｃ）は概略断面図である。
【図４】本発明の他の実施の形態に係る半導体装置のフ
リップチップ実装工程図であり、（ａ）は概略斜視図で
あり、（ｂ），（ｃ）は概略断面図である。
【図５】従来例に係る半導体装置を示す概略断面図であ
る。
【図６】従来例に係る半導体装置を示す概略断面図であ
る。
【符号の説明】
１ 実装基板 ２ スペーサー ３ 半導体素子 ４ バンプ ５ 封止樹脂 ６ フィルム ７ 接着剤 ８ ガラス ９ フレーム １０ 接続用電極 １１ 電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 智広 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 山本 政博 大阪府門真市大字門真1048番地松下電工株 式会社内 Ｆターム(参考） 4M109 AA01 BA04 CA06 DB07 5F044 KK02 LL17 RR18 RR19

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子をバンプを介して実装基板上
    に実装し、該半導体素子の周縁部のみを封止樹脂により
    封止するフリップチップ実装方法において、前記実装基
    板上に金属またはプラスチックから成る枠状のスペーサ
    ーを設け、該スペーサーの頂部を前記半導体素子の周縁
    部に当接させ、該半導体素子の周縁部のみを封止樹脂に
    より封止し、前記半導体素子と前記実装基板とを枠状の
    前記スペーサーで囲まれた領域でバンプを介してフリッ
    プチップ実装するようにしたことを特徴とするフリップ
    チップ実装方法。
  2. 【請求項２】 前記スペーサーの代わりに、上面及び下
    面に接着剤が塗布された枠状のフィルムを用いたことを
    特徴とする請求項１記載のフリップチップ実装方法。
  3. 【請求項３】 前記スペーサーの代わりに枠状のガラス
    を用い、該ガラスを前記半導体素子の周縁部に陽極接合
    により接合したことを特徴とする請求項１記載のフリッ
    プチップ実装方法。
  4. 【請求項４】 前記ガラスの代わりにシリコン基板を用
    いたことを特徴とする請求項３記載のフリップチップ実
    装方法。
  5. 【請求項５】 前記スペーサーの代わりに、前記バンプ
    と同じ材質のメッキから成る枠状のフレームを用いたこ
    とを特徴とする請求項１記載のフリップチップ実装方
    法。
JP10245131A 1998-08-31 1998-08-31 フリップチップ実装方法 Pending JP2000077458A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10245131A JP2000077458A (ja) 1998-08-31 1998-08-31 フリップチップ実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10245131A JP2000077458A (ja) 1998-08-31 1998-08-31 フリップチップ実装方法

Publications (1)

Publication Number Publication Date
JP2000077458A true JP2000077458A (ja) 2000-03-14

Family

ID=17129099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10245131A Pending JP2000077458A (ja) 1998-08-31 1998-08-31 フリップチップ実装方法

Country Status (1)

Country Link
JP (1) JP2000077458A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6946732B2 (en) * 2000-06-08 2005-09-20 Micron Technology, Inc. Stabilizers for flip-chip type semiconductor devices and semiconductor device components and assemblies including the same
KR100730854B1 (ko) * 2005-03-01 2007-06-20 세이코 엡슨 가부시키가이샤 전자 부품의 제조 방법, 전자 부품, 및 전자 기기
JP2010129902A (ja) * 2008-11-28 2010-06-10 Toshiba Corp 電子機器、プリント回路基板および電子部品
JP2010192939A (ja) * 2010-06-08 2010-09-02 Toshiba Corp 電子機器、プリント回路基板および電子部品
US7863529B2 (en) 2007-11-05 2011-01-04 Seiko Epson Corporation Electronic component
US8101459B2 (en) 2001-08-24 2012-01-24 Micron Technology, Inc. Methods for assembling semiconductor devices in stacked arrangements by positioning spacers therebetween
JPWO2022176563A1 (ja) * 2021-02-19 2022-08-25

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6946732B2 (en) * 2000-06-08 2005-09-20 Micron Technology, Inc. Stabilizers for flip-chip type semiconductor devices and semiconductor device components and assemblies including the same
US7041533B1 (en) 2000-06-08 2006-05-09 Micron Technology, Inc. Stereolithographic method for fabricating stabilizers for semiconductor devices
US8101459B2 (en) 2001-08-24 2012-01-24 Micron Technology, Inc. Methods for assembling semiconductor devices in stacked arrangements by positioning spacers therebetween
US7348263B2 (en) 2005-03-01 2008-03-25 Seiko Epson Corporation Manufacturing method for electronic component, electronic component, and electronic equipment
US7867830B2 (en) 2005-03-01 2011-01-11 Seiko Epson Corporation Manufacturing method for electronic component with sealing film
KR100730854B1 (ko) * 2005-03-01 2007-06-20 세이코 엡슨 가부시키가이샤 전자 부품의 제조 방법, 전자 부품, 및 전자 기기
US8664730B2 (en) 2005-03-01 2014-03-04 Seiko Epson Corporation Manufacturing method for electronic component, electronic component, and electronic equipment
US7863529B2 (en) 2007-11-05 2011-01-04 Seiko Epson Corporation Electronic component
US8097817B2 (en) 2007-11-05 2012-01-17 Seiko Epson Corporation Electronic component
US8342859B2 (en) 2007-11-05 2013-01-01 Seiko Epson Corporation Electronic component
JP2010129902A (ja) * 2008-11-28 2010-06-10 Toshiba Corp 電子機器、プリント回路基板および電子部品
JP2010192939A (ja) * 2010-06-08 2010-09-02 Toshiba Corp 電子機器、プリント回路基板および電子部品
JPWO2022176563A1 (ja) * 2021-02-19 2022-08-25
WO2022176563A1 (ja) * 2021-02-19 2022-08-25 ソニーセミコンダクタソリューションズ株式会社 電子機器

Similar Documents

Publication Publication Date Title
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
JP2828021B2 (ja) ベアチップ実装構造及び製造方法
US7847417B2 (en) Flip-chip mounting substrate and flip-chip mounting method
JP2001516957A (ja) フリップチップ光集積回路装置用の接着材固着手段を備えたアパーチャカバーを有する実装具
JPH09237806A (ja) 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
JPH11121507A (ja) 半導体装置およびその製造方法
JPS63119552A (ja) Ｌｓｉチツプ
JP2006310530A (ja) 回路装置およびその製造方法
JP2000077458A (ja) フリップチップ実装方法
JPH08213425A (ja) 半導体装置およびその製造方法
JPH01115127A (ja) 半導体装置
JPH08236578A (ja) 半導体素子のフリップチップ実装方法およびこの実装方 法に用いられる接着剤
JP3575945B2 (ja) 半導体装置の製造方法
JP3743811B2 (ja) 半導体装置の製造方法
JP3362007B2 (ja) 半導体装置、その製造方法及びテープキャリア
JP2003197681A (ja) 電子装置
JPH0661368A (ja) フリップチップ型半導体装置
JP2743157B2 (ja) 樹脂封止型半導体装置
JPH10112475A (ja) 半導体装置及び半導体装置の製造方法
JP5104149B2 (ja) 半導体装置およびその製造方法
JPH06326107A (ja) 半導体素子
JP2000077433A (ja) 半導体装置およびその製造方法
JP4071121B2 (ja) 半導体装置
JP2003188204A (ja) 半導体装置
JP3382316B2 (ja) 半導体実装構造及び半導体実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061226