KR100730854B1 - 전자 부품의 제조 방법, 전자 부품, 및 전자 기기 - Google Patents

전자 부품의 제조 방법, 전자 부품, 및 전자 기기 Download PDF

Info

Publication number
KR100730854B1
KR100730854B1 KR1020060018363A KR20060018363A KR100730854B1 KR 100730854 B1 KR100730854 B1 KR 100730854B1 KR 1020060018363 A KR1020060018363 A KR 1020060018363A KR 20060018363 A KR20060018363 A KR 20060018363A KR 100730854 B1 KR100730854 B1 KR 100730854B1
Authority
KR
South Korea
Prior art keywords
substrate
thin film
electronic component
sealing
manufacturing
Prior art date
Application number
KR1020060018363A
Other languages
English (en)
Other versions
KR20060096894A (ko
Inventor
노부아키 하시모토
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060096894A publication Critical patent/KR20060096894A/ko
Application granted granted Critical
Publication of KR100730854B1 publication Critical patent/KR100730854B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G9/00—Cultivation in receptacles, forcing-frames or greenhouses; Edging for beds, lawn or the like
    • A01G9/02—Receptacles, e.g. flower-pots or boxes; Glasses for cultivating flowers
    • A01G9/027—Pots connected in horizontal rows
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H03H3/10—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves for obtaining desired frequency or temperature coefficient
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G9/00—Cultivation in receptacles, forcing-frames or greenhouses; Edging for beds, lawn or the like
    • A01G9/02—Receptacles, e.g. flower-pots or boxes; Glasses for cultivating flowers
    • A01G9/022—Pots for vertical horticulture
    • A01G9/023—Multi-tiered planters
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G9/00—Cultivation in receptacles, forcing-frames or greenhouses; Edging for beds, lawn or the like
    • A01G9/04—Flower-pot saucers
    • A01G9/045—Trays for receiving multiple pots
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G7/00—Flower holders or the like
    • A47G7/02—Devices for supporting flower-pots or cut flowers
    • A47G7/04—Flower tables; Stands or hangers, e.g. baskets, for flowers
    • A47G7/041—Flower tables or stands
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
    • B81B7/0048—Packages or encapsulation for reducing stress inside of the package structure between the MEMS die and the substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0552—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the device and the other elements being mounted on opposite sides of a common substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K2323/00—Functional layers of liquid crystal optical display excluding electroactive liquid crystal layer characterised by chemical composition
    • C09K2323/03—Viewing layer characterised by chemical composition
    • C09K2323/031—Polarizer or dye
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

전자 부품의 제조 방법으로서, 복수의 제 1 영역을 갖는 제 1 기판을 준비하고, 복수의 제 2 영역을 갖는 제 2 기판을 준비하고, 기능 소자의 적어도 일부가 상기 제 1 영역과 상기 제 2 영역 사이의 공간 내에 배치되도록, 상기 제 1 영역과 상기 제 2 영역을 서로 대향시켜, 상기 제 1 기판과 상기 제 2 기판을 접합하고, 상기 제 1 기판과 상기 제 2 기판을 접합한 후에, 상기 제 1 영역마다 상기 제 1 기판을 절단하여 복수로 분할된 제 1 분할 기판을 얻고, 상기 제 1 기판을 절단한 후에, 상기 복수의 제 1 분할 기판을 피복하는 밀봉 박막을 상기 제 2 기판 상에 형성하고, 상기 밀봉 박막을 형성한 후에, 상기 제 2 영역마다 상기 제 2 기판을 절단하여 복수로 분할된 제 2 분할 기판을 얻어, 개별 조각화된 복수의 전자 부품을 제조한다.

Description

전자 부품의 제조 방법, 전자 부품, 및 전자 기기{MANUFACTURING METHOD OF ELECTRONIC COMPONENT, ELECTRONIC COMPONENT, AND ELECTRONIC EQUIPMENT}
도 1은 실시예 1의 전자 부품의 개략 구성을 나타낸 모식도,
도 2는 실시예 1의 전자 부품의 단면도,
도 3은 실시예 1의 전자 부품의 제조 방법을 설명하기 위한 설명도,
도 4는 실시예 1의 전자 부품의 제조 방법을 설명하기 위한 설명도,
도 5는 실시예 1의 전자 부품의 제조 방법을 설명하기 위한 설명도,
도 6은 실시예 1의 전자 부품의 제조 방법을 설명하기 위한 설명도,
도 7은 실시예 1의 전자 부품의 제조 방법을 설명하기 위한 설명도,
도 8은 실시예 1의 전자 부품의 제조 방법을 설명하기 위한 설명도,
도 9는 실시예 1의 전자 부품의 제조 방법을 설명하기 위한 설명도,
도 10은 실시예 1의 전자 부품의 제조 방법을 설명하기 위한 설명도,
도 11은 실시예 1의 전자 부품의 제조 방법을 설명하기 위한 설명도,
도 12는 실시예 1의 전자 부품의 제조 방법을 설명하기 위한 설명도,
도 13은 실시예 1의 전자 부품의 제조 방법을 설명하기 위한 설명도,
도 14는 실시예 1의 전자 부품의 제조 방법을 설명하기 위한 설명도,
도 15는 실시예 1의 전자 부품의 제조 방법을 설명하기 위한 설명도,
도 16은 실시예 2의 전자 부품의 제조 방법을 설명하기 위한 설명도,
도 17은 실시예 2의 전자 부품의 단면도,
도 18은 실시예 3의 전자 부품의 단면도,
도 19는 실시예 4의 전자 기기를 나타내는 도면.
도면의 주요 부분에 대한 부호의 설명
2 : 밀봉 박막 10 : 반도체 기판(다른쪽 기판)
40 : 밀봉 부재(한쪽 기판) 50 : SAW 소자(기능 소자)
60 : 내부 공간(밀봉 공간) 100∼300 : 전자 부품
110 : 실리콘 기판(제 2 기판) 120 : 밀봉 기판(제 1 기판)
500 : 전자 기기
본 발명은, 전자 부품의 제조 방법, 전자 부품, 및 전자 기기에 관한 것이다.
최근, 반도체 소자 등의 기능 소자가 실장된 전자 부품이, 여러가지의 용도에 이용되고 있다. 이러한 전자 부품에 있어서는, 기능 소자의 능동면이 기판을 향해서 실장되어 있다. 이러한 전자 부품에 있어서는, 기능 소자 그 자체를 밀봉 공간 내에 배치하는 기판을 이용하고 있다. 기능 소자의 능동면이 기판쪽을 향해서 배치되는 것에 의해, 기판과 기능 소자 사이에 형성된 능동면이 밀봉 공간 내에 배치되어 있다.
이러한 전자 부품의 구조는, 예컨대, 일본국 특허 공개 평성 11-87406호 공보, 일본국 특허 공개 평성 11-97584호 공보, 일본국 특허 공개 제2000-77458호 공보, 및 일본 특허 공개 제2003-92382호 공보에 개시되어 있다. 또한, 전자 부품의 정상적인 동작을 확보하기 위해서, 밀봉 공간 내의 압력, 습도, 가스 종류 등의 밀봉 조건(밀봉 분위기)을 일정하게 유지하는 구조가 알려져 있다. 또한, 예컨대, 기능 소자와 기판 사이를 수지나 땜납에 의해서 밀봉함으로써, 밀봉 공간의 밀봉 조건을 일정하게 유지하는 것이 시도되고 있다.
그러나, 수지나 땜납에 의해서 기능 소자와 기판 사이를 밀봉한 경우에는, 수지나 땜납의 열 팽창 계수와 기판의 열 팽창 계수의 차이로 인하여, 기능 소자에 응력이 가해지는 경우가 있다. 수지나 땜납을 기판 상에 배치하는 경우에는 열을 가하기 때문에, 이러한 제조 공정에서는 기능 소자에 특히 응력(열 응력)이 가해진다. 이와 같이 기능 소자에 응력이 가해진 경우에는, 능동면에도 응력이 가해지게 되어, 기능 소자의 특성이 변화되어, 전자 부품이 정상으로 동작하지 않을 우려가 발생한다.
최근, 탄성 표면파 소자를 구비하는 기능 소자를 이용한 전자 부품이 알려져 있다. 탄성 표면파 소자를 구비하는 기능 소자를 이용한 전자 부품에 있어서는, 특히, 기능 소자에 가해지는 응력에 의해서 오동작을 발생할 우려가 있다.
본 발명은, 상술하는 문제점을 감안하여 이루어진 것으로, 기능 소자에 가해지는 응력을 저감시키는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 전자 부품의 제조 방법은, 복수의 제 1 영역을 갖는 제 1 기판을 준비하고, 복수의 제 2 영역을 갖는 제 2 기판을 준비하고, 기능 소자의 적어도 일부가 상기 제 1 영역과 상기 제 2 영역 사이의 공간 내에 배치되도록, 상기 제 1 영역과 상기 제 2 영역을 서로 대향시켜, 상기 제 1 기판과 상기 제 2 기판을 접합하고, 상기 제 1 기판과 상기 제 2 기판을 접합한 후에, 상기 제 1 영역마다 상기 제 1 기판을 절단하여 복수로 분할된 제 1 분할 기판을 얻고, 상기 제 1 기판을 절단한 후에, 상기 복수의 제 1 분할 영역을 덮는 밀봉 박막을 상기 제 2 기판 상에 형성하고, 상기 밀봉 박막을 형성한 후에, 상기 제 2 영역마다 상기 제 2 기판을 절단하여 복수로 분할된 제 2 분할 기판을 얻어, 개별 조각화된 복수의 전자 부품을 제조한다.
본 발명의 전자 부품의 제조 방법은, 복수의 제 1 영역을 갖는 제 1 기판을 준비하고, 복수의 제 2 영역을 갖는 제 2 기판을 준비하고, 상기 제 1 영역마다 상기 제 1 기판을 절단함으로써, 복수로 분할된 제 1 분할 기판을 얻고, 상기 복수의 제 1 분할 기판을 형성한 후에, 기능 소자의 적어도 일부가 상기 제 1 분할 기판과 상기 제 2 영역 사이의 공간 내에 배치되도록, 상기 복수의 제 1 분할 기판의 각각과 상기 복수의 제 2 영역의 각각을 서로 대향시키고, 상기 복수의 제 1 분할 기판과 상기 제 2 기판을 접합하고, 상기 복수의 제 1 분할 기판과 상기 제 2 기판을 접합한 후에, 상기 복수의 제 1 분할 기판을 덮는 밀봉 박막을 상기 제 2 기판 상에 형성하고, 상기 밀봉 박막을 형성한 후에, 상기 제 2 영역마다 상기 제 2 기판을 절단하여 복수로 분할된 제 2 분할 기판을 얻어, 개별 조각화된 복수의 전자 부품을 제조한다.
본 발명의 전자 부품의 제조 방법에 있어서, 공간이란, 기능 소자가 공간 내에 배치되는 것에 의해 기능 소자를 밀봉하는, 밀봉 공간을 의미한다. 밀봉 박막은, 밀봉 공간 내의 압력, 습도, 가스 종류 등의 밀봉 조건을 일정하게 유지하여, 기능 소자를 밀봉한다. 밀봉 박막은, 제 1 분할 기판을 덮는다. 이러한 밀봉 박막은, 매우 얇은 박막이기 때문에, 밀봉 박막의 열 팽창 계수와 기판의 팽창 계수의 차이가 있는 경우에도, 밀봉 박막의 열 팽창 계수와 기판의 열 팽창 계수의 차이로 인해 기능 소자에 가해지는 응력을 저감할 수 있다. 또한, 밀봉 박막의 제조 공정에 있어서는, 저온 프로세스에 의해서 밀봉 박막을 형성하는 것이 가능하다. 따라서, 제조 공정에 있어서 각 부재에 열이 가해지는 것을 억지할 수 있다. 따라서, 밀봉 박막의 열 팽창 계수와 기판의 열 팽창 계수의 차이로 인해 기능 소자에 가해지는 응력을 저감할 수 있다.
또한, 본 발명의 전자 부품의 제조 방법에 있어서는, 밀봉 박막의 형성 후에 제 2 기판의 제 2 영역마다 분할하여, 개별 조각화된 복수의 전자 부품을 제조한 다. 따라서, 복수의 전자 부품의 밀봉 박막을 일괄해서 형성할 수 있다. 따라서, 밀봉 박막을 구비하는 전자 부품을 저렴하고 또한 대량으로 제조할 수 있다.
또한, 본 발명의 전자 부품의 제조 방법에 있어서는, 밀봉 박막은 금속 박막인 것이 바람직하다.
구체적으로는, 밀봉 박막의 재료는, 크롬, 티탄, 동, 알루미늄, 및 티탄텅스텐 중 어느 하나인 것이 바람직하다.
또한, 본 발명의 전자 부품의 제조 방법에 있어서는, 밀봉 박막은 무기 박막인 것이 바람직하다.
구체적으로는, 밀봉 박막의 재료는, 산화실리콘, 질화실리콘, 알루미나, 및 폴리실라잔 중 어느 하나인 것이 바람직하다.
이와 같이, 밀봉 박막의 재료로서 금속 박막이나 무기 박막을 이용한 경우에는, 밀봉 박막의 내부에 수분이 취입될 가능성이 낮아진다. 따라서, 수분이 밀봉 공간 내에 침입하는 것을 억제할 수 있어, 수분의 침입으로 인한 기능 소자의 오동작을 억제할 수 있다. 즉, 전자 부품의 오동작을 방지할 수 있다.
이에 대하여, 수지 재료는 그 성질상 내부에 수분을 취입하여 버린다. 이 때문에, 밀봉 박막의 재료로서 수지 재료를 이용한 경우에는, 외부의 수증기(가스)가 수지 재료에 흡수되어 버려, 바깥 기온의 상승 등에 의해서 수지 재료에 취입된 수분이 증발하여 밀봉 공간 내에 침입할 우려가 있다. 즉, 수지는 결과적으로 수증기를 투과할 가능성이 있다.
따라서, 수지 재료와 비교하여, 금속 박막이나 무기 박막을 밀봉 박막의 재 료로서 이용한 경우에, 내부에 수분이 취입될 가능성이 낮아져, 전자 부품의 오동작을 방지할 수 있다.
본 발명은, 밀봉 박막이 수지에 의해서 형성되어 있는 것을 제외하는 것이 아니라, 수지에 의해서 밀봉 박막을 형성한 경우에도, 기능 소자에 가해지는 응력을 저감시키는 것은 가능하다. 여기서, 밀봉 박막의 재료로서 수지 재료를 채용하는 경우에 있어서는, 전자 부품을 구성하는 복수의 부재 각각의 전이 온도 이하에서 형성할 수 있는 수지를 이용하는 것이 바람직하다. 이것에 의해서, 전자 부품을 구성하는 복수의 부재 각각의 특성을 변화시키지 않고, 밀봉 박막을 형성하는 것이 가능해진다.
구체적인 밀봉 박막의 수지 재료로서는, 고밀도 폴리에틸렌, 염화비닐리덴, 폴리비닐알콜, 나일론 및 에틸렌비닐알콜 중 어느 하나의 재료를 이용할 수 있다.
또한, 본 발명의 전자 부품의 제조 방법에 있어서는, 상기 밀봉 박막이 유기박막과 무기 박막의 적층체로 하는 구성을 채용할 수도 있다.
다음에, 본 발명의 전자 부품은, 제 1 분할 기판과, 상기 제 1 분할 기판에 대향하는 제 2 분할 기판과, 상기 제 1 분할 기판과 상기 제 2 분할 기판 사이의 공간 내에 적어도 일부가 배치된 기능 소자와, 상기 제 1 분할 기판을 덮는 밀봉 박막을 포함하고, 상기 제 1 분할 기판, 상기 제 2 분할 기판, 상기 기능 소자, 및 상기 밀봉 박막은, 앞에 기재된 제조 방법에 의해서 제조되어 있다.
본 발명의 전자 부품은, 밀봉 공간 내의 압력, 습도, 가스 종류 등의 밀봉 조건을 일정하게 유지하여, 기능 소자를 밀봉하는 밀봉 박막을 구비한다.
밀봉 박막은, 매우 얇은 박막이기 때문에, 밀봉 박막의 열 팽창 계수와 기판의 팽창 계수의 차이가 있는 경우에도, 밀봉 박막의 열 팽창 계수와 기판의 열 팽창 계수의 차이로 인해 기능 소자에 가해지는 응력을 저감할 수 있다. 또한, 밀봉 박막의 제조 공정에 있어서는, 저온 프로세스에 의해서 밀봉 박막을 형성하는 것이 가능하다. 따라서, 제조 공정에 있어서 각 부재에 열이 가해지는 것을 억지할 수 있다. 따라서, 밀봉 박막의 열 팽창 계수와 기판의 열 팽창 계수의 차이로 인해 기능 소자에 가해지는 응력을 저감할 수 있다.
다음에, 본 발명의 전자 기기는 본 발명의 전자 부품을 구비한다.
본 발명의 전자 기기는, 상기 전자 부품을 구비하기 때문에, 기능 소자에 가해지는 응력을 저감시키는 것이 가능해져, 신뢰성에 우수한 것으로 된다.
이하, 도면을 참조하여, 본 발명에 따른 전자 부품 및 그 제조 방법, 및 전자 기기의 일 실시예에 대하여 설명한다. 또, 이하의 도면에 있어서, 각 부재를 인식 가능한 크기로 하기 위해서, 각 부재의 축척을 적절히 변경하고 있다.
(전자 부품의 실시예 1)
도 1은 실시예 1의 전자 부품(100)의 개략 구성을 나타낸 모식도이다.
도 1에 도시하는 바와 같이 본 실시예의 전자 부품(100)은, 기판(P) 상에 범프(20)를 통해 접속되어 있다.
도 2는 본 실시예의 전자 부품(100)을 보다 상세히 나타낸 단면도이다.
도 2에 도시하는 바와 같이 전자 부품(100)은, 실리콘 기판으로 이루어지는 반도체 칩(제 2 분할 기판)(10)과, 반도체 칩(10)의 소자 형성면(10A)에 형성된 탄성 표면파 소자(기능 소자, 이하 SAW(Surface Acoustic Wave) 소자라 칭함)(50)와, 소자 형성면(10A)과 그 소자 형성면(10A)과는 반대쪽의 단자 형성면(10B)을 관통하는 관통 전극(12)을 구비하고 있다. SAW 소자(50)는, 압전 박막과 그 압전 박막에 접하는 빗살 전극을 포함하고, 반도체 칩(10)의 소자 형성면(10A)에 형성되어 있다. 또한, 도시하지 않았지만, 반도체 칩(10)의 단자 형성면(10B) 상에는, 예컨대 트랜지스터, 메모리 소자, 그 밖의 전자 소자를 포함하는 집적 회로가 형성되어 있다. 또한, 관통 전극(12)의 일 단부는 소자 형성면(10A)에 마련된 SAW 소자(50)와 전기적으로 접속되어 있다. 또한, 관통 전극(12)의 다른쪽 단부부는, 단자 형성면(10B)에 마련된 상기 집적 회로와, 전극(15)을 통해 전기적으로 접속되어 있다. 따라서, 반도체 칩(10)의 소자 형성면(10A) 상에 마련된 SAW 소자(50)와, 반도체 칩(10)의 단자 형성면(10B) 상에 마련된 집적 회로와가 관통 전극(12)을 통해 전기적으로 접속되어 있다. 또한, 반도체 칩(10)을 관통하는 관통 전극(12)의 표면에는 절연막(13)이 형성되어 있다. 절연막(13)은 관통 전극(12)과 반도체 칩(10)을 전기적으로 절연하고 있다.
또한, 본 실시예의 전자 부품(100)은, 밀봉 부재(제 1 분할 기판)(40)를 구비하고 있다. 밀봉 부재(40)는 유리 기판에 의해서 형성되어 있다. 또, 밀봉 부재(40)는 실리콘 기판이더라도 좋다.
밀봉 부재(40)와 반도체 칩(10)은 소정의 간격으로 이간되어 있다. 또한, 반도체 칩(10)의 소자 형성면(10A)과, 밀봉 부재(40)의 밀봉면(40A)은 대향하고 있 다.
반도체 칩(10)의 소자 형성면(10A)의 가장자리부와, 밀봉 부재(40)의 밀봉면(40A)의 가장자리부는, 접착층(30)에 의해 접착되어 있다.
접착층(30)의 재료는, 예컨대 폴리이미드 수지 등의 합성 수지이다. 그리고, 반도체 칩(10)의 소자 형성면(10A)과, 밀봉 부재(40)의 밀봉면(40A)과, 접착층(30)으로 둘러싸인 내부 공간(공간, 밀봉 공간)(60)에 SAW 소자(50)가 배치되어 있다.
반도체 칩(10)의 단자 형성면(10B) 상에는 기초층(11)이 마련되어 있다. 기초층(11)의 재료는, 은 예컨대 산화실리콘(SiO2) 등의 절연성 재료이다. 또한, 기초층(11) 상의 복수의 소정 영역 각각에는 전극(15)이 마련되어 있다. 전극(15)이 마련된 영역 이외의 영역에는, 제 1 절연층(14)이 마련되어 있다. 또한, 제 1 절연층(14) 상에는 복수의 제 1 배선(16)이 마련되어 있고, 복수의 제 1 배선(16) 중 특정한 제 1 배선(16)은, 복수의 전극(15) 중 일부의 전극(15)과 전기적으로 접속되어 있다. 또한, 복수의 전극(15) 중 특정한 전극(15)은 관통 전극(12)의 다른쪽 단부부와 전기적으로 접속되어 있다. 또한, 제 1 절연층(14) 상에는, 관통 전극(12)이나 제 1 배선(16)의 일부를 덮도록 제 2 절연층(18)이 마련되어 있다. 또한, 그 제 2 절연층(18)의 일부에서는 제 1 배선(16)의 일부가 노출되어 랜드부(17)를 형성하고 있다. 랜드부(17) 상에는 제 2 배선(19)이 마련되어 있고, 그 랜드부(17)(제 1 배선(16))와 제 2 배선(19)은 전기적으로 접속되어 있다.
또한, SAW 소자(50)가 배치된 반도체 칩(10) 상에서는, 밀봉 부재(40) 및 접착층(30)을 덮는 밀봉 박막(2)이 형성되어 있다. 밀봉 박막(2)은, 내부 공간(60) 내의 압력, 습도, 가스 종류 등의 밀봉 조건을 일정하게 유지하여, 기능 소자를 밀봉한다.
또, 이 밀봉 박막(2)은, 반도체 기판(제 2 기판)과, 밀봉 기판(제 1 기판)을 접합하고, 밀봉 기판을 절단한 후에, 반도체 기판 상의 전면에 형성되는 박막이다.
전자 부품(100)은, 이러한 밀봉 박막(2)을 구비하는 것에 의해, 반도체 칩(10)과 밀봉 부재(40) 사이의 내부 공간(60) 내의 압력, 습도, 가스 종류 등의 밀봉 조건을 일정하게 유지하여, 기능 소자를 밀봉할 수 있다.
그리고, 이러한 밀봉 박막(2)은, 매우 얇은 막이기 때문에, 밀봉 박막(2)의 열 팽창 계수와 반도체 칩(10)의 팽창 계수의 차이가 있는 경우에도, 밀봉 박막(2)의 열 팽창 계수와 반도체 칩(10)의 열 팽창 계수의 차이로 인해 SAW 소자(50)에 가해지는 응력을 저감할 수 있다.
따라서, 본 실시예의 전자 부품(100)에 의하면, 반도체 칩(10)과 밀봉 부재(40) 사이의 내부 공간(60) 내의 압력, 습도, 가스 종류 등의 밀봉 조건을 일정하게 유지할 수 있다. 또한, SAW 소자(50)에 가해지는 응력을 저감시킬 수 있어, 전자 부품(100)의 정상적인 동작을 보다 확보할 수 있다.
밀봉 박막(2)의 재료로서는 금속 박막이나 무기 박막이 채용된다.
구체적으로는, 금속 박막의 재료로서, 크롬(Cr), 티탄(Ti), 동(Cu), 알루미늄(Al), 및 티탄텅스텐(TiW) 중 어느 하나가 채용된다.
또한, 무기 박막의 재료로서, 산화실리콘(SiO2), 질화실리콘(SiN), 알루미나(Al3O2), 및 폴리실라잔 중 어느 하나가 채용된다.
또한, 밀봉 박막(2)의 구조로서 유기박막과 무기 박막의 적층체를 이용해도 좋다.
또한, SAW 소자(50)에 가해지는 응력을 저감시키기 위해서만이라면, 밀봉 박막(2)으로서 수지로 이루어지는 박막을 이용하여도 좋다. 또, 수지 재료는, 상술한 바와 같이 수증기를 투과할 가능성이 있기 때문에, 밀봉 박막(2)으로서 금속 박막 또는 무기 박막을 이용하는 것이 바람직하다. 또, 밀봉 박막(2)의 재료로서 수지 재료를 채용하는 경우에 있어서는, 전자 부품을 구성하는 복수의 부재 각각의 전이 온도 이하에서 형성할 수 있는 수지를 이용하는 것이 바람직하다. 이것에 의해서, 전자 부품(100)을 구성하는 복수의 부재 각각의 특성을 변화시키지 않고, 밀봉 박막(2)을 형성하는 것이 가능해진다. 구체적인 밀봉 박막(2)의 재료로서는, 고밀도 폴리에틸렌, 염화비닐리덴, 폴리비닐알콜(PVA), 나일론 및 에틸렌비닐알콜 중 어느 하나의 수지 재료를 채용한다.
제 2 배선(19) 상에는, 외부 기기와의 접속 단자인 범프(도전성 돌기부)(20)가 마련되어 있다. 범프(20)는 반도체 칩(10)의 단자 형성면(10B) 상에 마련되고, 전자 부품(100)은 범프(20)를 통해 기판(P)에 전기적으로 접속된다.
또, 범프(20)의 형성 재료로서는, 도전성 부재라면 이용하는 것이 가능하지만, 일반적으로는, 무연 땜납이나 금 등을 이용한다.
또한, 기판(P)은 배선 패턴(P1)을 구비하고 있다. 그리고, 이 배선 패턴(P1)과 전자 부품(100)이 범프(20)를 통해 전기적으로 접속되어 있다. 또, 기판(P)으로서는, 수지에 배선 패턴이 형성된 프린트 배선 기판, 배선 패턴이 형성된 실리콘 기판 또는 배선 패턴이 형성된 유리 기판 등을 이용할 수 있다.
밀봉 수지(3)는, 전자 부품(100)과 기판(P) 사이의 공간(K)을 둘러싸도록 범프(20)의 외측에 배치되어 있다. 이 밀봉 수지(3)에 의해서, 공간(K)에 외부부터의 가스가 침입하는 것을 간단히 방지할 수 있다.
또, 밀봉 수지(3)로서는, 주지의 밀봉용 수지를 이용할 수 있고, 예컨대, 에폭시계 수지나 폴리이미드계 수지 등을 이용할 수 있다.
(전자 부품의 제조 방법의 실시예 1)
다음에, 상술한 바와 같이 구성된 본 실시예의 전자 부품(100)의 제조 방법에 대하여 설명한다. 또, 이하에 설명하는 바와 같이, 전자 부품(100)은, 도 3에 나타내는 동일한 반도체 기판(제 2 기판)(110) 상에 복수 형성되지만, 설명의 편의상, 이하의 도면에서는, 단일의 전자 부품(100)에 상당하는 반도체 기판(110)의 일부분만을 대표하여, 도시하는 경우가 있다.
(반도체 기판의 준비)
도 3에 나타내는 바와 같은 복수의 반도체 영역(제 2 영역)(70)을 갖는 반도체 기판(제 2 기판)(110)을 준비한다. 반도체 기판(110)은, 소자 형성면(10A)과 단자 형성면(10B)을 갖고 있다. 여기서, 반도체 기판(110)에서의 소자 형성면(10A)과, 상기 반도체 칩(10)의 소자 형성면(10A)은, 동일면이므로, 동일 부호를 부하고 있다. 또한, 반도체 기판(110)에서의 단자 형성면(10B)과, 상기의 반도체 칩(10)의 단자 형성면(10B)은 동일면이므로, 동일 부호를 부하고 있다.
반도체 영역(70)은 소자 형성면(10A) 상에 복수로 구획된 영역이다. 또한, 후속 공정에서 반도체 기판(110)이 다이싱되는 것에 의해, 복수의 반도체 영역(70)은 분할되어, 개별 조각화된 복수의 반도체 칩(10)이 된다.
(반도체 기판의 단자 형성면 상에서의 절연층, 배선, 및 랜드부의 제조 공정)
도 4 내지 도 10을 참조하여, 반도체 기판(110)의 단자 형성면(10B) 상에서의 절연층, 배선, 및 랜드부의 제조 공정에 대하여 설명한다.
이하에서는, 반도체 기판(110) 중, 나중에 반도체 칩(10)이 되는 부위만을 도시하고 있다.
우선, 도 4에 도시하는 바와 같이 반도체 기판(110)의 단자 형성면(10B) 상에 기초층(11)을 형성하고, 기초층(11) 상에 전극(15)을 형성한다.
여기서, 반도체 기판(110)의 단자 형성면(10B) 상에는, 예컨대 트랜지스터, 메모리 소자, 그 밖의 전자 소자를 포함하는 집적 회로(도시하지 않음)가 형성되어 있다. 기초층(11)은 절연층으로서, 실리콘(Si)의 산화막(SiO2)에 의해서 형성되어 있다. 전극(15)은, 상기 집적 회로와 전기적으로 접속되어 있고, 티탄(Ti), 질화티탄(TiN), 알루미늄(Al), 동(Cu) 등에 의해서 형성되어 있다. 그리고, 기초층(11) 및 전극(15)을 덮도록, 제 1 절연층(14)을 형성한다.
제 1 절연층(14)의 재료는, 폴리이미드 수지, 실리콘 변성 폴리이미드 수지, 에폭시 수지, 실리콘 변성 에폭시, 아크릴 수지, 페놀 수지, 벤조시클로부텐(BCB), 폴리벤조옥사졸(PBO) 등이다. 또는, 제 1 절연층(14)의 재료는, 산화실리콘(SiO2), 질화실리콘(SiN)등, 절연성이 있으면 다른 재료라도 좋다.
다음에, 스핀코트법 등에 의해 포토레지스트(도시하지 않음)를 제 1 절연층(14) 상의 전면에 도포한다. 그리고, 소정의 패턴이 형성된 마스크를 이용하여 노광 처리를 실행하고, 현상 처리를 행한다. 이것에 의해서, 포토레지스트는 소정 형상으로 패터닝된다.
그리고, 에칭 처리가 행하여져, 도면 중, 우측의 전극(15)을 덮은 제 1 절연층(14)의 일부가 제거되어 개구부가 형성된다. 다음에, 상기 개구부를 형성한 제 1 절연층(14) 상의 포토레지스트를 마스크로 하여, 드라이 에칭에 의해, 복수의 전극(15) 중, 도면 중, 우측의 전극(15)의 일부를 개구한다. 또한, 개구부에 대응하는 기초층(11) 및 반도체 기판(110)의 일부를 에칭에 의해 제거한다. 이것에 의해서, 도 5에 도시하는 바와 같이 반도체 기판(110)의 단자 형성면(10B)의 일부에 구멍부(12H)가 형성된다.
다음에, 제 1 절연층(14) 상 및 구멍부(12H)의 내벽 및 저면에 절연막(13)을 형성한다. 절연막(13)은, 전류 리크의 발생, 산소 및 수분 등에 의한 반도체 기판(110)의 침식 등을 방지하기 위해서 마련된다. 또한, 절연막(13)의 재료로서는, PECVD(Plasma Enhanced Chemical Vapor Deposition)을 이용하여 형성한 정규산4에틸(Tetra Ethyl Ortho Si1icate : Si(OC2H5)4 : 이하, TEOS라 함), 즉 PE-TEOS, 및 , 오존 CVD을 이용하여 형성한 TEOS, 즉 O3-TEOS, 또는 CVD를 이용하여 형성한 산화실리콘(SiO2)이 이용된다. 또, 절연막(13)은 절연성이 있으면 다른 재료라도 좋고, 수지라도 좋다.
다음에, 스핀코트법 등에 의해 포토레지스트를 절연막(13) 상의 전면에 도포한다. 그리고, 소정의 패턴이 형성된 마스크를 이용하여 노광 처리를 실행하고, 현상 처리를 행한다. 이것에 의해서, 포토레지스트는 소정 형상으로 패터닝된다. 도 6에 도시하는 바와 같이 에칭 처리가 행하여짐 으로써 전극(15) 상에 마련된 절연막(13) 및 제 1 절연층(14)이 제거된다. 또한, 구멍부(12H)의 내벽 및 저면에 절연막(13)을 형성한다.
다음에, 전기 화학 도금(ECP)법을 이용하여, 구멍부(12H)의 내측 및 전극(15) 상에 도금 처리를 실시한다. 이것에 의해서, 구멍부(12H)의 내측에 관통 전극(12)을 형성하기 위한 도전성 재료가 배치된다. 관통 전극(12)을 형성하기 위한 도전성 재료로서는, 예컨대 동(Cu)을 이용할 수 있고, 구멍부(12H)에는 동(Cu)이 매립된다. 이것에 의해서, 도 7에 도시하는 바와 같이 전극(15) 상에 돌출된 형상의 관통 전극(12)이 형성된다. 본 실시예에서의 관통 전극(12)을 형성하는 공정에 는, TiN, Cu를 스퍼터법으로 형성(적층)하는 공정과, Cu를 도금법으로 형성하는 공정이 포함된다. 또, TiW, Cu를 스퍼터법으로 형성(적층)하는 공정과, Cu를 도금법으로 형성하는 공정이 포함된 것이라도 좋다. 또, 관통 전극(12)의 형성 방법으로서는, 상술한 방법으로 한정되지 않고, 도전 페이스트, 용융 금속, 금속 와이어 등을 매설하더라도 좋다.
다음에, 도 8에 도시하는 바와 같이 제 1 절연층(14) 상에 복수의 제 1 배선(16)을 형성한다. 복수의 제 1 배선(16) 중, 일부의 제 1 배선(16)은, 도면 중, 좌측의 전극(15)에 전기적으로 접속되도록 형성된다. 제 1 배선(16)은, 동(Cu), 크롬(Cr), 티탄(Ti), 니켈(Ni), 티탄텅스텐(TiW), 금(Au), 은(Ag), 알루미늄(Al), 니켈 바나듐(NiV), 텅스텐(W), 질화티탄(TiN), Pb(납) 중 적어도 하나를 포함하는 재료로 형성된다. 또한, 이들 재료 중 적어도 2개의 재료를 적층하는 것에 의해 제 1 배선을 형성하더라도 좋다. 본 실시예에서의 제 1 배선(16)을 형성하는 공정도에는, TiW, Cu, TiW의 순서대로 스퍼터법에 의해 형성하는 공정이 포함된다. 또, TiW, Cu의 순서대로 스퍼터법에 의해 형성하는 공정과, Cu를 도금법으로 형성하는 공정이 포함된 것이라도 좋다.
다음에, 도 9에 도시하는 바와 같이 관통 전극(12), 제 1 배선(16), 및 제 1 절연층(14)을 덮도록, 제 2 절연층(18)을 형성한다. 제 2 절연층(18)의 재료로서는, 폴리이미드 수지, 실리콘 변성 폴리이미드 수지, 에폭시, 실리콘 변성 에폭시 수지, 아크릴 수지, 페놀 수지, 벤조시클로부텐(BCB), 폴리벤조옥사졸(PBO) 등이 이용된다. 또는, 제 2 절연층(18)의 재료는, 산화실리콘(SiO2), 질화실리콘(SiN) 등이더라도 좋다. 또, 제 2 절연층(18)은 절연성이 있으면 다른 재료라도 좋다.
다음에, 제 2 절연층(18) 중, 랜드부(17)에 대응하는 영역을 제거한다. 제 1 배선(16)의 일부를 노출시켜 랜드부(17)를 형성한다. 또, 제 2 절연층(18) 중 랜드부(17)에 대응하는 영역을 제거할 때에는, 노광 처리 및 현상 처리를 포함하는 포토리소그래피법을 이용한다. 그리고, 도 10에 도시하는 바와 같이 랜드부(17)에 접속되도록, 제 2 절연층(18) 상에는 제 2 배선(19)이 형성된다.
(반도체 기판의 소자 형성면 상에서의 SAW 소자의 제조 공정)
도 11 및 도 12를 참조하여, 반도체 기판(110)의 소자 형성면(10A) 상에서의 SAW 소자의 제조 공정에 대하여 설명한다.
이하에서는, 반도체 기판(110) 중, 나중에 반도체 칩(10)이 되는 부위만을 도시하고 있다.
우선, 자외광(UV 광)의 조사에 의해 박리 가능한 접착제를 개재시켜, 반도체 기판(110)의 단자 형성면(10B)에 도시하지 않은 유리판을 붙인다. 이 유리판은 WSS(Wafer Support System)라고 불리는 것 중 하나로서, 반도체 기판(110)은 유리판에 지지된다. 그리고, 유리판과 반도체 기판(110)을 부착하여, 소자 형성면(10A)을 노출시킨 상태로, 반도체 기판(110)의 소자 형성면(10A)에 대하여 연마 처리, 드라이 에칭 처리, 또는 웨트 에칭 처리 등의 소정의 처리를 실시한다.
이것에 의해서, 도 11에 도시하는 바와 같이 반도체 기판(110)의 막 두께가 얇아져, 소자 형성면(10A)에서 관통 전극(12)의 일 단부가 노출된다.
다음에, 도 12에 도시하는 바와 같이 반도체 기판(110)의 소자 형성면(10A)에 SAW 소자(50)를 형성한다. 그리고, SAW 소자(50)는, 복수의 반도체 영역(70) 각각에 형성된다(도 3 참조). SAW 소자(50)를 형성하는 공정에는, 압전 박막을 형성하는 공정과, 압전 박막에 접하도록 빗살 전극을 형성하는 공정과, 보호막을 형성하는 공정이 포함된다. 또, SAW 소자(50)를 형성하는 공정에는, 플라즈마 등을 SAW 소자(50)에 조사하여 주파수 조정을 행하는 공정이 포함된다. 압전 박막을 형성하기 위한 재료로서는, 산화아연(ZnO), 질화알루미늄(AlN),. 니오브산리튬(LiNbO3), 탄탈산리튬(LiTaO3), 니오브산칼륨(KNbO3) 등을 들 수 있다. 빗살 전극의 형성 재료로서는, 알루미늄을 포함하는 금속을 들 수 있다. 보호막의 형성 재료로서는, 산화실리콘(SiO2), 질화실리콘(Si3N4), 질화티탄(TiN) 등을 들 수 있다. 그리고, 이러한 SAW 소자(50)는, 소자 형성면(10A)에 노출된 관통 전극(12)의 일단부와 전기적으로 접속된다.
(밀봉 기판의 준비)
도 13에 나타내는 바와 같은 복수의 밀봉 영역(제 1 영역)(90)을 갖는 밀봉 기판(제 1 기판)(120)을 준비한다. 밀봉 기판(120)은, 밀봉면(40A)과 박막 형성면(40B)을 갖고 있다. 여기서, 밀봉 기판(120)에서의 밀봉면(40A)과, 상기 반도체 칩(10)의 밀봉면(40A)과는 동일면이므로, 동일 부호를 부여하고 있다. 또한, 밀봉 기판(120)에서의 박막 형성면(40B)과, 상기의 반도체 칩(10)의 박막 형성면(40B)은 동일면이므로, 동일 부호를 부하고 있다.
밀봉 영역(90)은 밀봉면(40A) 상에 복수로 구획된 영역이다. 또한, 후속 공정에서 밀봉 기판(120)이 다이싱되는 것에 의해, 복수의 밀봉 영역(90)은, 분할되어, 개별 조각화된 복수의 밀봉 부재(40)가 된다.
(반도체 기판과 밀봉 기판을 접합하는 공정)
다음에, 도 14(a), 도 14(b)를 참조하여, 반도체 기판과 밀봉 기판을 접합하는 공정에 대하여 설명한다.
우선, 도 14(a)에 도시하는 바와 같이 반도체 기판(110)에 있어서, 복수의 반도체 영역(70) 각각의 가장자리부에 접착층(30)을 형성한다.
또, 본 실시예에서는, 반도체 기판(110)에 접착층(30)을 형성하고 있지만, 밀봉 기판(120)의 밀봉 영역(90) 각각의 가장자리부에 접착층(30)을 형성하더라도 좋다. 접착층(30)으로서는, 예컨대 감광성의 폴리이미드 접착제 등을 사용할 수 있다.
다음에, 도 14(b)에 도시하는 바와 같이 반도체 기판(110)과 밀봉 기판(120)을 대향시킨다. 그리고, 반도체 영역(70)과 밀봉 영역(40)이 대향하도록, 반도체 기판(110)과 밀봉 기판(120)을 접합한다. 이에 따라, 복수의 반도체 영역(70) 각각에 형성된 SAW 소자(50)는, 반도체 영역(70)과, 밀봉 영역(90)과, 접착층(30)으 로 둘러싸인 내부 공간(60)에 배치된다. 따라서, SAW 소자(50)는, 내부 공간(60) 내에 밀봉된 구조가 형성된다. 또, 이러한 밀봉 구조에서는, 내부 공간(60)이 진공 상태로 유지된 진공 밀봉이나, 내부 공간(60)이 N2, Ar, He 등의 소정 가스에 의해서 치환된 가스 치환밀봉 등이 채용된다.
또, 반도체 기판(110) 및 밀봉 기판(120)에 있어서는, 반도체 영역(70)의 가장자리부에 따라 금속 돌기가 형성되고, 밀봉면(40A)에 상기 금속 돌기와 전기적으로 접속되는 금속층이 형성되어 있더라도 좋다. 이 경우, 반도체 기판(110)과 밀봉 기판(120)을 접합했을 때에, 금속 돌기와 금속층이 전기적으로 접속된다.
또한, 밀봉 기판(120)의 재료로서 유리를 이용하여도 좋다. 이 경우에는, 밀봉 후에 레이저 조사 등에 의해서 SAW 소자(50)의 주파수 조정이 가능해진다.
(밀봉 기판을 절단하는 공정)
다음에, 도 14(c)를 참조하여, 밀봉 기판을 절단하는 공정에 대하여 설명한다. 도 14(c)에 도시하는 바와 같이 도시하지 않은 다이싱 장치에 의해서, 밀봉 기판(120)만을 다이싱(절단)한다. 또한, 밀봉 기판(120)의 박막 형성면(40B)에서 다이싱을 행한다. 이것에 의해서, 밀봉 기판(120)에서의 복수의 밀봉 영역(90)은 개별적으로 분할된다. 따라서, 복수의 밀봉 부재(40) 각각이 접착층(30)을 통해 반도체 기판(110) 상에 형성된다.
(밀봉 박막을 형성하는 공정)
다음에, 도 14(d)를 참조하여, 밀봉 기판을 절단하는 공정에 대하여 설명한다. 도 14(d)에 도시하는 바와 같이 반도체 기판(110) 상에 형성된 밀봉 부재(40)를 덮도록, 밀봉 박막(2)을 형성한다. 구체적으로는, 밀봉 박막(2)의 재료로서 금속 박막을 이용하는 경우에는, 증착법, 스퍼터법, CVD(chemical vapor deposition)법 또는 도금법 등에 의해서 밀봉 박막(2)이 형성된다. 또한, 밀봉 박막(2)의 재료로서 무기 박막을 이용하는 경우에는, 증착법, 스퍼터법, CVD 법 또는 웨트법(예컨대, 스핀코트법, 딥법, 스프레이법 등)등에 의해서 밀봉 박막(2)이 형성된다.
이러한 밀봉 박막(2)을 형성하는 공정은, 밀봉 부재(40)를 덮도록 밀봉용 수지 부재를 형성하는 공정과 비교하여 저온으로 실행할 수 있다. 예컨대, 밀봉 박막(2)의 재료를 용매에 녹여, 이 액체를 도포한 후, 용매를 자연 건조에 의해서 증발시킴으로써, 실온에서 밀봉 박막(2)을 형성할 수 있다. 이 때문에, 밀봉 박막(2)을 형성하는 공정에서, SAW 소자(50)에 열적인 손상이 가해지는 것을 방지할 수 있다. 또한, 밀봉 박막(2)의 형성 공정에서는, 밀봉 박막(2)보다도 먼저 반도체 기판(110) 상에 형성된 소자 등에 열이 가해지는 것을 억지할 수 있다. 따라서, 밀봉 박막(2)의 열 팽창 계수와 기판(P)의 열 팽창 계수의 차이로 인해 SAW 소자(50)에 가해지는 응력을 저감할 수 있다. 이에 따라서, 예컨대, SAW 소자(50)의 주파수 변동 등의 특성 변화가 발생하는 것을 방지하는 것이 가능해진다.
(반도체 기판을 절단하는 공정)
다음에, 상기와 동일한 도시하지 않은 다이싱 장치를 이용하는 것에 의해, 반도체 기판(110)만을 다이싱한다. 또한, 반도체 기판(110)의 단자 형성면(10B)에서 다이싱을 행한다. 이것에 의해서, 반도체 기판(110)에서의 복수의 반도체 영역(70)은 개별적으로 분할된다. 따라서, 개별 조각화된 복수의 전자 부품(100)이 제조된다.
본 실시예의 전자 부품의 제조 방법에 의하면, 밀봉 박막(2)을 형성하는 공정을 일괄해서 행한 후에, 반도체 기판(110)을 다이싱함으로써 복수의 반도체 영역(70)으로 분할하기 때문에, 복수의 전자 부품(100)에서의 밀봉 박막(2)을 한번에 형성할 수 있다. 따라서, 밀봉 박막(2)을 구비하는 전자 부품(100)을 저렴하고 또한 대량으로 제조할 수 있다.
다음에, 도 15에 도시하는 바와 같이 전자 부품(100)을 기판(P)의 배선(P1)에 범프(20)를 통해 접속한다. 또, 배선(P1)에는, 미리 전자 부품(100)을 설치하는 영역이 형성되어 있고, 전자 부품(100)은, 배선(P1)의 소정 영역에 범프(20)를 통해 전기적으로 접속된다. 구체적으로는, 전자 부품(100)의 단자 형성면(10B)에 형성된 제 2 배선(19) 상 또는 배선(P1)의 소정 영역 상에, 예컨대 무연 땜납으로 이루어지는 범프(20)를 형성하고, 전자 부품(100)과 기판(P)을 범프(20)를 통해 접합함으로써, 전자 부품(100)과 배선(P1)이 전기적으로 접속된다. 또, 범프(20)를 형성할 때는, 땜납 볼을 제 2 배선(19) 상 또는 배선(P1)의 소정 영역 상에 형성하는 형태라도 좋고, 도전 페이스트를 제 2 배선(19) 상 또는 배선(P1)의 소정 영역 상에 인쇄하는 형태라도 좋다.
다음에, 전자 부품(100)과 기판(P) 사이의 공간(K)을 둘러싸도록, 범프(20)의 외측에밀 봉 수지(3)를 형성한다. 구체적으로는, 디스펜서 등에 의해서, 전자 부품(100)과 기판(P) 사이의 공간(K)을 둘러싸도록 범프(20)의 외측에 수지를 도포한다. 여기서, 디스펜서 등으로부터 도포하는 수지의 점성 및 틱소트로피(thixotropy)는, 전자 부품(100)과 기판(P) 사이의 공간(K)에 수지가 흘러 들어오지 않도록 적절히 조정되어 있다. 또, 수지의 점성 및 틱소트로피는, 수지에 대한 무기 재료의 함유량이나, 수지의 조성 비율 등을 조정함으로써 조정할 수 있다. 그리고, 디스펜서 등에 의해서 도포한 수지가 열 경화성의 수지인 경우에는, 도포한 수지에 대하여 열량을 가하는 것에 의해 밀봉 수지(3)가 형성된다. 또한, 디스펜서 등에 의해서 도포한 수지가 광 경화성의 수지인 경우에는, 도포한 수지에 대하여 광을 조사함으로써 밀봉 수지(3)가 형성된다.
이상의 공정에 의해서, 도 1 및 도 2에 도시하는 바와 같이 본 실시예의 전자 부품(100)이 기판(P) 상에 탑재된다.
(전자 부품의 제조 방법의 실시예 2)
다음에, 전자 부품(100)의 제조 방법의 실시예 2에 대하여 설명한다.
상기의 전자 부품의 제조 방법의 실시예 1에 있어서는, 밀봉 기판(120)과 반도체 기판(110)을 접합한 후에 다이싱함으로써, 복수의 밀봉 영역(90)을 개별적으로 분할했다.
전자 부품의 제조 방법의 실시예 2에서는, 먼저 밀봉 기판(120)을 다이싱함으로써, 밀봉 영역(90)을 개별적으로 분할하고, 그 후, 복수의 밀봉 부재(40) 각각을 반도체 기판(110) 상에 접합하고 있다.
이하에, 전자 부품의 제조 방법의 실시예 2에 대하여 설명한다. 또, 상기의 전자 부품의 제조 방법의 실시예 1과 동일한 구성에는 동일 부호를 부여하고 설명을 생략하고 있다.
우선, 도 16(a)에 도시하는 바와 같이 밀봉 기판(120)을 준비한다. 밀봉 기판(120)은 도 13에 나타내는 바와 같은 복수의 밀봉 영역(90)을 갖고 있다.
다음에, 도 16(b)에 도시하는 바와 같이 도시하지 않은 다이싱 장치에 의해서, 밀봉 기판(120)을 다이싱하여, 밀봉 영역(90)을 갖는 밀봉 부재(칩)(40)를 형성한다.
다음에, 도 16(c)에 도시하는 바와 같이 접착층(30)을 개재시켜, 복수의 밀봉 부재(40) 각각을 반도체 기판(110) 상의 복수의 반도체 영역(70) 각각에 접합한다. 이것에 의해서, 서로 대향하는 밀봉 영역(90)과 반도체 영역(70) 사이의 내부 공간(60) 내에 SAW 소자(50)가 배치된다.
다음에, 도 16(d)에 도시하는 바와 같이 반도체 기판(110) 상에 형성된 밀봉 부재(40)를 덮도록, 밀봉 박막(2)을 형성한다.
그 후, 반도체 기판(110)만을 다이싱한다. 또한, 반도체 기판(110)의 단자 형성면(10B)에서 다이싱을 행한다. 이것에 의해, 반도체 기판(110)에서의 복수의 반도체 영역(70)은 개별적으로 분할된다. 따라서, 개별 조각화된 복수의 전자 부 품(100)이 제조된다.
이러한 전자 부품의 제조 방법의 실시예 2에서도 상기 전자 부품의 제조 방법의 실시예 1과 동일한 효과를 얻을 수 있다.
(전자 부품의 실시예 2)
다음에, 본 발명의 실시예 2에 대하여 설명한다.
또, 실시예 2의 설명에 있어서, 상기 실시예 1과 동일한 부분에 대해서는, 그 설명을 생략 또는 간략화한다.
도 17은, 실시예 2의 전자 부품(200)의 단면도이다. 이 도면에 도시하는 바와 같이, 실시예 2의 전자 부품(200)에 있어서는, SAW 소자(50)가, 반도체 칩(10)의 소자 형성면(10A) 상에 형성되어 있지 않고, 소자 형성면(10A)에 대향하는 밀봉 부재(40)의 밀봉면(40A) 상에 형성되어 있다. 따라서, SAW 소자(50)는, 소자 형성면(10A)과는 이간되어 형성되어 있다. 본 실시예에 있어서는, 반도체 칩(10)과는 별도의 부재에 SAW를 마련하는 것에 의해, 반도체 칩(10)에 가해지는 열 응력, 막 응력의 영향을 받지 않기 때문에, 양호한 특성을 얻을 수 있다. 이 경우, 밀봉 부재(40)는, 실리콘 기판, 수정 기판, 실리콘 및 다이아를 포함하는 기판에 의해서 구성되어 있다. 또한, 본 실시예에 있어서는, 관통 전극(12)의 한쪽 단부부가, 반도체 칩(10)의 소자 형성면(10A)보다 돌출하여 형성되어 있다. 이와 같은 전자 부품(200)의 제조 방법은, 밀봉 부재(40)의 밀봉면(40A) 상에 미리 SAW 소자(50)를 형성하고, 반도체 칩(10)(또는 반도체 기판(110))과 밀봉 부재(40)(또는 밀봉 기판 (120))를 접착층(30)을 통해 접합한다. 소자 형성면(10A)보다 돌출된 관통 전극(12)의 일 단부와, SAW 소자(50)의 단자(51)를 전기적으로 접속한다. 또, 관통 전극(12)의 일 단부 및 단자(51)에는, 금속 접속하기 쉽게, 금 등의 표면 처리, 또는 땜납재를 표면에 마련하는 것이 바람직하다. 또는, 관통 전극(12)의 일 단부와 단자(51)를 접착층(30)의 수축을 이용한 가압 접촉에 의해서 접속하더라도 좋다.
(전자 부품의 실시예 3)
다음에, 본 발명의 실시예 3에 대하여 설명한다. 또, 실시예 3의 설명에 있어서도, 상기 실시예 1과 동일한 부분에 대해서는, 그 설명을 생략 또는 간략화한다.
도 18은 실시예 3의 전자 부품(300)의 단면도이다. 이 도면에 도시하는 바와 같이, 실시예 3의 전자 부품(300)에 있어서는, 반도체 칩(10)의 소자 형성면(10A)과 밀봉 부재(40) 사이에 배치하고 있는 소자 기판(80)에 SAW 소자(50)가 마련되어 있다. 본 실시예에 있어서도, 반도체 칩(10)과는 별도의 부재에 SAW를 마련하는 것에 의해, 상기 실시예 2와 같이, 반도체 칩(10)에 걸리는 열 응력, 막 응력의 영향을 받지 않기 때문에, 양호한 특성을 얻을 수 있다. SAW 소자(50)는, 소자 기판(80) 중, 반도체 칩(10)의 소자 형성면(10A)에 대향하는 면(80A)에 마련된다. 소자 기판(80)은, 실리콘 기판, 수정 기판, 및 실리콘과 다이아를 포함하는 기판에 의해서 구성되어 있다. 또한, 본 실시예에 있어서는, 관통 전극(12)의 일 단부가, 반도체 칩(10)의 소자 형성면(10A)보다 돌출하여 형성되어 있다. 그리고, 소자 기판(80)의 면(80A) 상에 형성된 SAW 소자(50)의 단자(51)와 관통 전극(12)의 일 단부가 전기적으로 접속되어 있다. 본 실시예에 있어서도, 관통 전극(12)의 일 단부 및 단자(51)는 금속 접속하기 쉽게, 금 등의 표면 처리, 또는 땜납재를 표면에 마련하는 것이 바람직하다. 또는, 관통 전극(12)의 일 단부와 단자(51)를 접착층(30)의 수축을 이용한 가압 접촉에 의해서 접속하더라도 좋다. 반도체 칩(10)과 밀봉 부재(40)는, 접착층(30)을 통해 접착되어 있다. 또한, 반도체 칩(10)과 밀봉 부재(40)와 접착층(30)으로 둘러싸인 내부 공간(60)에, SAW 소자(50)를 갖는 소자 기판(80)이 배치된다.
(실시예 4)
다음에, 본 발명의 실시예 4로서, 상기 실시예 1∼3 중 어느 하나의 실시예의 전자 부품(100∼300)을 구비하는 전자 기기에 대하여 설명한다.
도 19는 본 실시예의 전자 기기의 일례를 나타내는 도면으로서, 휴대 전화(500)를, 도시하는 도면이다. 그리고, 본 실시예의 전자 기기인 휴대 전화(500)는, 상기 실시예 1∼3 중 어느 하나의 실시예의 전자 부품(100∼300)을 구비하는 것이기 때문에, 신뢰성에 우수한 것으로 된다.
이상, 첨부 도면을 참조하면서 본 발명에 따른 전자 부품의 제조 방법, 전자 부품, 및 전자 기기가 바람직한 실시예에 대하여 설명했지만, 본 발명은 상기 실시예로 한정되지 않는다. 상술한 실시예에서 나타낸 각 구성 부재의 여러가지 형상이나 조합 등은 일 예로서, 본 발명의 주지로부터 일탈하지 않는 범위에서 설계 요 구 등에 근거하여 여러가지 변경 가능하다. 또한, 밀봉 박막(2)을 기판(P) 상에 전자 부품(100)을 덮어 형성하더라도 좋다. 이와 같이 하면, 이 밀봉 박막(2)에 의해서, 전자 부품(100)과 기판(P) 사이의 공간(K)에 외부에서 가스가 침입하는 것을 보다 확실히 방지하는 것이 가능해진다.
또한, 상기 실시예 1∼3에서는, 본 발명의 기능 소자로서 SAW 소자(50)가 이용되었다.
본 발명은, 이것으로 한정되는 것이 아니라, 밀봉을 필요로 하는 소자, 예컨대, 수정 진동자, 압전 진동자, 압전 소리굽쇠 등을 본 발명의 기능 소자로서 이용하더라도 좋다.
또한, 예컨대, 상기 실시예의 전자 부품에서의 밀봉 박막(2)의 재료로서, 차광성 재료를 채용함으로써, 광 조사에 의한 SAW 소자(50)의 오동작을 방지하는 것도 가능해진다.
또한, 예컨대, 상기 실시예의 전자 부품에서의 밀봉 박막(2)을 다른 재료로 형성되는 다층막으로서 형성하더라도 좋다.
상술한 본 발명에 의하면, 기능 소자에 가해지는 응력을 저감시킬 수 있는 효과가 있다.

Claims (20)

  1. 전자 부품의 제조 방법으로서,
    복수의 제 1 영역을 갖는 제 1 기판을 준비하고,
    복수의 제 2 영역을 갖는 제 2 기판을 준비하고,
    기능 소자의 적어도 일부가 상기 제 1 영역과 상기 제 2 영역 사이의 공간 내에 배치되도록, 상기 제 1 영역과 상기 제 2 영역을 서로 대향시켜, 상기 제 1 기판과 상기 제 2 기판을 접합하고,
    상기 제 1 기판과 상기 제 2 기판을 접합한 후에, 상기 제 1 영역마다 상기 제 1 기판을 절단하여 복수로 분할된 제 1 분할 기판을 얻고,
    상기 제 1 기판을 절단한 후에, 상기 복수의 제 1 분할 기판을 피복하는 밀봉 박막을, 상기 제 2 기판 상에 형성하고,
    상기 밀봉 박막을 형성한 후에, 상기 제 2 영역마다 상기 제 2 기판을 절단하여 복수로 분할된 제 2 분할 기판을 얻어,
    개별 조각화된 복수의 전자 부품을 제조하는 전자 부품의 제조 방법.
  2. 제 1 항에 있어서,
    상기 밀봉 박막은 금속 박막인 전자 부품의 제조 방법.
  3. 제 2 항에 있어서,
    상기 밀봉 박막의 재료는, 크롬, 티탄, 동, 알루미늄, 및 티탄텅스텐 중 어느 하나인 전자 부품의 제조 방법.
  4. 제 1 항에 있어서,
    상기 밀봉 박막은 무기 박막인 전자 부품의 제조 방법.
  5. 제 4 항에 있어서,
    상기 밀봉 박막의 재료는, 산화실리콘, 질화실리콘, 알루미나, 및 폴리실라잔 중 어느 하나인 전자 부품의 제조 방법.
  6. 제 1 항에 있어서,
    상기 밀봉 박막은 수지인 전자 부품의 제조 방법.
  7. 제 6 항에 있어서,
    상기 수지의 재료는, 고밀도 폴리에틸렌, 염화비닐리덴, 폴리비닐알콜, 나일론, 및 에틸렌비닐알콜중 어느 하나인 전자 부품의 제조 방법.
  8. 제 1 항에 있어서,
    상기 밀봉 박막은 유기 박막과 무기 박막을 포함하는 적층체인 전자 부품의 제조 방법.
  9. 전자 부품의 제조 방법으로서,
    복수의 제 1 영역을 갖는 제 1 기판을 준비하고,
    복수의 제 2 영역을 갖는 제 2 기판을 준비하고,
    상기 제 1 영역마다 상기 제 1 기판을 절단함으로써, 복수로 분할된 제 1 분할 기판을 얻고,
    상기 복수의 제 1 분할 기판을 형성한 후에, 기능 소자의 적어도 일부가 상기 제 1 분할 기판과 상기 제 2 영역 사이의 공간 내에 배치되도록, 상기 복수의 제 1 분할 기판 각각과 상기 복수의 제 2 영역 각각을 서로 대향시켜, 상기 복수의 제 1 분할 기판과 상기 제 2 기판을 접합하고,
    상기 복수의 제 1 분할 기판과 상기 제 2 기판을 접합한 후에, 상기 복수의 제 1 분할 기판을 피복하는 밀봉 박막을, 상기 제 2 기판 상에 형성하고,
    상기 밀봉 박막을 형성한 후에, 상기 제 2 영역마다 상기 제 2 기판을 절단하여 복수로 분할된 제 2 분할 기판을 얻어,
    개별 조각화된 복수의 전자 부품을 제조하는 전자 부품의 제조 방법.
  10. 제 9 항에 있어서,
    상기 밀봉 박막은 금속 박막인 전자 부품의 제조 방법.
  11. 제 10 항에 있어서,
    상기 밀봉 박막의 재료는, 크롬, 티탄, 동, 알루미늄, 및 티탄텅스텐 중 어느 하나인 전자 부품의 제조 방법.
  12. 제 9 항에 있어서,
    상기 밀봉 박막은 무기 박막인 전자 부품의 제조 방법.
  13. 제 12 항에 있어서,
    상기 밀봉 박막의 재료는, 산화실리콘, 질화실리콘, 알루미나, 및 폴리실라 잔 중 어느 하나인 전자 부품의 제조 방법.
  14. 제 9 항에 있어서,
    상기 밀봉 박막은 수지인 전자 부품의 제조 방법.
  15. 제 14 항에 있어서,
    상기 수지의 재료는, 고밀도 폴리에틸렌, 염화비닐리덴, 폴리비닐알콜, 나일론, 및 에틸렌비닐알콜 중 어느 하나인 전자 부품의 제조 방법.
  16. 제 9 항에 있어서,
    상기 밀봉 박막은 유기 박막과 무기 박막을 포함하는 적층체인 전자 부품의 제조 방법.
  17. 전자 부품으로서,
    제 1 분할 기판과,
    상기 제 1 분할 기판에 대향하는 제 2 분할 기판과,
    상기 제 1 분할 기판과 상기 제 2 분할 기판 사이의 공간 내에 적어도 일부가 배치된 기능 소자와,
    상기 제 1 분할 기판을 피복하는 밀봉 박막
    을 포함하고,
    상기 제 1 분할 기판, 상기 제 2 분할 기판, 상기 기능 소자, 및 상기 밀봉 박막은, 청구항 1에 기재된 제조 방법에 의해서 제조되어 있는 전자 부품.
  18. 전자 부품으로서,
    제 1 분할 기판과,
    상기 제 1 분할 기판에 대향하는 제 2 분할 기판과,
    상기 제 1 분할 기판과 상기 제 2 분할 기판 사이의 공간 내에 적어도 일부가 배치된 기능 소자와,
    상기 제 1 분할 기판을 피복하는 밀봉 박막
    을 포함하고,
    상기 제 1 분할 기판, 상기 제 2 분할 기판, 상기 기능 소자, 및 상기 밀봉 박막은 청구항 9에 기재된 제조 방법에 의해서 제조되어 있는 전자 부품.
  19. 청구항 17에 기재된 전자 부품을 구비하는 전자 기기.
  20. 청구항 18에 기재된 전자 부품을 구비하는 전자 기기.
KR1020060018363A 2005-03-01 2006-02-24 전자 부품의 제조 방법, 전자 부품, 및 전자 기기 KR100730854B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00055626 2005-03-01
JP2005055626A JP2006245098A (ja) 2005-03-01 2005-03-01 電子部品及びその製造方法、並びに電子機器

Publications (2)

Publication Number Publication Date
KR20060096894A KR20060096894A (ko) 2006-09-13
KR100730854B1 true KR100730854B1 (ko) 2007-06-20

Family

ID=36942887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060018363A KR100730854B1 (ko) 2005-03-01 2006-02-24 전자 부품의 제조 방법, 전자 부품, 및 전자 기기

Country Status (5)

Country Link
US (3) US7348263B2 (ko)
JP (1) JP2006245098A (ko)
KR (1) KR100730854B1 (ko)
CN (1) CN100444312C (ko)
TW (1) TWI298517B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4973290B2 (ja) * 2006-06-12 2012-07-11 セイコーエプソン株式会社 プローブ接触用電極、パッケージ及び電子デバイス
CN101522296A (zh) * 2006-10-06 2009-09-02 格雷斯公司 耐硫的氧化铝催化剂载体
JP5215556B2 (ja) * 2006-12-20 2013-06-19 Ｔｏｗａ株式会社 電子部品製造用の個片化装置
KR100793970B1 (ko) 2007-03-12 2008-01-16 삼성전자주식회사 Ｚｎ을 이용하는 솔더링 구조물 및 솔더링 방법
JP4462332B2 (ja) * 2007-11-05 2010-05-12 セイコーエプソン株式会社 電子部品
JP2009141036A (ja) * 2007-12-05 2009-06-25 Hitachi Media Electoronics Co Ltd パッケージ構造体
JP2010021219A (ja) * 2008-07-09 2010-01-28 Nec Schott Components Corp パッケージングデバイス装置およびパッケージ用ベース部材
TWI397056B (zh) * 2009-10-02 2013-05-21 Beijing Funate Innovation Tech 發聲裝置
CA2777021C (en) 2009-10-08 2018-02-27 W.R. Grace & Co. -Conn Sulfur tolerant alumina catalyst support
JP5877543B2 (ja) * 2010-03-17 2016-03-08 住友重機械工業株式会社 ディスプレーサ及びその製造方法及び蓄冷器式冷凍機
JP6244616B2 (ja) 2012-08-30 2017-12-13 セイコーエプソン株式会社 波長可変干渉フィルター、光学モジュール、電子機器、および波長可変干渉フィルターの製造方法
JP2014182170A (ja) 2013-03-18 2014-09-29 Seiko Epson Corp 封止構造、干渉フィルター、光学モジュール、及び電子機器
JP6432737B2 (ja) 2015-03-04 2018-12-05 セイコーエプソン株式会社 Ｍｅｍｓデバイス、ヘッド及び液体噴射装置
JP2017022473A (ja) * 2015-07-08 2017-01-26 セイコーエプソン株式会社 振動子及びその製造方法、発振器、電子機器、並びに、移動体
JP2019062350A (ja) * 2017-09-26 2019-04-18 株式会社村田製作所 複合素子
JP6635605B2 (ja) * 2017-10-11 2020-01-29 国立研究開発法人理化学研究所 電流導入端子並びにそれを備えた圧力保持装置及びｘ線撮像装置
FR3087264B1 (fr) 2018-10-11 2020-11-06 Safran Electronics & Defense Assemblage electronique et dispositif de mesure de pression a durabilite amelioree
DE102019101325A1 (de) * 2019-01-17 2020-07-23 USound GmbH Herstellungsverfahren für mehrere MEMS-Schallwandler

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01187406A (ja) * 1988-01-22 1989-07-26 Rikagaku Kenkyusho 等間隔干渉縞の位置検出法ならびに位置検出装置
JPH01197584A (ja) * 1988-02-02 1989-08-09 Mitsubishi Pencil Co Ltd 水性ボールペン用インキ組成物
JP2000077458A (ja) * 1998-08-31 2000-03-14 Matsushita Electric Works Ltd フリップチップ実装方法

Family Cites Families (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668057A (en) * 1991-03-13 1997-09-16 Matsushita Electric Industrial Co., Ltd. Methods of manufacture for electronic components having high-frequency elements
US5585687A (en) * 1994-02-23 1996-12-17 Citizen Watch Co., Ltd. Piezolelectric oscillator
US5500628A (en) * 1995-01-24 1996-03-19 Motorola, Inc. Double-sided oscillator package and method of coupling components thereto
JPH09246904A (ja) * 1996-03-14 1997-09-19 Citizen Watch Co Ltd 表面実装型水晶振動子
US5798557A (en) * 1996-08-29 1998-08-25 Harris Corporation Lid wafer bond packaging and micromachining
JPH10125825A (ja) * 1996-10-23 1998-05-15 Nec Corp チップ型デバイスの封止構造およびその封止方法
JPH1187406A (ja) 1997-09-03 1999-03-30 Kyocera Corp 半導体装置
JPH1197584A (ja) 1997-09-16 1999-04-09 Kyocera Corp 半導体装置
JP3926001B2 (ja) * 1997-09-26 2007-06-06 シチズン電子株式会社 圧電振動子とその製造方法
JPH11150440A (ja) * 1997-11-14 1999-06-02 Nec Corp フリップチップ実装型表面弾性波素子の樹脂封止構造
US6229404B1 (en) * 1998-08-31 2001-05-08 Kyocera Corporation Crystal oscillator
US6229249B1 (en) * 1998-08-31 2001-05-08 Kyocera Corporation Surface-mount type crystal oscillator
JP3677409B2 (ja) * 1999-03-05 2005-08-03 京セラ株式会社 弾性表面波装置及びその製造方法
JP4795602B2 (ja) * 2000-01-31 2011-10-19 京セラキンセキ株式会社 発振器
JP4510982B2 (ja) * 2000-02-29 2010-07-28 京セラ株式会社 弾性表面波装置
JPWO2002005424A1 (ja) * 2000-07-06 2004-01-08 株式会社東芝 弾性表面波装置及びその製造方法
US6587008B2 (en) * 2000-09-22 2003-07-01 Kyocera Corporation Piezoelectric oscillator and a method for manufacturing the same
US6703768B2 (en) * 2000-09-27 2004-03-09 Citizen Watch Co., Ltd. Piezoelectric generator and mounting structure therefor
US6456168B1 (en) * 2000-12-29 2002-09-24 Cts Corporation Temperature compensated crystal oscillator assembled on crystal base
US6946919B2 (en) * 2002-01-14 2005-09-20 Cts Corporation Controllable crystal oscillator component
EP1381151B1 (en) * 2001-04-18 2010-06-23 Epson Toyocom Corporation Piezoelectric oscillator and its manufacturing method
TW554498B (en) * 2001-08-17 2003-09-21 Citizen Watch Co Ltd Electronic device and production process thereof
JP2003092382A (ja) 2001-09-18 2003-03-28 Sony Corp 半導体装置及びその製造方法
JP3865606B2 (ja) * 2001-09-28 2007-01-10 株式会社ルネサステクノロジ 半導体装置の製造方法
DE60333513D1 (de) * 2002-03-07 2010-09-09 Nihon Dempa Kogyo Co Oberflächenmontierter Kristalloszillator
JP2003283295A (ja) * 2002-03-25 2003-10-03 Toshiba Corp 弾性表面波装置及びその製造方法
CN1537331A (zh) * 2002-04-05 2004-10-13 ������������ʽ���� 电路组件及其制造方法
DE10216267B4 (de) * 2002-04-12 2005-04-14 Infineon Technologies Ag Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur
JP3965070B2 (ja) * 2002-04-22 2007-08-22 日本電波工業株式会社 表面実装用の水晶振動子
US6653906B1 (en) * 2002-06-24 2003-11-25 Cts Corporation Controllable SAW oscillator component
JP3980954B2 (ja) * 2002-07-15 2007-09-26 日本電波工業株式会社 表面実装水晶発振器
US20040016995A1 (en) * 2002-07-25 2004-01-29 Kuo Shun Meen MEMS control chip integration
US6833654B2 (en) * 2002-09-25 2004-12-21 Cts Corporation Dual crystal package
JP3915649B2 (ja) * 2002-10-04 2007-05-16 エプソントヨコム株式会社 表面実装型ｓａｗデバイスの製造方法
JP2004135193A (ja) * 2002-10-11 2004-04-30 Toyo Commun Equip Co Ltd 表面実装型ｓａｗデバイス、及びその製造方法
JP4222147B2 (ja) * 2002-10-23 2009-02-12 セイコーエプソン株式会社 圧電発振器及び圧電発振器を利用した携帯電話装置および圧電発振器を利用した電子機器
US7034441B2 (en) * 2002-11-13 2006-04-25 Nihon Dempa Kogyo Co., Ltd Surface mount crystal unit and surface mount crystal oscillator
US20040129088A1 (en) * 2002-12-30 2004-07-08 D.C. Tigwell & Associates Single-body dual-chip orthogonal sensing transit-time flow device using a parabolic reflecting surface
JP3905041B2 (ja) * 2003-01-07 2007-04-18 株式会社日立製作所 電子デバイスおよびその製造方法
KR100464442B1 (ko) * 2003-01-11 2005-01-03 삼성전자주식회사 이피롬(ＥＰＲＯＭ, ＥｒａａｂｌｅＰｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ ＯｎｌｙＭｅｍｏｒｙ)소자의 셀 구조 및 그 제조방법
DE10300958A1 (de) * 2003-01-13 2004-07-22 Epcos Ag Modul mit Verkapselung
JPWO2004070836A1 (ja) * 2003-02-06 2006-06-01 株式会社Ｎｅｏｍａｘマテリアル 気密封止用キャップおよびその製造方法
JP4314999B2 (ja) * 2003-03-13 2009-08-19 セイコーエプソン株式会社 圧電発振器及び圧電発振器を利用した携帯電話装置および圧電発振器を利用した電子機器
JP3843983B2 (ja) * 2003-03-20 2006-11-08 セイコーエプソン株式会社 圧電振動子
US20050040905A1 (en) * 2003-05-29 2005-02-24 Kyocera Corporation Temperature-compensated crystal oscillator
US7262815B2 (en) * 2003-06-22 2007-08-28 Realtek Semiconductor Corp. Harmonic mixer based television tuner and method of processing a received RF signal
US7266869B2 (en) * 2003-07-30 2007-09-11 Kyocera Corporation Method for manufacturing a piezoelectric oscillator
JP2005109221A (ja) * 2003-09-30 2005-04-21 Toshiba Corp ウェーハレベルパッケージ及びその製造方法
WO2005055317A1 (ja) * 2003-12-05 2005-06-16 Matsushita Electric Industrial Co., Ltd. パッケージされた電子素子、及び電子素子パッケージの製造方法
JP4692722B2 (ja) * 2004-01-29 2011-06-01 セイコーエプソン株式会社 電子部品用パッケージおよび電子部品
CN1670978B (zh) * 2004-02-26 2010-12-29 京瓷株式会社 电子装置的制造方法
JP4370990B2 (ja) * 2004-07-12 2009-11-25 エプソントヨコム株式会社 圧電発振器及びその製造方法
JP4426395B2 (ja) * 2004-07-30 2010-03-03 日本電波工業株式会社 表面実装用水晶発振器の製造方法
JP4852850B2 (ja) * 2005-02-03 2012-01-11 セイコーエプソン株式会社 圧電振動素子、圧電振動子、圧電発振器、周波数安定化方法、及び圧電振動子の製造方法
KR100750742B1 (ko) * 2005-02-14 2007-08-22 삼성전자주식회사 Ｒｆ 시스템 및 그 제조방법
US20060245308A1 (en) * 2005-02-15 2006-11-02 William Macropoulos Three dimensional packaging optimized for high frequency circuitry
JP2007096372A (ja) * 2005-09-26 2007-04-12 Epson Toyocom Corp 表面実装型圧電発振器、及びその製造方法
JP4907962B2 (ja) * 2005-11-22 2012-04-04 日本電波工業株式会社 表面実装用水晶発振器
US7602107B2 (en) * 2005-11-30 2009-10-13 Nihon Dempa Kogyo Co., Ltd. Surface mount type crystal oscillator
JP2007208568A (ja) * 2006-01-31 2007-08-16 Nippon Dempa Kogyo Co Ltd 表面実装水晶発振器
JP2007208562A (ja) * 2006-01-31 2007-08-16 Nippon Dempa Kogyo Co Ltd 表面実装用の水晶デバイス
JP2007251766A (ja) * 2006-03-17 2007-09-27 Nippon Dempa Kogyo Co Ltd 表面実装用の水晶発振器
JP4151706B2 (ja) * 2006-04-25 2008-09-17 エプソントヨコム株式会社 圧電デバイス
JP4145935B2 (ja) * 2006-04-27 2008-09-03 エプソントヨコム株式会社 圧電デバイス
JP4151711B2 (ja) * 2006-05-24 2008-09-17 エプソントヨコム株式会社 圧電デバイス
JP4973290B2 (ja) * 2006-06-12 2012-07-11 セイコーエプソン株式会社 プローブ接触用電極、パッケージ及び電子デバイス
JP5095319B2 (ja) * 2007-09-06 2012-12-12 日本電波工業株式会社 モニタ電極を備えた水晶デバイス
JP5262530B2 (ja) * 2008-09-30 2013-08-14 セイコーエプソン株式会社 電子デバイス及び電子デバイスの製造方法
JP2011139024A (ja) * 2009-12-04 2011-07-14 Seiko Epson Corp パッケージ、および、それを用いた振動デバイス
JP5020340B2 (ja) * 2010-02-05 2012-09-05 日本電波工業株式会社 表面実装用とした恒温型の水晶発振器
TWI420810B (zh) * 2010-12-17 2013-12-21 Ind Tech Res Inst 石英振盪器及其製造方法
JP5579591B2 (ja) * 2010-12-20 2014-08-27 日本電波工業株式会社 水晶発振器の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01187406A (ja) * 1988-01-22 1989-07-26 Rikagaku Kenkyusho 等間隔干渉縞の位置検出法ならびに位置検出装置
JPH01197584A (ja) * 1988-02-02 1989-08-09 Mitsubishi Pencil Co Ltd 水性ボールペン用インキ組成物
JP2000077458A (ja) * 1998-08-31 2000-03-14 Matsushita Electric Works Ltd フリップチップ実装方法

Also Published As

Publication number Publication date
US7348263B2 (en) 2008-03-25
US7867830B2 (en) 2011-01-11
US20110074250A1 (en) 2011-03-31
CN100444312C (zh) 2008-12-17
KR20060096894A (ko) 2006-09-13
CN1828827A (zh) 2006-09-06
JP2006245098A (ja) 2006-09-14
US20080128918A1 (en) 2008-06-05
TW200644104A (en) 2006-12-16
TWI298517B (en) 2008-07-01
US20060196408A1 (en) 2006-09-07
US8664730B2 (en) 2014-03-04

Similar Documents

Publication Publication Date Title
KR100730854B1 (ko) 전자 부품의 제조 방법, 전자 부품, 및 전자 기기
US10636726B2 (en) Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
US7679153B2 (en) Sealed surface acoustic wave element package
US7913367B2 (en) Method of manufacturing a piezoelectric component
JP4900498B2 (ja) 電子部品
JP4534794B2 (ja) 電子部品
JP5170282B2 (ja) 電子部品の製造方法
JP4802681B2 (ja) 電子部品及びその製造方法、並びに電子機器
KR20170024520A (ko) 음향파 디바이스 및 그 제조방법
JP2007067773A (ja) 発振器及び電子機器
JP4661885B2 (ja) 電子部品及びその製造方法、並びに電子機器
JP2010273362A (ja) 電子部品
JP5569473B2 (ja) 電子部品、回路基板及び電子機器
JP2008211806A (ja) 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器
JP5516511B2 (ja) 電子部品、回路基板及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 11