TWI420810B - 石英振盪器及其製造方法 - Google Patents

Description

石英振盪器及其製造方法

本發明是有關於一種電子元件及其製造方法，特別是一種石英振盪器及其製造方法。

在3C電子產品市場趨勢上，無線通訊與寬頻網路的整合已經是無可避免的趨勢。隨著系統越來越複雜，系統穩定度的要求也越來越高。另一方面，若IC元件也要能正確無誤地進行工作，就必須仰賴高穩定性的振盪器(例如石英振盪器)來提供精準的時脈信號，以確保整體系統的穩定度。

振盪器要能被3C電子產品所應用，就必須符合輕、薄、短、小的要求，因此，振盪器的開發就必須達成微小化及低製造成本的目標。也因此，如何將振盪元件(例如石英晶體片)與積體電路晶片整合製造，就成了開發微小化及低成本之石英振盪器的重大技術挑戰。

本發明指出一種石英振盪器，具有較薄的結構厚度及較短的訊號路徑。

本發明指出一種石英振盪器製造方法，可應用於晶圓級製造設備。

本發明提出一種石英振盪器，包括一蓋體、一石英振盪元件及一積體電路晶片。蓋體具有一表面、一凹陷於該表面的凹槽、多個導電接點及一導電密封環，其中這些導電接點配置在表面上，且導電密封環配置在表面上且圍繞這些導電接點。積體電路晶片連接這些導電接點及導電密封環，並與蓋體及導電密封環形成一氣密空腔。石英振盪元件位於氣密空腔內，並電性連接積體電路晶片。

本發明提出一種石英振盪器製造方法。首先，提供一蓋體，蓋體具有一第一面、一第二面、一凹槽、一第一蓋體導電層、多個導電柱、一元件導電接點、多個導電接點及一導電密封環。第二面相背對於第一面，凹槽凹陷於第一面，第一蓋體導電層配置在凹槽的內面並延伸至第一面，這些導電柱個別穿設於蓋體並將第一面與第二面連接，至少一導電柱連接於第一蓋體導電層，元件導電接點配置在凹槽內且連接於第一蓋體導電層，這些導電接點配置在第一面上且連接於第一蓋體導電層，而導電密封環配置在第一面上且圍繞這些導電接點。接著，將一振盪元件連接於元件導電接點。之後，將一積體電路晶圓連接於這些導電接點及導電密封環，以與蓋體及導電密封環形成包圍振盪元件的一氣密空腔。

基於上述，在本發明的石英振盪器中，將導電柱穿設於蓋體或積體電路晶片作為垂直的訊號路徑，故可降低結構厚度及降低零件和組裝成本，並可縮短訊號路徑以降低雜訊干擾。此外，在本發明的石英振盪器製造方法中，在安裝石英振盪元件至蓋體的凹槽內後，將蓋體接合至積體電路晶圓，故可相容於晶圓級製造設備。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A及圖1B分別是本發明之第一實施例的石英振盪器的剖面圖及分解圖。請參考圖1A及圖1B，本實施例的石英振盪器100包括一蓋體110、一石英振盪元件120及一積體電路(IC)晶片130，其中該石英振盪元件120連接於該蓋體110，該蓋體110連接於該積體電路晶片130，使得該石英振盪元件120位於該蓋體110與該積體電路晶片130之間。

該蓋體110具有一第一面110a、一相對應於第一面110a之第二面110b及一凹槽110c、一第一蓋體導電層111及多個導電柱113。該凹槽110c凹陷於該第一面110a且包含一底面110c’及環繞該底面110c’的一側面110c”，該第一蓋體導電層111與該石英振盪元件120均配置在該凹槽110c的該底面110c’上，並延伸至該第一面110a，用以傳遞訊號。

該些導電柱113分別設置穿過於該蓋體110，並與設置於該蓋體110上之一第二蓋體導電層112與一導電接合層119連接，且至少一導電柱113連接於該第一蓋體導電層111，以將訊號從該第一蓋體導電層111傳遞至該第二蓋體導電層112與該導電接合層119。

該蓋體110更具有一導電接點115，該導電接點115配置在該蓋體110與該晶片130之間，且分別連接該第一蓋體導電層111與該晶片130之導電接合墊134b。該石英振盪元件120與該第一蓋體導電層111電性連接，使該石英振盪元件120之訊號能夠傳至其它電子元件。

該蓋體110更包括一元件導電接點116，該元件導電接點116配置在該凹槽110c之內面上且連接位於該凹槽110c內面之第一蓋體導電層111。

該蓋體110更包括一導電密封環117，使該導電密封環117配置在該蓋體110與該晶片130間且圍繞該導電接點115與該第一蓋體導電層111之外側，使該蓋體110與該晶片130間形成一密閉空腔。

在本實施例中，該蓋體110更包括一第二蓋體導電層112，該第二蓋體導電層112配置在第二面110b上，並電性連接於至少一導電柱113。該第一蓋體導電層111可藉由該導電柱113而與該第二蓋體導電層112電性連接。

在本實施例中，該蓋體110更具有一絕緣層118，該絕緣層118配置在該蓋體110之第二面110b及該第二蓋體導電層112上，並暴露出部分該第二蓋體導電層112，使與外部電子元件電性連接。

在本實施例中，該蓋體110更具有至少一導電接合層119，且該導電接合層119配置在該蓋體110之第二面110b，並經該第二蓋體導電層112而與該導電柱113電性連接，使該導電接合層119可為導電接合用。

在本實施例中，該蓋體110的材質包括矽或其它等效之材料，該蓋體110更包括多個通孔110d及一絕緣層110e，該些導電柱113形成於該些通孔110d內，而該絕緣層110e配置在該蓋體110之第一面110a、第二面110b及該些通孔110d的內面，以使該蓋體110電性隔絕於該第一蓋體導電層111、該第二蓋體導電層112及該些導電柱113。

在本實施例中，該石英振盪元件120可為一石英振盪元件，而該積體電路晶片130可為一特殊應用積體電路(ASIC)晶片。當然本發明並不限於上述材料的限制，凡符合本發明精神的材料，均包括在本發明之創作精神內。

在本實施例中，該積體電路晶片130包括一矽基底132及一積體電路層134，該積體電路層134配置在該矽基底132上，並且該積體電路層134包括一導電接合環134a及多個導電接合墊134b，使該些導電接合墊134b電性連接該些導電接點115，而該導電密封環117連接至該導電接合環134a。

在本實施例中，該積體電路層130包括多個積體電路區134A、多個導電接合區134B及多個內連接線路134C。該些導電接合區134B包括該些導電接合環134a及該導電接合墊134b。該些內連接線路134C係分別連接該導電接合區134B與該積體電路區134A。

該積體電路晶片130電性連接該導電接合墊134b，接著依序電性連接該導電接點115、該第一蓋體導電層111及該元件導電接點116而最後電性連接上該石英振盪元件120。此外，該積體電路晶片130連接於該導電密封環117，使得該蓋體110、該導電密封環117及該積體電路晶片130共同形成包圍該石英振盪元件120的一氣密空腔140。

上文揭露本發明的一個石英振盪器的實施例，而下文將揭露本發明的一個石英振盪器製造方法的實施例。

圖2-1至圖2-19以剖面繪示本發明第一實施例之石英振盪器製造方法。請參考圖2-1，提供一矽晶圓202，該矽晶圓202具有一第一面204及一第二面206，該矽晶圓202之第二面206相對應於該第一面204。

請參考圖2-2，在該矽晶圓202上形成一凹槽208及多個盲孔210，該凹槽208凹陷於該第一面204，該凹槽208凹陷於該第一面204且包含一底面208a及環繞該底面208a的一側面208b，該些盲孔210凹陷於該第二面206。在本實施例中，形成該凹槽208及該些盲孔210的步驟包括蝕刻該矽晶圓202及其等效之蝕刻步驟或等效之其它方法步驟。

請參考圖2-3，絕緣化凹槽208的內面及該些盲孔210的內面。在本實施例中，絕緣化的步驟包括沈積氧化物212及其等效之絕緣步驟。

請參考圖2-4，將多個導電柱214分別形成於該些盲孔210內，而該些導電柱214分別設置於該蓋體202上。在本實施例中，形成該些導電柱214的步驟包括電鍍金屬及其等效方法步驟。

請參考圖2-5，薄化矽晶圓202的第一面204，以暴露出該些導電柱214。在本實施例中，薄化矽晶圓202的步驟包括研磨(grinding)及其等效方法步驟。

請參考圖2-6，絕緣化該矽晶圓202之第一面204。在本實施例中，絕緣化第一面204的步驟包括沈積氧化物216及其等效方法步驟。

請參考圖2-7，移除位在這些導電柱214靠近第一面204的端面上所沈積的氧化物216，使該導電柱214之端面外露。

請參考圖2-8，形成一第一蓋體導電層218於該凹槽208的該底面208a及該第一面204上，使該第一蓋體導電層218配置在該凹槽208的該底面208a並經過該側面208b延伸至該第一面204，其中至少一導電柱214連接於該第一蓋體導電層218。在本實施例中，形成該第一蓋體導電層218的步驟包括濺鍍金屬及其等效方法步驟。

請參考圖2-9，形成一元件導電接點220、多個導電接點222及一導電密封環224分別位於該凹槽208的該底面208a及該第一面204上。該元件導電接點220位於該凹槽208的該底面208a且連接於該第一蓋體導電層218。該元件導電接點220可設置於該第一蓋體導電層218上。該些導電接點222配置在該矽晶圓202之第一面204上且連接於該第一蓋體導電層218。該導電密封環224配置在該矽晶圓202之第一面204上且圍繞該些導電接點222的外側。在本實施例中，形成該元件導電接點220、該些導電接點222及該導電密封環224的步驟包括電鍍金屬及其等效方法步驟。

在完成此步驟後，目前的結構將形成一蓋體226。

請參考圖2-10，將一石英振盪元件228連接於元件導電接點220上，使該石英振盪元件228位於該凹槽208內。。

請參考圖2-11，將一積體電路晶圓230連接該矽晶圓202。使該積體電路晶圓230連接於該些導電接點222及該導電密封環224，以與該矽晶圓202及該導電密封環224形成包圍該石英振盪元件220的一氣密空腔239。在本實施例中，該積體電路晶圓230包括一矽基底232及一積體電路層234。該積體電路層234配置在該矽基底232上。該積體電路層234包括多個導電接合墊236及一導電接合環238，其中該些導電接合墊236分別連接於該些導電接點222，而該導電接合環238連接於該導電密封環224。

請參考圖2-12，絕緣化該矽晶圓202之第二面206。在本實施例中，絕緣化第二面206的步驟包括沈積氧化物240及其等效方法步驟。

請參考圖2-13，移除位在該些導電柱214且靠近第二面206的端面上所沈積的氧化物240，使該導電柱214的端面外露。

請參考圖2-14，形成一第二蓋體導電層242於該矽晶圓202之第二面206，使該第二蓋體導電層242連接於至少一導電柱214。

請參考圖2-15，形成一絕緣層244在該矽晶圓202之第二面206及該第二蓋體導電層242上。

請參考圖2-16，將該絕緣層244圖案化，以暴露出部分該第二蓋體導電層242。

請參考圖2-17，形成至少一導電接合層246在該絕緣層244所暴露出的部分該第二蓋體導電層242上。

請參考圖2-18，薄化該積體電路晶圓230。在本實施例中，特別是薄化該積體電路晶圓230的該矽基底232。

除了圖1A的第一實施例的石英振盪器以外，以下再提出四個石英振盪器的的實施例。

圖3是本發明之第三實施例的石英振盪器的剖面圖。相較於圖1A的石英振盪器100，在圖3的石英振盪器100’中，該些導電柱113設置穿過該積體電路晶片130且連接該些導電接合墊134b，故可藉由該些導電柱113形成對外的電性連結通道。此外，在本實施例中，該些導電柱113更分別連接該積體電路晶片130的一背面136上的多個晶片接合墊137。

圖4是本發明之第二實施例的石英振盪器的剖面圖。相較於圖1A的石英振盪器100，在圖4的石英振盪器100”中，該至少一該導電柱113貫穿至該凹槽110c的該底面110c’，且與該第一蓋體導電層111連接。元件導電接點116連接該第一蓋體導電層111。

圖5是本發明之第四實施例的石英振盪器的剖面圖。相較於圖1A的石英振盪器100，在圖5的石英振盪器100’’’中，該石英振盪元件120位於氣密空腔140內並經由該元件導電接點116連接至該積體電路晶片130之一晶片導電層138。此外，在本實施例中，該晶片導電層138的多個部分亦分別形成該導電接合區134B的該導電接合環134a及該些導電接合墊134b。

圖6是本發明之第五實施例的石英振盪器的剖面圖。相較於圖5的石英振盪器100’’’，在圖6的石英振盪器100””中，該些導電柱113設置穿過該積體電路晶片130，故可藉由該些導電柱113形成對外的電性連結通道。此外，在本實施例中，該些導電柱113更分別連接該積體電路晶片130的一背面136上的多個晶片接合墊137。

在本發明的石英振盪器中，將導電柱穿設於蓋體或積體電路晶片作為垂直的訊號路徑。這可省去傳統用來傳遞訊號的基板，以降低結構厚度及降低零件和組裝成本，並可縮短訊號路徑以降低雜訊干擾。此外，蓋體上的導電層、導電密封環及積體電路晶片的接地線路可形成防止電磁干擾的屏蔽。

在本發明的石英振盪器製造方法中，在安裝石英振盪元件至蓋體的凹槽內後，將蓋體接合至積體電路晶圓，這可相容於晶圓級製造設備。此外，更可從矽晶圓開始製作蓋體，並在安裝石英振盪元件至凹槽內後，將矽晶圓接合至積體電路晶圓，這亦可相容於晶圓級製造設備。另外，更可將蓋體的第二面組裝至下一層級的元件(例如印刷電路板)，故可相容於表面黏著技術(SMT)。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、100’、100”、100’’’、100””．．．石英振盪器

110．．．蓋體

110a．．．第一面

110b．．．第二面

110c．．．凹槽

110c’．．．底面

110c”．．．側面

110d．．．通孔

110e．．．絕緣層

111．．．第一蓋體導電層

112．．．第二蓋體導電層

113．．．導電柱

115．．．導電接點

116．．．元件導電接點

117．．．導電密封環

118．．．絕緣層

119．．．導電接合層

120．．．石英振盪元件

130．．．積體電路晶片

132．．．矽基底

134．．．積體電路層

134a．．．導電接合環

134b．．．導電接合墊

134A．．．積體電路區

134B．．．導電接合區

134C．．．內連接線路

136．．．背面

137．．．晶片接合墊

138．．．晶片導電層

140．．．氣密空腔

202．．．矽晶圓

204．．．第一面

206．．．第二面

208．．．凹槽

208a．．．底面

208b．．．側面

210．．．盲孔

212．．．氧化物

214．．．導電柱

216．．．氧化物

218．．．第一蓋體導電層

220．．．元件導電接點

222．．．導電接點

224．．．導電密封環

226．．．蓋體

228．．．石英振盪元件

230．．．積體電路晶圓

232．．．矽基底

234．．．積體電路層

236．．．導電接合墊

238．．．導電接合環

239．．．氣密空腔

240．．．氧化物

242．．．第二蓋體導電層

244．．．絕緣層

246．．．導電接合層

圖1A是本發明之第一實施例的石英振盪器的剖面圖。

圖1B是圖1A的石英振盪器的分解圖。

圖2-1至圖2-18以剖面繪示本發明之第一實施例的石英振盪器製造方法。

圖3是本發明之第二實施例的石英振盪器的剖面圖。

圖4是本發明之第三實施例的石英振盪器的剖面圖。

圖5是本發明之第四實施例的石英振盪器的剖面圖。

圖6是本發明之第五實施例的石英振盪器的剖面圖。

100．．．石英振盪器

110．．．蓋體

110a．．．第一面

110b．．．第二面

110c．．．凹槽

110c’．．．底面

110c”．．．側面

110d．．．通孔

110e．．．絕緣層

111．．．第一蓋體導電層

112．．．第二蓋體導電層

113．．．導電柱

115．．．導電接點

116．．．元件導電接點

117．．．導電密封環

118．．．絕緣層

119．．．導電接合層

120．．．石英振盪元件

130．．．積體電路晶片

132．．．矽基底

134．．．積體電路層

134a．．．導電接合環

134b．．．導電接合墊

134A．．．積體電路區

134B．．．導電接合區

134C．．．內連接線路

Claims (16)

1. 一種石英振盪器，包括：一蓋體，具有一第一面、一第二面、一凹槽、一第一蓋體導電層、一元件導電接點、多個導電接點及一導電密封環，該第二面相背對於該第一面，該凹槽凹陷於該第一面且包含一底面及環繞該底面的一側面，該第一蓋體導電層配置在該凹槽的該底面上，該元件導電接點配置在該第一蓋體導電層上，該些導電接點配置在第一面上，而該導電密封環配置在該第一面上且圍繞該些導電接點；一石英振盪元件，連接於該元件導電接點；以及一積體電路晶片，包括一矽基底及一積體電路層，其中該積體電路層配置在該矽基底上，該積體電路層具有多個積體電路區、多個導電接合區及多個將該些導電接合區與該些積體電路區電性連接的內連接線路，該些導電接合區具有多個導電接合墊及一導電接合環，該些導電接合墊分別連接於該些導電接點，該導電接合環連接於該導電密封環，且該積體電路晶片與該蓋體及該導電密封環形成包圍該石英振盪元件的一氣密空腔。
2. 如申請專利範圍第1項所述之石英振盪器，其中該蓋體具有一第二蓋體導電層、一絕緣層及至少一導電接合層，該第二蓋體導電層配置在該第二面上，該第二蓋體導電層連接於至少一該導電柱，該絕緣層配置在該第二面及該第二蓋體導電層上，並暴露出部分該第二蓋體導電層，且該導電接合層配置在暴露出的部分該第二蓋體導電層上。
3. 如申請專利範圍第1項所述之石英振盪器，更包括：多個導電柱，分別設置穿過該蓋體且連接該導電接點，其中該第一蓋體導電層沿著該凹槽的該側面延伸至該第一面上且與至少一該導電接點連接。
4. 如申請專利範圍第1項所述之石英振盪器，更包括：多個導電柱，分別設置穿過該積體電路晶片，且一端連接該導電接合墊及該導電接點，其中該第一蓋體導電層沿著該凹槽的該側面，延伸至該第一面上且與至少一該導電接點連接。
5. 如申請專利範圍第1項所述之石英振盪器，更包括：多個導電柱，分別設置穿過該蓋體，其中至少一該導電柱貫穿至該凹槽之該底面，且與該第一蓋體導電層連接。
6. 一種石英振盪器，包括：一蓋體，具有一第一面、一第二面、一凹槽、多個導電接點及一導電密封環，該第二面相背對於該第一面，該凹槽凹陷於該第一面，該些導電接點配置在第一面上，而該導電密封環配置在該第一面上且圍繞該些導電接點；一積體電路晶片，包括一矽基底、一積體電路層、一第一晶片導電層及一元件導電接點，其中該積體電路層配置在該矽基底上，該積體電路層具有多個積體電路區、多個導電接合區及多個將該些導電接合區與該些積體電路區電性連接的內連接線路，該些導電接合區具有多個導電接合墊及一導電接合環，該些導電接合墊分別連接於該些導電接點，該導電接合環連接於該導電密封環，該積體電路晶片與該蓋體及該導電密封環形成一氣密空腔，該第一晶片導電層配置在該積體電路層上，且該元件導電接點配置在該第一晶片導電層；以及一石英振盪元件，位於該氣密空腔內，並連接於該元件導電接點。
7. 如申請專利範圍第6項所述之石英振盪器，更包括：多個導電柱，分別設置穿過該蓋體且連接該導電接點及該導電接合墊，其中該至少一導電接合墊連接該第一晶片導電層。
8. 如申請專利範圍第6項所述之石英振盪器，更包括：多個導電柱，分別設置穿過該積體電路晶片且連接該該導電接合墊及該導電接點，其中至少一該導電接合墊連接該第一晶片導電層。
9. 一種石英振盪器，包括：一蓋體，具有一第一面、一第二面、一凹槽、多個導電接點及一導電密封環，該第二面相背對於該第一面，該凹槽凹陷於該第一面且包含一底面及環繞該底面的一側面，該些導電接點配置在第一面上，而該導電密封環配置在該第一面上且圍繞該些導電接點；一積體電路晶片，包括多個導電接合區，設置於該積體電路晶片的表面，該些導電接合區具有多個導電接合墊及一導電接合環，該些導電接合墊分別連接於該些導電接點，該導電接合環連接於該導電密封環，且該積體電路晶片與該蓋體及該導電密封環形成一氣密空腔；一導電層，配置在該氣密空腔內且與至少一該導電接點電性連接，而該導電接點可與對外的電性通道電性連接；一元件導電接點，位於該氣密空腔內且配置在該導電層上；以及一石英振盪元件，位於該氣密空腔內且配置在該元件導電接點上。
10. 一種石英振盪器製造方法，包括：提供一蓋體，該蓋體具有一第一面、一第二面、一凹槽、一第一蓋體導電層、多個導電柱、一元件導電接點、多個導電接點及一導電密封環，該第二面相背對於該第一面，該凹槽凹陷於該第一面，該第一蓋體導電層配置在該凹槽的內面並延伸至該第一面，該些導電柱個別穿設於該蓋體並將該第一面與該第二面連接，至少一該導電柱連接於該第一蓋體導電層，該元件導電接點配置在該凹槽內且連接於該第一蓋體導電層，該些導電接點配置在第一面上且連接於該第一蓋體導電層，而該導電密封環配置在該第一面上且圍繞該些導電接點；將一石英振盪元件連接於該元件導電接點；提供一積體電路晶圓，該積體電路晶圓具有一矽基底、一積體電路層，配置在該矽基底上，並具有多個導電接合墊及一導電接合環；將一積體電路晶圓之該些導電接合墊及該導電接合環分別連接於該蓋體之該些導電接點及該導電密封環，以與該蓋體及該導電密封環形成包圍該石英振盪元件的一氣密空腔；以及薄化該積體電路晶圓。
11. 如申請專利範圍第10項所述之石英振盪器製造方法，其中提供該蓋體的步驟包括：提供一矽晶圓，該矽晶圓具有一第一面及一第二面，該第二面相背對於該第一面；蝕刻該矽晶圓以形成一凹槽及多個盲孔，該凹槽凹陷於該第一面，該些盲孔凹陷於該第二面；絕緣化該凹槽的內面及該些盲孔的內面；利用電鍍金屬製程，將該些導電柱分別形成於該些盲孔內；薄化該矽晶圓的該第二面，以暴露出該些導電柱；絕緣化該第一面；形成該第一蓋體導電層，且至少一該導電柱連接於該第一蓋體導電層；以及形成一元件導電接點、多個導電接點及一導電密封環，其中該元件導電接點位於該凹槽內且連接於該第一蓋體導電層，該些導電接點配置在第一面上，該導電密封環配置在該第一面上且圍繞該些導電接點。
12. 如申請專利範圍第11項所述之石英振盪器製造方法，其中絕緣化該凹槽的內面及該些盲孔的內面的步驟包括沈積氧化物。
13. 如申請專利範圍第11項所述之石英振盪器製造方法，其中絕緣化該第一面的步驟包括：沈積氧化物在該第一面；以及移除位在至少一該導電柱靠近該第一面的端面上的氧化物。
14. 如申請專利範圍第11項所述之石英振盪器製造方法，其中形成該第一蓋體導電層的步驟包括濺鍍金屬。
15. 如申請專利範圍第11項所述之石英振盪器製造方法，其中形成該元件導電接點、該些導電接點及該導電密封環的步驟包括電鍍金屬。
16. 如申請專利範圍第10項所述之石英振盪器製造方法，更包括：沈積氧化物在該第二面以絕緣化該第二面；移除位在至少一該導電柱靠近該第二面的端面上的氧化物；形成一第二蓋體導電層於該第二面，該第二蓋體導電層連接於至少一該導電柱；形成一絕緣層在該第二面及該第二蓋體導電層上，並暴露出部分該第二蓋體導電層；以及形成至少一導電接合層在該絕緣層所暴露出的部分該第二蓋體導電層上。