JP4177182B2 - 弾性表面波デバイス、そのパッケージ及びその製造方法 - Google Patents

弾性表面波デバイス、そのパッケージ及びその製造方法 Download PDF

Info

Publication number
JP4177182B2
JP4177182B2 JP2003169896A JP2003169896A JP4177182B2 JP 4177182 B2 JP4177182 B2 JP 4177182B2 JP 2003169896 A JP2003169896 A JP 2003169896A JP 2003169896 A JP2003169896 A JP 2003169896A JP 4177182 B2 JP4177182 B2 JP 4177182B2
Authority
JP
Japan
Prior art keywords
package
acoustic wave
wave device
base substrate
surface acoustic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003169896A
Other languages
English (en)
Other versions
JP2005006210A (ja
Inventor
真吾 増子
直之 三島
正男 入倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Media Devices Ltd
Original Assignee
Fujitsu Media Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Media Devices Ltd filed Critical Fujitsu Media Devices Ltd
Priority to JP2003169896A priority Critical patent/JP4177182B2/ja
Priority to US10/864,364 priority patent/US7215065B2/en
Priority to CNB2004100465880A priority patent/CN100444520C/zh
Priority to KR1020040043279A priority patent/KR100614543B1/ko
Publication of JP2005006210A publication Critical patent/JP2005006210A/ja
Application granted granted Critical
Publication of JP4177182B2 publication Critical patent/JP4177182B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05681—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Description

【０００１】
【発明の属する技術分野】
本発明は、弾性表面波デバイス、そのパッケージ及びその製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化及び高性能化に伴い、これに搭載された電子部品にも小型化及び高性能化が要求されている。例えば、電波を送信又は受信する電子機器におけるフィルタ，遅延線，発振器等の電子部品として使用される弾性表面波（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ：以下、ＳＡＷと略す）デバイスにも、パッケージを含めて全体的な小型化及び高性能化が要求されている。
【０００３】
一般的なＳＡＷデバイスは、例えば圧電性素子基板（以下、圧電基板という）上に形成された櫛歯型電極部のインターディジタルトランスデューサ（ＩｎｔｅｒＤｉｇｉｔａｌ Ｔｒａｎｓｄｕｃｅｒ：以下、ＩＤＴと略す）を有するＳＡＷ素子チップが、キャビティ内に気密封止された構成を有している（例えば、特許文献１における特に図３参照）。この構成において、入力側のＩＤＴに電気信号を印加し、これをＳＡＷに変換して圧電基板上を伝播させることで、出力側のＩＤＴから所定の変調がなされた電気信号を得ることができる。
【０００４】
従来技術によるＳＡＷデバイス１００の構成を図１及び図２を用いて以下に説明する。尚、図１はＳＡＷデバイス１００の斜視図であり、図２は図１のＡ−Ａ’断面図である。
【０００５】
図１及び図２に示すように、ＳＡＷデバイス１００は、パッケージ１０２に設けられたキャビティ１０４内にＳＡＷ素子チップ１２０が収容された構成を有する。ＳＡＷ素子チップ１２０のフェイス面、すなわち圧電基板１２１の一方の主面（これを上面とする）にはＩＤＴ１２２と配線１２４と電極パッド１２３とを含む金属パターンが形成されている。キャビティ１０４の底面（ダイアタッチ面）にはＳＡＷ素子チップ１２０の電極パッド１２３と位置合わせされた電極パッド１０９を含む金属パターンが形成されている。ＳＡＷ素子チップ１２０は金属バンプ１１２を用いてフェイスダウン状態でダイアタッチ面にフリップチップ実装される。これにより、パッケージ１０２とＳＡＷ素子チップ１２０とが電気的且つ機械的に接続される。尚、ダイアタッチ面に形成された電極パッド１０９は、パッケージ１０２内に形成された配線やビア配線を介してパッケージ１０２の裏面（キャビティ１０４の開口側と反対側）に形成されたフットパターン１１４と電気的に接続されている。
【０００６】
また、キャビティ１０４は、金属製のキャップ１０３により気密性高く封止される。キャップ１０３の固着には、はんだや金・錫等の金属による接着剤（本説明ではワッシャという）１０６が使用される。パッケージ１０２におけるキャップ１０３の固着部分には、パッケージ１０２外壁に形成されたキャスタレーション１０７上の金属メッキ部分，パッケージ１０２内部に形成された配線１１０及びビア配線１１１を介して、パッケージ１０２の裏面に形成されたグランドフットパターン１１３と電気的に接続された金属メッキ１０５が形成されている。
【０００７】
従来、上記のようなＳＡＷデバイスは、構成要素が２次元配列された多面取り基板をダイシング又はスクライブすることにより、１つのＳＡＷデバイスとして個片化されていた。
【０００８】
【特許文献１】
特開２００１−５３５７７号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、従来ではＳＡＷデバイスの側壁が垂直となるように個片化していたため、切断面に接するグランドフットパターン１１３やフットパターン１１４等のパッケージ１０２裏面に形成した金属パターンが欠け易いという問題が存在した。
【００１０】
そこで本発明は、パッケージ裏面に形成した金属パターンが破損することを防止できる弾性表面波デバイス、そのパッケージ及びその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
かかる目的を達成するために、本発明は、請求項１記載のように、圧電基板上に櫛型電極及び電極パッドが形成された弾性表面波素子と、該弾性表面波素子を収納するパッケージとを有する弾性表面波デバイスにおいて、前記パッケージの下面に形成された電極パターンを有し、前記パッケージの上面よりも前記下面が広く、且つ前記電極パターンが前記下面の縁に接しておらず、前記上面における第１の辺の長さと前記下面における前記第１の辺と平行な第２の辺の長さとの差の半分Ｗと、前記パッケージの高さＨとの比Ｗ／Ｈが０．０２以上で且つ０．１０以下であるように構成される。パッケージ外側における底面を上面よりも広く形成することで、パッケージ裏面に形成した金属パターンが破損することを簡易な手法で防止することができ、弾性表面波デバイスの歩留りを容易に向上することが可能となる。また、比Ｗ／Ｈを０．１０以下とすることで、パッケージ（及び弾性表面波デバイス１）が過度に大型化することを防止できる。さらに、比Ｗ／Ｈを０．０２以上とすることで、パッケージ下面に形成した電極パターンと縁との距離を十分に確保することができるため、確実に電極パターンの破損を防止することができる。
【００１３】
また、請求項１記載の前記弾性表面波デバイスは、例えば請求項２記載のように、前記パッケージの外側の側面がダイシングによる切断面であってもよい。弾性表面波デバイスをダイシングにより個片化することで、ダイシングブレードの先端部にかけての厚さのグラデュエーションを利用することが可能となり、容易にパッケージ外側下面の縁が広がった形状を形成することが可能となる。
【００１４】
また、本発明は、請求項３記載のように、圧電基板上に櫛型電極及び電極パッドが形成された弾性表面波素子を収納するパッケージにおいて、下面に形成された電極パターンを有し、上面よりも前記下面が広く、且つ前記電極パターンが前記下面の縁に接しておらず、前記上面における第１の辺の長さと前記下面における前記第１の辺と平行な第２の辺の長さとの差の半分Ｗと、前記パッケージの高さＨとの比Ｗ／Ｈが０．０２以上で且つ０．１０以下であるように構成される。パッケージ外側における底面を上面よりも広く形成することで、パッケージ裏面に形成した金属パターンが破損することを簡易な手法で防止することができ、弾性表面波デバイスの歩留りを容易に向上することが可能となる。また、比Ｗ／Ｈを０．１０以下とすることで、パッケージ（及び弾性表面波デバイス１）が過渡に大型化することを防止できる。また、比Ｗ／Ｈを０．０２以上とすることで、パッケージ下面に形成した電極パターンと縁との距離を十分に確保することができるため、確実に電極パターンの破損を防止することができる。
【００１６】
また、請求項３記載の前記パッケージは、例えば請求項４記載のように、外側の側面がダイシングによる切断面であってもよい。パッケージをダイシングにより個片化することで、ダイシングブレードの先端部にかけての厚さのグラデュエーションを利用することが可能となり、容易にパッケージ外側下面の縁が広がった形状を形成することが可能となる。
【００１７】
また、本発明は、請求項５記載のように、下面に電極パターンを有するパッケージが２次元配列された多面取り構造のベース基板を用いた弾性表面波デバイスの製造方法において、外周に近づくにつれて鋭利となるダイシングブレードを用いて上面側から前記ベース基板を個片化する工程を有し、前記工程が、前記ダイシングブレードにおける厚さのグラデュエーションがある領域のみを用いて前記ベース基板を個片化し、個片化後の前記パッケージの上面における第１の辺の長さと該パッケージの下面における前記第１の辺と平行な第２の辺の長さとの差Ｗの半分と、前記パッケージの高さＨとの比Ｗ／Ｈが０．０２以上で且つ０．１０以下となるように、前記ベース基板を個片化することで構成される。パッケージ外側における底面を上面よりも広く形成することで、パッケージ裏面に形成した金属パターンが破損することを簡易な手法で防止することができ、弾性表面波デバイスの歩留りを容易に向上する製造方法を実現することが可能となる。また、比Ｗ／Ｈが０．１０以下となるように作製することで、パッケージ（及び弾性表面波デバイス１）が過渡に大型化することを防止できる。さらに、比Ｗ／Ｈが０．０２以上となるように作製することで、パッケージ下面に形成した電極パターンと縁との距離を十分に確保することができるため、確実に電極パターンの破損を防止することができる。
【００１９】
また、本発明は、請求項６記載のように、下面に電極パターンを有するパッケージが２次元配列された多面取り構造のベース基板を用いた弾性表面波デバイスの製造方法において、外周に近づくにつれて鋭利となるダイシングブレードを用いて上面側から前記ベース基板を個片化する工程を有し、前記工程が、前記ダイシングブレードにおける厚さのグラデュエーションがある領域のみを用いて前記ベース基板を個片化し、前記パッケージの下面を切断する部分の厚さと該パッケージの上面を切断する部分の厚さとの差の半分Ｗと、前記パッケージの高さＨとの比Ｗ／Ｈが０．０２以上で且つ０．１０以下であるダイシングブレードを用いて前記ベース基板を個片化するように構成される。パッケージ外側における底面を上面よりも広く形成することで、パッケージ裏面に形成した金属パターンが破損することを簡易な手法で防止することができ、弾性表面波デバイスの歩留りを容易に向上する製造方法を実現することが可能となる。また、パッケージを個片化するダイシングブレードに、先端部にかけての厚さのグラデュエーションを有するものを適用することで、容易にパッケージ外側下面の縁が広がった形状を形成することが可能となる。
【００２０】
【発明の実施の形態】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。
【００２１】
〔第１の実施形態〕
まず、本発明の第１の実施形態について図面を用いて詳細に説明する。図３及び図４は、本実施形態によるＳＡＷデバイス１の構成を示す図である。尚、図３はＳＡＷデバイス１の斜視図である。また、図４（ａ）は図１のＢ−Ｂ’断面図であり、図４（ｂ）は（ａ）のパッケージ２における縁２Ａの拡大図である。
【００２２】
図３及び図４に示すように、ＳＡＷデバイス１には、セラミックスやＢＴ（ビスマスイミド・トリアジン）レジン等のフレキシブル基板（グリーンシートともいう）で形成したパッケージ２が使用される。また、パッケージ２の内部にはキャビティ４が設けられており、この中にＳＡＷ素子チップ２０が収容される。尚、キャビティ４の深さは、ＳＡＷ素子チップ２０を完全に収容できる程度、すなわち、ＳＡＷ素子チップ２０の高さよりも深いことが好ましい。但し、後述するキャップ３側にもＳＡＷ素子チップ３を収納するキャビティを設ける場合は、この限りではない。
【００２３】
ＳＡＷ素子チップ２０のフェイス面、すなわち圧電基板２１の一方の主面（これを上面とする）にはＩＤＴ２２と配線２４と電極パッド２３とを含む金属パターンが形成されている。圧電基板２１には、切り出し角が回転Ｙカット板である４２°ＹカットＸ伝搬リチウムタンタレート（ＳＡＷの伝搬方向Ｘの線膨張係数が１６．１ｐｐｍ／℃）の圧電単結晶基板（以下、ＬＴ基板という），切り出し角が回転Ｙカット板である４２°ＹカットＸ伝搬リチウムナイオベート（ＳＡＷの伝搬方向Ｘの線膨張係数が１６．１ｐｐｍ／℃）の圧電単結晶基板（以下、ＬＮ基板という），このほか水晶等の圧電材料を用いることができる。例えばＬＴ基板を使用することで、低損失な特性を得ることができる。また、ＩＤＴ２２や配線２４や電極パッド２３等を含む金属パターンは、アルミニウム（Ａｌ），銅（Ｃｕ），金（Ａｕ），モリブデン（Ｍｏ），タングステン（Ｗ），タンタル（Ｔａ），クロム（Ｃｒ），チタン（Ｔｉ），白金（Ｐｔ），ルテニウム（Ｒｕ）又はロジウム（Ｒｈ）等の金属材料を主成分とした単層又は多層構造を有して形成される。この形成には例えばフォトリソグラフィー技術等を用いることができる。
【００２４】
キャビティ４の底面（ダイアタッチ面）にはＳＡＷ素子チップ２０の電極パッド２３と位置合わせされた電極パッド９を含む金属パターンが形成されている。この金属パターンも、上述の金属パターンと同様に、アルミニウム（Ａｌ），銅（Ｃｕ），金（Ａｕ），モリブデン（Ｍｏ），タングステン（Ｗ），タンタル（Ｔａ），クロム（Ｃｒ），チタン（Ｔｉ），白金（Ｐｔ），ルテニウム（Ｒｕ）又はロジウム（Ｒｈ）等の金属材料を主成分とした単層又は多層構造の金属膜を使用することができ、これの形成に例えばフォトリソグラフィー技術等を用いることができる。
【００２５】
ＳＡＷ素子チップ２０は金やはんだ等の金属バンプ１２を用いてフェイスダウン状態でダイアタッチ面にフリップチップ実装される。これにより、パッケージ２とＳＡＷ素子チップ２０とが電気的に接続され且つ機械的に固定される。尚、ダイアタッチ面に形成された電極パッド９は、パッケージ２内に形成された配線やビア配線を介してパッケージ２の裏面（キャビティ４の開口側と反対側）に形成されたフットパターン１４と電気的に接続されている。
【００２６】
また、キャビティ４は、アルミニウム等の金属製のキャップ３により気密性高く封止される。キャップ３の大きさとしては、キャビティ４の開口部の大きさよりも大きく且つパッケージ２の上面の大きさの８０％〜９７％程度であることが好ましい。また、キャップ３の厚さは０．１ｍｍ以下であることが好ましい。このようなキャップ３の固着には、はんだや金・錫等の金属を用いた接着剤（本説明ではワッシャという）６が使用される。パッケージ２におけるキャップ３の固着部分、すなわちパッケージ２における側壁の上面には金属メッキ５が施されている。金属メッキ５の幅は、例えばパッケージ２の側壁の幅に対して６０％以上１００％以下であるとよい。
【００２７】
パッケージ２の側壁の厚さは、例えば０．１ｍｍから０．３ｍｍ程度である。パッケージ２側壁にはキャスタレーション７が形成されている。キャスタレーション７の表面は金属メッキが施されている。パッケージ２内壁（キャビティ４側）にはキャスタレーション１６が形成されている。キャスタレーション１６の表面も同様に金属メッキが施されている。キャスタレーション７上の金属メッキ（以下、キャスタレーション７に含めて説明する）及びキャスタレーション１６上の金属メッキ（以下、キャスタレーション１６に含めて説明する）は、パッケージ２の側壁内部に設けられた配線１５により電気的に接続される。また、キャスタレーション７は金属メッキ５と電気的に接続されている。キャスタレーション１６は、配線１５と接続された側と反対側が、キャビティ４底部に設けられた配線１０と接続されている。配線１０は、キャビティ４の底面を形成するパッケージ２の底板部分を貫通するビア配線１１を介して、パッケージ２の裏面に形成されたグランドフットパターン１３と電気的に接続されている。従って、キャップ３は、金属メッキ５，キャスタレーション７，配線１５，キャスタレーション１６，配線１０，ビア配線１１及びグランドフットパターン１３を介して接地される。尚、パッケージ２の底板の厚さは、例えば０．２ｍｍ以下とすることが好ましい。
【００２８】
このような構成において、パッケージ２の側壁は、図４（ｂ）に示すように、底部側（図４（ａ）における縁２Ａ）が外側に迫り出した形状となっている。パッケージ２の側面は、ＳＡＷデバイス１を個片化する際の切断面である。従って、グランドフットパターン１３及びフットパターン１４の近傍（縁２Ａ）を外側に迫り出した形状としてＳＡＷデバイス１を切り出す、換言すれば、パッケージ２の開口側よりも底面側が広い形状としてＳＡＷデバイス１を個片化することで、切断面にグランドフットパターン１３及びフットパターン１４が露呈することを回避でき、これらが切断時や回路基板等への実装時等に破損することを防止できる。
【００２９】
この際、図４（ｂ）に示すように、パッケージ２の外側の上面における縦，横の少なくも一辺の長さと、同じくパッケージ２の外側の裏面における上記の一辺と平行な辺の長さとの差分の半分（すなわち片側）Ｗと、パッケージ２の外側の高さＨとの比Ｗ／Ｈが、０．０２以上で且つ０．１０以下となるように設計すると良い。比Ｗ／Ｈを０．１０以下とすることで、パッケージ２（及びＳＡＷデバイス１）が過渡に大型化することを防止できる。また、比Ｗ／Ｈを０．０２以上とすることで、グランドフットパターン１３及びフットパターン１４と縁２Ａの先端との距離を十分に確保することができるため、確実にグランドフットパターン１３及びフットパターン１４の破損を防止することができる。例えば、パッケージ２の外側における上面の大きさを縦２．０ｍｍ×横１．６ｍｍとし、底面の大きさを縦２．０２ｍｍ×横１．６２ｍｍとし、パッケージ２の外側の高さを０．５ｍｍとした場合、Ｗ／Ｈ＝０．０２となり、パッケージ２の大型化を回避しつつ、グランドフットパターン１３及びフットパターン１４の破損を防止することができる。尚、パッケージ２の外側の高さＨには、キャップ３やワッシャ６の厚さを加えても良い。すなわち、本発明におけるパッケージの概念には、キャップ３やワッシャ６を含んでもよい。
【００３０】
次に、図５を用いて、ＳＡＷデバイス１の製造方法を説明する。尚、図５では、図３におけるＣ−Ｃ’断面に基づいて説明する。
【００３１】
本製造方法では、まず、図５（ａ）に示すように、パッケージ２が２次元配列された多面取り構造のベース基板２Ｂを作成し、これのキャビティ４内に金属バンプ１２を用いてＳＡＷ素子チップ２０をフェイスダウン状態でフリップチップ実装する（図５（ｂ）参照）。
【００３２】
次に、先端又は刃先がつぼんだ形状のダイシングブレード９０を用いてパッケージ２を個片化する（図５（ｃ）参照）。この際、ダイシングブレード９０における平坦な中央付近でなく、先端又は刃先がつぼんだ形状である外周部分のみを用いて、ベース基板２Ｂの上面側、すなわちキャビティ４の開口側から切断する。。ダイシングブレードの先端部にかけての厚さのグラデュエーションを利用することにより、図５（ｃ）及び図３，図４に示すように、縁２Ａが広がった形状にパッケージ２を切断することができる。尚、ダイシングブレード９０には、パッケージ２の下面を切断する部分の厚さとパッケージ２の上面を切断する部分の厚さとの差の半分（この値は上述におけるＷと略一致する）と、前記パッケージの高さＨとの比、すなわち比Ｗ／Ｈが０．０２以上で且つ０．１０以下であるものを用いることが好ましい。
【００３３】
その後、図５（ｄ）に示すように、パッケージ２上における側壁上面（金属メッキ５上）にワッシャ６を設け、この上にキャップ３を積層した状態で、加圧機構９１及び加熱機構９２を用いて加圧・加熱することで、ワッシャ６を融解してキャップ３を接着する。ワッシャ６には、例えば厚さが０．１ｍｍのはんだ等の金属に金・錫が予め塗布してあるものを用いるとよい。これにより、図５（ｅ）に示すようなＳＡＷデバイス１が作製される。この際、融解して流れだしたワッシャ６は、キャスタレーション７に留まるため、パッケージ２裏面まで到達することが無い。このため、パッケージ２裏面に形成されたグランドフットパターン１３及びフットパターン１４のショートが防止される。
【００３４】
以上のように、パッケージ外側における底面を上面よりも広く形成することで、パッケージ裏面に形成した金属パターンが破損することを簡易な手法で防止することができ、ＳＡＷデバイスの歩留りを容易に向上することが可能となる。
【００３５】
〔第２の実施形態〕
次に、本発明の第２の実施形態について図面を用いて詳細に説明する。図６及び図７は、本実施形態によるＳＡＷデバイス１Ｂの構成を示す図である。尚、図６はＳＡＷデバイス１Ｂの斜視図である。また、図７は図６のＤ−Ｄ’断面図である。また、第１の実施形態と同様な構成には、同一の符号を付すことで、詳細な説明を省略する。
【００３６】
上記した第１の実施形態では、パッケージ２の側壁上面に形成した金属メッキ５を同パッケージ２の側壁に形成したキャスタレーション７を介してパッケージ２の側壁中に形成した配線１５に接続していた。これに対し本実施形態は、パッケージ２の側壁上面から同側壁の途中まで開口することで設けたホール７Ｂを介して、金属メッキ５が配線１５と接続するように構成する。
【００３７】
ホール７Ｂは、上述のように、パッケージ２の側壁上面からパッケージ２の側壁中に形成した配線１５までに設けられる。また、ホール７Ｂの内側表面には、キャスタレーション７と同様に、金属メッキが施される。これにより、金属メッキ５と配線１５とをホール７Ｂ内側表面の金属メッキを介して電気的に接続することが可能となる。
【００３８】
ホール７Ｂは、例えばパッケージ２の角にあたる部位に設けられ、その直径を例えば０．３５ｍｍの円柱状とすることが可能である。また、ホール７Ｂの深さ、すなわち配線１５を形成するパッケージ２側壁内の位置は、キャビティ４底面のダイアタッチ面に到達しない程度の深さ、例えばキャビティ４の深さの半分程度とすることが好ましい。例えばキャビティ４の深さを０．３ｍｍとすると、ホール７Ｂの深さを、この半分の０．１５ｍｍとする。これにより、パッケージ２を同一の厚さの基板を積層して形成することが可能となる。
【００３９】
以上のように、パッケージ側壁における底面を上面よりも大きく形成することで、パッケージ裏面に形成した金属パターンが破損することを簡易な手法で防止することができ、ＳＡＷデバイスの歩留りを容易に向上することが可能となる。また、本実施形態特有のホール７Ｂにより、キャップ３の融着時に溶けだしたワッシャ６をホール７Ｂ中に留ませることができるため、パッケージ２裏面に形成されたグランドフットパターン１３及びフットパターン１４のショートを防止できる。尚、他の構成は、第１の実施形態と同様であるため、ここでは説明を省略する。
【００４０】
〔他の実施形態〕
以上、説明した実施形態は本発明の好適な一実施形態にすぎず、本発明はその趣旨を逸脱しない限り種々変形して実施可能である。
【００４１】
【発明の効果】
以上説明したように、本発明によれば、パッケージ裏面に形成した金属パターンが破損することを防止できる。
【図面の簡単な説明】
【図１】従来技術によるＳＡＷデバイス１００の構成を示す斜視図である。
【図２】図１におけるＳＡＷデバイス１００のＡ−Ａ’断面図である。
【図３】本発明の第１の実施形態によるＳＡＷデバイス１の構成を示す斜視図である。
【図４】（ａ）は図３に示すＳＡＷデバイス１のＢ−Ｂ’断面図であり、（ｂ）は（ａ）における縁２Ａの拡大図である。
【図５】本発明の第１の実施形態によるＳＡＷデバイス１の製造方法を示すプロセス図である。
【図６】本発明の第２の実施形態によるＳＡＷデバイス１Ｂの構成を示す斜視図である。
【図７】図６に示すＳＡＷデバイス１ＢのＤ−Ｄ’断面図である。
【符号の説明】
１、１Ｂ ＳＡＷデバイス
２ パッケージ
２Ａ 縁
ベース基板２Ｂ
３ キャップ
４ キャビティ
５ 金属メッキ
６ ワッシャ
７、１６ キャスタレーション
７Ｂ ホール
９、２３ 電極パッド
１０、１５、２４ 配線
１１ ビア配線
１２ 金属バンプ
１３ グランドフットパターン
１４ フットパターン
２０ ＳＡＷ素子チップ
２１ 圧電基板
２２ ＩＤＴ
９０ ダイシングブレード
９１ 加圧機構
９２ 加熱機構

Claims (6)

  1. 圧電基板上に櫛型電極及び電極パッドが形成された弾性表面波素子と、該弾性表面波素子を収納するパッケージとを有する弾性表面波デバイスにおいて、
    前記パッケージの下面に形成された電極パターンを有し、
    前記パッケージの上面よりも前記下面が広く、且つ前記電極パターンが前記下面の縁に接しておらず、
    前記上面における第１の辺の長さと前記下面における前記第１の辺と平行な第２の辺の長さとの差の半分Ｗと、前記パッケージの高さＨとの比Ｗ／Ｈが０．０２以上で、且つ０．１０以下であることを特徴とする弾性表面波デバイス。
  2. 前記パッケージの外側の側面はダイシングによる切断面であることを特徴とする請求項１記載の弾性表面波デバイス。
  3. 圧電基板上に櫛型電極及び電極パッドが形成された弾性表面波素子を収納するパッケージにおいて、
    下面に形成された電極パターンを有し、
    上面よりも前記下面が広く、且つ前記電極パターンが前記下面の縁に接しておらず、
    前記上面における第１の辺の長さと前記下面における前記第１の辺と平行な第２の辺の長さとの差の半分Ｗと、前記パッケージの高さＨとの比Ｗ／Ｈが０．０２以上で且つ０．１０以下であることを特徴とするパッケージ。
  4. 外側の側面がダイシングによる切断面であることを特徴とする請求項３記載のパッケージ。
  5. 下面に電極パターンを有するパッケージが２次元配列された多面取り構造のベース基板を用いた弾性表面波デバイスの製造方法において、
    外周に近づくにつれて鋭利となるダイシングブレードを用いて上面側から前記ベース基板を個片化する工程を有し、
    前記工程は、前記ダイシングブレードにおける厚さのグラデュエーションがある領域のみを用いて前記ベース基板を個片化し、
    個片化後の前記パッケージの上面における第１の辺の長さと該パッケージの下面における前記第１の辺と平行な第２の辺の長さとの差Ｗの半分と、前記パッケージの高さＨとの比Ｗ／Ｈが０．０２以上で且つ０．１０以下となるように、前記ベース基板を個片化することを特徴とする弾性表面波デバイスの製造方法。
  6. 下面に電極パターンを有するパッケージが２次元配列された多面取り構造のベース基板を用いた弾性表面波デバイスの製造方法において、
    外周に近づくにつれて鋭利となるダイシングブレードを用いて上面側から前記ベース基板を個片化する工程を有し、
    前記工程は、前記ダイシングブレードにおける厚さのグラデュエーションがある領域のみを用いて前記ベース基板を個片化し、
    前記パッケージの下面を切断する部分の厚さと該パッケージの上面を切断する部分の厚さとの差の半分Ｗと、前記パッケージの高さＨとの比Ｗ／Ｈが０．０２以上で且つ０．１０以下であるダイシングブレードを用いて前記ベース基板を個片化することを特徴とする弾性表面波デバイスの製造方法。
JP2003169896A 2003-06-13 2003-06-13 弾性表面波デバイス、そのパッケージ及びその製造方法 Expired - Fee Related JP4177182B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003169896A JP4177182B2 (ja) 2003-06-13 2003-06-13 弾性表面波デバイス、そのパッケージ及びその製造方法
US10/864,364 US7215065B2 (en) 2003-06-13 2004-06-10 Surface acoustic wave device, package for the device, and method of fabricating the device
CNB2004100465880A CN100444520C (zh) 2003-06-13 2004-06-11 表面声波器件及其封装和制造方法
KR1020040043279A KR100614543B1 (ko) 2003-06-13 2004-06-12 탄성 표면파 디바이스, 그 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003169896A JP4177182B2 (ja) 2003-06-13 2003-06-13 弾性表面波デバイス、そのパッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005006210A JP2005006210A (ja) 2005-01-06
JP4177182B2 true JP4177182B2 (ja) 2008-11-05

Family

ID=34094895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003169896A Expired - Fee Related JP4177182B2 (ja) 2003-06-13 2003-06-13 弾性表面波デバイス、そのパッケージ及びその製造方法

Country Status (4)

Country Link
US (1) US7215065B2 (ja)
JP (1) JP4177182B2 (ja)
KR (1) KR100614543B1 (ja)
CN (1) CN100444520C (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8786165B2 (en) * 2005-09-16 2014-07-22 Tsmc Solid State Lighting Ltd. QFN/SON compatible package with SMT land pads
TWI420810B (zh) 2010-12-17 2013-12-21 Ind Tech Res Inst 石英振盪器及其製造方法
JP5806547B2 (ja) * 2011-08-05 2015-11-10 日本電波工業株式会社 圧電デバイス及び圧電デバイスの製造方法
JP6955366B2 (ja) * 2017-04-25 2021-10-27 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール
CN108313974A (zh) * 2018-02-07 2018-07-24 宜确半导体（苏州）有限公司 声学设备及其晶圆级封装方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327394A (ja) * 1992-05-27 1993-12-10 Japan Radio Co Ltd 弾性表面波素子のフェースダウン実装用パッケージ
US5459368A (en) * 1993-08-06 1995-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
JPH07264000A (ja) * 1994-03-16 1995-10-13 Fujitsu Ltd 弾性表面波フィルタ素子及びそれをパッケージングして成る弾性表面波フィルタ
JP2872056B2 (ja) * 1994-12-06 1999-03-17 日本電気株式会社 弾性表面波デバイス
EP0794616B1 (en) * 1996-03-08 2003-01-29 Matsushita Electric Industrial Co., Ltd. An electronic part and a method of production thereof
EP0900477B1 (de) * 1996-05-24 2001-07-18 Epcos Ag Elektronisches bauelement, insbesondere mit akustischen oberflächenwellen arbeitendes bauelement - ofw-bauelement
JP3982876B2 (ja) * 1997-06-30 2007-09-26 沖電気工業株式会社 弾性表面波装置
JP3123477B2 (ja) * 1997-08-08 2001-01-09 日本電気株式会社 表面弾性波素子の実装構造および実装方法
FR2786959B1 (fr) * 1998-12-08 2001-05-11 Thomson Csf Composant a ondes de surface encapsule et procede de fabrication collective
JP3498204B2 (ja) * 1999-03-10 2004-02-16 株式会社村田製作所 弾性表面波フィルタ、それを用いた通信機装置
JP3860364B2 (ja) 1999-08-11 2006-12-20 富士通メディアデバイス株式会社 弾性表面波装置
TW569424B (en) * 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP4020644B2 (ja) * 2002-01-09 2007-12-12 アルプス電気株式会社 Ｓａｗフィルタモジュール
US6855572B2 (en) * 2002-08-28 2005-02-15 Micron Technology, Inc. Castellation wafer level packaging of integrated circuit chips

Also Published As

Publication number Publication date
CN100444520C (zh) 2008-12-17
US7215065B2 (en) 2007-05-08
CN1574625A (zh) 2005-02-02
KR100614543B1 (ko) 2006-08-25
JP2005006210A (ja) 2005-01-06
US20050099098A1 (en) 2005-05-12
KR20040107430A (ko) 2004-12-20

Similar Documents

Publication Publication Date Title
US10320362B2 (en) Elastic wave device
JP3677409B2 (ja) 弾性表面波装置及びその製造方法
US10250219B2 (en) Acoustic wave device
JP4377500B2 (ja) 弾性表面波装置及び弾性表面波装置の製造方法
JP6397352B2 (ja) 弾性波デバイス
JP2010028639A (ja) 圧電部品及びその製造方法
JP4180982B2 (ja) 弾性表面波デバイス、そのパッケージ及びその製造方法
JP2006339943A (ja) 圧電デバイス
JP6433930B2 (ja) 弾性波デバイス
JP4180985B2 (ja) 弾性表面波デバイス及びその製造方法
JP2004129224A (ja) 圧電部品およびその製造方法
JP4177182B2 (ja) 弾性表面波デバイス、そのパッケージ及びその製造方法
JP2007081555A (ja) 弾性表面波装置
US20090153257A1 (en) Piezoelectric oscillator and method for manufacturing the same
JP2016201780A (ja) 弾性波デバイス
JP2005117151A (ja) 弾性表面波装置の製造方法及び弾性表面波装置
JP7373305B2 (ja) 弾性波デバイスおよびその製造方法
JP2000165192A (ja) 弾性表面波装置
CN110495098B (zh) 电子部件及具备该电子部件的模块
JP2004207674A (ja) 電子部品装置の製造方法
JP2008011125A (ja) 弾性表面波デバイス
JP2005012470A (ja) 弾性表面波デバイス
JP2008072617A (ja) 弾性表面波デバイスおよびその製造方法
JP2005033496A (ja) 圧電デバイス
JP2023141885A (ja) 弾性波デバイス、フィルタ、マルチプレクサ、および弾性波デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080819

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080821

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees