JP2005012470A - 弾性表面波デバイス - Google Patents
弾性表面波デバイス Download PDFInfo
- Publication number
- JP2005012470A JP2005012470A JP2003173942A JP2003173942A JP2005012470A JP 2005012470 A JP2005012470 A JP 2005012470A JP 2003173942 A JP2003173942 A JP 2003173942A JP 2003173942 A JP2003173942 A JP 2003173942A JP 2005012470 A JP2005012470 A JP 2005012470A
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- package
- acoustic wave
- surface acoustic
- element chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
【課題】耐湿環境性が向上された弾性表面波デバイスを提供する。
【解決手段】ＳＡＷ素子チップ２０を収納するキャビティ４の換気が十分可能なように、キャビティ４をキャップにより封止しない。また、パッケージ２内に収納したＳＡＷ素子チップ２０を外部に対して直接的に露出させないために、パッケージ２に形成するフットパターン６をパッケージ２の開口側に形成する。尚フットパターン６は、パッケージ２の側壁を貫通するビア配線７及び配線パターン８を介してダイアタッチ面上の電極パッド９に電気的に接続される。また、キャビティ４の深さをＳＡＷ素子チップ２０の高さ以上とすることで、ＳＡＷ素子チップ２０の周囲をパッケージ２０側壁でガードすることが可能となるため、実装時にＳＡＷ素子チップ２０が破損することを防止できる。
【選択図】 図４
【解決手段】ＳＡＷ素子チップ２０を収納するキャビティ４の換気が十分可能なように、キャビティ４をキャップにより封止しない。また、パッケージ２内に収納したＳＡＷ素子チップ２０を外部に対して直接的に露出させないために、パッケージ２に形成するフットパターン６をパッケージ２の開口側に形成する。尚フットパターン６は、パッケージ２の側壁を貫通するビア配線７及び配線パターン８を介してダイアタッチ面上の電極パッド９に電気的に接続される。また、キャビティ４の深さをＳＡＷ素子チップ２０の高さ以上とすることで、ＳＡＷ素子チップ２０の周囲をパッケージ２０側壁でガードすることが可能となるため、実装時にＳＡＷ素子チップ２０が破損することを防止できる。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は、パッケージに形成したキャビティ内に弾性表面波素子が収納された構成を有する弾性表面波デバイスに関する。
【０００２】
【従来の技術】
近年、電子機器の小型化及び高性能化に伴い、これに搭載された電子部品にも小型化及び高性能化が要求されている。例えば、電波を送信又は受信する電子機器におけるフィルタ，遅延線，発振器等の電子部品として使用される弾性表面波（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ：以下、ＳＡＷと略す）デバイスにも、パッケージを含めて全体的な小型化及び高性能化が要求されている。
【０００３】
一般的なＳＡＷデバイスは、例えば圧電性素子基板（以下、圧電基板という）上に形成された櫛歯型電極部のインターディジタルトランスデューサ（ＩｎｔｅｒＤｉｇｉｔａｌ Ｔｒａｎｓｄｕｃｅｒ：以下、ＩＤＴと略す）を有するＳＡＷ素子チップが、キャビティ内に気密封止された構成を有している（例えば、特許文献１における特に図３参照）。この構成において、入力側のＩＤＴに電気信号を印加し、これをＳＡＷに変換して圧電基板上を伝播させることで、出力側のＩＤＴから所定の変調がなされた電気信号を得ることができる。
【０００４】
従来技術によるＳＡＷデバイス１００の構成を図１及び図２を用いて以下に説明する。尚、図１はＳＡＷデバイス１００の斜視図であり、図２は図１のＡ−Ａ’断面図である。
【０００５】
図１及び図２に示すように、ＳＡＷデバイス１００は、パッケージ１０２に設けられたキャビティ１０４内にＳＡＷ素子チップ１２０が収容された構成を有する。ＳＡＷ素子チップ１２０のフェイス面、すなわち圧電基板１２１の一方の主面（これを上面とする）にはＩＤＴ１２２と配線１２４と電極パッド１２３とを含む金属パターンが形成されている。キャビティ１０４の底面（ダイアタッチ面）にはＳＡＷ素子チップ１２０の電極パッド１２３と位置合わせされた電極パッド１０９を含む金属パターンが形成されている。ＳＡＷ素子チップ１２０は金属バンプ１１２を用いてフェイスダウン状態でダイアタッチ面にフリップチップ実装される。これにより、パッケージ１０２とＳＡＷ素子チップ１２０とが電気的且つ機械的に接続される。尚、ダイアタッチ面に形成された電極パッド１０９は、パッケージ１０２内に形成された配線やビア配線を介してパッケージ１０２の裏面（キャビティ１０４の開口側と反対側）に形成されたフットパターン１１４と電気的に接続されている。
【０００６】
また、キャビティ１０４は、金属製のキャップ１０３により気密性高く封止される。キャップ１０３の固着にははんだや金・錫等の金属による接着剤（本説明ではワッシャという）１０６が使用される。パッケージ１０２におけるキャップ１０３の固着部分には、パッケージ１０２外壁に形成されたキャスタレーション１０７上の金属メッキ部分，パッケージ１０２内部に形成された配線１１０及びビア配線１１１を介して、パッケージ１０２の裏面に形成されたグランドフットパターン１１３と電気的に接続された金属メッキ１０５が形成されている。
【０００７】
【特許文献１】
特開２００１−５３５７７号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、以上のようにＳＡＷ素子チップ１２０を気密封止した構成であると、パッケージ１０２やキャップ１０３に微小な亀裂や剥離等が生じた場合、隙間から流入した水分等がキャビティ１０４内部に留まってしまい、ＩＤＴ１２２に致命的なダメージを与えてしまうという問題が存在する。
【０００９】
そこで本発明は、以上のような問題を鑑みてなされたものであり、耐湿環境性が向上された弾性表面波デバイスを提供することを目的とする。
【００１０】
【課題を解決するための手段】
かかる目的を達成するために、本発明は、請求項１記載のように、圧電基板上に櫛型電極及び電極パッドが形成された弾性表面波素子と、該弾性表面波素子を収納するパッケージとを有する弾性表面波デバイスにおいて、前記弾性表面波素子を収納するキャビティ内が通気可能であるように構成される。キャビティを封止しない構成であるため、キャビティ内に進入した水分を確実に蒸発させることが可能となり、湿気による櫛形電極のダメージを軽減することができる。すなわち、耐湿環境性を向上することが可能となる。
【００１１】
また、請求項１記載の前記弾性表面波デバイスは、例えば請求項２記載のように、前記キャビティの開口部が開放されることで該キャビティ内が通気可能であるように構成されても良い。本発明は、キャビティをキャップ等で封止しないことで実現することが可能である。また、これにより、従来行われていたキャップを用いてキャビティを封止する工程を省略でき、製造工程を簡略化することができる。
【００１２】
また、請求項１記載の前記弾性表面波デバイスは、請求項３記載のように、前記弾性表面波素子を収納するキャビティの深さが、前記弾性表面波素子の高さよりも高いことが好ましい。キャビティの深さをＳＡＷ素子チップの高さ以上とすることで、弾性表面波素子の周囲をパッケージ側壁でガードすることが可能となるため、実装時に弾性表面波素子が破損することを防止できる。
【００１３】
また、請求項１記載の前記弾性表面波デバイスは、例えば請求項４記載のように、前記キャビティ内に形成された金属パターンと、前記パッケージにおける前記キャビティの開口側の面に形成された外部端子とを有し、前記金属パターンと前記外部端子とを前記パッケージの側壁内部を貫通するインナービアパターンを介して電気的に接続した構成としても良い。
【００１４】
また、請求項１記載の前記弾性表面波デバイスは、例えば請求項５記載のように、前記キャビティ内に形成された金属パターンと、前記パッケージにおける前記キャビティの開口側と反対側の面に形成された外部端子とを有し、前記金属パターンと前記外部端子とを前記パッケージの側壁内部を貫通するインナービアパターンを介して電気的に接続した構成としても良い。
【００１５】
また、請求項１記載の前記弾性表面波デバイスは、例えば請求項６記載のように、前記キャビティ内に形成された金属パターンと、前記パッケージにおける前記キャビティの開口側の面に形成された外部端子とを有し、前記金属パターンと前記外部端子とを前記パッケージの外壁に形成されたキャスタレーションを介して電気的に接続した構成としても良い。
【００１６】
また、請求項１記載の前記弾性表面波デバイスは、例えば請求項７記載のように、前記キャビティ内に形成された金属パターンと、前記パッケージにおける前記キャビティの開口側の面に形成された外部端子とを有し、前記金属パターンと前記外部端子とを前記パッケージの外壁に形成されたキャスタレーションを介して電気的に接続した構成としても良い。
【００１７】
また、請求項１記載の前記弾性表面波デバイスは、例えば請求項８記載のように、前記弾性表面波素子が前記キャビティ内にフェイスダウン状態でフリップチップ実装された構成としても良い。弾性表面波素子をフェイスダウン状態でフリップチップ実装することで、櫛形電極や電極パッド等の金属パターンが形成された面が直接的に露出することを回避できるため、この面に他の物体等が接触して金属パターンが破損するという不具合を回避することが可能となる。
【００１８】
また、請求項１記載の前記弾性表面波デバイスは、例えば請求項９記載のように、前記弾性表面波素子と前記パッケージとが金属ワイヤを用いたワイヤボンディングにより電気的に接続されており、前記キャビティの深さが前記金属ワイヤを含めた前記弾性表面波素子の高さよりも深いように構成することが可能である。弾性表面波素子をフェイスアップ状態でワイヤボンディング実装した場合、キャビティの深さを金属ワイヤを含めた弾性表面波素子の高さ以上とすることで、金属ワイヤに他の物体が接触し、これが破損したり、金属ワイヤによる接続部が壊れるという不具合を回避することが可能となる。
【００１９】
【発明の実施の形態】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。
【００２０】
〔第１の実施形態〕
まず、本発明の第１の実施形態について図面を用いて詳細に説明する。図３及び図４は、本実施形態によるＳＡＷデバイス１の構成を示す図である。尚、図３はＳＡＷデバイス１の斜視図である。また、図４は図３のＡ−Ａ’断面図である。
【００２１】
図３及び図４に示すように、ＳＡＷデバイス１には、セラミックスやＢＴ（ビスマスイミド・トリアジン）レジン等のフレキシブル基板で形成したパッケージ２が使用される。また、パッケージ２の内部にはキャビティ４が設けられており、この中にＳＡＷ素子チップ２０が収容される。尚、本実施形態では、パッケージ２の側壁の厚さを例えば０．１ｍｍから０．３ｍｍ程度（例えば０．２ｍｍ）とし、パッケージ２の底板の厚さを例えば０．２ｍｍ以下（例えば０．１５ｍｍ）とする。また、キャビティ４の深さは、ＳＡＷ素子チップ２０を完全に収容できる程度、すなわち、ＳＡＷ素子チップ２０の高さよりも深くする。例えばＳＡＷ素子チップ２０の高さを０．３５ｍｍとした場合、キャビティ４の深さを０．４ｍｍ程度とする。これにより、完全にＳＡＷ素子チップ２０を収納し、ＳＡＷデバイス１の実装時にＳＡＷ素子チップ２０が破損することを防止できる。
【００２２】
ＳＡＷ素子チップ２０のフェイス面、すなわち圧電基板２１の一方の主面（これを上面とする）には櫛型電極（ＩＤＴ）２２と配線２４と電極パッド２３とを含む金属パターンが形成されている。圧電基板２１には、切り出し角が回転Ｙカット板である４２°ＹカットＸ伝搬リチウムタンタレート（ＳＡＷの伝搬方向Ｘの線膨張係数が１６．１ｐｐｍ／℃）の圧電単結晶基板（以下、ＬＴ基板という）や，切り出し角が回転Ｙカット板である４２°ＹカットＸ伝搬リチウムナイオベート（ＳＡＷの伝搬方向Ｘの線膨張係数が１６．１ｐｐｍ／℃）の圧電単結晶基板（以下、ＬＮ基板という），このほか水晶等の圧電材料を用いることができる。例えばＬＴ基板を使用することで、低損失な特性を得ることができる。
【００２３】
また、ＩＤＴ２２や配線２４や電極パッド２３等を含む金属パターンは、アルミニウム（Ａｌ），銅（Ｃｕ），金（Ａｕ），モリブデン（Ｍｏ），タングステン（Ｗ），タンタル（Ｔａ），クロム（Ｃｒ），チタン（Ｔｉ），白金（Ｐｔ），ルテニウム（Ｒｕ）又はロジウム（Ｒｈ）等の金属材料を主成分とした単層又は多層構造を有して形成される。この形成には例えばフォトリソグラフィー技術等を用いることができる。
【００２４】
キャビティ４の底面（ダイアタッチ面）にはＳＡＷ素子チップ２０の電極パッド２３と位置合わせされた電極パッド９及びこれと一体に形成された配線パターン８を含む金属パターン（ダイアタッチパターンともいう）が形成されている。この金属パターンも、上述の金属パターンと同様に、アルミニウム（Ａｌ），銅（Ｃｕ），金（Ａｕ），モリブデン（Ｍｏ），タングステン（Ｗ），タンタル（Ｔａ），クロム（Ｃｒ），チタン（Ｔｉ），白金（Ｐｔ），ルテニウム（Ｒｕ）又はロジウム（Ｒｈ）等の金属材料を主成分とした単層又は多層構造の金属膜を使用することができ、これの形成に例えばフォトリソグラフィー技術等を用いることができる。
【００２５】
ＳＡＷ素子チップ２０は金やはんだ等の金属バンプ１２を用いてフェイスダウン状態でダイアタッチ面にフリップチップ実装される。これにより、パッケージ２とＳＡＷ素子チップ２０とが電気的に接続され且つ機械的に固定される。
【００２６】
ダイアタッチ面に形成された電極パッド９は、同じくダイアタッチ面上に形成された配線パターン８を介して、パッケージ２側壁中に形成されたビア配線（インナービアパターンともいう）７に電気的に接続される。ビア配線７は、パッケージ２側壁をキャビティ４の開口面側に貫通し、側壁上面に形成されたフットパターン６に電気的に接続される。すなわち、本実施形態では、ＳＡＷ素子チップ２０へ電気信号を入力する端子又はこれをグランドへ接続する端子であるフットパターン６（グランドへ接続する端子をグランドフットパターンともいう）がパッケージ２側壁の上面側に形成された構成を有する。フットパターン６をパッケージ２の開口側に形成することで、パッケージ２内に収納したＳＡＷ素子チップ２０が外部に対して直接的に露出することを回避でき、これが他の物体との接触により破損することを防止できる。尚、ＳＡＷ素子チップ２０をフェイスダウン状態でキャビティ４内にフリップチップ実装することで、ＩＤＴ２２や電極パッド２３等の金属パターンが形成された面が直接的に露出することを回避できるため、この面に他の物体等が接触して金属パターンが破損するという不具合を回避することが可能となる。
【００２７】
ここで、本実施形態によるＳＡＷデバイス１は、従来のように、キャビティ４を封止した構成を有さない。すなわち、キャビティ４に実装されたＳＡＷ素子チップ２０が外気に対して露出している。図５に、本実施形態によるＳＡＷデバイス１を回路基板１０上に実装した断面構成を示す。図５に示すように、ＳＡＷデバイス１と回路基板１０との間には、フットパターン６及びこれと回路基板１０との接着に用いた接着材料１１との厚み分の隙間１０Ａが形成される。
【００２８】
例えばＳＡＷデバイスを製造した後にこれを純水等を用いて洗浄する場合がある。この際、パッケージやキャップやこれらの接合部位に微小な亀裂や隙間が存在すると、この隙間を介して水分が進入してしまうことがある。また、温度試験等においてＳＡＷデバイスを低温に冷却した場合、パッケージやキャップやこれらの接合部位に微小な亀裂や隙間が存在すると、この隙間を介して進入した水蒸気によりＳＡＷ素子チップ上に水滴が発生してしまうことがある。このような水分はすぐに蒸発してしまえば問題とならないが、動作時にＩＤＴ上に存在した場合、これを破壊してしまうという問題を発生させる。そこで、本実施形態のように、ＳＡＷ素子チップ２０を収納するキャビティ４の換気が十分可能な構成とすることで、キャビティ４内に進入した水分を確実に蒸発させることが可能となり、湿気によるＩＤＴ２２のダメージを軽減することができる。尚、接着材料としては、はんだや金・錫等の金属や、導電性プラスチック等の導電性樹脂等を使用することができる。
【００２９】
次に、図６を用いて、ＳＡＷデバイス１の製造方法を説明する。本製造方法では、まず、図６（ａ）に示すように、パッケージ２が２次元配列された多面取り構造のベース基板２Ｂを作成し、これのキャビティ４内に金属バンプ１２を用いてＳＡＷ素子チップ２０をフェイスダウン状態でフリップチップ実装する（図６（ｂ）参照）。
【００３０】
その後、ダイシングブレード９０を用いてパッケージ２を個片化することで（図６（ｃ）参照）、図６（ｄ）に示すように、ＳＡＷデバイス１が作製される。この際、キャビティ４をキャップ等で封止することが無いため、キャップの接着材料である金属などのワッシャが流れ出し、フットパターン６をショートさせるなどの不具合を発生させることがない。
【００３１】
以上説明したように、本実施形態によれば、キャビティ４を封止せず、キャビティ４内を通気可能な構成としたため、キャビティ４内に進入した水分を確実に蒸発させることが可能となり、湿気によるＩＤＴ２２のダメージを軽減することができる。また、キャビティの深さをＳＡＷ素子チップの高さ以上とすることで、ＳＡＷ素子チップの周囲をパッケージ側壁でガードすることが可能となるため、実装時にＳＡＷ素子チップが破損することを防止できる。
【００３２】
〔第２の実施形態〕
次に、本発明の第２の実施形態について図面を用いて詳細に説明する。図７及び図８は、本実施形態によるＳＡＷデバイス１Ｂの構成を示す図である。尚、図７はＳＡＷデバイス１Ｂの斜視図である。また、図８は図７のＢ−Ｂ’断面図である。本実施形態において、第１の実施形態と同様の構成には同一の符号を付すことで、詳細な説明を省略する。
【００３３】
図７及び図８に示すように、本実施形態によるＳＡＷデバイス１Ｂは、フットパターン６Ｂがパッケージ２の上面でなく、裏面（又は下面ともいう）側に形成されている。このため、ダイアタッチ面上の配線パターン８とフットパターン６Ｂとを接続するビア配線７Ｂは、パッケージ２の底板をパッケージ２裏面側へ貫通するように形成される。この他の構成及び製造方法は、上記した第１の実施形態と同様であるため、ここでは説明を省略する。
【００３４】
以上のように構成することで、本実施形態によれば、第１の実施形態と同様に、キャビティ４を封止せず、キャビティ４内を通気可能な構成としたため、キャビティ４内に進入した水分を確実に蒸発させることが可能となり、湿気によるＩＤＴ２２のダメージを軽減することができる。また、キャビティの深さをＳＡＷ素子チップの高さ以上とすることで、ＳＡＷ素子チップの周囲をパッケージ側壁でガードすることが可能となるため、実装時にＳＡＷ素子チップが破損することを防止できる。
【００３５】
〔第３の実施形態〕
次に、本発明の第３の実施形態について図面を用いて詳細に説明する。図９及び図１０は、本実施形態によるＳＡＷデバイス１Ｃの構成を示す図である。尚、図９はＳＡＷデバイス１Ｃの斜視図である。また、図１０は図９のＣ−Ｃ’断面図である。本実施形態において、第１の実施形態と同様の構成には同一の符号を付すことで、詳細な説明を省略する。
【００３６】
図９及び図１０に示すように、本実施形態によるＳＡＷデバイス１Ｃは、ダイアタッチ面上の配線パターン８とフットパターン６との電気的な接続がパッケージ２側壁外側に形成されたキャスタレーション７Ｃにより実現されている。この他の構成及び製造方法は、上記した第１の実施形態と同様であるため、ここでは説明を省略する。
【００３７】
以上のように構成することで、本実施形態によれば、第１の実施形態と同様に、キャビティ４を封止せず、キャビティ４内を通気可能な構成としたため、キャビティ４内に進入した水分を確実に蒸発させることが可能となり、湿気によるＩＤＴ２２のダメージを軽減することができる。尚、本実施形態においてフットパターン（６Ｂ）をパッケージ２裏面に形成し、これと配線パターン８とをキャスタレーションにより接続した構成とすることも可能である。また、キャビティの深さをＳＡＷ素子チップの高さ以上とすることで、ＳＡＷ素子チップの周囲をパッケージ側壁でガードすることが可能となるため、実装時にＳＡＷ素子チップが破損することを防止できる。
【００３８】
〔第４の実施形態〕
次に、本発明の第４の実施形態について図面を用いて詳細に説明する。上記した各実施形態では、キャビティ４の底面に形成したダイアタッチパターンに対して、ＳＡＷ素子チップ２０をフェイスダウン状態でフリップチップ実装した場合を例に挙げて説明した。これに対し本実施形態では、キャビティ４内にＳＡＷ素子チップ２０をフェイスアップ状態で実装した場合を例に挙げて説明する。
【００３９】
図１１及び図１２は、本実施形態によるＳＡＷデバイス１Ｄの構成を示す図である。尚、図１１はＳＡＷデバイス１Ｄの斜視図である。また、図１２は図１１のＤ−Ｄ’断面図である。本実施形態において、第１の実施形態と同様の構成には同一の符号を付すことで、詳細な説明を省略する。
【００４０】
図１１及び図１２に示すように、本実施形態によるＳＡＷデバイス１Ｄは、キャビティ４内の側壁が階段状に形成されており、その中段（好ましくはＳＡＷ素子チップ２０の上面と同程度の高さの段）上に、ＳＡＷ素子チップ２０との電気的な接続を得るための電極パッド８Ｄが形成されている。ＳＡＷ素子チップ２０は、キャビティ４内にＩＤＴ２２や電極パッド２３が上に向いた状態（フェイスアップ状態）で収納される。この際、ＩＤＴ２２や電極パッド２３が形成された面の反対側の面と、キャビティ４の底面とは接着剤等を用いて固定される。
【００４１】
この状態において、電極パッド２３と電極パッド８Ｄとを金やアルミニウム等の金属ワイヤ１２Ｄを用いて接続する。これにより、ＳＡＷ素子チップ２０とパッケージ２とが電気的に接続される。
【００４２】
尚、本実施形態では、ボンディングに用いた金属ワイヤ１２Ｄのスペースも考慮して、キャビティ４を金属ワイヤ１２Ｄをも十分に収納できる程度に深く構成することが好ましい。この他の構成及び製造方法は、上記した第１の実施形態と同様であるため、ここでは説明を省略する。
【００４３】
以上のように構成することで、本実施形態によれば、第１の実施形態と同様に、キャビティ４を封止せず、キャビティ４内を通気可能な構成としたため、キャビティ４内に進入した水分を確実に蒸発させることが可能となり、湿気によるＩＤＴ２２のダメージを軽減することができる。また、キャビティの深さをＳＡＷ素子チップとパッケージとを接続する金属ワイヤを含めたＳＡＷ素子チップの高さ以上とすることで、ＳＡＷ素子チップの周囲及び金属ワイヤの周囲をパッケージ側壁でガードすることが可能となるため、実装時にＳＡＷ素子チップが破損したり、金属ワイヤによる接続が壊れたりすることを防止できる。
【００４４】
〔他の実施形態〕
以上、説明した実施形態は本発明の好適な一実施形態にすぎず、本発明はその趣旨を逸脱しない限り種々変形して実施可能である。
【００４５】
【発明の効果】
以上説明したように、本発明によれば、キャビティを封止しない構成であるため、キャビティ内に進入した水分を確実に蒸発させることが可能となり、湿気による櫛形電極のダメージを軽減することができる。また、キャビティの深さをＳＡＷ素子チップの高さ以上とすることで、ＳＡＷ素子チップの周囲をパッケージ側壁でガードすることが可能となるため、実装時にＳＡＷ素子チップが破損することを防止できる。すなわち、耐湿環境性を向上することが可能となる。
【図面の簡単な説明】
【図１】従来技術によるＳＡＷデバイス１００の構成を示す斜視図である。
【図２】図１におけるＳＡＷデバイス１００のＥ−Ｅ’断面図である。
【図３】本発明の第１の実施形態によるＳＡＷデバイス１の構成を示す斜視図である。
【図４】図３に示すＳＡＷデバイス１のＡ−Ａ’断面図である。
【図５】本発明の第１の実施形態によるＳＡＷデバイス１を回路基板１０上に実装した際の構成を示す断面図である。
【図６】本発明の第１の実施形態によるＳＡＷデバイス１の製造工程を示すプロセス図である。
【図７】本発明の第２の実施形態によるＳＡＷデバイス１Ｂの構成を示す斜視図である。
【図８】図７に示すＳＡＷデバイス１ＢのＢ−Ｂ’断面図である。
【図９】本発明の第３の実施形態によるＳＡＷデバイス１Ｃの構成を示す斜視図である。
【図１０】図９に示すＳＡＷデバイス１ＣのＣ−Ｃ’断面図である。
【図１１】本発明の第４の実施形態によるＳＡＷデバイス１Ｄの構成を示す斜視図である。
【図１２】図１１に示すＳＡＷデバイス１ＤのＤ−Ｄ’断面図である。
【符号の説明】
１、１Ｂ、１Ｃ、１Ｄ ＳＡＷデバイス
２ パッケージ
２Ｂ ベース基板
４ キャビティ
６、６Ｂ フットパターン
７、７Ｂ ビア配線
７Ｃ キャスタレーション
８ 配線パターン
８Ｄ、９、２３ 電極パッド
１０ 回路基板
１０Ａ 隙間
１１ 接着材料
１２ 金属バンプ
１２Ｄ 金属ワイヤ
２０ ＳＡＷ素子チップ
２１ 圧電基板
２２ ＩＤＴ
２４ 配線
９０ ダイシングブレード
【発明の属する技術分野】
本発明は、パッケージに形成したキャビティ内に弾性表面波素子が収納された構成を有する弾性表面波デバイスに関する。
【０００２】
【従来の技術】
近年、電子機器の小型化及び高性能化に伴い、これに搭載された電子部品にも小型化及び高性能化が要求されている。例えば、電波を送信又は受信する電子機器におけるフィルタ，遅延線，発振器等の電子部品として使用される弾性表面波（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ：以下、ＳＡＷと略す）デバイスにも、パッケージを含めて全体的な小型化及び高性能化が要求されている。
【０００３】
一般的なＳＡＷデバイスは、例えば圧電性素子基板（以下、圧電基板という）上に形成された櫛歯型電極部のインターディジタルトランスデューサ（ＩｎｔｅｒＤｉｇｉｔａｌ Ｔｒａｎｓｄｕｃｅｒ：以下、ＩＤＴと略す）を有するＳＡＷ素子チップが、キャビティ内に気密封止された構成を有している（例えば、特許文献１における特に図３参照）。この構成において、入力側のＩＤＴに電気信号を印加し、これをＳＡＷに変換して圧電基板上を伝播させることで、出力側のＩＤＴから所定の変調がなされた電気信号を得ることができる。
【０００４】
従来技術によるＳＡＷデバイス１００の構成を図１及び図２を用いて以下に説明する。尚、図１はＳＡＷデバイス１００の斜視図であり、図２は図１のＡ−Ａ’断面図である。
【０００５】
図１及び図２に示すように、ＳＡＷデバイス１００は、パッケージ１０２に設けられたキャビティ１０４内にＳＡＷ素子チップ１２０が収容された構成を有する。ＳＡＷ素子チップ１２０のフェイス面、すなわち圧電基板１２１の一方の主面（これを上面とする）にはＩＤＴ１２２と配線１２４と電極パッド１２３とを含む金属パターンが形成されている。キャビティ１０４の底面（ダイアタッチ面）にはＳＡＷ素子チップ１２０の電極パッド１２３と位置合わせされた電極パッド１０９を含む金属パターンが形成されている。ＳＡＷ素子チップ１２０は金属バンプ１１２を用いてフェイスダウン状態でダイアタッチ面にフリップチップ実装される。これにより、パッケージ１０２とＳＡＷ素子チップ１２０とが電気的且つ機械的に接続される。尚、ダイアタッチ面に形成された電極パッド１０９は、パッケージ１０２内に形成された配線やビア配線を介してパッケージ１０２の裏面（キャビティ１０４の開口側と反対側）に形成されたフットパターン１１４と電気的に接続されている。
【０００６】
また、キャビティ１０４は、金属製のキャップ１０３により気密性高く封止される。キャップ１０３の固着にははんだや金・錫等の金属による接着剤（本説明ではワッシャという）１０６が使用される。パッケージ１０２におけるキャップ１０３の固着部分には、パッケージ１０２外壁に形成されたキャスタレーション１０７上の金属メッキ部分，パッケージ１０２内部に形成された配線１１０及びビア配線１１１を介して、パッケージ１０２の裏面に形成されたグランドフットパターン１１３と電気的に接続された金属メッキ１０５が形成されている。
【０００７】
【特許文献１】
特開２００１−５３５７７号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、以上のようにＳＡＷ素子チップ１２０を気密封止した構成であると、パッケージ１０２やキャップ１０３に微小な亀裂や剥離等が生じた場合、隙間から流入した水分等がキャビティ１０４内部に留まってしまい、ＩＤＴ１２２に致命的なダメージを与えてしまうという問題が存在する。
【０００９】
そこで本発明は、以上のような問題を鑑みてなされたものであり、耐湿環境性が向上された弾性表面波デバイスを提供することを目的とする。
【００１０】
【課題を解決するための手段】
かかる目的を達成するために、本発明は、請求項１記載のように、圧電基板上に櫛型電極及び電極パッドが形成された弾性表面波素子と、該弾性表面波素子を収納するパッケージとを有する弾性表面波デバイスにおいて、前記弾性表面波素子を収納するキャビティ内が通気可能であるように構成される。キャビティを封止しない構成であるため、キャビティ内に進入した水分を確実に蒸発させることが可能となり、湿気による櫛形電極のダメージを軽減することができる。すなわち、耐湿環境性を向上することが可能となる。
【００１１】
また、請求項１記載の前記弾性表面波デバイスは、例えば請求項２記載のように、前記キャビティの開口部が開放されることで該キャビティ内が通気可能であるように構成されても良い。本発明は、キャビティをキャップ等で封止しないことで実現することが可能である。また、これにより、従来行われていたキャップを用いてキャビティを封止する工程を省略でき、製造工程を簡略化することができる。
【００１２】
また、請求項１記載の前記弾性表面波デバイスは、請求項３記載のように、前記弾性表面波素子を収納するキャビティの深さが、前記弾性表面波素子の高さよりも高いことが好ましい。キャビティの深さをＳＡＷ素子チップの高さ以上とすることで、弾性表面波素子の周囲をパッケージ側壁でガードすることが可能となるため、実装時に弾性表面波素子が破損することを防止できる。
【００１３】
また、請求項１記載の前記弾性表面波デバイスは、例えば請求項４記載のように、前記キャビティ内に形成された金属パターンと、前記パッケージにおける前記キャビティの開口側の面に形成された外部端子とを有し、前記金属パターンと前記外部端子とを前記パッケージの側壁内部を貫通するインナービアパターンを介して電気的に接続した構成としても良い。
【００１４】
また、請求項１記載の前記弾性表面波デバイスは、例えば請求項５記載のように、前記キャビティ内に形成された金属パターンと、前記パッケージにおける前記キャビティの開口側と反対側の面に形成された外部端子とを有し、前記金属パターンと前記外部端子とを前記パッケージの側壁内部を貫通するインナービアパターンを介して電気的に接続した構成としても良い。
【００１５】
また、請求項１記載の前記弾性表面波デバイスは、例えば請求項６記載のように、前記キャビティ内に形成された金属パターンと、前記パッケージにおける前記キャビティの開口側の面に形成された外部端子とを有し、前記金属パターンと前記外部端子とを前記パッケージの外壁に形成されたキャスタレーションを介して電気的に接続した構成としても良い。
【００１６】
また、請求項１記載の前記弾性表面波デバイスは、例えば請求項７記載のように、前記キャビティ内に形成された金属パターンと、前記パッケージにおける前記キャビティの開口側の面に形成された外部端子とを有し、前記金属パターンと前記外部端子とを前記パッケージの外壁に形成されたキャスタレーションを介して電気的に接続した構成としても良い。
【００１７】
また、請求項１記載の前記弾性表面波デバイスは、例えば請求項８記載のように、前記弾性表面波素子が前記キャビティ内にフェイスダウン状態でフリップチップ実装された構成としても良い。弾性表面波素子をフェイスダウン状態でフリップチップ実装することで、櫛形電極や電極パッド等の金属パターンが形成された面が直接的に露出することを回避できるため、この面に他の物体等が接触して金属パターンが破損するという不具合を回避することが可能となる。
【００１８】
また、請求項１記載の前記弾性表面波デバイスは、例えば請求項９記載のように、前記弾性表面波素子と前記パッケージとが金属ワイヤを用いたワイヤボンディングにより電気的に接続されており、前記キャビティの深さが前記金属ワイヤを含めた前記弾性表面波素子の高さよりも深いように構成することが可能である。弾性表面波素子をフェイスアップ状態でワイヤボンディング実装した場合、キャビティの深さを金属ワイヤを含めた弾性表面波素子の高さ以上とすることで、金属ワイヤに他の物体が接触し、これが破損したり、金属ワイヤによる接続部が壊れるという不具合を回避することが可能となる。
【００１９】
【発明の実施の形態】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。
【００２０】
〔第１の実施形態〕
まず、本発明の第１の実施形態について図面を用いて詳細に説明する。図３及び図４は、本実施形態によるＳＡＷデバイス１の構成を示す図である。尚、図３はＳＡＷデバイス１の斜視図である。また、図４は図３のＡ−Ａ’断面図である。
【００２１】
図３及び図４に示すように、ＳＡＷデバイス１には、セラミックスやＢＴ（ビスマスイミド・トリアジン）レジン等のフレキシブル基板で形成したパッケージ２が使用される。また、パッケージ２の内部にはキャビティ４が設けられており、この中にＳＡＷ素子チップ２０が収容される。尚、本実施形態では、パッケージ２の側壁の厚さを例えば０．１ｍｍから０．３ｍｍ程度（例えば０．２ｍｍ）とし、パッケージ２の底板の厚さを例えば０．２ｍｍ以下（例えば０．１５ｍｍ）とする。また、キャビティ４の深さは、ＳＡＷ素子チップ２０を完全に収容できる程度、すなわち、ＳＡＷ素子チップ２０の高さよりも深くする。例えばＳＡＷ素子チップ２０の高さを０．３５ｍｍとした場合、キャビティ４の深さを０．４ｍｍ程度とする。これにより、完全にＳＡＷ素子チップ２０を収納し、ＳＡＷデバイス１の実装時にＳＡＷ素子チップ２０が破損することを防止できる。
【００２２】
ＳＡＷ素子チップ２０のフェイス面、すなわち圧電基板２１の一方の主面（これを上面とする）には櫛型電極（ＩＤＴ）２２と配線２４と電極パッド２３とを含む金属パターンが形成されている。圧電基板２１には、切り出し角が回転Ｙカット板である４２°ＹカットＸ伝搬リチウムタンタレート（ＳＡＷの伝搬方向Ｘの線膨張係数が１６．１ｐｐｍ／℃）の圧電単結晶基板（以下、ＬＴ基板という）や，切り出し角が回転Ｙカット板である４２°ＹカットＸ伝搬リチウムナイオベート（ＳＡＷの伝搬方向Ｘの線膨張係数が１６．１ｐｐｍ／℃）の圧電単結晶基板（以下、ＬＮ基板という），このほか水晶等の圧電材料を用いることができる。例えばＬＴ基板を使用することで、低損失な特性を得ることができる。
【００２３】
また、ＩＤＴ２２や配線２４や電極パッド２３等を含む金属パターンは、アルミニウム（Ａｌ），銅（Ｃｕ），金（Ａｕ），モリブデン（Ｍｏ），タングステン（Ｗ），タンタル（Ｔａ），クロム（Ｃｒ），チタン（Ｔｉ），白金（Ｐｔ），ルテニウム（Ｒｕ）又はロジウム（Ｒｈ）等の金属材料を主成分とした単層又は多層構造を有して形成される。この形成には例えばフォトリソグラフィー技術等を用いることができる。
【００２４】
キャビティ４の底面（ダイアタッチ面）にはＳＡＷ素子チップ２０の電極パッド２３と位置合わせされた電極パッド９及びこれと一体に形成された配線パターン８を含む金属パターン（ダイアタッチパターンともいう）が形成されている。この金属パターンも、上述の金属パターンと同様に、アルミニウム（Ａｌ），銅（Ｃｕ），金（Ａｕ），モリブデン（Ｍｏ），タングステン（Ｗ），タンタル（Ｔａ），クロム（Ｃｒ），チタン（Ｔｉ），白金（Ｐｔ），ルテニウム（Ｒｕ）又はロジウム（Ｒｈ）等の金属材料を主成分とした単層又は多層構造の金属膜を使用することができ、これの形成に例えばフォトリソグラフィー技術等を用いることができる。
【００２５】
ＳＡＷ素子チップ２０は金やはんだ等の金属バンプ１２を用いてフェイスダウン状態でダイアタッチ面にフリップチップ実装される。これにより、パッケージ２とＳＡＷ素子チップ２０とが電気的に接続され且つ機械的に固定される。
【００２６】
ダイアタッチ面に形成された電極パッド９は、同じくダイアタッチ面上に形成された配線パターン８を介して、パッケージ２側壁中に形成されたビア配線（インナービアパターンともいう）７に電気的に接続される。ビア配線７は、パッケージ２側壁をキャビティ４の開口面側に貫通し、側壁上面に形成されたフットパターン６に電気的に接続される。すなわち、本実施形態では、ＳＡＷ素子チップ２０へ電気信号を入力する端子又はこれをグランドへ接続する端子であるフットパターン６（グランドへ接続する端子をグランドフットパターンともいう）がパッケージ２側壁の上面側に形成された構成を有する。フットパターン６をパッケージ２の開口側に形成することで、パッケージ２内に収納したＳＡＷ素子チップ２０が外部に対して直接的に露出することを回避でき、これが他の物体との接触により破損することを防止できる。尚、ＳＡＷ素子チップ２０をフェイスダウン状態でキャビティ４内にフリップチップ実装することで、ＩＤＴ２２や電極パッド２３等の金属パターンが形成された面が直接的に露出することを回避できるため、この面に他の物体等が接触して金属パターンが破損するという不具合を回避することが可能となる。
【００２７】
ここで、本実施形態によるＳＡＷデバイス１は、従来のように、キャビティ４を封止した構成を有さない。すなわち、キャビティ４に実装されたＳＡＷ素子チップ２０が外気に対して露出している。図５に、本実施形態によるＳＡＷデバイス１を回路基板１０上に実装した断面構成を示す。図５に示すように、ＳＡＷデバイス１と回路基板１０との間には、フットパターン６及びこれと回路基板１０との接着に用いた接着材料１１との厚み分の隙間１０Ａが形成される。
【００２８】
例えばＳＡＷデバイスを製造した後にこれを純水等を用いて洗浄する場合がある。この際、パッケージやキャップやこれらの接合部位に微小な亀裂や隙間が存在すると、この隙間を介して水分が進入してしまうことがある。また、温度試験等においてＳＡＷデバイスを低温に冷却した場合、パッケージやキャップやこれらの接合部位に微小な亀裂や隙間が存在すると、この隙間を介して進入した水蒸気によりＳＡＷ素子チップ上に水滴が発生してしまうことがある。このような水分はすぐに蒸発してしまえば問題とならないが、動作時にＩＤＴ上に存在した場合、これを破壊してしまうという問題を発生させる。そこで、本実施形態のように、ＳＡＷ素子チップ２０を収納するキャビティ４の換気が十分可能な構成とすることで、キャビティ４内に進入した水分を確実に蒸発させることが可能となり、湿気によるＩＤＴ２２のダメージを軽減することができる。尚、接着材料としては、はんだや金・錫等の金属や、導電性プラスチック等の導電性樹脂等を使用することができる。
【００２９】
次に、図６を用いて、ＳＡＷデバイス１の製造方法を説明する。本製造方法では、まず、図６（ａ）に示すように、パッケージ２が２次元配列された多面取り構造のベース基板２Ｂを作成し、これのキャビティ４内に金属バンプ１２を用いてＳＡＷ素子チップ２０をフェイスダウン状態でフリップチップ実装する（図６（ｂ）参照）。
【００３０】
その後、ダイシングブレード９０を用いてパッケージ２を個片化することで（図６（ｃ）参照）、図６（ｄ）に示すように、ＳＡＷデバイス１が作製される。この際、キャビティ４をキャップ等で封止することが無いため、キャップの接着材料である金属などのワッシャが流れ出し、フットパターン６をショートさせるなどの不具合を発生させることがない。
【００３１】
以上説明したように、本実施形態によれば、キャビティ４を封止せず、キャビティ４内を通気可能な構成としたため、キャビティ４内に進入した水分を確実に蒸発させることが可能となり、湿気によるＩＤＴ２２のダメージを軽減することができる。また、キャビティの深さをＳＡＷ素子チップの高さ以上とすることで、ＳＡＷ素子チップの周囲をパッケージ側壁でガードすることが可能となるため、実装時にＳＡＷ素子チップが破損することを防止できる。
【００３２】
〔第２の実施形態〕
次に、本発明の第２の実施形態について図面を用いて詳細に説明する。図７及び図８は、本実施形態によるＳＡＷデバイス１Ｂの構成を示す図である。尚、図７はＳＡＷデバイス１Ｂの斜視図である。また、図８は図７のＢ−Ｂ’断面図である。本実施形態において、第１の実施形態と同様の構成には同一の符号を付すことで、詳細な説明を省略する。
【００３３】
図７及び図８に示すように、本実施形態によるＳＡＷデバイス１Ｂは、フットパターン６Ｂがパッケージ２の上面でなく、裏面（又は下面ともいう）側に形成されている。このため、ダイアタッチ面上の配線パターン８とフットパターン６Ｂとを接続するビア配線７Ｂは、パッケージ２の底板をパッケージ２裏面側へ貫通するように形成される。この他の構成及び製造方法は、上記した第１の実施形態と同様であるため、ここでは説明を省略する。
【００３４】
以上のように構成することで、本実施形態によれば、第１の実施形態と同様に、キャビティ４を封止せず、キャビティ４内を通気可能な構成としたため、キャビティ４内に進入した水分を確実に蒸発させることが可能となり、湿気によるＩＤＴ２２のダメージを軽減することができる。また、キャビティの深さをＳＡＷ素子チップの高さ以上とすることで、ＳＡＷ素子チップの周囲をパッケージ側壁でガードすることが可能となるため、実装時にＳＡＷ素子チップが破損することを防止できる。
【００３５】
〔第３の実施形態〕
次に、本発明の第３の実施形態について図面を用いて詳細に説明する。図９及び図１０は、本実施形態によるＳＡＷデバイス１Ｃの構成を示す図である。尚、図９はＳＡＷデバイス１Ｃの斜視図である。また、図１０は図９のＣ−Ｃ’断面図である。本実施形態において、第１の実施形態と同様の構成には同一の符号を付すことで、詳細な説明を省略する。
【００３６】
図９及び図１０に示すように、本実施形態によるＳＡＷデバイス１Ｃは、ダイアタッチ面上の配線パターン８とフットパターン６との電気的な接続がパッケージ２側壁外側に形成されたキャスタレーション７Ｃにより実現されている。この他の構成及び製造方法は、上記した第１の実施形態と同様であるため、ここでは説明を省略する。
【００３７】
以上のように構成することで、本実施形態によれば、第１の実施形態と同様に、キャビティ４を封止せず、キャビティ４内を通気可能な構成としたため、キャビティ４内に進入した水分を確実に蒸発させることが可能となり、湿気によるＩＤＴ２２のダメージを軽減することができる。尚、本実施形態においてフットパターン（６Ｂ）をパッケージ２裏面に形成し、これと配線パターン８とをキャスタレーションにより接続した構成とすることも可能である。また、キャビティの深さをＳＡＷ素子チップの高さ以上とすることで、ＳＡＷ素子チップの周囲をパッケージ側壁でガードすることが可能となるため、実装時にＳＡＷ素子チップが破損することを防止できる。
【００３８】
〔第４の実施形態〕
次に、本発明の第４の実施形態について図面を用いて詳細に説明する。上記した各実施形態では、キャビティ４の底面に形成したダイアタッチパターンに対して、ＳＡＷ素子チップ２０をフェイスダウン状態でフリップチップ実装した場合を例に挙げて説明した。これに対し本実施形態では、キャビティ４内にＳＡＷ素子チップ２０をフェイスアップ状態で実装した場合を例に挙げて説明する。
【００３９】
図１１及び図１２は、本実施形態によるＳＡＷデバイス１Ｄの構成を示す図である。尚、図１１はＳＡＷデバイス１Ｄの斜視図である。また、図１２は図１１のＤ−Ｄ’断面図である。本実施形態において、第１の実施形態と同様の構成には同一の符号を付すことで、詳細な説明を省略する。
【００４０】
図１１及び図１２に示すように、本実施形態によるＳＡＷデバイス１Ｄは、キャビティ４内の側壁が階段状に形成されており、その中段（好ましくはＳＡＷ素子チップ２０の上面と同程度の高さの段）上に、ＳＡＷ素子チップ２０との電気的な接続を得るための電極パッド８Ｄが形成されている。ＳＡＷ素子チップ２０は、キャビティ４内にＩＤＴ２２や電極パッド２３が上に向いた状態（フェイスアップ状態）で収納される。この際、ＩＤＴ２２や電極パッド２３が形成された面の反対側の面と、キャビティ４の底面とは接着剤等を用いて固定される。
【００４１】
この状態において、電極パッド２３と電極パッド８Ｄとを金やアルミニウム等の金属ワイヤ１２Ｄを用いて接続する。これにより、ＳＡＷ素子チップ２０とパッケージ２とが電気的に接続される。
【００４２】
尚、本実施形態では、ボンディングに用いた金属ワイヤ１２Ｄのスペースも考慮して、キャビティ４を金属ワイヤ１２Ｄをも十分に収納できる程度に深く構成することが好ましい。この他の構成及び製造方法は、上記した第１の実施形態と同様であるため、ここでは説明を省略する。
【００４３】
以上のように構成することで、本実施形態によれば、第１の実施形態と同様に、キャビティ４を封止せず、キャビティ４内を通気可能な構成としたため、キャビティ４内に進入した水分を確実に蒸発させることが可能となり、湿気によるＩＤＴ２２のダメージを軽減することができる。また、キャビティの深さをＳＡＷ素子チップとパッケージとを接続する金属ワイヤを含めたＳＡＷ素子チップの高さ以上とすることで、ＳＡＷ素子チップの周囲及び金属ワイヤの周囲をパッケージ側壁でガードすることが可能となるため、実装時にＳＡＷ素子チップが破損したり、金属ワイヤによる接続が壊れたりすることを防止できる。
【００４４】
〔他の実施形態〕
以上、説明した実施形態は本発明の好適な一実施形態にすぎず、本発明はその趣旨を逸脱しない限り種々変形して実施可能である。
【００４５】
【発明の効果】
以上説明したように、本発明によれば、キャビティを封止しない構成であるため、キャビティ内に進入した水分を確実に蒸発させることが可能となり、湿気による櫛形電極のダメージを軽減することができる。また、キャビティの深さをＳＡＷ素子チップの高さ以上とすることで、ＳＡＷ素子チップの周囲をパッケージ側壁でガードすることが可能となるため、実装時にＳＡＷ素子チップが破損することを防止できる。すなわち、耐湿環境性を向上することが可能となる。
【図面の簡単な説明】
【図１】従来技術によるＳＡＷデバイス１００の構成を示す斜視図である。
【図２】図１におけるＳＡＷデバイス１００のＥ−Ｅ’断面図である。
【図３】本発明の第１の実施形態によるＳＡＷデバイス１の構成を示す斜視図である。
【図４】図３に示すＳＡＷデバイス１のＡ−Ａ’断面図である。
【図５】本発明の第１の実施形態によるＳＡＷデバイス１を回路基板１０上に実装した際の構成を示す断面図である。
【図６】本発明の第１の実施形態によるＳＡＷデバイス１の製造工程を示すプロセス図である。
【図７】本発明の第２の実施形態によるＳＡＷデバイス１Ｂの構成を示す斜視図である。
【図８】図７に示すＳＡＷデバイス１ＢのＢ−Ｂ’断面図である。
【図９】本発明の第３の実施形態によるＳＡＷデバイス１Ｃの構成を示す斜視図である。
【図１０】図９に示すＳＡＷデバイス１ＣのＣ−Ｃ’断面図である。
【図１１】本発明の第４の実施形態によるＳＡＷデバイス１Ｄの構成を示す斜視図である。
【図１２】図１１に示すＳＡＷデバイス１ＤのＤ−Ｄ’断面図である。
【符号の説明】
１、１Ｂ、１Ｃ、１Ｄ ＳＡＷデバイス
２ パッケージ
２Ｂ ベース基板
４ キャビティ
６、６Ｂ フットパターン
７、７Ｂ ビア配線
７Ｃ キャスタレーション
８ 配線パターン
８Ｄ、９、２３ 電極パッド
１０ 回路基板
１０Ａ 隙間
１１ 接着材料
１２ 金属バンプ
１２Ｄ 金属ワイヤ
２０ ＳＡＷ素子チップ
２１ 圧電基板
２２ ＩＤＴ
２４ 配線
９０ ダイシングブレード
Claims (9)
- 圧電基板上に櫛型電極及び電極パッドが形成された弾性表面波素子と、該弾性表面波素子を収納するパッケージとを有する弾性表面波デバイスにおいて、
前記弾性表面波素子を収納するキャビティ内が通気可能であることを特徴とする弾性表面波デバイス。 - 前記キャビティの開口部が開放されることで該キャビティ内が通気可能であることを特徴とする請求項１記載の弾性表面波デバイス。
- 前記弾性表面波素子を収納するキャビティの深さが、前記弾性表面波素子の高さよりも高いことを特徴とする請求項１記載の弾性表面波デバイス。
- 前記キャビティ内に形成された金属パターンと、
前記パッケージにおける前記キャビティの開口側の面に形成された外部端子とを有し、
前記金属パターンと前記外部端子とが前記パッケージの側壁内部を貫通するインナービアパターンを介して電気的に接続されていることを特徴とする請求項１記載の弾性表面波デバイス。 - 前記キャビティ内に形成された金属パターンと、
前記パッケージにおける前記キャビティの開口側と反対側の面に形成された外部端子とを有し、
前記金属パターンと前記外部端子とが前記パッケージの側壁内部を貫通するインナービアパターンを介して電気的に接続されていることを特徴とする請求項１記載の弾性表面波デバイス。 - 前記キャビティ内に形成された金属パターンと、
前記パッケージにおける前記キャビティの開口側の面に形成された外部端子とを有し、
前記金属パターンと前記外部端子とが前記パッケージの外壁に形成されたキャスタレーションを介して電気的に接続されていることを特徴とする請求項１記載の弾性表面波デバイス。 - 前記キャビティ内に形成された金属パターンと、
前記パッケージにおける前記キャビティの開口側の面に形成された外部端子とを有し、
前記金属パターンと前記外部端子とが前記パッケージの外壁に形成されたキャスタレーションを介して電気的に接続されていることを特徴とする請求項１記載の弾性表面波デバイス。 - 前記弾性表面波素子が前記キャビティ内にフェイスダウン状態でフリップチップ実装されていることを特徴とする請求項１記載の弾性表面波デバイス。
- 前記弾性表面波素子と前記パッケージとが金属ワイヤを用いたワイヤボンディングにより電気的に接続されており、
前記キャビティの深さが前記金属ワイヤを含めた前記弾性表面波素子の高さよりも深いことを特徴とする請求項１記載の弾性表面波デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003173942A JP2005012470A (ja) | 2003-06-18 | 2003-06-18 | 弾性表面波デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003173942A JP2005012470A (ja) | 2003-06-18 | 2003-06-18 | 弾性表面波デバイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005012470A true JP2005012470A (ja) | 2005-01-13 |
Family
ID=34097612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003173942A Withdrawn JP2005012470A (ja) | 2003-06-18 | 2003-06-18 | 弾性表面波デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005012470A (ja) |
-
2003
- 2003-06-18 JP JP2003173942A patent/JP2005012470A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10320362B2 (en) | Elastic wave device | |
| US8749114B2 (en) | Acoustic wave device | |
| US20060192462A1 (en) | Piezoelectirc device | |
| JPH10270979A (ja) | 保護音響ミラーを含む頂部を有するバルク型音波（ｂａｗ）フィルタ | |
| JP2006339943A (ja) | 圧電デバイス | |
| JP2009159195A (ja) | 圧電部品及びその製造方法 | |
| JP2019047349A (ja) | 電子部品 | |
| JP4180985B2 (ja) | 弾性表面波デバイス及びその製造方法 | |
| JP4180982B2 (ja) | 弾性表面波デバイス、そのパッケージ及びその製造方法 | |
| US7876168B2 (en) | Piezoelectric oscillator and method for manufacturing the same | |
| JP2007081555A (ja) | 弾性表面波装置 | |
| JP2016201780A (ja) | 弾性波デバイス | |
| JP2000165192A (ja) | 弾性表面波装置 | |
| JP2007027211A (ja) | 電子部品及びその製造方法 | |
| JP4177182B2 (ja) | 弾性表面波デバイス、そのパッケージ及びその製造方法 | |
| JP2003283289A (ja) | 弾性表面波装置 | |
| JP5338575B2 (ja) | 弾性波素子とこれを用いた電子機器 | |
| KR102295454B1 (ko) | 전자 부품 및 그것을 구비하는 모듈 | |
| JP2005012470A (ja) | 弾性表面波デバイス | |
| JPH10178330A (ja) | 弾性表面波素子 | |
| JP2008011125A (ja) | 弾性表面波デバイス | |
| JP2003110402A (ja) | 表面弾性波デバイス及びその製造方法 | |
| JP2011071693A (ja) | 弾性表面波デバイス、および圧電素子の固定方法 | |
| JP4684343B2 (ja) | 弾性表面波装置 | |
| JP2001077658A (ja) | 弾性表面波装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050808 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080314 |