JP2004172187A - 電子部品装置及びその製造方法 - Google Patents

電子部品装置及びその製造方法 Download PDF

Info

Publication number
JP2004172187A
JP2004172187A JP2002333354A JP2002333354A JP2004172187A JP 2004172187 A JP2004172187 A JP 2004172187A JP 2002333354 A JP2002333354 A JP 2002333354A JP 2002333354 A JP2002333354 A JP 2002333354A JP 2004172187 A JP2004172187 A JP 2004172187A
Authority
JP
Japan
Prior art keywords
electronic component
metal substrate
wiring
substrate
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002333354A
Other languages
English (en)
Other versions
JP3938742B2 (ja
Inventor
Kenji Uchida
建次 内田
Hiroki Hirasawa
宏希 平沢
Tatsuya Otaka
達也 大高
Kazuhisa Kishino
和久 岸野
Yukio Suzuki
幸雄 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
NEC Compound Semiconductor Devices Ltd
Original Assignee
Hitachi Cable Ltd
NEC Compound Semiconductor Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd, NEC Compound Semiconductor Devices Ltd filed Critical Hitachi Cable Ltd
Priority to JP2002333354A priority Critical patent/JP3938742B2/ja
Priority to US10/713,019 priority patent/US7236373B2/en
Priority to EP03090390A priority patent/EP1429387A3/en
Publication of JP2004172187A publication Critical patent/JP2004172187A/ja
Application granted granted Critical
Publication of JP3938742B2 publication Critical patent/JP3938742B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】電子部品から発生する電磁波の周囲への発散を防止するとともに、電子部品の放熱性を高めることができる電子部品装置を提供する。
【解決手段】金属基板１２に電子部品１１を完全に収容できる凹所１２ａと、凹所１２ａの底部から下面に達する窓部１２ｂとを形成する。金属基板の下面に配線基板１３を接合し、電子部品を凹所１２ａの底部に固定する。電子部品の入出力端子と窓部１２ｂ内に露出する配線基板の電極１３ｄとをボンディングワイヤ１６で接続する。金属蓋１４を金属基板の上面に接合して凹所の開口を塞ぐ。電子部品は、金属基板、金属蓋、及び配線基板に形成されたグランド電極によって囲まれ、電磁波が遮蔽される。また、電子部品が金属基板に接続されているため、電子部品の放熱性は良好である。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、電子部品装置及びその製造方法に関し、特に金属基板に電子部品を埋め込んだ電子部品装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年のＬＳＩの高集積化及び高速化に伴って、そのパッケージやそれが搭載されるプリント基板による信号の遅延が無視できなくなってきた。
【０００３】
この問題を解決するものとして、混成集積回路（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ： ＭＣＭ）と呼ばれるものがある。混成集積回路では、互いに接続される複数のチップ（ＬＳＩ，ＩＣ，抵抗、コンデンサ等）を、できるだけ近接させて配置することによって、パッケージに起因するチップ間の信号遅延を減らし、混成集積回路全体の高速性を確保している。
【０００４】
従来の混成集積回路の一例を図７（ａ）及び（ｂ）に示す。図７（ａ）は、その混成集積回路の斜視図、図７（ｂ）は同混成集積回路の断面図である。
【０００５】
図示された混成集積回路は、金属板からなるリードフレーム１０１と、リードフレーム１０１のアイランド１０１ａ上に積層された下部絶縁層１０２、第１配線層１０３、層間絶縁層１０４及び第２配線層１０５と、配線層１０５上に配置された集積回路チップ１０６及び単一チップ１０７とを有している。
【０００６】
第１配線層１０３及び第２配線層１０５は、それぞれ所定の形状にパターニングされている。第１配線層１０３のパターンと第２配線層１０５のパターンとは、所定箇所において、層間絶縁膜１０４を貫通するコンタクトホール内に形成されたコンタクト１０８により互いに接続されている。また、第２配線層１０５のパターンの一部は、層間絶縁層１０４及び下部絶縁層１０２を貫通するスルーホール内に形成されたコンタクト１１０によりアイランド１０１ａに接続され、接地されている。
【０００７】
集積回路チップ１０６は、ワイヤ１０９ａによって第２配線層１０５のパターン（電極）に接続されている。また、抵抗、コンデンサ等の単一チップ１０７は、直接、第２配線層１０５のパターンに接続されている。
【０００８】
第１配線層１０３及び第２配線層１０５の各パターンの一部（電極パッド）１０３ａ及び１０５ａは、それぞれワイヤ１０９ｂによって、リードフレーム１０１のリード１０１ｂに接続されている。
【０００９】
上述のように構成されている混成集積回路は、集積回路チップ１０６及びワイヤ１０９ａなどを含むその上部側が図示しないモールド樹脂で被覆される（例えば、特許文献１参照。）。
【００１０】
混成集積回路の他の例を図８に示す。図８は、その混成集積回路の断面図である。
【００１１】
図８の混成集積回路１２０は、表面に凹部１２１ａが形成されている金属プレート１２１と、凹部１２１ａを覆うように形成されているセラミック製の蓋１２２と、凹部１２１ａとフリップチップ接合されている半導体チップ１２４と、凹部１２１ａの内側から金属プレート１２１の外側に延びているパッケージ端子１２５と、誘電体基板１２３上の電極とパッケージ端子１２５とを接続するボンディングワイヤ１２６と、を有している（例えば、特許文献２参照。）。
【００１２】
【特許文献１】
特許第３１７１１７２号公報
【００１３】
【特許文献２】
特開２００１−２７４２７８号公報
【００１４】
【発明が解決しようとする課題】
図７及び図８に示したような混成集積回路に代表される半導体装置（電子部品装置）は、様々な種類の機器に使用されており、携帯電話装置にも使用されている。
【００１５】
携帯電話装置のように、人体に極めて近接した状態で使用される機器に関しては、半導体装置が発生する電磁波の人体への影響を懸念する声が存在する。そこで、このような機器では、半導体装置からの電磁波が外部へ放射されるのを防止するための遮蔽構造が筐体に採用されている。しかし、機器の筐体を遮蔽構造としても、電磁波を完全にシールドすることは極めて難しく、実際には、半導体装置から発生する電磁波が機器の外部に漏れ出していることが多い。
【００１６】
また、機器の内部では、ある電子部品（チップ）から放射された電磁波が他の電子部品を誤動作させる恐れがある。それゆえ、これらの部品は互いに距離を置いて配置しなければならず、機器の小型化の妨げとなっている。例えば、携帯電話装置では、受信動作に要する電力に比べ送信動作に要する電力が極めて大きいので、これらを近接配置すると、送信部からの電磁波により受信部の電子部品が誤動作する可能性がある。それゆえ、携帯電話装置において、送信部と受信部とを単一の混成集積回路として実現することは非常に難しい。
【００１７】
以上のことから、混成集積回路のような半導体装置においては、各電子部品からの電磁波をシールドする構造が望まれる。
【００１８】
ところが、図７に示した従来の混成集積回路においては、電磁波の発生源である集積回路チップ１０６や単一チップ１０７はモールド樹脂で覆われているだけである。モールド樹脂は電磁波を遮蔽する機能を有していないため、集積回路チップ１０６や単一チップ１０７から発生する電磁波はそのほぼ全量が周囲に放射されてしまう。
【００１９】
同様に、図８の混成集積回路においても、半導体チップ１２４の下方は金属プレート１２１で覆われてはいるものの、上方はセラミック製の基板１２３で覆われているだけである。したがって、半導体チップ１２４から発生した電磁波は妨げられること無く上方に放射されてしまう。
【００２０】
このように、従来の半導体装置には、各電子部品からの電磁波をシールドすることができないとう問題点がある。
【００２１】
また、図７に示した従来の混成集積回路には、集積回路チップ１０６や単一チップ１０７で発生した熱の放出がモールド樹脂によって妨げられ、放熱性が悪いという問題点もある。
【００２２】
本発明は、従来の半導体装置における上記のような問題点に鑑みてなされたものであり、本発明の目的は、電子部品が発生する電磁波の周囲への発散を防止することができる電子部品装置及びその製造方法を提供することである。
【００２３】
また、本他発明の他の目的は、電子部品の放熱性を向上させることをである。
【００２４】
なお、本発明者らのうちの一部の者は、上記目的を達成することができる電子部品装置及びその製造方法を既に提案している（特願２００２−１１８７０６号）が、本発明は、当該提案に係る電子部品装置よりも小規模な装置に適しており、また、部品点数の削減、製造工程の簡略化及び製造コストの低減をさらに進めるものでもある。
【００２５】
【課題を解決するための手段】
上記目的を達成するために、本発明は、電子部品を金属基板に形成された凹部（又は穴）内に収容し、この金属基板（及び金属蓋）と配線基板とで電子部品の周囲を囲んだ構造を有する電子部品装置を提供する。
【００２６】
即ち、本発明によれば、電子部品と、該電子部品を完全に収容できる大きさの凹部が表面に形成された金属基板と、前記凹部の開口面積よりも大きい面積の表面及び当該表面上に形成された配線パターンを有する配線基板とを有し、前記配線基板はその表面の少なくとも一部が前記金属基板の表面又は裏面に固定され、前記電子部品は前記凹部の底部に機械的に固定されるとともに、前記配線パターンと電気的に接続されることを特徴とする電子部品装置が得られる。
【００２７】
前記金属基板としては、例えば、前記凹部の底部から裏面に達する窓部を有している第１の金属基板が使用できる。この場合において、前記配線パターンの一部が前記窓部を介して前記凹部内に露出するように前記配線基板は前記金属基板の裏面に固定され、前記電子部品は、前記凹部内に露出した前記配線パターンと前記窓部を通してボンディングワイヤにより電気的に接続される。
【００２８】
第１の金属基板には、前記凹部の開口を塞ぐように金属蓋が固定される。
【００２９】
また、前記金属基板として、上記のような窓部を持たない第２の金属基板を使用することもできる。この場合、前記配線基板は、前記凹部の開口を塞ぐように第２の金属基板の表面に固定され、前記電子部品は、前記配線パターンにフリップチップ接合により接続される。
【００３０】
ここで、第２の金属基板は、その表面に凹部が形成された単一の金属基板で構成されてもよいし、その表面から裏面に達する貫通孔を有する主金属基板と、前記貫通孔の一方の開口を塞ぐことによって前記貫通孔を前記凹部とする金属蓋とで構成されてもよい。
【００３１】
上記電子部品装置において、前記配線基板の前記金属基板への固定は、前記配線パターン及び前記金属基板の互いに接合される表面領域に、それぞれ、Ａｕ，Ａｇ又はＳｎ、あるいはこれらの組み合わせによる表面処理被膜を形成しておき、前記金属基板に形成された表面処理被膜と前記配線パターンに形成された表面処理被膜とを所定の条件下で接触させる拡散接合又は溶融接合により行うことができる。
【００３２】
また、本発明によれば、所定形状の穴が形成された金属基板に、配線基板を固定してその一部を前記穴内に露出させる第１の工程と、前記穴内に電子部品を配置し、前記穴内に露出する前記配線基板に前記電子部品を電気的に接続する第２の工程と、前記金属基板に金属蓋を固定して前記穴の開口を塞ぐ第３の工程とを含むこと特徴とする電子部品装置の製造方法が得られる。
【００３３】
ここで、前記第２の工程には、前記電子部品を前記穴の底部で前記金属基板に固定する第４の工程と、前記穴の底部に形成された窓部を通じて前記電子部品を前記配線基板にボンディングワイヤを用いて電気的に接続する第５の工程とを含ませることができる。あるいは、前記第２の工程としてフリップチップ接合工程を行い、前記第３の工程に、前記電子部品を前記金属蓋に機械的に固定する第６の工程を含ませるようにすることができる。
【００３４】
さらに、本発明によれば、金属基板に電子部品を収容するための凹所を形成する第１の工程と、配線基板に電子部品を電気的に接続する第２の工程と、前記電子部品を前記凹所内に収容するように前記配線基板を前記金属基板に固定して前記凹所の開口を塞ぐとともに、前記電子部品を前記凹所の底部に機械的に固定する第３の工程とを含むことを特徴とする電子部品装置の製造方法が得られる。
【００３５】
ここで、前記第２の工程としては、フリップチップ接合工程が利用できる。
【００３６】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
【００３７】
図１は、本発明の第１の実施の形態に係る半導体装置（電子部品装置）の断面図である。
【００３８】
図１に示すように、半導体装置１０は、集積回路チップ等の電子部品１１と、電子部品１１を収容するための凹所（又は凹部、あるいは有底の穴）１２ａが形成された金属基板１２と、金属基板１２の下面（又は裏面）側に固定された配線基板１３と、金属基板１２の上面（又は表面）に固定された金属蓋１４とを有している。
【００３９】
金属基板１２は、例えば、リードフレームであって、銅又は銅合金等からなる。金属基板１２には、その上面側に開口を有し、電子部品１１を収容するのに十分な大きさを有する凹所１２ａが形成されている。凹所１２ａの深さは、電子部品の厚みよりも十分に深く、例えば、２００μｍ以上である。また、この金属基板１２には、凹所１２ａの底部から下面にまで達する窓部１２ｂが形成されている。金属基板１２の下面は、配線基板１３との接合を考慮してＡｕ，Ｓｎ又はＡｇあるいはこれらの組み合わせによって被膜されている。また、金属基板１２の上面は、金属蓋１４との接合を考慮してＡｕ，Ｓｎ又はＡｇあるいはこれらの組み合わせによって被膜されている。
【００４０】
配線基板１３は、例えば、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープであって、ポリイミドテープ等の基材１３ａと、その上面（又は表面）及び下面（又は裏面）にそれぞれ形成された配線パターン１３ｂ及び１３ｃとを含む。基材１３ａの上面側の配線パターン１３ｂのうちの一部は、電子部品１１を接続するための電極１３ｄとして利用され、残りは、グランド電極として利用される。このグランド電極は、電極１３ｄ及びその周囲を除き、基材１３ａの上面全体に形成される。電子部品１１を接続するため電極１３ｄは、基材１３ａの下面側の配線パターン１３ｃと基材１３ａを貫くコンタクトを介して電気的に接続されている。配線パターン１３ｂの表面は、金属基板１２との接合を考慮して、Ａｕ，Ｓｎ又はＡｇあるいはこれらの組み合わせによって被覆されている。また、配線基板１３の下面側は、配線パターン１３ｂの一部を除いて半田レジスト層１３ｅによって覆われている。図１から容易に理解できるように、配線基板１３の表面（金属基板１２に対向する面）の面積は、金属基板１２の凹所１２ａの開口面積よりも大きい。
【００４１】
金属蓋１４は、金属基板１２と同材料又は異なる材料で構成され、その表面は金属基板１２との接合を考慮してＡｕ，Ｓｎ又はＮｉ、あるいはこれらの組み合わせによって被覆されている。金属蓋１４と金属基板１２とを接合する際には、これらの被覆膜（表面処理被膜）によって、金属蓋１４と金属基板１２との間に金属接合層１５が形成される。
【００４２】
電子部品１１は、金属基板１２の凹所１２ａ内に完全に収容され、その底部（即ち、金属基板１２）にＡｕＳｎ片等を溶着することで金属接合されるとともに、その入出力端子が、窓部１２ｂ内に露出する電極１３ｄにボンディングワイヤ１６を用いて接続されている。
【００４３】
参考のため、図２に、金属蓋１４を取り除いた状態の半導体装置１０の平面図を示しておく。なお、図１は、図２のＡ−Ａ’線断面に対応している。
【００４４】
以下、図３及び図４を参照して、図１の半導体装置１０の製造方法について説明する。ここで、図３及び図４は、それぞれ、半導体装置１０を製造するための各工程を説明するための断面図及び平面図（又は上面図）である。なお、図３（ａ）乃至（ｅ）に示す工程と図４（ａ）乃至（ｅ）に示す工程とがそれぞれ対応している。
【００４５】
まず、図３（ａ）及び図４（ａ）に示すように、金属基板１２の下面側にハーフエッチを施して、窓部１２ｂに対応する複数の穴を形成する。なお、図４（ａ）は、金属基板１２の上面を表しており、金属基板１２の下面側に形成される穴（ハーフエッチ部）が表れないので、その位置を破線で示した。
【００４６】
次に、図３（ｂ）及び図４（ｂ）に示すように、金属基板１２の上面側にハーフエッチを施して、凹所１２ａを形成する。この工程によって、先に形成した穴が貫通し、窓部１２ｂとなる。
【００４７】
上記工程から独立して、図３（ｃ）及び図４（ｃ）に示すような配線基板１３を作成する。
【００４８】
次に、図３（ｄ）及び図４（ｄ）に示すように、凹所１２ａ及び窓部１２ｂが形成された金属基板１２の下面に配線基板１３を接合、固定する。
【００４９】
例えば、配線基板１３の上面に形成された配線パターンの表面に、Ａｕ（下地としてＮｉ層を配する場合も含む）からなる表面処理被膜が形成され、金属基板１２の下面に、Ａｇからなる表面処理被膜が形成されている場合は、これらを所定の高温高圧条件の下で圧接加工することにより、ＡｇＡｕ拡散接合を実現できる。このとき得られるＡｇＡｕ拡散接合層（図示せず）は、半導体装置１０に必要とされる電気的導通と機械的固定との要件を同時に満たす。
【００５０】
また、配線基板１３の配線パターンの表面に、Ａｕ（下地としてＮｉ層を配する場合も含む）からなる表面処理被膜が形成され、金属基板１２の下面に、Ｓｎからなる表面処理被膜が形成されている場合は、これらを所定の高温条件の下で接触させることにより、ＡｕＳｎ溶融接合を実現できる。こうして得たＡｕＳｎ溶融接合層（図示せず）も、半導体装置１０に必要とされる電気的導通と機械的固定との要件を同時に満たす。
【００５１】
あるいは、金属基板１２の下面の表面処理被膜と配線基板１３の配線パターンの表面処理被膜とを共にＳｎとしても、温度条件等を適切に設定することで、同様に、半導体装置１０に必要とされる電気的導通と機械的固定との要件を同時に満たす溶融接合が可能である。
【００５２】
次に、図３（ｅ）及び図４（ｅ）に示すように、電子部品１１を金属基板１２の凹所１２ａに収容して、凹所１２ａの底部（即ち、金属基板１２）にＡｕＳｎ片等を用いて接合固定する。それから、電子部品１１の入出力端子をボンディングワイヤ１６により、配線基板１３の電極１３ｄに接続する。
【００５３】
最後に、図３（ｆ）に示すように、金属基板１２の上面に金属蓋１４を接合固定する。この際、金属基板１２と金属蓋１４との間には、金属接合層（拡散接合層又は溶融接合層）１５が形成される。
【００５４】
以上のようにして、図１の半導体装置１０が完成する。
【００５５】
本実施の形態に係る半導体装置１０によれば、以下のような効果が得られる。
【００５６】
第１の効果は、電子部品１１から発生する電磁波を、ほぼ完全に遮蔽することができることである。これは、電子部品１１が、金属基板１２、金属蓋１４及びグランド電極（配線基板１３に形成された配線パターン１３ｂ）に囲まれているからである。
【００５７】
第２の効果は、電子部品１１が発生する熱を効率よく放熱できることである。これは、電子部品１１が凹所１２ａの底部に金属接合されているからである。つまり、電子部品１１内で発生した熱は、この金属接合部を介して大容積の金属基板１２に伝達され、そこから空間及び／又はこの半導体装置１０が実装される電子基板へと放熱されるからである。
【００５８】
第３の効果は、部品点数が少なく、製造が容易で、歩留まりが向上することである。これは、配線基板を一枚しか必要としないからである。また、部品間の接合が、１対１で行え、３以上の部品を同時に接合する必要が無いからである。さらに、配線基板同士を接続する必要が無いからである。
【００５９】
第４の効果は、安価で生産性が高いことである。これは、電子部品１１の配線基板への接続に、高価な装置であり、ＴＡＴ（Ｔｕｒｎ Ａｒｏｕｎｄ Ｔｉｍｅ）が長いフリップチップボンダーを用いないからである。また、基板（金属基板＋配線基板）を製造する企業等と電子部品を製造する企業等とによる分業を行う際に、製品の流れを一方向にできるからである。つまり、金属基板１２と配線基板１３とを接合する際に要求される精度に比べ、金属基板１２に金属蓋１４を接合する際に要求される精度が低いので、電子部品を製造する企業等が電子部品の取り付けだけでなく、金属蓋の取り付けをも行うことが可能で、電子部品を製造する企業等は、基板を製造する企業等から基板を入手した後は、自社内のみで電子部品装置を製造することが可能になるからである。
【００６０】
次に、図５を参照して本発明の第２の実施の形態に係る半導体装置について説明する。
【００６１】
図５は、本発明の第２の実施の形態に係る半導体装置５０の断面図である。この半導体装置５０は、電子部品５１を収容するための貫通穴（又は貫通孔）５２ａが形成された主金属基板５２と、主金属基板５２の上面に固定される配線基板５３と、主金属基板５２の下面側に固定される金属蓋５４とを有している。また、この半導体装置５０は、主金属基板５２と同一材料からなる複数のリード５５を有している。
【００６２】
この半導体装置５０は、電子部品５１が配線基板５３の配線パターンにフリップチップ接合されている点で、第１の実施の形態に係る半導体装置１０と異なっている。この違いにより、本実施の形態に係る半導体装置５０と第１の実施の形態に係る半導体装置１０との間には、以下のような違いが存在する。
【００６３】
まず、主金属基板５２には、凹所ではなく貫通穴５２ａが形成されている。貫通穴５２ａの一方の開口は、配線基板５３によって塞がれ、他方の開口は、金属蓋５４によって塞がれている。主金属基板５２と金属蓋５４との組み合わせにより、凹所を有する金属基板が形成されている。金属基板５２の厚みは、金属蓋５４が接合されたときに、リード５５の厚みと等しくなるように（例えば、リード５５の厚みの０．３〜０．８倍に）なっている。
【００６４】
また、配線基板５３には、フリップチップ接合端子が形成されている。そして、そのフリップチップ接合端子の表面には、Ａｕ又はＳｎあるいはこれらの両方が被覆されている。
【００６５】
そして、電子部品５１は、配線基板５３にフリップチップ接合され、電子部品５１の上面と配線基板５３との間には、空間（中空構造）が形成される。また、電子部品５１の下面には、金属蓋５４との接合を考慮して、Ａｕ又はＳｎが被覆されている。
【００６６】
この半導体装置５０の製造においては、第１の実施の形態に係る半導体装置１０と同様に、金属基板５２（及びリード５５）と配線基板５３とを接合した後、電子部品を配線基板５３に接続固定する。その後、金属蓋５４を金属基板５２に接合する。金属蓋５４を金属基板５２に接合する際に、金属蓋５４を電子部品５１にも接合（例えば、ＡｕＳｎ共晶接合）する。こうして、電子部品５１及び金属基板５２のそれぞれと金属蓋５４との間には、共晶結合層５６が形成される。以上のようにして電子部品５１に接合固定された金属蓋５４は、グランド板及び放熱板として機能する。
【００６７】
本実施の形態に係る半導体装置においては、ボンディングワイヤの使用による効果を除き、第１の実施の形態に係る半導体装置と同様の効果が得られる。
【００６８】
また、この半導体装置は、第１の実施の形態に係る半導体装置１０に比べて薄型化が可能で、配線距離を短くすることができる。これは、電子部品５１と配線基板５３との電気的接続にボンディングワイヤーを用いず、フリップチップ接合を用いたからである。
【００６９】
次に、図６を参照して本発明の第３の実施の形態に係る半導体装置について説明する。
【００７０】
図６は、本発明の第３の実施の形態に係る半導体装置６０の断面図である。この半導体装置６０は、電子部品６１を収容するための凹所６２ａが形成された金属基板６２と、金属基板６２の上面側に固定される配線基板６３と、金属基板６２と同一材料からなる複数のリード６５を有している。
【００７１】
この半導体装置６０は、金属基板６２が貫通穴を持たず、金属蓋を不要とした点で、第２の実施の形態に係る半導体装置５０と異なっている。
【００７２】
この半導体装置６０の製造においては、電子部品６１を配線基板６３の配線パターンにフリップチップ接合した後、金属基板６２が配線基板６３に接合、固定される。このとき、電子部品６１は、金属基板６２の凹所６２ａ内に収容され、その下面が凹所６２ａの底面（即ち、金属基板６２）に接合、固定される。電子部品６１の下面には、金属基板６２との接合のために、予めＡｕ又はＳｎが被覆されており、電子部品６１は、ＡｕＳｎ共晶結合等により金属基板６２の凹所６２ａの底部に接合、固定される。電子部品６１及び配線基板６３のそれぞれと金属基板６２との間には、金属接合層６６が形成される。以上のようにして電子部品６１に接続固定された金属基板６２は、グランド電極及び放熱板として機能する。
【００７３】
本実施の形態に係る半導体装置６０においても、第２の実施の形態に係る半導体装置５０と同様の効果が得られる。
【００７４】
また、本実施の形態に係る半導体装置６０には、第２の実施の形態に係る半導体装置５０よりもさらに部品点数を削減することができるという効果がある。これは、金属蓋を必要としないからである。
【００７５】
また、この半導体装置には、完成前に電子部品の電気的試験を行うことができるという効果もある。これは、配線基板６３を金属基板６２に固定する前に、電子部品６１が配線基板６３に固定されるからである。
【００７６】
以上、本発明について実施の形態に基づいて説明したが、本発明はこれら実施の形態に係る半導体装置（電子部品装置）に限定されるものではない。
【００７７】
例えば、上述した実施の形態に係る半導体装置では、金属基板の凹所に収容される電子部品は１つだけであったが、２以上の電子部品を収容することもできる。
【００７８】
また、上述した実施の形態では、配線基板の金属基板への接合及び金属蓋の金属基板（又は主金属基板）への接合に、拡散接合又は溶融接合を用いているが、電気的導通及び機械的固定の要件を共に満たす方法であれば、他の金属学的圧接工法又は機械的接合工法を用いることもできる。その際、上述した材料以外の表面処理被膜を用いることもできる。
【００７９】
また、第２及び第３の実施の形態では、フリップチップ接合により電子部品を配線基板に電気的に接続したが、ワイヤーボンディング接合により行うようにしてもよい。
【００８０】
さらに、上記第２及び第３の実施の形態では、放熱及び接地のため、電子部品を金属基板に接合するようにしたが、電子部品がＳＡＷフィルター等のように放熱対策を特に必要とせず、配線基板側に接地端子を備えるような部品である場合には、金属基板に接合しなくてもよい。
【００８１】
【発明の効果】
本発明によれば、電子部品が発生する電磁波の周囲への発散を防止することができる。
【００８２】
その理由は、金属基板（及び金属蓋）と配線基板に形成されたグランド電極とで、電子部品を囲むようにしたからである。
【００８３】
また、本発明によれば、電子部品が発生する熱を効率よく放熱することができる。
【００８４】
その理由は、電子部品は金属接合部を介して金属基板に接続されており、電子部品から発生する熱がこの接続を介して金属基板へと放熱されるからである。
【００８５】
さらに、本発明によれば、部品点数の削減、製造工程の簡略化、及び製造コストの低減を実現することができる。
【００８６】
その理由は、配線基板を１枚にし、構成と工程を簡略化したからである。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置の断面図である。
【図２】図１の半導体装置の金属蓋を取り付ける前の状態を示す平面図である。
【図３】（ａ）乃至（ｆ）は、図１の半導体装置を製造する方法を説明するための工程図である。
【図４】（ａ）乃至（ｅ）は、図１の半導体装置を製造する方法を説明するための工程図であって、図３の（ａ）乃至（ｅ）にそれぞれ対応する平面図である。
【図５】本発明の第２の実施の形態に係る半導体装置の断面図である。
【図６】本発明の第３の実施の形態に係る半導体装置の断面図である。
【図７】従来の混成集積回路の構成を示す図であって、（ａ）は同混成集積回路の斜視図、（ｂ）は同混成集積回路の断面図である。
【図８】従来の他の混成集積回路の断面図である。
【符号の説明】
１０ 半導体装置
１１ 電子部品
１２ 金属基板
１２ａ 凹所
１２ｂ 窓部
１３ 配線基板
１３ａ 基材
１３ｂ，１３ｃ 配線パターン
１３ｄ 電極
１３ｅ 半導体レジスト層
１４ 金属蓋
１５ 金属接合層
１６ ボンディングワイヤ
５０ 半導体装置
５１ 電子部品
５２ 金属基板
５２ａ 貫通穴
５３ 配線基板
５４ 金属蓋
５５ リード
５６ 共晶結合層
６０ 半導体装置
６１ 電子部品
６２ 金属基板
６２ａ 凹所
６３ 配線基板
６５ リード

Claims (12)

  1. 電子部品と、該電子部品を完全に収容できる大きさの凹部が表面に形成された金属基板と、前記凹部の開口面積よりも大きい面積の表面及び当該表面上に形成された配線パターンを有する配線基板とを有し、前記配線基板はその表面の少なくとも一部が前記金属基板の表面又は裏面に固定され、前記電子部品は前記凹部の底部に機械的に固定されるとともに、前記配線パターンと電気的に接続されることを特徴とする電子部品装置。
  2. 請求項１に記載の電子部品装置において、前記配線基板は、その裏面に他の配線パターンを有し、表面側の前記配線パターンと裏面側の前記他の配線パターンとは、前記配線基板内に形成されたスルーホールを介して導通していることを特徴とする電子部品装置。
  3. 請求項１又は２に記載の電子部品装置において、前記金属基板は前記凹部の底部から裏面に達する窓部を有し、前記配線パターンの一部が前記窓部を介して前記凹部内に露出するように前記配線基板は前記金属基板の裏面に固定され、前記電子部品は、前記凹部内に露出した前記配線パターンと前記窓部を通してボンディングワイヤにより電気的に接続されることを特徴とする電子部品装置。
  4. 請求項３に記載の電子部品装置において、前記凹部の開口を塞ぐように金属蓋が固定されていることを特徴とする電子部品装置。
  5. 請求項１又は２に記載の電子部品装置において、前記配線基板は、前記凹部の開口を塞ぐように前記金属基板の表面に固定されており、前記電子部品は、前記配線パターンにフリップチップ接合により接続されることを特徴とする電子部品装置。
  6. 請求項５に記載の電子部品装置において、前記金属基板は、表面から裏面に達する貫通孔を有する主金属基板と、前記貫通孔の一方の開口を塞ぐことによって前記貫通孔を前記凹部とする金属蓋とからなることを特徴とする電子部品装置。
  7. 請求項１乃至６のいずれかに記載の電子部品装置において、前記配線基板の前記金属基板への固定は、前記配線パターン及び前記金属基板の互いに接合される表面領域に、それぞれ、Ａｕ，Ａｇ又はＳｎ、あるいはこれらの組み合わせによる表面処理被膜を形成しておき、前記金属基板に形成された表面処理被膜と前記配線パターンに形成された表面処理被膜とを所定の条件下で接触させる拡散接合又は溶融接合によって行われていることを特徴とする電子部品装置。
  8. 所定形状の穴が形成された金属基板に、配線基板を固定してその一部を前記穴内に露出させる第１の工程と、前記穴内に電子部品を配置し、前記穴内に露出する前記配線基板に前記電子部品を電気的に接続する第２の工程と、前記金属基板に金属蓋を固定して前記穴の開口を塞ぐ第３の工程とを含むこと特徴とする電子部品装置の製造方法。
  9. 請求項８に記載の電子部品装置の製造方法において、前記第２の工程が、前記電子部品を前記穴の底部で前記金属基板に固定する第４の工程と、前記穴の底部に形成された窓部を通じて前記電子部品を前記配線基板にボンディングワイヤを用いて電気的に接続する第５の工程とを含むことを特徴とする電子部品装置の製造方法。
  10. 請求項８に記載の電子部品装置の製造方法において、前記第２の工程が、フリップチップ接合工程であり、前記第３の工程が、前記電子部品を前記金属蓋に機械的に固定する第６の工程を含むことを特徴とする電子部品装置の製造方法。
  11. 金属基板に電子部品を収容するための凹所を形成する第１の工程と、配線基板に電子部品を電気的に接続する第２の工程と、前記電子部品を前記凹所内に収容するように前記配線基板を前記金属基板に固定して前記凹所の開口を塞ぐとともに、前記電子部品を前記凹所の底部に機械的に固定する第３の工程とを含むことを特徴とする電子部品装置の製造方法。
  12. 請求項１１に記載の電子部品装置の製造方法において、前記第２の工程がフリップチップ接合工程であることを特徴とする電子部品装置の製造方法。
JP2002333354A 2002-11-18 2002-11-18 電子部品装置及びその製造方法 Expired - Fee Related JP3938742B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002333354A JP3938742B2 (ja) 2002-11-18 2002-11-18 電子部品装置及びその製造方法
US10/713,019 US7236373B2 (en) 2002-11-18 2003-11-17 Electronic device capable of preventing electromagnetic wave from being radiated
EP03090390A EP1429387A3 (en) 2002-11-18 2003-11-18 Electronic device capable of preventing electromagnetic wave from being radiated

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002333354A JP3938742B2 (ja) 2002-11-18 2002-11-18 電子部品装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2004172187A true JP2004172187A (ja) 2004-06-17
JP3938742B2 JP3938742B2 (ja) 2007-06-27

Family

ID=32321691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002333354A Expired - Fee Related JP3938742B2 (ja) 2002-11-18 2002-11-18 電子部品装置及びその製造方法

Country Status (3)

Country Link
US (1) US7236373B2 (ja)
EP (1) EP1429387A3 (ja)
JP (1) JP3938742B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007116071A (ja) * 2005-10-20 2007-05-10 Nippon Micron Kk 電子部品用パッケージ
US8598597B2 (en) 2005-11-02 2013-12-03 Sony Corporation Semiconductor device and method of manufacturing semiconductor device
WO2024084556A1 (ja) * 2022-10-18 2024-04-25 三菱電機株式会社 高周波半導体パッケージ

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7164587B1 (en) 2004-01-14 2007-01-16 Sun Microsystems, Inc. Integral heatsink grounding arrangement
US20060141666A1 (en) * 2004-12-29 2006-06-29 Infineon Technologies Ag Method for producing a module including an integrated circuit on a substrate and an integrated module manufactured thereby
DE102005021991A1 (de) * 2005-05-09 2006-11-16 Dr. Johannes Heidenhain Gmbh Optoelektronische Anordnung und Verfahren zu deren Herstellung
JP4585416B2 (ja) * 2005-09-22 2010-11-24 富士通株式会社 基板の反り低減構造および基板の反り低減方法
KR100714917B1 (ko) * 2005-10-28 2007-05-04 삼성전자주식회사 차폐판이 개재된 칩 적층 구조 및 그를 갖는 시스템 인패키지
WO2007054847A2 (en) * 2005-11-09 2007-05-18 Koninklijke Philips Electronics N.V. Method of manufacturing a package carrier for enclosing at least one microelectronic element and method of manufacturing a diagnostic device
FI20051228L (sv) * 2005-12-01 2007-07-27 Zipic Oy Komponentlåda med mikrokrets
TWI306217B (en) * 2006-10-26 2009-02-11 Siliconware Precision Industries Co Ltd Insertion-type semiconductor device and fabrication method thereof
US7829994B2 (en) 2007-09-24 2010-11-09 Sixis, Inc. Semiconductor substrate elastomeric stack
US7709966B2 (en) * 2007-09-25 2010-05-04 Sixis, Inc. Large substrate structural vias
US20090267183A1 (en) * 2008-04-28 2009-10-29 Research Triangle Institute Through-substrate power-conducting via with embedded capacitance
US8129834B2 (en) * 2009-01-26 2012-03-06 Research Triangle Institute Integral metal structure with conductive post portions
KR101093719B1 (ko) * 2010-01-04 2011-12-19 (주)웨이브닉스이에스피 금속기판을 이용한 고출력 소자의 패키지 모듈 구조 및 그 제조방법
KR101633398B1 (ko) * 2010-02-16 2016-06-24 삼성전자주식회사 랜드와 솔더 레지스트의 단차를 감소할 수 있는 랜드 그리드 어레이 패키지.
KR101343289B1 (ko) * 2010-05-18 2013-12-18 도요타지도샤가부시키가이샤 반도체 장치 및 그 제조 방법
US9484279B2 (en) * 2010-06-02 2016-11-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming EMI shielding layer with conductive material around semiconductor die
TW201238463A (en) * 2011-03-03 2012-09-16 Universal Scient Ind Shanghai Electromagnetic shield structure having height regulation function
JP2013033821A (ja) * 2011-08-01 2013-02-14 Seiko Epson Corp 基板、電子デバイスおよび電子機器
CN102347286A (zh) * 2011-10-09 2012-02-08 常熟市广大电器有限公司 一种抗干扰的芯片封装结构
JP5306551B1 (ja) * 2012-11-27 2013-10-02 太陽誘電株式会社 多層回路基板
JP2014229761A (ja) * 2013-05-23 2014-12-08 株式会社東芝 電子機器
CN109830469B (zh) * 2013-08-05 2021-03-16 日月光半导体制造股份有限公司 半导体封装件及其制造方法
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
CN108493167A (zh) * 2018-04-26 2018-09-04 珠海全志科技股份有限公司 芯片的屏蔽封装制作方法和屏蔽封装结构
CN108878381A (zh) * 2018-06-01 2018-11-23 江苏长电科技股份有限公司 一种电磁屏蔽封装结构及其工艺方法
JP7382210B2 (ja) * 2019-11-15 2023-11-16 新光電気工業株式会社 配線基板、電子装置及び配線基板の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6129155A (ja) * 1984-07-19 1986-02-10 Fujitsu Ltd 半導体装置
CA1320006C (en) * 1986-06-02 1993-07-06 Norio Hidaka Package for integrated circuit
US4814943A (en) * 1986-06-04 1989-03-21 Oki Electric Industry Co., Ltd. Printed circuit devices using thermoplastic resin cover plate
JP2633903B2 (ja) * 1988-04-28 1997-07-23 株式会社日立製作所 パッケージの製造方法
JPH0766949B2 (ja) * 1990-09-28 1995-07-19 富士通株式会社 Ｉｃパッケージ
US5986340A (en) * 1996-05-02 1999-11-16 National Semiconductor Corporation Ball grid array package with enhanced thermal and electrical characteristics and electronic device incorporating same
US5949654A (en) * 1996-07-03 1999-09-07 Kabushiki Kaisha Toshiba Multi-chip module, an electronic device, and production method thereof
US5866943A (en) * 1997-06-23 1999-02-02 Lsi Logic Corporation System and method for forming a grid array device package employing electomagnetic shielding
KR100543836B1 (ko) * 1997-08-19 2006-01-23 가부시키가이샤 히타치세이사쿠쇼 멀티칩 모듈 구조체 및 그 제작 방법
JP3171172B2 (ja) 1998-09-25 2001-05-28 日本電気株式会社 混成集積回路
DE19907276C2 (de) * 1999-02-20 2001-12-06 Bosch Gmbh Robert Verfahren zur Herstellung einer Lötverbindung zwischen einem elektrischen Bauelement und einem Trägersubstrat
US6197614B1 (en) * 1999-12-20 2001-03-06 Thin Film Module, Inc. Quick turn around fabrication process for packaging substrates and high density cards
JP2001274278A (ja) 2000-03-27 2001-10-05 Toshiba Corp マイクロ波半導体装置およびその製造方法
US6486534B1 (en) * 2001-02-16 2002-11-26 Ashvattha Semiconductor, Inc. Integrated circuit die having an interference shield

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007116071A (ja) * 2005-10-20 2007-05-10 Nippon Micron Kk 電子部品用パッケージ
US8598597B2 (en) 2005-11-02 2013-12-03 Sony Corporation Semiconductor device and method of manufacturing semiconductor device
WO2024084556A1 (ja) * 2022-10-18 2024-04-25 三菱電機株式会社 高周波半導体パッケージ

Also Published As

Publication number Publication date
US20040179344A1 (en) 2004-09-16
EP1429387A2 (en) 2004-06-16
JP3938742B2 (ja) 2007-06-27
EP1429387A3 (en) 2009-12-16
US7236373B2 (en) 2007-06-26

Similar Documents

Publication Publication Date Title
JP3938742B2 (ja) 電子部品装置及びその製造方法
US7268426B2 (en) High-frequency chip packages
TWI316749B (en) Semiconductor package and fabrication method thereof
JP2501019B2 (ja) フレキシブル回路ボ―ド
JP3691993B2 (ja) 半導体装置及びその製造方法並びにキャリア基板及びその製造方法
JPH09121002A (ja) 半導体装置及びその製造方法
JP2001060648A (ja) リードフレーム及びその製造方法並びに半導体装置
JP2003318311A (ja) 半導体装置及びその製造方法
JPH02342A (ja) 集積回路チツプ取付けおよびパツケ−ジ組立体
JPH1012812A (ja) 電力用半導体装置
JP2779620B2 (ja) 半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法
KR20020026854A (ko) 반도체 장치 제조 방법
JP2003179181A (ja) 樹脂製配線基板
JP3912445B2 (ja) 半導体装置
JP2001044452A (ja) 光通信用モジュール
US11784625B2 (en) Packaging method and package structure for filter chip
JP2003224228A (ja) 半導体装置用パッケージ並びに半導体装置及びその製造方法
JPH0677361A (ja) マルチチップモジュール
JPH09148482A (ja) 半導体装置
JP2001144215A (ja) フリップチップ実装体
JP2974819B2 (ja) 半導体装置およびその製造方法
JP2006049602A (ja) 半導体装置およびその製造方法
US20110169162A1 (en) Integrated Circuit Module and Multichip Circuit Module Comprising an Integrated Circuit Module of This Type
WO2023145389A1 (ja) 半導体装置及び電子機器
JP2000133745A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060309

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20060424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070323

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees