CN102347286A - 一种抗干扰的芯片封装结构 - Google Patents

一种抗干扰的芯片封装结构 Download PDF

Info

Publication number
CN102347286A
CN102347286A CN2011103026052A CN201110302605A CN102347286A CN 102347286 A CN102347286 A CN 102347286A CN 2011103026052 A CN2011103026052 A CN 2011103026052A CN 201110302605 A CN201110302605 A CN 201110302605A CN 102347286 A CN102347286 A CN 102347286A
Authority
CN
China
Prior art keywords
chip
substrate
packaging structure
jamproof
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103026052A
Other languages
English (en)
Inventor
徐子旸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHANGSHU CITY GUANGDA ELECTRIC APPLIANCE Co Ltd
Original Assignee
CHANGSHU CITY GUANGDA ELECTRIC APPLIANCE Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHANGSHU CITY GUANGDA ELECTRIC APPLIANCE Co Ltd filed Critical CHANGSHU CITY GUANGDA ELECTRIC APPLIANCE Co Ltd
Priority to CN2011103026052A priority Critical patent/CN102347286A/zh
Publication of CN102347286A publication Critical patent/CN102347286A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明公开了一种抗干扰的芯片封装结构，该抗干扰的芯片封装结构主要包括引脚线框、基板、芯片和封装体，其特征在于，所述的基板采用“凹”字形结构，封装时倒置于引脚线框上方，所述的芯片倒装于基板内顶部，两者采用锡焊工艺实现电性连接。本发明揭示了一种抗干扰的芯片封装结构，该封装结构简单，实施方便，具有良好的抗电磁波辐射能力，确保芯片的高效运行；同时，该芯片封装结构实施成本低，适用于多种型号及功率的芯片封装。

Description

一种抗干扰的芯片封装结构
技术领域
本发明涉及一种芯片的封装结构，尤其涉及一种能有阻隔电磁辐射的新型芯片封装结构，属于芯片封装技术领域。
背景技术
在集成电路的制作中，芯片是通过晶圆制作、形成集成电路以及切割晶圆等步骤而获得。在晶圆的集成电路制作完成之后，由晶圆切割所形成的芯片可以向外电性连接到承载器上；其中，承载器可以是引脚架或是基板，而芯片可以采用打线结合或覆晶结合的方式电性连接至承载器。如果芯片和承载器是以打线结合的方式电性连接，则进入到填入封胶的制作步骤以构成芯片封装体。芯片封装技术就是将芯片包裹起来，以避免芯片与外界接触，防止外界对芯片的损害的一种工艺技术。空气中的杂质和不良气体，乃至水蒸气都会腐蚀芯片上的精密电路，进而造成电学性能下降。不同的封装技术在制造工序和工艺方面差异很大，封装后对内存芯片自身性能的发挥也起到至关重要的作用。随着光电、微电制造工艺技术的飞速发展，电子产品始终在朝着更小、更轻、更便宜的方向发展，因此芯片元件的封装形式也不断得到改进。
随着人们对电子产品功能性要求的不断提高，各式各样的高性能芯片被广泛应用于各种电器设备中。这些功高性能芯片在运行过程中容易受到电磁辐射的影响，扰乱其运行频率，降低了电器设备的工作稳定性。
发明内容
针对上述需求，本发明提供了一种抗干扰的芯片封装结构，该封装结构设计合理，实施简便，在确保芯片良好封装性能的同时赋予其电磁波屏蔽功能，封装结构能有效阻隔周边电器设备释放的电磁波辐射，确保芯片的高效运行。 
本发明是一种抗干扰的芯片封装结构，该抗干扰的芯片封装结构主要包括引脚线框、基板、芯片和封装体，其特征在于，所述的基板采用“凹”字形结构，封装时倒置于引脚线框上方，所述的芯片倒装于基板内顶部，两者采用锡焊工艺实现电性连接。
在本发明一较佳实施例中，所述的基板与引脚线框之间采用粘胶粘结，并通过金线实现电性连接。
在本发明一较佳实施例中，所述的基板采用铅合金或铝合金材料。
在本发明一较佳实施例中，所述的芯片完全嵌于“凹”字形结构的基板内，其厚度约占基板深度的60%-70%。
在本发明一较佳实施例中，所述的封装体用于封装基板、芯片以及部分引脚线框。
本发明揭示了一种抗干扰的芯片封装结构，该封装结构简单，实施方便，具有良好的抗电磁波辐射能力，确保芯片的高效运行；同时，该芯片封装结构实施成本低，适用于多种型号及功率的芯片封装。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例抗干扰的芯片封装结构的结构示意图；
附图中各部件的标记如下： 1、引脚线框，2、基板，3、芯片，4、封装体，5、金线。
具体实施方式
下面结合附图对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。
图1是本发明实施例抗干扰的芯片封装结构的结构示意图；该抗干扰的芯片封装结构主要包括引脚线框1、基板2、芯片3和封装体4，其特征在于，所述的基板2采用“凹”字形结构，封装时倒置于引脚线框1上方，所述的芯片3倒装于基板2内顶部，两者采用锡焊工艺实现电性连接。
本发明提及的抗干扰的芯片封装结构中基板2与引脚线框1之间采用粘胶粘结，并通过金线5实现电性连接；基板2采用铅合金或铝合金材料，该材料具有良好的阻隔电磁波辐射的能力。
芯片3完全嵌于“凹”字形结构的基板2内，其厚度约占基板2深度的60%-70%，芯片2在运行时可得到三个方向的抗电磁波辐射保护，阻隔能力有效提高60%以上；封装体4用于封装基板2、芯片3以及部分引脚线框1，材料一般选用硅胶。
本发明揭示了一种抗干扰的芯片封装结构,其特点是：该封装结构简单，实施方便，具有良好的抗电磁波辐射能力，确保芯片的高效运行；同时，该芯片封装结构实施成本低，适用于多种型号及功率的芯片封装。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本领域的技术人员在本发明所揭露的技术范围内，可不经过创造性劳动想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书所限定的保护范围为准。

Claims (5)

1.一种抗干扰的芯片封装结构，该抗干扰的芯片封装结构主要包括引脚线框、基板、芯片和封装体，其特征在于，所述的基板采用“凹”字形结构，封装时倒置于引脚线框上方，所述的芯片倒装于基板内顶部，两者采用锡焊工艺实现电性连接。
2.根据权要求1所述的抗干扰的芯片封装结构，其特征在于，所述的基板与引脚线框之间采用粘胶粘结，并通过金线实现电性连接。
3.根据权利要求2所述的抗干扰的芯片封装结构，其特征在于，所述的基板采用铅合金或铝合金材料。
4.根据权要求1所述的抗干扰的芯片封装结构，其特征在于，所述的芯片完全嵌于“凹”字形结构的基板内，其厚度约占基板深度的60%-70%。
5.根据权要求1所述的抗干扰的芯片封装结构，其特征在于，所述的封装体用于封装基板、芯片以及部分引脚线框。
CN2011103026052A 2011-10-09 2011-10-09 一种抗干扰的芯片封装结构 Pending CN102347286A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011103026052A CN102347286A (zh) 2011-10-09 2011-10-09 一种抗干扰的芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011103026052A CN102347286A (zh) 2011-10-09 2011-10-09 一种抗干扰的芯片封装结构

Publications (1)

Publication Number Publication Date
CN102347286A true CN102347286A (zh) 2012-02-08

Family

ID=45545815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103026052A Pending CN102347286A (zh) 2011-10-09 2011-10-09 一种抗干扰的芯片封装结构

Country Status (1)

Country Link
CN (1) CN102347286A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294826A (en) * 1993-04-16 1994-03-15 Northern Telecom Limited Integrated circuit package and assembly thereof for thermal and EMI management
US20040179344A1 (en) * 2002-11-18 2004-09-16 Nec Compound Semiconductor Devices, Ltd. Electronic device capable of preventing electromagnetic wave from being radiated
CN101090079A (zh) * 2006-06-13 2007-12-19 日月光半导体制造股份有限公司 防止芯片被干扰的封装方法及其封装结构
CN101150123A (zh) * 2007-10-31 2008-03-26 日月光半导体制造股份有限公司 具有电磁屏蔽罩盖的半导体封装结构
CN101677423A (zh) * 2008-09-19 2010-03-24 瑞声声学科技(常州)有限公司 Mems麦克风

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294826A (en) * 1993-04-16 1994-03-15 Northern Telecom Limited Integrated circuit package and assembly thereof for thermal and EMI management
US20040179344A1 (en) * 2002-11-18 2004-09-16 Nec Compound Semiconductor Devices, Ltd. Electronic device capable of preventing electromagnetic wave from being radiated
CN101090079A (zh) * 2006-06-13 2007-12-19 日月光半导体制造股份有限公司 防止芯片被干扰的封装方法及其封装结构
CN101150123A (zh) * 2007-10-31 2008-03-26 日月光半导体制造股份有限公司 具有电磁屏蔽罩盖的半导体封装结构
CN101677423A (zh) * 2008-09-19 2010-03-24 瑞声声学科技(常州)有限公司 Mems麦克风

Similar Documents

Publication Publication Date Title
WO2007146307B1 (en) Stack die packages
KR102330403B1 (ko) 반도체 장치 및 그 제조 방법
CN204375722U (zh) 一种半导体封装结构
CN105826458A (zh) 一种带金属围坝的dpc陶瓷基板制备方法
CN203721707U (zh) 芯片封装结构
KR20110020548A (ko) 반도체 패키지 및 그의 제조방법
CN102368484A (zh) 一种多芯片集成电路封装结构
CN102368494A (zh) 一种抗电磁干扰的芯片封装结构
CN102347313A (zh) 一种集成电路芯片的封装结构
CN104409615A (zh) 倒装led芯片、倒装led芯片封装体及其制作方法
CN102163580A (zh) 一种薄型封装体及其制作方法
CN102222627B (zh) 具有晶圆尺寸贴片的封装方法
CN105374788A (zh) 堆叠式倒装芯片封装结构及其制造方法
CN210607225U (zh) 一种双面贴装的封装结构
CN102403281A (zh) 一种高性能芯片封装结构
CN102347286A (zh) 一种抗干扰的芯片封装结构
CN203812873U (zh) 导线框架与无外引脚封装构造
CN102709199B (zh) 包覆基板侧边的模封阵列处理方法
CN105355567B (zh) 双面蚀刻水滴凸点式封装结构及其工艺方法
CN211578741U (zh) 导线框架及包含其的集成电路封装体
CN106711100A (zh) 一种半导体封装结构及加工方法
TW201822322A (zh) 具有多晶粒層疊的覆晶封裝整流／保護型二極體元件
CN102364666A (zh) 一种抗电磁干扰的芯片封装方法
CN202025735U (zh) 新型引线框架结构
CN104112811A (zh) 一种led的封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120208