TW201822322A - 具有多晶粒層疊的覆晶封裝整流／保護型二極體元件 - Google Patents

具有多晶粒層疊的覆晶封裝整流／保護型二極體元件 Download PDF

Info

Publication number
TW201822322A
TW201822322A TW105140864A TW105140864A TW201822322A TW 201822322 A TW201822322 A TW 201822322A TW 105140864 A TW105140864 A TW 105140864A TW 105140864 A TW105140864 A TW 105140864A TW 201822322 A TW201822322 A TW 201822322A
Authority
TW
Taiwan
Prior art keywords
flip
chip
guide plate
chips
lower guide
Prior art date
Application number
TW105140864A
Other languages
English (en)
Inventor
吳文湖
陳建武
賴錫標
林慧敏
Original Assignee
美麗微半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美麗微半導體股份有限公司 filed Critical 美麗微半導體股份有限公司
Priority to TW105140864A priority Critical patent/TW201822322A/zh
Priority to US15/399,797 priority patent/US20180166367A1/en
Publication of TW201822322A publication Critical patent/TW201822322A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

本發明為一種具有多個晶粒結構的覆晶封裝二極體元件，係於一下導板的頂面水平向間隔設置至少兩個覆晶，該二覆晶底面分別與下導板電性連接，頂面則分別設置有一導電層，且二覆晶之間以及外周圍填充有絕緣物質，使二覆晶頂面的導電層彼此隔離而形成供外部電路電連接的第一電極及第二電極；通過上述結構，二覆晶之間形成一串聯迴路，相較於傳統多個晶片只能垂直向堆疊串聯的封裝方式，不但能降低二極體元件的高度，還能夠視耐壓需求很方便地擴充覆晶數量，適合一般整流/保護型二極體元件，特別是高壓二極體元件之覆晶封裝。

Description

具有多個晶粒結構的覆晶封裝二極體元件
本發明具有多個晶粒結構的覆晶封裝二極體元件，技術內容涉及將至少兩個覆晶(Flip-Chip)以水平向間隔設置在一下導板的頂面，並使該至少兩個覆晶之間形成串聯迴路，讓該二極體元件具備耐壓特性，適合一般整流/保護型二極體元件，特別是及高壓二極體元件之覆晶封裝。
如第一圖所示，傳統表面黏著型二極體元件(SMD)的封裝技術，是將單一晶粒100的正、反兩面電極(P極、N極)，分別打線或焊接在兩片電極接腳101上，然後在外部利用絕緣體102包覆，使兩片電極接腳101局部裸露於絕緣體102外部後，即形成一表面黏著型二極體元件。
圖中可見，由於單一晶粒正、反兩面都需要分別焊接在電極接腳上，並且在外部利用絕緣體包覆，所以其整體體積較大，而且製程中兩片電極接腳101一般是在一片料片(圖略)上沖壓彎折後所形成，封裝完成後再切斷，製程上較為繁複；此乃一般技術，在此不另贅述。
上述傳統封裝技術所製成的SMD二極體元件，若是使用在整流/保護或需要耐高壓的電路時，除了增加電路中二極體元件的數量來增加電壓以外，只能在製程中提高每一顆二極體元件的耐壓特性，但有其極限。
如第二圖所示，目前已知提高單一顆SMD二極體元件耐壓的方法，是將兩顆晶粒100上、下層疊電氣連接，然後將其中一電極接腳101焊接在上方晶粒的頂面、另一電氣電極接腳101焊接在下方晶粒的底面，如此便使上、下層疊的兩顆晶粒100形成串聯迴路，接者再於外部利用絕緣體包覆。
上述在單一個SMD二極體元件中，利用上、下層疊的兩顆晶粒100串聯迴路來提高耐壓特性，固然可以使耐壓特性倍增，然而由圖示中可以清楚看到，兩顆晶粒100上、下層疊使得二極體元件的整體高度更為增加，不利於3C產品電路板對於高度(厚度)上的要求，而且位於上方的電極接腳101必須彎折更大的角度、並且延伸更長的距離，才能焊接在上方晶粒的頂面。
可想而知，由於該兩個電極接腳是由一料片沖壓彎折成形，所以製造過程中會因為彎折角度以及延伸的長度而造成極大的限制與不便；也因為如此，目前傳統封裝的二極體元件最多使用兩顆晶粒，若超過兩顆晶粒將使得製程困難重重。
在縮減二極體元件的體積方面，近年來覆晶(Flip-Chip)封裝技術的發展對於SMD二極體元件而言是一個非常重要的里程碑。所謂“覆晶”是在晶片連接點在製程中長出凸塊(bump)，然後將晶片翻轉過來使凸塊與下導板(基板，substrate)直接連結而得其名，有別於第一圖中的傳統晶粒封裝時，必須將晶粒的兩極分別與電極接腳利用焊接或打線方式電連接。
如第三圖所示，利用覆晶封裝技術產出的二極體元件可以在晶粒200的同一面上利用開溝201的方式設置兩個電極202，不需要另外再使用料片以及電極接腳來供外部電路電連接，不但能大幅簡化製程，二極體元件的晶粒核心尺寸與封裝完成的尺寸非常接近，因此稱為晶粒尺寸封裝(CSP)，可以大幅縮小二極體元件的體積。但因為目前覆晶封裝技術皆為單晶結構，因此其缺失是無法利用小尺寸覆晶製造高功率高壓二極體元件，也無法製造多晶層式二極體元件。
有鑑於覆晶封裝技術的諸多優點，本發明人乃設想利用覆晶封裝技術來克服上述傳統SMD二極體元件在尺寸限制、以及CSP耐壓特性受限的問題，設計出本發明具有多個晶粒結構的覆晶封裝二極體元件。
本發明之目的在於提供一種具有多個晶粒結構的覆晶封裝 二極體元件，不但能降低傳統二極體元件的尺寸，還能夠視耐壓需求很方便地擴充覆晶數量，適合一般整流/保護型二極體元件，特別是高壓二極體元件之覆晶封裝。
為達成上述目的，本發明具有多個晶粒結構的覆晶封裝二極體元件，係於一下導板的頂面水平向間隔設置至少一第一覆晶以及一第二覆晶；其特徵在於：該第一覆晶及第二覆晶底面分別與該下導板電性連接，頂面分別設置有一導電層；該第一覆晶及第二覆晶的外周圍以及彼此之間填充有絕緣物質，使第一覆晶及第二覆晶頂面的導電層彼此隔離；該第一覆晶及第二覆晶頂面的導電層分別設置一錫台或金屬層並裸露在絕緣物質外部，以做為供外部電路電連接的第一電極及第二電極；以及依序由該第一電極通過第一覆晶、下導板、第二覆晶到第二電極的電氣傳輸路徑為串聯迴路。
實施時，該第一覆晶及第二覆晶分別為單向導通的單向覆晶，且該第一覆晶及第二覆晶的底面為不同極向。
上述單向覆晶的實施例中，該第一覆晶及第二覆晶底面分別垂直向下堆疊設置有一個層疊覆晶，或分別垂直向下堆疊設置多個彼此之間相鄰的電氣連接面為不同極向的層疊覆晶，其特徵在於：位於該第一覆晶與第二覆晶底面的兩個層疊覆晶，分別與該第一覆晶及第二覆晶彼此之間的電氣連接面為不同極向，位於下導板上方的兩個層疊覆晶底面分別以不同極向與該下導板電性連接；以及依序由該第一電極通過第一覆晶、一個或多個層疊覆晶、下導板、一個或多個層疊覆晶、第二覆晶到第二電極的電氣傳輸路徑為串聯迴路。
上述單向覆晶的實施例中，所述第一覆晶與第二覆晶以水平向間隔設置有一第三覆晶及一第四覆晶，且該下導板截斷分離為一第一下導板與一第二下導板，其特徵在於：該第三覆晶與第一覆晶彼此之間以不同極向排列，且該第三覆晶與第一覆晶底面分別與該第一下導板電性連接； 該第四覆晶與第二覆晶彼此之間以不同極向排列，且該第四覆晶與第二覆晶底面分別與該第二下導板電性連接；該第三覆晶與第四覆晶彼此之間以不同極向排列，且第三覆晶與第四覆晶的頂面之間跨接有一上導板；以及依序由該第一電極通過第一覆晶、第一下導板、第三覆晶、上導板、第四覆晶、第二下導板、第二覆晶到第二電極的電氣傳輸路徑為串聯迴路。
實施時，該第一覆晶、第二覆晶、第三覆晶及第四覆晶分別以垂直層疊的方式設置多數個，且該層疊的多數個第一覆晶、第二覆晶、第三覆晶及第四覆晶分別在彼此之間相鄰的電氣連接面為不同極向；其中該第一下導板分別與底層第三覆晶及底層第一覆晶底面電性連接；第二下導板分別與底層第四覆晶及底層第二覆晶底面電性連接，而上導板則跨接於頂層第三覆晶與頂層第四覆晶的頂面之間。
實施時，所述該第一覆晶及第二覆晶分別為雙向導通的雙向覆晶，且該第一覆晶及第二覆晶的底面為相同極向。
上述雙向覆晶的實施例中，所述該第一覆晶及第二覆晶底面分別垂直向下堆疊設置有一個層疊覆晶，或分別垂直向下堆疊設置多個彼此之間相鄰的電氣連接面為相同極向的層疊覆晶，其特徵在於：位於該第一覆晶與第二覆晶底面的兩個層疊覆晶，分別與該第一覆晶及第二覆晶彼此之間的電氣連接面為相同極向，位於下導板上方的兩個層疊覆晶底面分別以相同極向與該下導板電性連接；以及依序由該第一電極通過第一覆晶、一個或多個層疊覆晶、下導板、一個或多個層疊覆晶、第二覆晶到第二電極的電氣傳輸路徑為串聯迴路，反之亦然。
上述雙向覆晶的實施例中，所述第一覆晶與第二覆晶以水平向並排間隔設置有一第三覆晶及一第四覆晶，且該下導板截斷分離為一第一下導板與一第二下導板，其特徵在於：該第三覆晶與第一覆晶彼此之間以相同極向排列，且該第三覆晶與第一覆晶底面分別與該第一下導板電性連接；該第四覆晶與第二覆晶彼此之間以相同極向排列，且該第四覆晶與第 二覆晶底面分別與該第二下導板電性連接；該第三覆晶與第四覆晶彼此之間以相同極向排列，且第三覆晶與第四覆晶的頂面之間跨接有一上導板；以及依序由該第一電極通過第一覆晶、第一下導板、第三覆晶、上導板、第四覆晶、第二下導板、第二覆晶到第二電極的電氣傳輸路徑為串聯迴路，反之亦然。
實施時，該第一覆晶、第二覆晶、第三覆晶及第四覆晶分別以垂直層疊的方式設置多數個，且該層疊的多數個第一覆晶、第二覆晶、第三覆晶及第四覆晶分別在彼此之間相鄰的電氣連接面為相同極向；其中該第一下導板分別與底層第三覆晶及底層第一覆晶底面電性連接；第二下導板分別與底層第四覆晶及底層第二覆晶底面電性連接，而上導板則跨接於頂層第三覆晶與頂層第四覆晶的頂面之間。
相較於傳統最多只能設置兩個晶粒垂直向堆疊串聯的封裝方式，本發明覆晶封裝二極體元件在相同的高度下，不但能夠使耐壓性倍增，還能夠視耐壓需求，很方便而且不受限制地水平向或垂直向擴充覆晶數量，適合一般整流/保護型二極體元件，特別是及高壓二極體元件之覆晶封裝。
以下依據本發明之技術手段，列舉出適於本創作之實施方式，並配合圖式說明如後：
[先前技術]
100‧‧‧晶粒
101‧‧‧電極接腳
102‧‧‧絕緣體
200‧‧‧晶粒
201‧‧‧開溝
202‧‧‧電極
[本發明]
10‧‧‧第一覆晶
20‧‧‧第二覆晶
11、21‧‧‧導電層
12、22‧‧‧錫台或金屬層
30‧‧‧下導板
31‧‧‧第一下導板
32‧‧‧第二下導板
33‧‧‧上導板
40‧‧‧絕緣物質
50‧‧‧第一電極
60‧‧‧第二電極
70a、70b‧‧‧層疊覆晶
80‧‧‧第三覆晶
90‧‧‧第四覆晶
第一圖：傳統封裝技術的表面黏著型二極體元件結構示意圖。
第二圖：傳統技術中設置兩顆晶粒的表面黏著型二極體元件結構示意圖。
第三圖：已知覆晶封裝技術的二極體元件結構示意圖。
第四圖：本發明第一實施例採用單向覆晶的結構示意圖。
第五圖：本發明採用單向覆晶並且垂直向層疊有多個覆晶的結構示意圖。
第六圖：本發明採用單向覆晶並且水平向設置有多個覆晶的結構示意圖。
第七圖：本發明採用單向覆晶並且在水平向及垂直向設置有多個覆晶的結 構示意圖。
第八圖：本發明第二實施例採用雙向覆晶的結構示意圖。
第九圖：本發明採用雙向覆晶並且垂直向層疊有多個覆晶的結構示意圖。
第十圖：本發明採用雙向覆晶並且水平向設置有多個覆晶的結構示意圖。
第十一圖：本發明採用雙向覆晶並且在水平向及垂直向設置有多個覆晶的結構示意圖。
第十二圖：本發明水平向設置有多個覆晶的排列方式俯視示意圖。
如第四圖及第八圖所示，本發明具有多個晶粒結構的覆晶封裝二極體元件，係將至少一第一覆晶10以及一第二覆晶20設置在一下導板30的頂面，且該第一覆晶10以及一第二覆晶20呈水平向間隔設置。其中該第一覆晶10及第二覆晶20底面分別與該下導板30電性連接，頂面分別設置有一導電層11、21，且第一覆晶10及第二覆晶20的外周圍以及彼此之間填充有絕緣物質40，使第一覆晶10及第二覆晶20頂面的導電層11、21彼此隔離；圖示中，第一覆晶10及第二覆晶20的導電層11、21分別設有一錫台或金屬層12、22裸露在絕緣物質40的外部，以做為方便供外部電路電連接的第一電極50及第二電極60。
上述構造所製成的二極體元件在使用時，第一電極50與第二電極60分別連接外部電路的正負極時，依序由該第一電極50通過第一覆晶10、下導板30、第二覆晶20到第二電極60的電氣傳輸路徑即形成一串聯迴路，其中第一覆晶10與第二覆晶20的串連關係，將能夠使耐壓的電氣特性倍增，而且不會增加二極體元件整體高度，相較於傳統封裝製程在製造上也方便許多，適合一般整流/保護型二極體元件，特別是高壓二極體元件之覆晶封裝。
第四圖中，該第一覆晶10及第二覆晶20分別為單向導通的單向覆晶，且該第一覆晶10及第二覆晶20的底面為不同極向(例如P極與N極)分別與下導板30電性連接，則第一電極50及第二電極60即形成不同極向。與第四圖不同的是，第八圖揭示第一覆晶10及第二覆晶20分別為雙 向導通的雙向覆晶，則該第一覆晶10及第二覆晶20的底面則為相同極向分別與下導板30電性連接，使第一電極50及第二電極60形成相同極向(一般皆為P極)。
上述構造中，由於覆晶的特性是無傳統式料片的高度限制，因此本發明可以很方便地擴充覆晶的數量。如第五圖所示，上述單向覆晶的實施例中，擴充覆晶數量的方式可以在所述該第一覆晶10及第二覆晶20底面分別垂直向下堆疊設置有一個或多個層疊覆晶；圖示中以分別堆疊設置一個層疊覆晶70a、70b為例。
其中，位於該第一覆晶10與第二覆晶20底面的兩個層疊覆晶70a、70b，分別與該第一覆晶10及第二覆晶20彼此之間的電氣連接面為不同極向，且該兩個層疊覆晶70a、70b底面分別與該下導板30電性連接。同理，若垂直向下堆疊設置有多個層疊覆晶70a、70b，則個每一個垂直向堆疊的層疊覆晶70a、70b，彼此之間相鄰的電氣連接面亦為不同極向，而且位於最底層的兩個層疊覆晶70a、70b分別與分別與該下導板30電性連接。
如此一來，依序由該第一電極50通過第一覆晶10、一個或多個層疊覆晶70a、下導板30、一個或多個層疊覆晶70b、第二覆晶20到第二電極60的電氣傳輸路徑，即形成串聯迴路。
如第六圖所示，上述單向覆晶的實施例中，擴充覆晶數量的另一種方式是在第一覆晶10與第二覆晶20以水平向並排間隔設置有一個第三覆晶80，以及一個第四覆晶90，且該下導板30截斷分離為一第一下導板31與一第二下導板32，圖示中以一個第三覆晶80，以及一個第四覆晶90為例。
其中，該第三覆晶80與第一覆晶10彼此之間以不同極向排列，且該第三覆晶80與第一覆晶10底面分別與該第一下導板31電性連接；該第四覆晶90與第二覆晶20彼此之間以不同極向排列，且該第四覆晶90與第二覆晶20底面分別與該第二下導板32電性連接；以及該第三覆晶80與第四覆晶90彼此之間以不同極向排列，且第三覆晶80與第四覆晶90的頂面之間跨接有一上導板33。
通過上述電氣連接方式，依序由該第一電極50通過第一覆 晶10、第一下導板31、第三覆晶80、上導板33、第四覆晶90、第二下導板32、第二覆晶20到第二電極60的電氣傳輸路徑即形成串聯迴路，達到擴充覆晶數量的目的；同理，還可以水平向排間隔設置一個第五覆晶以及一個第六覆晶，並增加一第三下導板、一第二上導板(圖未示)，依此類推，只要增加的覆晶數量為偶數個，並且使電氣傳輸路徑形成串聯迴路即可以實施。
如第七圖所示，上述第一覆晶10、第二覆晶20、第三覆晶80及第四覆晶90還能夠分別以垂直層疊的方式設置多數個，圖示中以分別層疊兩個為例，且該層疊的多數個第一覆晶10、第二覆晶20、第三覆晶80及第四覆晶90分別在彼此之間相鄰的電氣連接面為不同極向；此外，本實施例與第六圖不同的是，第一下導板31與下層第三覆晶80及下層第一覆晶10底面電性連接；第二下導板32與下層第四覆晶90及下層第二覆晶20底面電性連接，而上導板33則跨接於上層第三覆晶80與上層第四覆晶90的頂面之間。
第八到第十一圖所示為全部覆晶皆採用雙向導通的雙向覆晶為例，與四到七圖所示地實施例不同處，在於全部的雙向覆晶要形成串聯迴路，因此各覆晶之間皆需以相同極向電性連接。例如，第八圖對應第四圖，其中第八圖的第一覆晶10及第二覆晶20底面為相同極向；第九圖對應第五圖，其中第九圖的第一覆晶10、第二覆晶20以及一個或多個層疊覆晶70a、70b，彼此之間的電氣接面皆為相同極向，第十圖以及第十一圖中的一個或多個第三覆晶80及第四覆晶90亦然，在此不另贅述。
再者，如第十二圖所示，前述第一覆晶10與第二覆晶20以水平向並排間隔設置有一第三覆晶80、一第四覆晶90，其排列方式也可以採取陣列方式排列，只要使各覆晶之間形成一個串聯迴路即可；依此類推，若再增加一第五覆晶以及一第六覆晶，或者更多偶數個複晶亦然。
以上實施例說明及圖式所示，僅為舉例說明本發明之較佳實施例，並非以此侷限本發明之範圍；舉凡與發明之構造、裝置、特徵等近似或相雷同者，均應屬本發明申請專利範圍之內，謹此聲明。

Claims (9)

  1. 一種具有多個晶粒結構的覆晶封裝二極體元件，係於一下導板的頂面水平向間隔設置至少一第一覆晶以及一第二覆晶，其特徵在於：該第一覆晶及第二覆晶底面分別與該下導板電性連接，頂面分別設置有一導電層；該第一覆晶及第二覆晶的外周圍以及彼此之間填充有絕緣物質，使第一覆晶及第二覆晶頂面的導電層彼此隔離；該第一覆晶及第二覆晶頂面的導電層分別設置一錫台或金屬層並裸露在絕緣物質外部，以做為供外部電路電連接的第一電極及第二電極；以及依序由該第一電極通過第一覆晶、下導板、第二覆晶到第二電極的電氣傳輸路徑為串聯迴路。
  2. 如請求項1所述之具有多個晶粒結構的覆晶封裝二極體元件，其中，該第一覆晶及第二覆晶分別為單向導通的單向覆晶，且該第一覆晶及第二覆晶的底面為不同極向。
  3. 如請求項2所述之具有多個晶粒結構的覆晶封裝二極體元件，其中，該第一覆晶及第二覆晶底面分別垂直向下堆疊設置有一個層疊覆晶，或分別垂直向下堆疊設置多個彼此之間相鄰的電氣連接面為不同極向的層疊覆晶，其特徵在於：位於該第一覆晶與第二覆晶底面的兩個層疊覆晶，分別與該第一覆晶及第二覆晶彼此之間的電氣連接面為不同極向，位於下導板上方的兩個層疊覆晶底面分別以不同極向與該下導板電性連接；以及依序由該第一電極通過第一覆晶、一個或多個層疊覆晶、下導板、一個或多個層疊覆晶、第二覆晶到第二電極的電氣傳輸路徑為串聯迴路。
  4. 如請求項2所述之具有多個晶粒結構的覆晶封裝二極體元件，其中，所述第一覆晶與第二覆晶以水平向間隔設置有一第三覆晶及一第四覆晶，且該下導板截斷分離為一第一下導板與一第二下導板，其特徵在於：該第三覆晶與第一覆晶彼此之間以不同極向排列，且該第三覆晶與第 一覆晶底面分別與該第一下導板電性連接；該第四覆晶與第二覆晶彼此之間以不同極向排列，且該第四覆晶與第二覆晶底面分別與該第二下導板電性連接；該第三覆晶與第四覆晶彼此之間以不同極向排列，且第三覆晶與第四覆晶的頂面之間跨接有一上導板；以及依序由該第一電極通過第一覆晶、第一下導板、第三覆晶、上導板、第四覆晶、第二下導板、第二覆晶到第二電極的電氣傳輸路徑為串聯迴路。
  5. 如請求項4所述之具有多個晶粒結構的覆晶封裝二極體元件，其中，該第一覆晶、第二覆晶、第三覆晶及第四覆晶分別以垂直層疊的方式設置多數個，且該層疊的多數個第一覆晶、第二覆晶、第三覆晶及第四覆晶分別在彼此之間相鄰的電氣連接面為不同極向；其中該第一下導板分別與底層第三覆晶及底層第一覆晶底面電性連接；第二下導板分別與底層第四覆晶及底層第二覆晶底面電性連接，而上導板則跨接於頂層第三覆晶與頂層第四覆晶的頂面之間。
  6. 如請求項1所述之具有多個晶粒結構的覆晶封裝二極體元件，其中，所述該第一覆晶及第二覆晶分別為雙向導通的雙向覆晶，且該第一覆晶及第二覆晶的底面為相同極向。
  7. 如請求項6所述之具有多個晶粒結構的覆晶封裝二極體元件，其中，所述該第一覆晶及第二覆晶底面分別垂直向下堆疊設置有一個層疊覆晶，或分別垂直向下堆疊設置多個彼此之間相鄰的電氣連接面為相同極向的層疊覆晶，其特徵在於：位於該第一覆晶與第二覆晶底面的兩個層疊覆晶，分別與該第一覆晶及第二覆晶彼此之間的電氣連接面為相同極向，位於下導板上方的兩個層疊覆晶底面分別以相同極向與該下導板電性連接；以及依序由該第一電極通過第一覆晶、一個或多個層疊覆晶、下導板、一個或多個層疊覆晶、第二覆晶到第二電極的電氣傳輸路徑為串聯迴路，反之亦然。
  8. 如請求項6所述之具有多個晶粒結構的覆晶封裝二極體元件，其中，所述第一覆晶與第二覆晶以水平向並排間隔設置有一第三覆晶及一第四覆晶，且該下導板截斷分離為一第一下導板與一第二下導板，其特徵在於：該第三覆晶與第一覆晶彼此之間以相同極向排列，且該第三覆晶與第一覆晶底面分別與該第一下導板電性連接；該第四覆晶與第二覆晶彼此之間以相同極向排列，且該第四覆晶與第二覆晶底面分別與該第二下導板電性連接；該第三覆晶與第四覆晶彼此之間以相同極向排列，且第三覆晶與第四覆晶的頂面之間跨接有一上導板；以及依序由該第一電極通過第一覆晶、第一下導板、第三覆晶、上導板、第四覆晶、第二下導板、第二覆晶到第二電極的電氣傳輸路徑為串聯迴路，反之亦然。
  9. 如請求項8所述之具有多個晶粒結構的覆晶封裝二極體元件，其中，該第一覆晶、第二覆晶、第三覆晶及第四覆晶分別以垂直層疊的方式設置多數個，且該層疊的多數個第一覆晶、第二覆晶、第三覆晶及第四覆晶分別在彼此之間相鄰的電氣連接面為相同極向；其中該第一下導板分別與底層第三覆晶及底層第一覆晶底面電性連接；第二下導板分別與底層第四覆晶及底層第二覆晶底面電性連接，而上導板則跨接於頂層第三覆晶與頂層第四覆晶的頂面之間。
TW105140864A 2016-12-09 2016-12-09 具有多晶粒層疊的覆晶封裝整流／保護型二極體元件 TW201822322A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105140864A TW201822322A (zh) 2016-12-09 2016-12-09 具有多晶粒層疊的覆晶封裝整流／保護型二極體元件
US15/399,797 US20180166367A1 (en) 2016-12-09 2017-01-06 Flip-chip packaging diode with a multichip structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105140864A TW201822322A (zh) 2016-12-09 2016-12-09 具有多晶粒層疊的覆晶封裝整流／保護型二極體元件

Publications (1)

Publication Number Publication Date
TW201822322A true TW201822322A (zh) 2018-06-16

Family

ID=62489677

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105140864A TW201822322A (zh) 2016-12-09 2016-12-09 具有多晶粒層疊的覆晶封裝整流／保護型二極體元件

Country Status (2)

Country Link
US (1) US20180166367A1 (zh)
TW (1) TW201822322A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI716680B (zh) * 2018-04-16 2021-01-21 吳文湖 多段式雙串聯多晶組結構二極體元件

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112002765A (zh) * 2020-08-27 2020-11-27 北京时代民芯科技有限公司 一种面向立体集成阵列封装的硅整流二极管芯片

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6269564A (ja) * 1985-09-20 1987-03-30 Nec Corp 半導体装置
TW200501464A (en) * 2004-08-31 2005-01-01 Ind Tech Res Inst LED chip structure with AC loop
US7221044B2 (en) * 2005-01-21 2007-05-22 Ac Led Lighting, L.L.C. Heterogeneous integrated high voltage DC/AC light emitter
EP1864339A4 (en) * 2005-03-11 2010-12-29 Seoul Semiconductor Co Ltd LIGHT-EMITTING DIODE DIODE WITH PHOTO-EMITTING CELL MATRIX
JP2010093236A (ja) * 2008-09-12 2010-04-22 Sanyo Electric Co Ltd 半導体レーザ装置、光装置および表示装置
JP2010245365A (ja) * 2009-04-08 2010-10-28 Sony Corp 半導体発光素子組立体の製造方法、半導体発光素子、電子機器、及び、画像表示装置
TWI397989B (zh) * 2009-12-07 2013-06-01 Epistar Corp 發光二極體陣列
US10074778B2 (en) * 2011-03-22 2018-09-11 Seoul Viosys Co., Ltd. Light emitting diode package and method for manufacturing the same
KR102065390B1 (ko) * 2013-02-15 2020-01-13 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI716680B (zh) * 2018-04-16 2021-01-21 吳文湖 多段式雙串聯多晶組結構二極體元件

Also Published As

Publication number Publication date
US20180166367A1 (en) 2018-06-14

Similar Documents

Publication Publication Date Title
TWI223418B (en) Semiconductor device
KR101026488B1 (ko) 반도체 패키지
TWI474414B (zh) 可堆疊式半導體封裝結構及半導體製程
TWI541966B (zh) 封裝堆疊結構及其製法
US20130175681A1 (en) Chip package structure
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
JP2005203775A (ja) マルチチップパッケージ
TW201528469A (zh) 多晶片疊合封裝結構及其製作方法
CN203721707U (zh) 芯片封装结构
TW201822322A (zh) 具有多晶粒層疊的覆晶封裝整流／保護型二極體元件
CN103035627A (zh) 堆栈式半导体封装结构
TW201511215A (zh) 電壓調節器的疊層封裝方法及相應的疊層封裝裝置
CN203774319U (zh) 堆叠式封装结构
CN102842549A (zh) 四方扁平无引脚的功率mosfet封装体
TWI442522B (zh) 凹穴晶片封裝結構及使用凹穴晶片封裝結構之層疊封裝結構
CN108231699B (zh) 具有多个晶粒结构的覆晶封装二极管元件
KR20140007641A (ko) 반도체 패키지 및 이를 이용한 적층 반도체 패키지
CN107611098A (zh) 电子封装件及其制法
CN112786567A (zh) 一种半导体功率模组及半导体功率模组的封装方法
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
CN203607457U (zh) 一种新型cob基板
CN102842548A (zh) 四方扁平型功率mos芯片封装结构
CN211428145U (zh) 一种叠层芯片封装结构
TW201017865A (en) Stacked package and method for forming conductor solder pillars therein
CN212182316U (zh) 一种无载体的半导体叠层封装结构