CN210607225U - 一种双面贴装的封装结构 - Google Patents

一种双面贴装的封装结构 Download PDF

Info

Publication number
CN210607225U
CN210607225U CN201922057701.XU CN201922057701U CN210607225U CN 210607225 U CN210607225 U CN 210607225U CN 201922057701 U CN201922057701 U CN 201922057701U CN 210607225 U CN210607225 U CN 210607225U
Authority
CN
China
Prior art keywords
substrate
bga solder
chip
lead frame
solder balls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201922057701.XU
Other languages
English (en)
Inventor
孙鹏
徐成
任玉龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd, Shanghai Xianfang Semiconductor Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201922057701.XU priority Critical patent/CN210607225U/zh
Application granted granted Critical
Publication of CN210607225U publication Critical patent/CN210607225U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Wire Bonding (AREA)

Abstract

本实用新型公开了一种双面贴装的封装结构。本实用新型包括：基板；芯片，贴装在基板的相对两侧面上；BGA焊球，设置在基板的其中一个侧面上；引线框架，与所述BGA焊球连接；封装体，用于封装基板、芯片和BGA焊球，且封装后引线框架裸露于封装体外部。本实用新型提高了封装结构本身的散热性能，散热效果更佳。

Description

一种双面贴装的封装结构
技术领域
本实用新型涉及芯片封装领域，具体涉及一种双面贴装的封装结构。
背景技术
传统双面贴装基板塑封产品结构，包括基板、通过倒装焊工艺贴装到基板正面的正面芯片，将正面芯片封装到基板正面的正面封装体，通过引线键合工艺贴装到基板背面的背面芯片，将背面芯片封装到基板背面的背面封装体，并在基板背面的背面封装体周围植BGA焊球，如图1所示。
传统双面贴装基板塑封产品由于基板两面都需要贴装芯片，因此，通常都是采用BGA焊球实现与外部结构连通，在通过焊球与外部连通的情况下，芯片封装过程中需要避免同时将BGA焊球一起密封，避免影响产品的连通性，因此，常规的做法是进行基板两面贴装芯片的分别封装，且背面封装芯片时还需在基板上预留植BGA焊球的位置，最后植BGA焊球，该操作方式十分繁琐，导致制备工艺相对复杂。
并且，现有技术中该塑封产品结构面向PCB的散热通道只有BGA焊球，因此，传统双面贴装基板塑封产品与PCB的接触面积较小，且PCB远离传统双面贴装基板塑封产品中的芯片，导致出现散热不良的问题。
实用新型内容
本实用新型要解决的技术问题在于：现有的传统双面贴装基板塑封产品结构散热不良的问题；本实用新型提供了解决上述问题的一种双面贴装的封装结构。
一种双面贴装的封装结构，包括：
基板；
芯片，贴装在基板的相对两侧面上；
BGA焊球，设置在基板的其中一个侧面上；
引线框架，与所述BGA焊球连接；
封装体，用于封装基板、芯片和BGA焊球，且封装后引线框架裸露于封装体外部。
所述BGA焊球在基板上的高度高于基板上相同表面的芯片的高度。
所述BGA焊球焊接在引线框架的一侧表面上。
所述引线框架上焊接BGA焊球的一侧表面位于封装体内，所述引线框架上与BGA焊球相对的另一侧表面裸露于封装体外。
所述基板上还贴装有SMT元器件。
所述基板上与BGA焊球相同表面上的SMT元器件的高度小于BGA焊球的高度。
所述芯片通过凸点焊接在基板上。
本实用新型技术方案，具有如下优点：
1.本实用新型通过将引线框架结合到双面贴装的封装结构中能够有效提高散热性能；具体的，由于BGA焊球与引线框架连接，因此，可以通过BGA焊球将芯片的热量引出到引线框架上，由于引线框架面向PCB板的面积远远大于BGA焊球，因此，可以更加显著地将封装结构中的热量导出到PCB板上，提高封装结构的散热性能。
2.本实用新型中优化了BGA焊球与芯片以及SMT元器件之间的高度关系，同时，本实用新型中该芯片与基板之间均通过凸点焊接在一起，通过该结构的优化设计，能够在保证BGA焊球与引线框架之间固定的情况下，最大化的减小整体封装体积，同时，通过该结构的优化设计，可以直接采用一次塑封的方式即可将基板、芯片、SMT元器件以及BGA焊球同时封装到引线框架上，避免常规双面贴装的封装结构的二次塑封，简化制备工艺中的塑封步骤，提高工艺可靠性。
附图说明
为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为传统双面贴装基板塑封产品结构的示意图。
图2为本实用新型结构的示意图。
附图标记说明：
1-基板，2-芯片，3-BGA焊球，4-引线框架，5-封装体，6-SMT元器件。
具体实施方式
下面将结合附图对本实用新型的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
在本实用新型的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。
此外，下面所描述的本实用新型不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例
一种双面贴装的封装结构，如图2所示，包括：基板1、芯片2、BGA焊球3、引线框架4和封装体5。其中，芯片2的数量为两个以上，所述基板1的两个表面分别至少贴装一个芯片2；BGA焊球3设置在基板1的其中一个表面上；所述BGA焊球3连接在引线框架4的一侧面；封装体5将基板1、芯片2和BGA焊球3均封装在引线框架4的一侧面，该封装体5可以仅仅只封装基板1、芯片2和BGA焊球3，裸露引线框架4，也可以封装基板1、芯片2、BGA焊球3和部分引线框架4，仅仅只露出引线框架4的另一侧面。本实施例中优选采用封装体5封装部分引线框架4的结构，如图2所示。
本实用新型中，通过将BGA焊球3连接在引线框架4上，同时将BGA焊球3、芯片2和基板1均封装到引线框架4上的方式，可以有效将芯片2的热量引导到基板1上，再传递给BGA焊球3，由于BGA焊球3与引线框架4连接，因此，可以通过BGA焊球3将芯片2的热量引出到引线框架4上，由于引线框架4面向PCB板的面积远远大于BGA焊球3，因此，可以更好地将本实用新型结构中芯片2产生的热量导出到PCB板上，提高本实用新型结构的散热性能，效果十分显著。
本实用新型中，该BGA焊球与引线框架4之间的连接方式可以是多种，如粘接、焊接等，本实用新型中，为了达到最佳的热传递效果，并且提高制备工艺的稳定性，本实用新型中该BGA焊球与引线框架4之间采用焊接的连接方式。
为了能达到一次完成塑封的目的，并且，使封装后的引线框架4一侧面裸露，增加整体散热效果；所述所述BGA焊球3在基板1上的高度高于基板1上相同表面的芯片2的高度。在本实用新型的基板1上贴装有SMT元器件6时，所述基板1上与BGA焊球3相同表面上的SMT元器件6的高度小于BGA焊球3的高度。通过上述结构的优化设置，即可有效实现一次完成塑封，且塑封后能够保证引线框架4一侧面裸露，简化塑封的工艺，提高制造的工艺稳定性。
本实用新型中该芯片2与基板1之间的贴装方式有多种，可以采用倒装焊工艺贴装，也可以采用引线键合工艺贴装。为了获得更好的热传递效果，即为了更好的将芯片2上的热量传递给基板1，进而通过BGA焊球和引线框架4导出到本实用新型结构的体外，提高散热性能，本实用新型中，所述芯片2均通过倒装焊工艺贴装到基板1上，即所述芯片2通过凸点贴装在基板1上，如图2所示。
本实用新型结构的整体制备工艺包括：第一步，基板1正面贴装芯片2、SMT元器件6。第二步，基板1背面贴装芯片2、SMT元器件6。第三步，基板1背面植球，即在基板1背面形成BGA焊球3，此时BGA焊球3的高度高于基板1背面上的芯片2和SMT元器件6的高度。第四步，将固定有BGA焊球3的基板1连接在引线框架4上，即BGA焊球3与引线框架4焊接，引线框架4四周的引脚是芯片2的信号、电源的接入接出端口。第五步，对基板1、芯片2、SMT元器件6、BGA焊球3和引线框架4进行塑封，即将基板1、芯片2、SMT元器件6和BGA焊球3一次塑封在引线框架4一表面上，将引线框架4的另一表面露出，如图2所示。第六步，对塑封后的结构进行切割形成如图2所示的单颗封装结构，该单颗封装结构即为本实用新型的结构。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本实用新型创造的保护范围之中。

Claims (7)

1.一种双面贴装的封装结构，其特征在于，包括：
基板(1)；
芯片(2)，贴装在基板(1)的相对两侧面上；
BGA焊球(3)，设置在基板(1)的其中一个侧面上；
引线框架(4)，与所述BGA焊球(3)连接；
封装体(5)，用于封装基板(1)、芯片(2)和BGA焊球(3)，且封装后引线框架(4)裸露于封装体(5)外部。
2.根据权利要求1所述的一种双面贴装的封装结构，其特征在于，所述BGA焊球(3)在基板(1)上的高度高于基板(1)上相同表面的芯片(2)的高度。
3.根据权利要求2所述的一种双面贴装的封装结构，其特征在于，所述BGA焊球(3)焊接在引线框架(4)的一侧表面上。
4.根据权利要求3所述的一种双面贴装的封装结构，其特征在于，所述引线框架(4)上焊接BGA焊球(3)的一侧表面位于封装体(5)内，所述引线框架(4)上与BGA焊球(3)相对的另一侧表面裸露于封装体(5)外。
5.根据权利要求1～4任一项所述的一种双面贴装的封装结构，其特征在于，所述基板(1)上还贴装有SMT元器件(6)。
6.根据权利要求5所述的一种双面贴装的封装结构，其特征在于，所述基板(1)上与BGA焊球(3)相同表面上的SMT元器件(6)的高度小于BGA焊球(3)的高度。
7.根据权利要求1～4任一项所述的一种双面贴装的封装结构，其特征在于，所述芯片(2)通过凸点贴装在基板(1)上。
CN201922057701.XU 2019-11-25 2019-11-25 一种双面贴装的封装结构 Active CN210607225U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201922057701.XU CN210607225U (zh) 2019-11-25 2019-11-25 一种双面贴装的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201922057701.XU CN210607225U (zh) 2019-11-25 2019-11-25 一种双面贴装的封装结构

Publications (1)

Publication Number Publication Date
CN210607225U true CN210607225U (zh) 2020-05-22

Family

ID=70722556

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201922057701.XU Active CN210607225U (zh) 2019-11-25 2019-11-25 一种双面贴装的封装结构

Country Status (1)

Country Link
CN (1) CN210607225U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111564430A (zh) * 2020-06-19 2020-08-21 青岛歌尔智能传感器有限公司 系统级封装结构和电子设备
CN113675093A (zh) * 2021-07-14 2021-11-19 复旦大学 一种双面塑封的散热结构的封装设计及制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111564430A (zh) * 2020-06-19 2020-08-21 青岛歌尔智能传感器有限公司 系统级封装结构和电子设备
CN113675093A (zh) * 2021-07-14 2021-11-19 复旦大学 一种双面塑封的散热结构的封装设计及制备方法
CN113675093B (zh) * 2021-07-14 2024-05-24 复旦大学 一种双面塑封的散热结构的封装设计及制备方法

Similar Documents

Publication Publication Date Title
CN102903692B (zh) 应用双层引线框架的堆叠式功率半导体器件及其制备方法
JP2006502596A (ja) 裏返しにされた第二のパッケージを有する積み重ねられた半導体マルチパッケージモジュール
KR20030017676A (ko) 듀얼 다이 패키지
CN210607225U (zh) 一种双面贴装的封装结构
US7692311B2 (en) POP (package-on-package) device encapsulating soldered joints between external leads
US6849952B2 (en) Semiconductor device and its manufacturing method
CN105374805A (zh) 一种多芯片封装结构
JP3020481B1 (ja) 多チップ半導体パッケージ構造とその製造方法
CN100459123C (zh) 堆叠型芯片封装结构、芯片封装体及其制造方法
CN105097747A (zh) 智能卡芯片封装结构及封装方法
KR20080067891A (ko) 멀티 칩 패키지
KR100447894B1 (ko) 듀얼 적층패키지 및 그 제조방법
CN219958992U (zh) 混合互联的qfn封装结构
JP3132473B2 (ja) 半導体装置
CN220041843U (zh) 双面塑封的封装结构
CN212182315U (zh) 一种引线框架及倒装芯片封装结构
CN210535658U (zh) 一种改进型引线框架
CN217881485U (zh) 一种ic芯片的qfn封装模块
CN217881472U (zh) 一种贴装二极管封装结构
CN210575906U (zh) 一种芯片封装结构
CN220627806U (zh) 一种新型封装结构的功率模块
CN211295085U (zh) 一种多芯片串联封装结构
CN216871955U (zh) 一种使用铜线键合的功率模块
CN217768365U (zh) 一种贴片式so12j半导体芯片的封装结构
CN218996696U (zh) 提高芯片引脚密度的封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant