CN105097747A - 智能卡芯片封装结构及封装方法 - Google Patents

智能卡芯片封装结构及封装方法 Download PDF

Info

Publication number
CN105097747A
CN105097747A CN201510549723.1A CN201510549723A CN105097747A CN 105097747 A CN105097747 A CN 105097747A CN 201510549723 A CN201510549723 A CN 201510549723A CN 105097747 A CN105097747 A CN 105097747A
Authority
CN
China
Prior art keywords
chip
substrate
flip
pin
weld pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510549723.1A
Other languages
English (en)
Other versions
CN105097747B (zh
Inventor
高洪涛
陆美华
刘玉宝
沈爱明
张立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lianxin (Shanghai) Microelectronics Technology Co.,Ltd.
Original Assignee
SHANGHAI ETERNAL INFORMATION TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI ETERNAL INFORMATION TECHNOLOGY Co Ltd filed Critical SHANGHAI ETERNAL INFORMATION TECHNOLOGY Co Ltd
Priority to CN201510549723.1A priority Critical patent/CN105097747B/zh
Publication of CN105097747A publication Critical patent/CN105097747A/zh
Application granted granted Critical
Publication of CN105097747B publication Critical patent/CN105097747B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors

Landscapes

  • Wire Bonding (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

本发明提供一种智能卡芯片封装结构及封装方法，所述封装结构包括基板及与所述基板倒装焊接的倒装芯片，所述倒装芯片的一部分引脚倒装焊接至基板，在所述基板上设置有至少一个焊垫，所述焊垫暴露于所述倒装芯片之外，在倒装芯片背离所述基板的一面，所述倒装芯片的另一部分引脚通过金属引线与所述焊垫电连接。本发明的优点在于，同时采用倒装封装与打线封装两种封装方式，与倒装焊相比，芯片面积缩小，有利于降低成本，与纯打线封装相比，芯片的利用率有所提高。

Description

智能卡芯片封装结构及封装方法
技术领域
本发明涉及智能卡领域，尤其涉及一种智能卡芯片封装结构及封装方法。
背景技术
目前智能卡芯片的封装主要有以下两种方式。
参见图1，一种方式是打线键合，是一种使用细金属引线10，利用热、压力、超声波能量为使金属引线10与基板13的焊盘11紧密焊合，实现芯片12与基板13间的电气互连和芯片间的信息互通。该种封装方式在理想控制条件下，引线和基板间会发生电子共享或原子的相互扩散，从而使两种金属间实现原子量级上的键合。但是，其缺点在于，芯片面积有限，难以满足复杂的功能。
参见图2及图3，另一种方式是倒装芯片封装，通过芯片20上的凸点22直接将元器件朝下互连到基板21上，也可以是互连到载体或电路板上，芯片20直接通过凸点22直接连接到基板和载体上。所述凸点22可以是在I/O焊垫上植锡铅球，然后将芯片20翻转加热利用熔融的锡铅球与基板21相结合。该封装形式的芯片结构和I/O端（锡球）方向朝下，由于I/O引出端分布于整个芯片表面，故在封装密度和处理速度上有良好的优势。但是，其缺点在于，芯片面积过大，成本太高。
因此，急需一种封装形式满足人们的需求。
发明内容
本发明所要解决的技术问题是，提供一种智能卡芯片封装结构及封装方法，其能够降低成本，提高芯片利用率。
为了解决上述问题，本发明提供了一种智能卡芯片封装结构，包括基板及与所述基板倒装焊接的倒装芯片，所述倒装芯片的一部分引脚倒装焊接至基板，在所述基板上设置有至少一个焊垫，所述焊垫暴露于所述倒装芯片之外，在倒装芯片背离所述基板的一面，所述倒装芯片的另一部分引脚通过金属引线与所述焊垫电连接。
进一步，所述基板上设置有两个焊垫，在所述倒装芯片背离所述基板的一面，所述倒装芯片的两个引脚分别通过两条金属引线与所述两个焊垫电连接。
进一步，所述两个引脚分别为接地引脚和NFC引脚。
进一步，两个所述焊垫设置在所述基板的同一边。
进一步，所述倒装芯片的一部分引脚通过焊球与所述基板焊接。
进一步，所述焊垫设置在所述基板边缘，以便于在所述倒装芯片与焊垫之间打线。
本发明还提供一种上述的智能卡芯片封装结构的封装方法，包括如下步骤：提供基板及芯片，在所述基板上设置有至少一个焊垫；在所述芯片的一部分引脚上植焊球；将植有焊球的芯片倒装焊接至基板，进而将所述芯片的一部分引脚倒装焊接至基板，所述焊垫暴露于所述芯片之外；在芯片背离所述基板的一面，将所述芯片的另一部分引脚通过金属引线电连接至所述焊垫。
进一步，所述基板上设置有两个焊垫，在所述芯片背离所述基板的一面，所述芯片的两个引脚分别通过两条金属引线与所述两个焊垫电连接。
进一步，所述两个引脚分别为接地引脚和NFC引脚。
所述芯片朝向基板的一面的引脚通过穿导孔与芯片背离基板的一面实现电连接。
本发明的优点在于，同时采用倒装封装与打线封装两种封装方式，与倒装焊相比，芯片面积缩小，有利于降低成本，与纯打线封装相比，芯片的利用率有所提高。
本发明的另一个优点在于，接地引脚和NFC引脚可以单独连出，有利于提高产品性能。
附图说明
图1是现有的打线封装的结构示意图；
图2是现有的倒装封装的结构示意图
图3是现有的倒装封装的截面示意图；
图4是本发明封装结构的第一具体实施方式的示意图；
图5是本发明封装结构的第一具体实施方式的截面示意图；
图6A~图6D是本发明封装方法的第一具体实施方式的的工艺流程图；
图7是是本发明封装结构的第二具体实施方式的示意图。
具体实施方式
下面结合附图对本发明提供的智能卡芯片封装结构及封装方法的具体实施方式做详细说明。
参见图4及图5，本发明一种智能卡芯片封装结构的第一具体实施方式包括基板40及与所述基板40倒装焊接的倒装芯片41。
所述倒装芯片41的一部分引脚倒装焊接至所述基板40。在本具体实施方式中，所述倒装芯片41的一部分引脚被植焊球42，翻转所述倒装芯片41，以使所述焊球42与基板40接触，熔化所述焊球42，使得倒装芯片41的一部分引脚通过焊球42与基板40固定及实现电连接。
在所述基板40上设置有至少一个焊垫43，所述焊垫43暴露于所述倒装芯片41之外，即所述倒装芯片41并未遮挡所述焊垫43，以便于后续打线。在倒装芯片41背离所述基板40的一面，所述倒装芯片41的另一部分引脚通过金属引线44与所述焊垫43电连接。所述金属引线的材质可以为铜等本领域常用金属。所述金属引线44打线至倒装芯片41背离基板40的一面，所述倒装芯片41朝向基板40的一面的引脚可通过穿导孔45实现与金属引线44的电连接。所述穿导孔45内填充有导电材料，即倒装芯片41的引脚通过金属化制程连接至倒装芯片41背离基板40的一面。
在本具体实施方式中，所述基板40上设置有两个焊垫43，在所述倒装芯片41背离所述基板40的一面，所述倒装芯片41的两个引脚（附图中未标示），例如，接地引脚和NFC引脚（近距离无线通讯引脚），分别通过两个金属引线44与两个所述焊垫43电连接，以将所述倒装芯片41的接地引脚和NFC引脚引至基板40。在本具体实施方式中，所述倒装芯片41具有八个引脚，其中两个引脚通过打线的方式与基板的焊垫43连接。
本文同时采用倒装封装与打线封装两种封装方式，与倒装焊相比，芯片面积缩小，有利于降低成本，与纯打线封装相比，芯片的利用率有所提高。另外，所述接地引脚和NFC引脚单独引出，有利于提高产品的性能。
进一步，在本具体实施方式中，两个所述焊垫43设置在所述基板40的同一边，便于打线工序的进行。进一步，所述焊垫43设置在所述基板40的边缘，以便于在所述倒装芯片41与焊垫43之间打线，且节约空间，减小封装体积。
图7是本发明封装结构的第二具体实施方式的示意图，在本具体实施方式中，所述倒装芯片41包含六个引脚，其中两个引脚通过打线的方式与基板的焊垫43连接。
本发明还提供一种智能卡芯片封装结构的封装方法，参见图6A~图6D，以封装结构的第一具体实施方式的结构为例，所述方法包括如下步骤。
步骤（1），参见图6A，提供基板60及芯片61，在所述基板60上设置有至少一个焊垫63。
在本具体实施方式中，所述基板60上设置有两个焊垫63，由于附图6A~图6D为截面示意图，因此，仅能观察到一个焊垫63。两个所述焊垫63设置在所述基板60的同一边，便于打线工序的进行。进一步，所述焊垫63设置在所述基板60的边缘，以便于在所述芯片61与焊垫63之间打线，且节约空间，减小封装体积。
步骤（2），参见图6B，在所述芯片61的一部分引脚上植焊球62。该方法为现有技术，本文不进行描述。
步骤（3），参见图6C，将植有焊球62的芯片61倒装焊接至基板60，进而将所述芯片61的一部分引脚倒装焊接至基板60，所述焊垫63暴露于所述芯片61之外，即所述芯片61并未遮挡所述焊垫63，以便于后续打线。
倒装工艺中，翻转所述芯片61，以使所述焊球62与基板60接触，熔化所述焊球62，使得芯片61的一部分引脚通过焊球62与基板60固定及实现电连接。
步骤（4），参见图6D，在所述芯片61背离所述基板60的一面，将所述芯片61的另一部分引脚通过金属引线64电连接至所述焊垫63。
在本具体实施方式中，所述芯片61的两个引脚（附图中未标示），例如，接地引脚和NFC引脚，分别通过两个金属引线64与两个所述焊垫63电连接，以将所述芯片61的接地引脚和NFC引脚引至基板60。
另一部分引脚通过金属引线64电连接至所述焊垫63的方法即为打线方法，其为现有技术的方法，本文不描述，所述金属引线的材质可以为铜等本领域常用金属。所述金属引线64打线至芯片61背离基板40的一面，所述芯片61朝向基板60的一面的引脚可通过穿导孔65实现与金属引线64的电连接。所述穿导孔65内填充有导电材料，即芯片61的引脚通过金属化制程连接至芯片61背离基板60的一面。
本发明同时采用倒装封装与打线封装两种封装方式，与倒装焊相比，芯片面积缩小，有利于降低成本，与纯打线封装相比，芯片的利用率有所提高。另外，所述接地引脚和NFC引脚单独引出，有利于提高产品的性能。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种智能卡芯片封装结构，包括基板及与所述基板倒装焊接的倒装芯片，其特征在于，所述倒装芯片的一部分引脚倒装焊接至基板，在所述基板上设置有至少一个焊垫，所述焊垫暴露于所述倒装芯片之外，在倒装芯片背离所述基板的一面，所述倒装芯片的另一部分引脚通过金属引线与所述焊垫电连接。
2.根据权利要求1所述的智能卡芯片封装结构，其特征在于，所述基板上设置有两个焊垫，在所述倒装芯片背离所述基板的一面，所述倒装芯片的两个引脚分别通过两条金属引线与所述两个焊垫电连接。
3.根据权利要求2所述的智能卡芯片封装结构，其特征在于，所述两个引脚分别为接地引脚和NFC引脚。
4.根据权利要求2所述的智能卡芯片封装结构，其特征在于，两个所述焊垫设置在所述基板的同一边。
5.根据权利要求1所述的智能卡芯片封装结构，其特征在于，所述倒装芯片的一部分引脚通过焊球与所述基板焊接。
6.根据权利要求1所述的智能卡芯片封装结构，其特征在于，所述焊垫设置在所述基板边缘，以便于在所述倒装芯片与焊垫之间打线。
7.一种权利要求1所述的智能卡芯片封装结构的封装方法，其特征在于，包括如下步骤：提供基板及芯片，在所述基板上设置有至少一个焊垫；在所述芯片的一部分引脚上植焊球；将植有焊球的芯片倒装焊接至基板，进而将所述芯片的一部分引脚倒装焊接至基板，所述焊垫暴露于所述芯片之外；在芯片背离所述基板的一面，将所述芯片的另一部分引脚通过金属引线电连接至所述焊垫。
8.根据权利要求7所述的封装方法，其特征在于，所述芯片朝向基板的一面的引脚通过穿导孔与芯片背离基板的一面实现电连接。
9.根据权利要求7所述的封装方法，其特征在于，所述基板上设置有两个焊垫，在所述芯片背离所述基板的一面，所述芯片的两个引脚分别通过两条金属引线与所述两个焊垫电连接。
10.根据权利要求9所述的封装方法，其特征在于，所述两个引脚分别为接地引脚和NFC引脚。
CN201510549723.1A 2015-09-01 2015-09-01 智能卡芯片封装结构及封装方法 Active CN105097747B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510549723.1A CN105097747B (zh) 2015-09-01 2015-09-01 智能卡芯片封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510549723.1A CN105097747B (zh) 2015-09-01 2015-09-01 智能卡芯片封装结构及封装方法

Publications (2)

Publication Number Publication Date
CN105097747A true CN105097747A (zh) 2015-11-25
CN105097747B CN105097747B (zh) 2018-07-06

Family

ID=54577851

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510549723.1A Active CN105097747B (zh) 2015-09-01 2015-09-01 智能卡芯片封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN105097747B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789190A (zh) * 2016-05-12 2016-07-20 黄祖辉 一种集成芯片、集成芯片系统和集成芯片的生产方法
CN105845588A (zh) * 2016-03-30 2016-08-10 上海伊诺尔信息技术有限公司 卷带式智能卡模块贴片封装结构及制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101199434A (zh) * 2006-12-11 2008-06-18 通用电气公司 模块化传感器组件及其制造方法
CN101286505A (zh) * 2008-05-26 2008-10-15 日月光半导体制造股份有限公司 具有天线的半导体封装结构
CN101517737A (zh) * 2006-09-25 2009-08-26 皇家飞利浦电子股份有限公司 通过芯片通孔的倒装片互连
CN104008982A (zh) * 2013-02-23 2014-08-27 南茂科技股份有限公司 芯片封装工艺及芯片封装
CN104347571A (zh) * 2013-08-07 2015-02-11 万国半导体股份有限公司 功率控制器件及其制备方法
CN204991695U (zh) * 2015-09-01 2016-01-20 上海伊诺尔信息技术有限公司 智能卡芯片封装结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101517737A (zh) * 2006-09-25 2009-08-26 皇家飞利浦电子股份有限公司 通过芯片通孔的倒装片互连
CN101199434A (zh) * 2006-12-11 2008-06-18 通用电气公司 模块化传感器组件及其制造方法
CN101286505A (zh) * 2008-05-26 2008-10-15 日月光半导体制造股份有限公司 具有天线的半导体封装结构
CN104008982A (zh) * 2013-02-23 2014-08-27 南茂科技股份有限公司 芯片封装工艺及芯片封装
CN104347571A (zh) * 2013-08-07 2015-02-11 万国半导体股份有限公司 功率控制器件及其制备方法
CN204991695U (zh) * 2015-09-01 2016-01-20 上海伊诺尔信息技术有限公司 智能卡芯片封装结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845588A (zh) * 2016-03-30 2016-08-10 上海伊诺尔信息技术有限公司 卷带式智能卡模块贴片封装结构及制造方法
CN105789190A (zh) * 2016-05-12 2016-07-20 黄祖辉 一种集成芯片、集成芯片系统和集成芯片的生产方法
CN105789190B (zh) * 2016-05-12 2018-11-23 黄祖辉 一种集成芯片、集成芯片系统和集成芯片的生产方法

Also Published As

Publication number Publication date
CN105097747B (zh) 2018-07-06

Similar Documents

Publication Publication Date Title
CN102347306B (zh) 具有凹洞板互连的半导体封装
CN106298722B (zh) 一种大电流功率半导体器件的封装结构及制造方法
CN102244066A (zh) 一种功率半导体模块
CN102237343A (zh) 用连接片实现连接的半导体封装及其制造方法
CN105789154A (zh) 一种倒装芯片模组
CN103887292B (zh) 堆叠式双芯片封装结构及其制备方法
CN206116387U (zh) 一种大电流功率半导体器件的封装结构
CN105097747A (zh) 智能卡芯片封装结构及封装方法
CN204991695U (zh) 智能卡芯片封装结构
CN105845585A (zh) 一种芯片封装方法及芯片封装结构
CN210607225U (zh) 一种双面贴装的封装结构
CN201435388Y (zh) 一种用于mosfet封装的引线框架
CN101183673A (zh) 堆叠式多芯片半导体封装结构及封装方法
CN208422903U (zh) 一种沟槽型绝缘栅双极型晶体管封装结构
CN107946269B (zh) 一种传感芯片的封装结构及其封装方法
CN207637785U (zh) 新型高频微波大功率限幅器焊接组装结构
CN206774529U (zh) 双基岛封装电路
CN104681544A (zh) 多芯片qfn封装结构
CN105206594B (zh) 单面蚀刻水滴凸点式封装结构及其工艺方法
CN208873718U (zh) 指纹感测识别芯片封装结构
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
CN208207884U (zh) 一种电子标签
CN105590904A (zh) 一种指纹识别多芯片封装结构及其制备方法
CN102832190B (zh) 一种倒装芯片的半导体器件及制造方法
CN216871955U (zh) 一种使用铜线键合的功率模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190620

Address after: Room 301, Room 3, Building 2, No. 3576 Zhaolou Road, Minhang District, Shanghai, 201112

Patentee after: Shanghai Inore Information Electronics Co.,Ltd.

Address before: Room 1001, Building No. 1628 Suzhao Road, Minhang District, Shanghai 201158

Patentee before: SHANGHAI ETERNAL INFORMATION TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right
CP03 Change of name, title or address

Address after: Room 301, Room 3, Building 2, No. 3576 Zhaolou Road, Minhang District, Shanghai, 201112

Patentee after: Lianxin (Shanghai) Microelectronics Technology Co.,Ltd.

Country or region after: China

Address before: Room 301, Room 3, Building 2, No. 3576 Zhaolou Road, Minhang District, Shanghai, 201112

Patentee before: Shanghai Inore Information Electronics Co.,Ltd.

Country or region before: China

CP03 Change of name, title or address