CN102237343A - 用连接片实现连接的半导体封装及其制造方法 - Google Patents

用连接片实现连接的半导体封装及其制造方法 Download PDF

Info

Publication number
CN102237343A
CN102237343A CN201010178158XA CN201010178158A CN102237343A CN 102237343 A CN102237343 A CN 102237343A CN 201010178158X A CN201010178158X A CN 201010178158XA CN 201010178158 A CN201010178158 A CN 201010178158A CN 102237343 A CN102237343 A CN 102237343A
Authority
CN
China
Prior art keywords
brace
chip
contact zone
base panel
panel frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010178158XA
Other languages
English (en)
Other versions
CN102237343B (zh
Inventor
鲁军
刘凯
薛彦迅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Wanguo Semiconductor Technology Co ltd
Alpha and Omega Semiconductor Ltd
Original Assignee
Alpha and Omega Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Ltd filed Critical Alpha and Omega Semiconductor Ltd
Priority to CN201310598165.9A priority Critical patent/CN103824841B/zh
Priority to CN201310598205.XA priority patent/CN103824784B/zh
Priority to CN201010178158.XA priority patent/CN102237343B/zh
Publication of CN102237343A publication Critical patent/CN102237343A/zh
Application granted granted Critical
Publication of CN102237343B publication Critical patent/CN102237343B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明公开了一种用连接片实现内接的半导体封装体，包括：多个芯片，所述的每个芯片分别具有多个顶部接触区及底部接触区；多个基板，用于放置所述芯片，芯片的底部接触区与基板具有电连接，所述的基板设有多个基板外引脚；连接片，所述的连接片连接多个芯片，并同时用于连接多个芯片对应排布的多个顶部接触区，从而固定所述的多个芯片，所述的连接片的端部作为芯片的引脚与外部连接；一塑封体，用以封装芯片、基板、以及连接片，本发明在工艺制作时，通过一个或多个连接片固定连接多个芯片，然后进行封装，最后通过切割或者封装体顶部研磨分离连接片，本发明由于连接片的固定连接作用，避免了芯片在工艺制造过程中错位而影响芯片的电路性能。

Description

用连接片实现连接的半导体封装及其制造方法
技术领域
本发明涉及一种半导体封装结构和制造方法，特别涉及一种用连接片实现连接的半导体封装及其制造方法。
背景技术
为了符合电子产品小型化的需要，多芯片的半导体封装成为一种趋势，多芯片模块的半导体封装是在单一封装件内承载多个芯片。
如中国专利授权公告号CN201063342Y中，披露了一种多芯片封装结构，包括：第一引线框架，包括第一芯片座、第一内引脚和第二外引脚；第二引线框架，包括第二芯片座和第二内引脚；第二引线框架位于第一引线框架的上方或下方，通过连接体将第一引线框架与第二引线框架进行电连接；第一芯片，固定在第一芯片座上，第一芯片上的焊垫通过导线与第一内引脚电连接；第二芯片，固定在第二芯片座上，第二芯片上的焊垫通过导线与第二内引脚电连接；以及塑封体，将第一芯片座、第一内引脚、第一芯片、第二引线框架和第二芯片封装在其内。
另外，在现有技术中也有如图1所示的封装结构，在该封装中，首先用引线1将芯片2与引脚列3、4连接，然后如图中箭头所示位置，在封装底部将引脚列3、4切割分为多列引脚31、32及41、41，从而使半导体封装体设置多个引脚，方便外部电路的连接。
上述用于芯片封装的现有技术是将导线用于芯片与引线框架之间的连接，但是导线连接的多个芯片在封装工艺过程中，粘结及锡焊回流过程通常会使芯片容易产生错动，并且由于芯片的移动，同时造成导线之间短路，影响电路的性能，此外在现有技术中为了增加引脚，是在封装体底部进行切割，灵活性差的同时还增加了工艺的复杂度，不利于降低生产成本。
发明内容
本发明的目的是提供一种用连接片实现连接的半导体封装及其制造方法，该半导体封装结构及制造方法中，将连接片用于半导体内部多个芯片的固定与连接，多个芯片由于连接片的连接作用，其位置固定且性能稳定，并且连接片的安装及分割方便，简化了工艺流程，降低了生产成本。
为了达到上述目的，本发明的技术方案是：用连接片实现连接的半导体封装体，其特点是，包括：
数个芯片，所述的每个芯片分别具有数个顶部接触区；
一个或多个连接片，所述的个连接片与芯片的顶部接触区连接，在一实施例中，一个或数个连接片连筋凸起区域将所述的连接片至少分离为一连接片第一部分和一连接片第二部分与芯片的顶部接触区连接，所述的连接片连筋凸起区域有一导电区段被除去使得所述的连接片第一部分和连接片第二部分相互之间电性分离；在另一实施例中一连接片包含数个连筋凸起区域并在所述的数个凸起区域处断开形成电绝缘的多个部分；
一塑封体，用以封装芯片以及连接片。
在上述用连接片实现连接的半导体封装体的一实施例中，所述的数个芯片包括一具有顶部第一接触区和顶部第二接触区的第一芯片，其中，所述的连接片第一部分和连接片第二部分分别连接所述第一芯片的顶部第一接触区和顶部第二接触区。
在上述用连接片实现连接的半导体封装体的另一实施例中，所述的数个芯片包括一第一芯片和一第二芯片，所述的第一芯片具有顶部第一接触区，所述的第二芯片具有顶部第二接触区，其中，所述的连接片第一部分和连接片第二部分分别连接所述顶部第一接触区和顶部第二接触区。
上述的用连接片实现连接的半导体封装体，其中所述的塑封体上表面有至少一切割沟渠，所述切割沟渠穿过所述连接片连筋凸起区域，从而除去所述连接片连筋凸起区域中一导电区段使得所述的连接片第一部分和连接片第二部分相互之间电性分离。
上述的用连接片实现连接的半导体封装体，所述的塑封体上表面露出所述的连接片连筋凸起区域被除去导电区段的断截面。
上述的用连接片实现连接的半导体封装体还包括一个基板框架，用于放置所述的多个芯片，芯片的底部接触区与基板框架具有电连接，所述的基板框架设有多个基板框架外引脚；
上述的用连接片实现连接的半导体封装体，其中，所述的基板框架包括第一芯片座和第二芯片座，所述的第一芯片放置在一第一芯片座上；所述的第二芯片放置在一第二芯片座上。
上述的用连接片实现连接的半导体封装体，其中，所述的第一连接片设有折弯部分向下延伸并连接到基板框架第一芯片座。
连接连接连接上述的用连接片实现连接的半导体封装体，其中，所述的第一芯片和第二芯片包括一低边金属氧化物半导体场效应晶体管器件和高边金属氧化物半导体场效应管器件。
上述的用连接片实现连接的半导体封装体，其中，所述的低边金属氧化物半导体场效应晶体管器件和高边金属氧化物半导体场效应管器件的顶部接触区分别为栅接触区和源接触区，其底部接触区为漏接触区。
根据不同的电路设计和选用不同的半导体芯片，比如当第一芯片和第二芯片的底部电极可电连接或所有的电极都位于芯片上表面时，第一芯片和第二芯片也可选择安置在同一芯片座上，甚至不同芯片集成在同一芯片上；也可选择不使用基板框架而仅将芯片的底面曝露于塑封体底面以便与外部电路连接，位于芯片上表面的所有的电极都可通过连接片相互电绝缘的各个部分与外部电路连接。
用连接片实现连接的半导体封装体的方法，其特点是，包括以下步骤：
步骤1：提供一个基板框架，所述的基板框架带有多个基板框架外部引脚，所述的基板框架分为多个芯片座，用于放置多个芯片；
步骤2：提供多个芯片，所述的芯片包括多个顶部接触区及底部接触区，将所述的多个芯片分别粘贴在基板框架的各个芯片座上，并将各个芯片的底部接触区电连接在基板框架上；
步骤3：提供多个连接片，每个连接片分别连接芯片之间对准排布的顶部接触区，从而固定多个芯片，所述的连接片的端部作为芯片的引脚与外部电路连接；
步骤4：提供一塑封体，所述的塑封体封装基板框架、芯片及连接片；
步骤5：分割连接片。
上述的用连接片实现连接的半导体封装体的方法，其中，在步骤3中，所述的连接片还设有折弯部分，用于芯片之间的立体连接。
上述的用连接片实现连接的半导体封装体的方法，其中，在步骤3中，每个连接片在连接芯片之间对准排布的顶部接触区时，连接片上具有在芯片表面垂直方向上并高出芯片表面的连接片连筋凸起区域。
上述的用连接片实现连接的半导体封装体的方法，其中，在步骤5中，在塑封体的顶层通过浅层切割连接片连筋凸起区域，将多个连接芯片顶部接触区的连接片分割为各个相互绝缘的连接片部分。
上述的用连接片实现连接的半导体封装体的方法，其中，在步骤5中，研磨塑封体的顶部，磨断所述的连接片连筋凸起区域，将多个连接芯片顶部接触区的连接片分割为各个相互绝缘的连接片部分。
上述的用连接片实现连接的半导体封装体，其中，所述的多个芯片包括低边金属氧化物半导体场效应晶体管器件和高边金属氧化物半导体场效应管器件。
上述的用连接片实现连接的半导体封装体，其中，所述的低边金属氧化物半导体场效应晶体管器件和高边金属氧化物半导体场效应管器件的顶部接触区分别为栅接触区和源接触区，其底部接触区为漏接触区。
根据不同的电路设计和选用不同的半导体芯片，比如当第一芯片和第二芯片的底部电极可电连接或所有的电极都位于芯片上表面时，第一芯片和第二芯片也可选择安置在同一芯片座上，甚至不同芯片集成在同一芯片上；也可选择不使用基板框架而仅将芯片的底面曝露于塑封体底面以便与外部电路连接，这样封装过程中提供基板框架的步骤和将位芯片固定在基板框架上的步骤便可以省略，整个封装过程只包括提供多个芯片，提供连接片分别连接芯片之间对准排布的顶部接触区，提供塑封体以及分割连接片的步骤。芯片上表面的所有的电极都可通过连接片相互电绝缘的各个部分与外部电路连接。
本发明一种用连接片实现连接的半导体封装及其制造方法由于采用上述技术方案，使之与现有技术相比，具有以下优点和积极效果：
1、本发明由于设有连接片，通过连接片固定多个芯片，使多个芯片在封装过程中位置稳定，使多个芯片在半导体封装过程中不会造成错位。
2、本发明由于先对多个芯片进行塑封，然后通过采用浅层切割的方法对连接片分割，确保多个芯片连接稳定的同时，工艺步骤简单，降低了生产成本。
3、本发明由于先对多个芯片进行塑封，然后在塑封体顶部研磨以实现对连接片的切割的，确保多个芯片连接稳定的同时，操作简单，降低了生产成本。
4、本发明由于将连接片作为芯片的引脚，使半导体封装体的引脚的制作方便灵活，另外将连接片的端部作为散热端，利于功率半导体的散热。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1为现有技术中对半导体封装底部切割以增加引脚的半导体封装体结构示意图。
图2A为实施例一中用两个连接片固定连接两个芯片并顶部切割分离连接片后的半导体封装体的结构示意图。
图2B为图2A中沿A-A线的横截面结构示意图。
图2C为图2A中沿B-B线的横截面结构示意图。
图3A为实施例一中将芯片黏贴在基板框架上的结构示意图。
图3B为图3A中沿A-A线的横截面结构示意图。
图4A为实施例一中用两个连接片连接两个芯片的顶部接触区的结构示意图。
图4B为图4A中沿A-A线的横截面结构示意图。
图4C为图4A中沿B-B线的横截面结构示意图。
图5A为实施例一中用塑封体塑封半导体的外部封装结构图。
图5B为图5A中沿A-A线的封装体内部结构示意图。
图5C为图5A中沿B-B线的封装体内部结构示意图。
图6A为实施例一中在塑封体顶部切割的结构示意图。
图6B为图6A中沿A-A线的塑封体经切割后的内部结构示意图。
图6C为图6A中沿B-B线的塑封体经切割后的内部结构示意图。
图7为实施例一中半导体两个连接片连接两个芯片的半导体封装体的制作方法流程图。
图8A为实施例二中用两个连接片固定连接两个芯片并顶部研磨分离连接片后的半导体封装体的结构示意图。
图8B为图8A中沿A-A线的横截面结构示意图。
图8C为图8A中沿B-B线的横截面结构示意图。
图9为实施例二中两个连接片连接两个芯片的半导体封装体的制作方法流程图。
图10A为实施例二中将芯片黏贴在基板框架上的结构示意图。
图10B为图10A中沿A-A线的横截面结构示意图。
图11A为实施例二中用两个连接片连接两个芯片的顶部接触区的结构示意图。
图11B为图11A中沿A-A线的横截面结构示意图。
图11C为图11A中沿B-B线的横截面结构示意图。
图12为实施例二中在塑封体顶部研磨的结构示意图。
图13A为实施例三中用一个连接片固定连接两个芯片并顶部切割分离连接片后的半导体封装体的结构示意图。
图13B为图13A中沿A-A线的横截面结构示意图。
图13C为图13A中沿B-B线的横截面结构示意图。
图14为实施例三中一个连接片连接两个芯片的半导体封装体的制作方法的流程图。
图15A为实施例三中将芯片黏贴在基板框架上的结构示意图。
图15B为图15A中沿A-A线的横截面结构示意图。
图16A为实施例三中用一个连接片连接两个芯片的顶部接触区的结构示意图。
图16B为图16A中沿A-A线的横截面结构示意图。
图16C为图16A中沿B-B线的横截面结构示意图。
图17A为实施例三中在塑封体顶部两次切割的结构示意图。
图17B为图17A中沿A-A线的半导体封装内部结构图。
图17C为图17A中沿B-B线的半导体封装内部结构图。
图18A为实施例四中用一个连接片固定连接两个芯片并顶部研磨分离连接片后的半导体封装体的结构示意图。
图18B为图18A中沿A-A线的横截面结构示意图。
图18C为图18A中沿B-B线的横截面结构示意图。
图19为实施例四中一个连接片连接两个芯片的半导体封装体的制作方法流程图。
图20A为实施例四中将芯片黏贴在基板框架上的结构示意图。
图20B为图20A中沿A-A线的横截面结构示意图。
图21A为实施例四中用一个连接片连接两个芯片的顶部接触区的结构示意图。
图21B为图21A中沿A-A线的横截面结构示意图。
图21C为图21A中沿B-B线的横截面结构示意图。
图22为实施例四中在塑封体顶部研磨的结构示意图。
具体实施方式
实施例一、用连接片实现连接的半导体封装体，以低边金属氧化物半导体场效应晶体管器件和高边金属氧化物半导体场效应管共封装器件为例，如图2A、图2B及图2C所示，包括第一和第二两个芯片、一个基板框架、多个连接片及一个封装所有上述部件的塑封体170；两个芯片分别为第一芯片低边金属氧化物半导体场效应晶体管(LS MOSFET)110和第二芯片高边金属氧化物半导体场效应管(HS MOSFET)120，LS MOSFET 110的顶部接触区分别为栅接触区111和源接触区112，其底部接触区为漏接触区(图中未显示)，HS MOSFET 120的顶部接触区分别为栅接触区121和源接触区122，其底部接触区为漏接触区(图中未显示)；一个基板框架，基板框架包括基板框架第一芯片座130和基板框架第二芯片座140，通过粘结剂180的粘结作用将第一芯片LS MOSFET 110和第二芯片HS MOSFET 120分别对应设置在基板框架第一芯片座130和基板框架第二芯片座140上，LS MOSFET 110和HS MOSFET 120的底部漏接触区与基板框架的各个芯片座对应电连接，基板框架第一芯片座130上设有基板框架底部132及基板框架连筋131，基板框架底部132作为LS MOSFET 110与外部电路连接的漏接触垫，另外该基板框架底部132端也方便功率半导体的散热，基板框架连筋131用于基板框架不同单元(图中只显示一单元)之间的连接。基板框架第二芯片座140上设有基板框架连筋141、基板框架引脚142及基板框架底部143，基板框架引脚142用于芯片与外部电路的连接；数个连接片包括第一连接片150和第二连接片160，优选地，连接片为铜连接片。第一连接片150包含第一部分150a和第二部分150b，该两部分横跨第一和第二芯片座，通过焊锡190的焊接作用，第一部分150a连接LS MOSFET 110的栅接触区111，第二部分150b连接HS MOSFET 120的栅接触区121，从而固定LS MOSFET 110和HS MOSFET 120的位置，连接片150第一部分150a和第二部分150b上与LS MOSFET 110和HSMOSFET 120的栅接触区111、121对应部位可设有空心圆柱状的凹柱152，连接片150的端部151作为芯片的引脚与外部电路连接，同样，连接片160包含160a和160b两部分横跨第一和第二芯片座，通过焊锡190的焊接作用，第一部分160a连接LS MOSFET110的源接触区112，第二部分160b连接HS MOSFET 120的源接触区122，以固定LSMOSFET 110和HS MOSFET 120的位置，连接片160第一部分160a和第二部分160b上与LS MOSFET 110和HS MOSFET 120的源接触区112、122对应部位设有空心圆柱状的凹柱162，如图2B所示，图2B是图2A沿A-A线的截面图，A-A线刚好穿过凹柱162内部，因此图2B中可明显看到凹柱162，当塑封体170塑封时，将凹柱152、162内填满，从而使塑封体更为稳定的塑封好封装体内部的各个部件。连接片160的端部161作为芯片的引脚与外部电路连接，此外，连接片160上设有折弯部分163向下延伸并连接到基板框架第一芯片座130，立体连接HS MOSFET 120的顶部源接触区及LSMOSFET 110的底部漏接触区，从而连接HS MOSFET 120和LS MOSFET 110。如图4A所示，连接片150在连接LS MOSFET 110的栅接触区和HS MOSFET 120的栅接触区之间的部位上设有连接片连筋凸起区域153，同样，连接片160在连接LS MOSFET 110的源接触区和HS MOSFET 120的源接触区之间的部位上设有连接片连筋凸起区域164，塑封体170上表面有一与第一和第二芯片座并行方向的切割沟渠175，该切割沟渠175穿过连接片连筋凸起区域153和连接片连筋凸起区域164，切割沟渠175的深度选择可将连接片150和连接片160在凸起顶部各完全分开成相互之间无电接触的150a和150b两部分及160a和160b两部分，使得LS MOSFET 110的栅接触区和HS MOSFET 120的栅接触区之间电分离，LS MOSFET 110的源接触区和HS MOSFET 120的源接触区之间电分离，同时又没有曝露塑封体170内的芯片。
如图2A-2C所示的优选实施例中，连接片150的端部151和连接片160的端部161作为芯片的引脚与外部电路连接，在另一优选实施例中，基板框架可包含与各芯片座分离且延伸出塑封体170之外用于与外部电路连接的引脚(图中未显示)，各连接片的端部截止在塑封体170内并与基板框架引脚电接触。另外，切割沟渠175可由空气添充，也可由其它绝缘介质(图中未显示)，比如与塑封体170相同的材料添充以更好地保证LS MOSFET110和HS MOSFET 120之间的绝缘。
上述用连接片实现连接的半导体封装体中至少一连接片设有连接片连筋凸起区域将所述的连接片分为第一部分和第二部分，所述的第一部分和第二部分分别用于连接半导体芯片上的第一接触区和第二接触区，所述的连接片连筋凸起区域有一导电区段被除去使得所述的连接片第一部分和连接片第二部分相互之间电性分离。如图2A-2C所示的实施例中，第一接触区和第二接触区分别位于第一芯片和第二芯片上。在其它实施例中，第一接触区和第二接触区也可位于同一芯片，比如用设有连接片连筋凸起区域的一连接片第一部分和第二部分将同一MOSFET芯片上的栅极和源极同时连接电延伸出塑封体170之外，其中连接片第一部分和第二部分在连接片连筋凸起处断开行成电绝缘的两部分。根据不同的电路设计和选用不同的半导体芯片，比如当第一芯片和第二芯片的底部电极可电连接或所有的电极都位于芯片上表面时，第一芯片和第二芯片也可选择安置在同一芯片座上，甚至不同芯片集成在同一芯片上；也可选择不使用基板框架而仅将芯片的底面曝露于塑封体底面以便与外部电路连接，位于芯片上表面的所有的电极都可通过连接片相互电绝缘的各个部分与外部电路连接。
用连接片实现连接的半导体封装体的方法，以低边金属氧化物半导体场效应晶体管器件和高边金属氧化物半导体场效应管共封装器件为例，如图7所示的流程图，可包括以下步骤：如图3A及图3B所示，首先，提供一个基板框架，基板框架包括基板框架第一芯片座130和基板框架第二芯片座140，基板框架上设有基板框架连筋131、141，基板框架引脚142及基板框架底部132、143；其次，提供两个芯片，两个芯片分别为低边金属氧化物半导体场效应晶体管(LS MOSFET)110和高边金属氧化物半导体场效应管(HSMOSFET)120，LS MOSFET 110的顶部接触区分别为栅接触区111和源接触区112，其底部接触区为漏接触区(图中未显示)，HS MOSFET 120的顶部接触区分别为栅接触区121和源接触区122，其底部接触区为漏接触区(图中未显示)，粘结剂180将LSMOSFET 110和HS MOSFET 120分别对应设置在基板框架第一芯片座130和基板框架第二芯片座140上，LS MOSFET 110和HS MOSFET 120的底部漏接触区分别与各自对应的基板框架芯片座电学连接；接着，如图4A、图4B及图4C所示，提供两个连接片，两个连接片为第一连接片150和第二连接片160，对准排布好LS MOSFET 110和HSMOSFET 120的顶部接触区，第一连接片150通过焊锡190的焊接作用同时连接LSMOSFET 110的栅接触区111和HS MOSFET 120的栅接触区121，第一连接片150在连接LS MOSFET 110的栅接触区和HS MOSFET 120的栅接触区之间的部位上设有连接片连筋凸起区域153，连接片连筋凸起区域153在芯片表面垂直方向上并高出芯片表面，同样第二连接片160通过焊锡190的焊接作用，连接LS MOSFET 110的源接触区112和HS MOSFET 120的源接触区122，第二连接片160在连接LS MOSFET 110的源接触区和HS MOSFET 120的源接触区之间的部位上设有连接片连筋凸起区域164，连接片连筋凸起区域164在芯片表面垂直方向上并高出芯片表面，如图4C所示，由于图4C是图4A沿B-B线的横截面图，图中完整的凸起区域结构是由连接片凸起区域153的一部分和连接片凸起区域164的一部分构成的，另外，第二连接片160上设有向下折弯部分163，立体连接HS MOSFET 120的顶部源接触区及LS MOSFET 110的底部漏接触区，因此第一连接片150和第二连接片160使LS MOSFET 110和HS MOSFET 120的位置固定，第一连接片150和第二连接片160在与芯片顶部接触部位分别设有凹柱152及凹柱162，第一连接片150的端部151和第二连接片160的端部161作为芯片的引脚可与外部电路连接；然后，如图5A、图5B及图5C所示，提供一塑封体170，塑封体170塑封填充满凹柱152及凹柱162，封装基板框架、芯片及连接片；最后，如图6A、图6B及图6C所示，在LS MOSFET 150和MOSFET 160之间的塑封体170的顶层对准第一连接片150的连接片连筋凸起区域153和第二连接片160的连接片连筋凸起区域164，进行浅层切割，因为连接片连筋凸起区域153、164设置在一条直线上，对准图6A中的斜杠框向下进行一次浅层切割，又如图6B和6C的箭头方向进行切割，切断第一连接片150的连接片连筋凸起区域153和第二连接片160的连接片连筋凸起区域164，切割沟渠175将第一连接片150和第二连接片160在连筋凸起区域顶部各分割为相互绝缘的两个部分。在该封装过程中由于先通过第一连接片150和第二连接片160固定连接两个芯片，塑封之后再通过浅层切割分割连接片，从而在封装过程中，不会导致芯片与基板框架及连接片之间的错动。在一优选实施例中，还用一绝缘材料填充切割沟渠175(图中未显示)，绝缘填充材料包括塑封体170塑封材料。根据不同的电路设计和选用不同的半导体芯片，比如当第一芯片和第二芯片的底部电极可电连接或所有的电极都位于芯片上表面时，第一芯片和第二芯片也可选择安置在同一芯片座上，甚至不同芯片集成在同一芯片上；也可选择不使用基板框架而仅将芯片的底面曝露于塑封体底面以便与外部电路连接，这样封装过程中提供基板框架的步骤和将位芯片固定在基板框架上的步骤便可以省略，整个封装过程只包括提供多个芯片，提供连接片分别连接芯片之间对准排布的顶部接触区，提供塑封体以及分割连接片的步骤。芯片上表面的所有的电极都可通过连接片相互电绝缘的各个部分与外部电路连接。
实施例二、用连接片实现连接的半导体封装体，以低边金属氧化物半导体场效应晶体管器件和高边金属氧化物半导体场效应管共封装器件为例，如图8A、图8B及图8C所示，包括两个芯片、一个基板框架、多个连接片及一个封装所有上述部件的塑封体270；两个芯片分别为第一芯片低边金属氧化物半导体场效应晶体管(LS MOSFET)210和第二芯片高边金属氧化物半导体场效应管(HS MOSFET)220，LS MOSFET 210的顶部接触区分别为栅接触区211和源接触区212，其底部接触区为漏接触区(图中未显示)，HSMOSFET 220的顶部接触区分别为栅接触区221和源接触区222，其底部接触区为漏接触区(图中未显示)；一个基板框架，基板框架包括基板框架第一芯片座230和基板框架第二芯片座240，通过粘结剂280的粘结作用将LS MOSFET 210和HS MOSFET 220分别对应设置在基板框架第一芯片座230和基板框架第二芯片座240上，LS MOSFET210和HS MOSFET 220的底部漏接触区与基板框架的各个芯片座对应电连接，基板框架第一芯片座230上设有基板框架底部232及基板框架连筋231，基板框架底部232作为LS MOSFET 210与外部电路连接的漏接触垫，另外该基板框架底部232端也方便功率半导体的散热，基板框架连筋231用于基板框架各个不同单元(图中只显示一单元)之间的连接。基板框架第二芯片座240上设有基板框架连筋241、基板框架引脚242及基板框架底部243，基板框架引脚242用于芯片与外部电路的连接；多个连接片分别包括连接片250和连接片260，优选地，连接片为铜连接片，连接片250设有连接片连筋凸起区域将连接片分为两部分；连接片连筋凸起区域有一导电区段被除去使得所述的连接片第一部分和连接片第二部分相互之间电性分离，通过焊锡290的焊接作用，分别连接LSMOSFET 210的栅接触区211和HS MOSFET 220的栅接触区221，从而固定LSMOSFET 210和HS MOSFET 220的位置，连接片250上与LS MOSFET 210和HSMOSFET 220的栅接触区211、221的对应部位设有空心圆柱状的凹柱252，连接片250的端部251作为芯片的引脚与外部电路连接，同样，连接片260设有连接片连筋凸起区域将第一连接片分为两部分；连接片连筋凸起区域有一导电区段被除去使得所述的连接片第一部分和连接片第二部分相互之间电性分离，通过焊锡290的焊接作用，同时连接LSMOSFET 210的源接触区212和HS MOSFET 220的源接触区222，以固定LS MOSFET210和HS MOSFET 220的位置，连接片260上与LS MOSFET 210和HS MOSFET 220的源接触区212、222的对应部位设有空心圆柱状的凹柱262，如图8B所示，图8B是图8A沿A-A线的截面图，A-A线刚好穿过凹柱262内部，因此图8B中可明显看到凹柱262，当塑封体270塑封时，将凹柱252、262内填满，从而使塑封体更为稳定的塑封好封装体内部的各个部件，如图8C所示，塑封体270的顶部露出连接片250在连接片连筋凸起区域处被分离形成相互绝缘的两个部分的断截面2531及连接片260在连接片连筋凸起处被分离形成相互绝缘的两个部分的断截面2641，端截面2531、2641可作为功率半导体部分顶部散热端口，连接片260的端部261作为芯片的引脚与外部电路连接，此外连接片260上设有折弯部分263向下折弯，立体连接HS MOSFET 220的顶部源接触区及LS MOSFET 210的底部漏接触区，从而连接HS MOSFET 220和LS MOSFET 210。在一优选实施例中，还用一绝缘材料复盖塑封体270的顶部(图中未显示)，使得露出塑封体270的连接片250的断截面2531及连接片260的断截面2641被顶部绝缘复盖材料所复盖。所述绝缘复盖材料包括塑封体270的塑封材料。
用连接片实现连接的半导体封装体的方法，以低边金属氧化物半导体场效应晶体管器件和高边金属氧化物半导体场效应管共封装器件为例，如图9所示的流程图，包括以下步骤：如图10A及图10B所示，首先，提供一个基板框架，基板框架包括基板框架第一芯片座230和基板框架第二芯片座240，基板框架上设有基板框架连筋231、241，基板框架引脚242及基板框架底部232、243；其次，提供两个芯片，两个芯片分别为低边金属氧化物半导体场效应晶体管(LS MOSFET)210和高边金属氧化物半导体场效应管(HSMOSFET)220，LS MOSFET 110的顶部接触区分别为栅接触区211和源接触区212，其底部接触区为漏接触区(图中未显示)，HS MOSFET 220的顶部接触区分别为栅接触区221和源接触区222，其底部接触区为漏接触区(图中未显示)，粘结剂280将LSMOSFET 210和HS MOSFET 220分别对应设置在基板框架第一芯片座230和基板框架第二芯片座240上，LS MOSFET 210和HS MOSFET 220的底部漏接触区分别与各自对应的基板框架芯片座电学连接；接着，如图11A、图11B及图11C所示，提供两个连接片，两个连接片为连接片250和连接片260，对准排布好LS MOSFET 210和HSMOSFET 220的顶部接触区，连接片250通过焊锡290的焊接作用同时连接LS MOSFET210的栅接触区211和HS MOSFET 220的栅接触区221，连接片250在连接LSMOSFET 210的栅接触区和HS MOSFET 220的栅接触区之间的部位上设有连接片连筋凸起区域253，连接片连筋凸起区域253在芯片表面垂直方向上并高出芯片表面，同样连接片260通过焊锡290的焊接作用，连接LS MOSFET 210的源接触区212和HSMOSFET 220的源接触区222，连接片260在连接LS MOSFET 210的栅接触区和HSMOSFET 220的栅接触区之间的部位上设有连接片连筋凸起区域264，连接片连筋凸起区域264在芯片表面垂直方向上并高出芯片表面，如图11C所示，由于图11C是图11A沿B-B线的横截面图，图中完整的凸起区域结构是由连接片连筋凸起区域253的一部分和连接片连筋凸起区域264的一部分共同构成，另外，连接片260上设有折弯部分263向下折弯，立体连接HS MOSFET 220的顶部源接触区及LS MOSFET 210的底部漏接触区，因此连接片250和连接片260使LS MOSFET 210和HS MOSFET 220的位置固定，连接片250和连接片260在与芯片顶部接触部位分别设有凹柱252及凹柱262，连接片250和连接片260的端部251及261作为芯片的引脚可与外部电路连接；然后，提供一塑封体270，塑封体270塑封填充满凹柱252及凹柱262，封装基板框架、芯片及连接片；最后，如图12所示，在对塑封体270的顶层进行研磨，磨断连接片250的连接片连筋凸起区域253和连接片260的连接片连筋凸起区域264，在塑封体270的顶部露出连接片连筋凸起区域253的断截面2531和连接片连筋凸起区域264的断截面2641，从而将连接片250和连接片260各分割为相互绝缘的两个连接片部分，上述断截面可用于功率半导体的散热。在该封装过程中由于先通过连接片250和连接片260固定连接两个芯片，塑封之后再通过塑封体的顶部研磨分割连接片，从而在封装过程中，不会导致芯片与基板框架及连接片之间的错动，并且工艺操作方便。在一优选实施例中，还用一绝缘材料复盖塑封体270的研磨顶部(图中未显示)，使得露出塑封体270的第一连接片250的断截面2531及第二连接片260的断截面2641被顶部绝缘复盖材料所复盖。所述绝缘复盖材料包括塑封体270的塑封材料。
实施例三、用连接片实现连接的半导体封装体，以低边金属氧化物半导体场效应晶体管器件和高边金属氧化物半导体场效应管共封装器件为例，如图13A、图13B及图13C所示，包括两个芯片、一个基板框架、一个连接片及一个封装所有上述部件的塑封体370；两个芯片分别为低边金属氧化物半导体场效应晶体管(LS MOSFET)310和高边金属氧化物半导体场效应管(HS MOSFET)320，LS MOSFET 310的顶部接触区分别为栅接触区311和源接触区312，其底部接触区为漏接触区(图中未显示)，HS MOSFET 320的顶部接触区分别为栅接触区321和源接触区322，其底部接触区为漏接触区(图中未显示)；一个基板框架，基板框架包括基板框架第一芯片座330和基板框架第二芯片座340，通过粘结剂380的粘结作用将LS MOSFET 310和HS MOSFET 320分别对应设置在基板框架第一芯片座330和基板框架第二芯片座340上，LS MOSFET 310和HSMOSFET 320的底部漏接触区与基板框架的各个芯片座对应电连接，基板框架第一芯片座330上设有基板框架底部332及基板框架连筋331，基板框架底部332作为LSMOSFET 310与外部电路连接的漏接触垫，另外该基板框架底部332端也方便功率半导体的散热，基板框架连筋331用于基板框架各个不同单元(图中只显示一单元)之间的连接。基板框架第二芯片座340上设有基板框架连筋341、基板框架引脚342及基板框架底部343，基板框架引脚342用于芯片与外部电路的连接；多个连接片部分为一个连接片350分割而成，连接片350上设有多个连接片连筋凸起区域353和354用于连接片各个部分的连接，连接片350的各个部分在连接片连筋凸起区域353和354处被分离形成相互绝缘的各个部分，各连接片连筋凸起区域有一导电区段被除去使得所述的连接片各部分相互之间电性分离。连接片350的各个部分通过焊锡390的焊接作用，分别连接LSMOSFET 310的栅接触区311和HS MOSFET 320的栅接触区321，以及LS MOSFET310的源接触区312和HS MOSFET 320的源接触区322，从而固定LS MOSFET 310和HS MOSFET 320的位置，连接片350上与LS MOSFET 310和HS MOSFET 320的栅接触区311、321及源接触区312、322的对应部位设有空心圆柱状的凹柱352，连接片350的端部351作为芯片的引脚与外部电路连接，如图13B所示，图13B是图13A沿A-A线的截面图，A-A线刚好穿过凹柱352内部，因此图13B中可明显看到凹柱352，当塑封体370塑封时，将凹柱352内填满，从而使塑封体更为稳定的塑封好封装体内部的各个部件，此外连接片350上设有折弯部分355向下折弯，立体连接HS MOSFET 320的顶部源接触区及LS MOSFET 310的底部漏接触区，从而连接HS MOSFET 320和LSMOSFET 310。在一优选实施例中，还用一绝缘材料填充切割沟渠(图中未显示)，绝缘填充材料包括塑封体370塑封材料。
用连接片实现连接的半导体封装体的方法，以低边金属氧化物半导体场效应晶体管器件和高边金属氧化物半导体场效应管共封装器件为例，如图14所示的流程图，包括以下步骤：如图15A及图15B所示，首先，提供一个基板框架，基板框架包括基板框架第一芯片座330和基板框架第二芯片座340，基板框架上设有基板框架连筋331、341，基板框架引脚342及基板框架底部332、343；其次，提供两个芯片，两个芯片分别为低边金属氧化物半导体场效应晶体管(LS MOSFET)310和高边金属氧化物半导体场效应管(HSMOSFET)320，LS MOSFET 310的顶部接触区分别为栅接触区311和源接触区312，其底部接触区为漏接触区(图中未显示)，HS MOSFET 320的顶部接触区分别为栅接触区321和源接触区322，其底部接触区为漏接触区(图中未显示)，粘结剂380将LSMOSFET 310和HS MOSFET 320分别对应设置在基板框架第一芯片座330和基板框架第二芯片座340上，LS MOSFET 310和HS MOSFET 320的底部漏接触区分别与各自对应的基板框架芯片座电学连接；接着，如图16A、图16B及图16C所示，提供一个连接片350，连接片350上设有多个连接片连筋凸起区域353和354，用于连接连接片350的各个部分，对准排布好LS MOSFET 310和MOSFET 320的顶部接触区，连接片350的各个部分通过焊锡390的焊接作用分别连接LS MOSFET 310的栅接触区311、HSMOSFET 320的栅接触区321、LS MOSFET 310的源接触区312以及HS MOSFET 320的源接触区322，连接片连筋凸起区域353和354在芯片表面垂直方向上并高出芯片表面，另外，连接片350上设有折弯部分355向下折弯，立体连接HS MOSFET 320的顶部源接触区及LS MOSFET 310的底部漏接触区，因此连接片350使LS MOSFET 310和HS MOSFET 320的位置固定，连接片350与芯片顶部接触部位分别设有凹柱352，连接片350的端部351作为芯片的引脚可与外部电路连接；然后，提供一塑封体370，塑封体370塑封填充满凹柱352，封装基板框架、芯片及连接片；最后，如图17A、图17B及图17C所示，在LS MOSFET 350和MOSFET 360之间的塑封体370的顶层对准连接片350的多个连接片连筋凸起区域353和354，因为多个连接片连筋凸起区域353和多个连接片连筋凸起区域354都分别设置在一条直线上，对准图17A中的两条斜杠框向下进行两次浅层切割，又如图17B和17C的箭头方向进行切割，得到切割沟渠375，该切割沟渠375切断连接片350的多个连接片连筋凸起区域353和连接片连筋凸起区域3541，将连接片350分割为各个相互绝缘的四个连接片部分。在该封装过程中由于通过连接片350固定连接两个芯片，塑封之后再通过浅层切割分割连接片，从而在封装过程中，芯片之间的位置更加固定，不会导致芯片与基板框架及连接片之间的错动。在一优选实施例中，还用一绝缘材料填充切割沟渠375(图中未显示)，绝缘填充材料包括塑封体370塑封材料。
实施例四、用连接片实现连接的半导体封装体，以低边金属氧化物半导体场效应晶体管器件和高边金属氧化物半导体场效应管共封装器件为例，如图18A、图18B及图18C所示，包括两个芯片、一个基板框架、多个连接片及一个封装所有上述部件的塑封体470；两个芯片分别为低边金属氧化物半导体场效应晶体管(LS MOSFET)410和高边金属氧化物半导体场效应管(HS MOSFET)420，LS MOSFET 410的顶部接触区分别为栅接触区411和源接触区412，其底部接触区为漏接触区(图中未显示)，HS MOSFET 420的顶部接触区分别为栅接触区421和源接触区422，其底部接触区为漏接触区(图中未显示)；一个基板框架，基板框架包括基板框架第一芯片座430和基板框架第二芯片座440，通过粘结剂480的粘结作用将LS MOSFET 410和HS MOSFET 420分别对应设置在基板框架第一芯片座430和基板框架第二芯片座440上，LS MOSFET 410和HSMOSFET 420的底部漏接触区与基板框架的各个芯片座对应电连接，基板框架第一芯片座430上设有基板框架底部432及基板框架连筋431，基板框架底部432作为LSMOSFET410与外部电路连接的漏接触垫，另外该基板框架底部432端也方便功率半导体的散热，基板框架连筋431用于基板框架各个不同单元(图中只显示一单元)之间的连接。基板框架第二芯片座440上设有基板框架连筋441、基板框架引脚442及基板框架底部443，基板框架引脚442用于芯片与外部电路的连接；多个连接片部分为一个连接片450分割而成，连接片450上设有多个连接片连筋凸起区域454用于连接片各个部分的连接，连接片450的各个部分在连接片连筋凸起区域453和454处被分离形成相互绝缘的各个部分，各连接片连筋凸起区域有一导电区段被除去使得所述的连接片各部分相互之间电性分离。连接片450的各个部分通过焊锡490的焊接作用，分别连接LSMOSFET 410的栅接触区411和HS MOSFET 420的栅接触区421，以及LS MOSFET410的源接触区412和HS MOSFET 420的源接触区422，从而固定LS MOSFET 410和HS MOSFET420的位置，连接片450上与LS MOSFET410和HS MOSFET420的栅接触区411、421及源接触区412、422的对应部位设有空心圆柱状的凹柱452，连接片450的端部451作为芯片的引脚与外部电路连接，如图18B所示，图18B是图18A沿A-A线的截面图，A-A线刚好穿过凹柱452内部，因此图18B中可明显看到凹柱452，当塑封体470塑封时，将凹柱452内填满，从而使塑封体更为稳定的塑封好封装体内部的各个部件，如图18C所示，塑封体470的顶部露出连接片450的断截面4531，此外连接片450上设有折弯部分455，立体连接HS MOSFET 420的顶部源接触区及LSMOSFET 410的底部漏接触区，从而连接HS MOSFET 420和LS MOSFET 410。在一优选实施例中，还用一绝缘材料复盖塑封体470的研磨顶部(图中未显示)，使得露出塑封体470的连接片450的断截面4531被顶部绝缘复盖材料所复盖。所述绝缘复盖材料包括塑封体470的塑封材料。
用连接片实现连接的半导体封装体的方法，以低边金属氧化物半导体场效应晶体管器件和高边金属氧化物半导体场效应管共封装器件为例，如图19所示的流程图，包括以下步骤：如图20A及图20B所示，首先，提供一个基板框架，基板框架包括基板框架第一芯片座430和基板框架第二芯片座440，基板框架上设有基板框架连筋431、441，基板框架引脚442及基板框架底部432、443；其次，提供两个芯片，两个芯片分别为低边金属氧化物半导体场效应晶体管(LS MOSFET)410和高边金属氧化物半导体场效应管(HSMOSFET)420，LS MOSFET 410的顶部接触区分别为栅接触区411和源接触区412，其底部接触区为漏接触区(图中未显示)，HS MOSFET 420的顶部接触区分别为栅接触区421和源接触区422，其底部接触区为漏接触区(图中未显示)，粘结剂480将LSMOSFET 410和HS MOSFET 420分别对应设置在基板框架第一芯片座430和基板框架第二芯片座440上，LS MOSFET 410和HS MOSFET 420的底部漏接触区分别与各自对应的基板框架芯片座电学连接；接着，如图21A、图21B及图21C所示，提供一个连接片450，连接片450上设有多个连接片连筋凸起区域453和454，用于连接连接片450的各个部分，对准排布好LS MOSFET 410和MOSFET 420的顶部接触区，连接片450通过焊锡490的焊接作用分别连接LS MOSFET 410的栅接触区411和HS MOSFET 420的栅接触区421，以及LS MOSFET 410的源接触区412和HS MOSFET 420的源接触区422，连接片连筋凸起区域453和454在芯片表面垂直方向上并高出芯片表面，另外，连接片450上设有折弯部分455向下折弯，立体连接HS MOSFET 320的顶部源接触区及LS MOSFET 410的底部漏接触区，因此连接片450使LS MOSFET 410和HSMOSFET 420的位置固定，连接片450与芯片顶部接触部位分别设有凹柱452，连接片450的端部451作为芯片的引脚可与外部电路连接；然后，如图22所示，提供一塑封体470，塑封体470塑封填充满凹柱452及凹柱462，封装基板框架、芯片及连接片；最后，在塑封体470的顶层研磨，磨断连接片450的多个连接片连筋凸起区域453和454，露出连接片连筋凸起区域453的断截面4531和连接片连筋凸起区域454的断截面4541，将连接片450分割为各个相互绝缘的四个连接片。在该封装过程中由于通过连接片450固定连接两个芯片，塑封之后再通过浅层切割分割连接片，从而在封装过程中，芯片之间的位置更加固定，不会导致芯片与基板框架及连接片之间的错动。在一优选实施例中，还用一绝缘材料复盖塑封体470的研磨顶部(图中未显示)，使得露出塑封体470的连接片450的断截面4531被顶部绝缘复盖材料所复盖。所述绝缘复盖材料包括塑封体470的塑封材料。
上述实施例描述了用具有连接片连接构成的连接片固定连接两个芯片，通过先封装然后在封装体顶部浅层切割的方式来分离连接片，或者通过先封装然后在封装顶部研磨的方式来分离连接片；另外也描述了用两个连接片固定连接两个芯片的封装结构及方法。在实际应用时，可以通过多个连接片固定连接多个芯片，该芯片不限于上管芯片与下管芯片的组合，也可适用于叠加芯片的组合。该种封装方式，确保芯片安装时的位置固定，使芯片在工艺制造过程中避免错位而影响芯片的电路性能，另外该封装方法增加了封装的引脚，工艺操作简单，连接方法灵活方便。根据不同的电路设计和选用不同的半导体芯片，比如当第一芯片和第二芯片的底部电极可电连接或所有的电极都位于芯片上表面时，第一芯片和第二芯片也可选择安置在同一芯片座上，甚至不同芯片集成在同一芯片上；也可选择不使用基板框架而仅将芯片的底面曝露于塑封体底面以便与外部电路连接，这样封装过程中提供基板框架的步骤和将位芯片固定在基板框架上的步骤便可以省略，整个封装过程只包括提供多个芯片，提供连接片分别连接芯片之间对准排布的顶部接触区，提供塑封体以及分割连接片的步骤。芯片上表面的所有的电极都可通过连接片相互电绝缘的各个部分与外部电路连接。
当然，必须认识到，上述介绍是有关本发明优选实施例的说明，只要不偏离随后所附权利要求所显示的精神和范围，本发明还存在着许多修改。
本发明决不是仅局限于上述说明或附图所显示的细节和方法。本发明能够拥有其它的实施例，并可采用多种方式予以实施。另外，大家还必须认识到，这里所使用的措辞和术语以及文摘只是为了实现介绍的目的，决不是仅仅局限于此。
正因为如此，本领域的技术人员将会理解，本发明所基于的观点可随时用来作为实施本发明的几种目标而设计其它结构、方法和系统。所以，至关重要的是，所附的权利要求将被视为包括了所有这些等价的建构，只要它们不偏离本发明的精神和范围。

Claims (16)

1.用连接片实现连接的半导体封装体，其特征在于，包括：
数个芯片，所述的每个芯片分别具有数个顶部接触区；
一第一连接片设有一个或数个连接片连筋凸起区域将所述的连接片至少分离为一第一连接片第一部分和一第一连接片第二部分与芯片的顶部接触区连接，所述的连接片连筋凸起区域有一导电区段被除去使得所述的第一连接片第一部分和第一连接片第二部分相互之间电性分离；
一塑封体，用以封装芯片以及连接片。
2.如权利要求1所述的用连接片实现连接的半导体封装体，其特征在于，所述的数个芯片包括一具有顶部第一接触区和顶部第二接触区的第一芯片，其中，所述的第一连接片第一部分和第一连接片第二部分分别连接所述第一芯片的顶部第一接触区和顶部第二接触区。
3.如权利要求1所述的用连接片实现连接的半导体封装体，其特征在于，所述的数个芯片包括一第一芯片和一第二芯片，所述的第一芯片具有顶部第一接触区，所述的第二芯片具有顶部第二接触区，其中，所述的第一连接片第一部分和第一连接片第二部分分别连接所述顶部第一接触区和顶部第二接触区。
4.如权利要求1所述的用连接片实现连接的半导体封装体，其特征在于，所述的塑封体上表面有至少一切割沟渠，所述切割沟渠穿过所述连接片连筋凸起区域，从而除去所述连接片连筋凸起区域中一导电区段，使得所述的第一连接片第一部分和第一连接片第二部分相互之间电性分离。
5.如权利要求1所述的用连接片实现连接的半导体封装体，其特征在于，所述的塑封体上表面露出所述的连接片连筋凸起区域被除去导电区段的断截面。
6.如权利要求1所述的用连接片实现连接的半导体封装体，其特征在于，还包括
一个基板框架，所述的基板框架用于放置所述的数个芯片。
7.如权利要求6所述的用连接片实现连接的半导体封装体，其特征在于，所述的基板框架包括第一芯片座和第二芯片座，所述的第一连接片设有折弯部分向下延伸并连接到基板框架第一芯片座。
8.如权利要求1所述的用连接片实现连接的半导体封装体，其特征在于，所述的数个芯片包括低边金属氧化物半导体场效应晶体管器件和高边金属氧化物半导体场效应管器件。
9.如权利要求1所述的用连接片实现连接的半导体封装体，其特征在于，还包括一第二连接片设有一个连接片连筋凸起区域将所述的第二连接片分离为一第二连接片第一部分和第二连接片第二部分与芯片的顶部接触区连接，所述的第二连接片连筋凸起区域有一导电区段被除去使得所述的第二连接片第一部分和第二连接片第二部分相互之间电性分离。
10.用连接片实现连接的半导体封装体的方法，其特征在于，包括以下步骤：
步骤1：提供数个芯片，所述的芯片包括数个顶部接触区；
步骤2：提供数个连接片，每个连接片分别连接芯片之间对准排布的顶部接触区，从而固定数个芯片；
步骤3：提供一塑封体，所述的塑封体封装芯片及连接片；
步骤4：分割连接片。
11.如权利要求10所述的用连接片实现连接的半导体封装体的方法，其特征在于，在步骤2中，每个连接片在连接芯片之间对准排布的顶部接触区时，连接片上具有在芯片表面垂直方向上并高出芯片表面的连接片连筋凸起区域。
12.如权利要求11所述的用连接片实现连接的半导体封装体的方法，其特征在于，在步骤4中，在塑封体的顶层通过浅层切割连接片连筋凸起区域，形成切割沟渠，所述的切割沟渠将数个连接芯片顶部接触区的连接片分割为各个相互绝缘的连接片部分。
13.如权利要求11所述的用连接片实现连接的半导体封装体的方法，其特征在于，在步骤4中，研磨塑封体的顶部，磨断所述的连接片连筋凸起区域，将数个连接芯片顶部接触区的连接片分割为各个相互绝缘的连接片部分。
14.如权利要求12或13所述的用连接片实现连接的半导体封装体，其特征在于，所述的数个芯片包括低边金属氧化物半导体场效应晶体管器件和高边金属氧化物半导体场效应管器件。
15.如权利要求14所述的用连接片实现连接的半导体封装体，其特征在于，所述的低边金属氧化物半导体场效应晶体管器件和高边金属氧化物半导体场效应管器件的顶部接触区分别为栅接触区和源接触区，其底部接触区为漏接触区。
16.用连接片实现连接的半导体封装体的方法，其特征在于，包括以下步骤：
步骤1：提供一个基板框架，所述的基板框架带有数个基板框架外部引脚，所述的基板框架包含数个芯片座，用于放置数个芯片；
步骤2：提供数个芯片，所述的芯片包括数个顶部接触区及底部接触区，将所述的数个芯片分别粘贴在基板框架的各个芯片座上，并将各个芯片的底部接触区电连接在基板框架上；
步骤3：提供数个连接片，每个连接片分别连接芯片之间对准排布的顶部接触区，从而固定数个芯片；
步骤4：提供一塑封体，所述的塑封体封装基板框架、芯片及连接片；
步骤5：分割连接片。
CN201010178158.XA 2010-05-05 2010-05-05 用连接片实现连接的半导体封装及其制造方法 Active CN102237343B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310598165.9A CN103824841B (zh) 2010-05-05 2010-05-05 用连接片实现连接的半导体封装
CN201310598205.XA CN103824784B (zh) 2010-05-05 2010-05-05 用连接片实现连接的半导体封装的方法
CN201010178158.XA CN102237343B (zh) 2010-05-05 2010-05-05 用连接片实现连接的半导体封装及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010178158.XA CN102237343B (zh) 2010-05-05 2010-05-05 用连接片实现连接的半导体封装及其制造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN201310598205.XA Division CN103824784B (zh) 2010-05-05 2010-05-05 用连接片实现连接的半导体封装的方法
CN201310598165.9A Division CN103824841B (zh) 2010-05-05 2010-05-05 用连接片实现连接的半导体封装

Publications (2)

Publication Number Publication Date
CN102237343A true CN102237343A (zh) 2011-11-09
CN102237343B CN102237343B (zh) 2014-04-16

Family

ID=44887844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010178158.XA Active CN102237343B (zh) 2010-05-05 2010-05-05 用连接片实现连接的半导体封装及其制造方法

Country Status (1)

Country Link
CN (1) CN102237343B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716117A (zh) * 2013-12-17 2015-06-17 万国半导体股份有限公司 多芯片器件及其封装方法
CN104810343A (zh) * 2014-01-28 2015-07-29 英飞凌科技奥地利有限公司 具有多个接触夹片的半导体器件
CN105023898A (zh) * 2014-04-21 2015-11-04 台达电子工业股份有限公司 半导体装置封装体
CN105405831A (zh) * 2015-12-24 2016-03-16 江苏长电科技股份有限公司 一种框架外露多芯片正装平铺夹芯封装结构及其工艺方法
CN105405833A (zh) * 2015-12-24 2016-03-16 江苏长电科技股份有限公司 一种多芯片多搭平铺夹芯封装结构及其工艺方法
CN105405832A (zh) * 2015-12-24 2016-03-16 江苏长电科技股份有限公司 部分框架外露多芯片平铺夹芯封装结构及其工艺方法
CN105448881A (zh) * 2015-12-24 2016-03-30 江苏长电科技股份有限公司 一种框架外露多芯片多搭平铺夹芯封装结构及其工艺方法
CN105448880A (zh) * 2015-12-24 2016-03-30 江苏长电科技股份有限公司 一种多芯片单搭平铺夹芯封装结构及其工艺方法
CN105448882A (zh) * 2015-12-24 2016-03-30 江苏长电科技股份有限公司 一种框架外露多芯片单搭平铺夹芯封装结构及其工艺方法
CN105609425A (zh) * 2015-12-24 2016-05-25 江苏长电科技股份有限公司 部分框架外露多芯片单搭平铺夹芯封装结构及其工艺方法
CN105633051A (zh) * 2015-12-24 2016-06-01 江苏长电科技股份有限公司 部分框架外露多芯片多搭平铺夹芯封装结构及其工艺方法
TWI564997B (zh) * 2015-06-12 2017-01-01 萬國半導體股份有限公司 功率半導體裝置及其製備方法
CN116960094A (zh) * 2017-10-23 2023-10-27 安世有限公司 半导体器件和制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004297054A (ja) * 2003-03-13 2004-10-21 Sanyo Electric Co Ltd 半導体装置およびその製造方法
CN1956157A (zh) * 2005-10-28 2007-05-02 半导体元件工业有限责任公司 形成引脚模块阵列封装的方法
US20090167480A1 (en) * 2007-12-29 2009-07-02 Sidharta Wiryana Manufacturability of SMD and Through-Hole Fuses Using Laser Process
US20100032819A1 (en) * 2008-08-07 2010-02-11 Kai Liu Compact Co-packaged Semiconductor Dies with Elevation-adaptive Interconnection Plates

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004297054A (ja) * 2003-03-13 2004-10-21 Sanyo Electric Co Ltd 半導体装置およびその製造方法
CN1956157A (zh) * 2005-10-28 2007-05-02 半导体元件工业有限责任公司 形成引脚模块阵列封装的方法
US20090167480A1 (en) * 2007-12-29 2009-07-02 Sidharta Wiryana Manufacturability of SMD and Through-Hole Fuses Using Laser Process
US20100032819A1 (en) * 2008-08-07 2010-02-11 Kai Liu Compact Co-packaged Semiconductor Dies with Elevation-adaptive Interconnection Plates

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716117A (zh) * 2013-12-17 2015-06-17 万国半导体股份有限公司 多芯片器件及其封装方法
CN104716117B (zh) * 2013-12-17 2017-10-24 万国半导体股份有限公司 多芯片器件及其封装方法
CN104810343A (zh) * 2014-01-28 2015-07-29 英飞凌科技奥地利有限公司 具有多个接触夹片的半导体器件
CN104810343B (zh) * 2014-01-28 2018-02-09 英飞凌科技奥地利有限公司 具有多个接触夹片的半导体器件
US9837380B2 (en) 2014-01-28 2017-12-05 Infineon Technologies Austria Ag Semiconductor device having multiple contact clips
CN105023898A (zh) * 2014-04-21 2015-11-04 台达电子工业股份有限公司 半导体装置封装体
CN105023898B (zh) * 2014-04-21 2017-12-08 台达电子工业股份有限公司 半导体装置封装体
TWI564997B (zh) * 2015-06-12 2017-01-01 萬國半導體股份有限公司 功率半導體裝置及其製備方法
CN105405833A (zh) * 2015-12-24 2016-03-16 江苏长电科技股份有限公司 一种多芯片多搭平铺夹芯封装结构及其工艺方法
CN105609425A (zh) * 2015-12-24 2016-05-25 江苏长电科技股份有限公司 部分框架外露多芯片单搭平铺夹芯封装结构及其工艺方法
CN105633051A (zh) * 2015-12-24 2016-06-01 江苏长电科技股份有限公司 部分框架外露多芯片多搭平铺夹芯封装结构及其工艺方法
CN105448882A (zh) * 2015-12-24 2016-03-30 江苏长电科技股份有限公司 一种框架外露多芯片单搭平铺夹芯封装结构及其工艺方法
CN105448880A (zh) * 2015-12-24 2016-03-30 江苏长电科技股份有限公司 一种多芯片单搭平铺夹芯封装结构及其工艺方法
CN105448881A (zh) * 2015-12-24 2016-03-30 江苏长电科技股份有限公司 一种框架外露多芯片多搭平铺夹芯封装结构及其工艺方法
CN105405832A (zh) * 2015-12-24 2016-03-16 江苏长电科技股份有限公司 部分框架外露多芯片平铺夹芯封装结构及其工艺方法
CN105405831A (zh) * 2015-12-24 2016-03-16 江苏长电科技股份有限公司 一种框架外露多芯片正装平铺夹芯封装结构及其工艺方法
CN116960094A (zh) * 2017-10-23 2023-10-27 安世有限公司 半导体器件和制造方法

Also Published As

Publication number Publication date
CN102237343B (zh) 2014-04-16

Similar Documents

Publication Publication Date Title
CN102237343B (zh) 用连接片实现连接的半导体封装及其制造方法
CN105990265B (zh) 功率转换电路的封装模块及其制造方法
EP2526565B1 (en) Semiconductor packaging method
CN102456652A (zh) 功率半导体装置
CN100461401C (zh) 半导体器件
CN101859755A (zh) 一种功率mosfet封装体及其封装方法
US9147586B2 (en) Semiconductor package with connecting plate for internal connection
CN101378052A (zh) 具有无源元件的集成电路封装
CN102244066A (zh) 一种功率半导体模块
CN105814682A (zh) 半导体装置
CN102222627B (zh) 具有晶圆尺寸贴片的封装方法
CN106952880A (zh) 半导体装置及使用其的便携式设备
CN102315135A (zh) 芯片封装及其制作工艺
CN103824784A (zh) 用连接片实现连接的半导体封装的方法
CN103794594A (zh) 半导体封装件
US8946876B2 (en) Semiconductor device
CN100521195C (zh) 半导体装置
CN214203676U (zh) 贴片式光伏旁路模块的封装框架
CN100368841C (zh) 热光开关阵列或热光调制器的封装结构及其封装方法
CN103824841A (zh) 用连接片实现连接的半导体封装
CN105226040A (zh) 一种硅基模块的封装结构及其封装方法
CN204558445U (zh) 半导体封装结构
CN101211883A (zh) 芯片封装结构
CN202564281U (zh) 半导体模块
CN208045474U (zh) 一种功率模块封装

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP03 Change of name, title or address

Address after: Bermuda Hamilton Church 2 Cola Lunden House Street

Patentee after: ALPHA & OMEGA SEMICONDUCTOR, Ltd.

Address before: No. 495 California Avenue, Sunnyvale mercury

Patentee before: Alpha and Omega Semiconductor Inc.

TR01 Transfer of patent right

Effective date of registration: 20160920

Address after: 400700 Chongqing city Beibei district and high tech Industrial Park the road No. 5 of 407

Patentee after: Chongqing Wanguo Semiconductor Technology Co.,Ltd.

Address before: Bermuda Hamilton Church 2 Cola Lunden House Street

Patentee before: ALPHA & OMEGA SEMICONDUCTOR, Ltd.

PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Semiconductor package realizing connection by connecting sheets and manufacturing method for semiconductor package

Effective date of registration: 20191210

Granted publication date: 20140416

Pledgee: Chongqing Branch of China Development Bank

Pledgor: Chongqing Wanguo Semiconductor Technology Co.,Ltd.

Registration number: Y2019500000007