CN104716117B - 多芯片器件及其封装方法 - Google Patents

多芯片器件及其封装方法 Download PDF

Info

Publication number
CN104716117B
CN104716117B CN201310694427.1A CN201310694427A CN104716117B CN 104716117 B CN104716117 B CN 104716117B CN 201310694427 A CN201310694427 A CN 201310694427A CN 104716117 B CN104716117 B CN 104716117B
Authority
CN
China
Prior art keywords
chip
pedestal
weld pad
top surface
conductive structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310694427.1A
Other languages
English (en)
Other versions
CN104716117A (zh
Inventor
薛彦迅
何约瑟
鲁军
石磊
赵良
潘赟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha and Omega Semiconductor Cayman Ltd
Original Assignee
Alpha and Omega Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Inc filed Critical Alpha and Omega Semiconductor Inc
Priority to CN201310694427.1A priority Critical patent/CN104716117B/zh
Publication of CN104716117A publication Critical patent/CN104716117A/zh
Application granted granted Critical
Publication of CN104716117B publication Critical patent/CN104716117B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Packaging Frangible Articles (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)

Abstract

本发明涉及一种多芯片器件及其的制备方法，提供一芯片安装单元，具有彼此分割开的第一、第二基座及多个引脚，将一第一芯片粘附至第一基座的顶面，利用导电结构将第一芯片正面的一部分焊垫电性连接至第二基座顶面的靠近第一基座的区域上，其中连接至第二基座的导电结构具有被键合在第二基座顶面上的端部，然后再在第二基座的顶面涂覆粘合材料以将一第二芯片粘附至第二基座的顶面。

Description

多芯片器件及其封装方法
技术领域
本发明一般涉及一种功率半导体器件及制备方法，更确切的说，本发明涉及一种至少包含双MOSFET的功率半导体器件及其制备方法。
背景技术
随着芯片封装尺寸缩小的趋势，器件具良好的热传导在半导体工艺和器件性能改善方面所起的作用越来越明显，如何使最终所获得的封装体具有最小尺寸，或者说使内部封装的晶片尺寸最大，这是对半导体行业的一个挑战。尤其是在一些功耗较大的封装类型上，如DC-DC转换器，通常将高端和低端MOSFET封装在同一封装体内，例如美国专利申请US12/188160的第二幅图片展示的集成两个MOSFET的半导体器件。
图1A～1B是包含高端、低端MOSFET的封装流程，先将高端MOSFET 21粘贴至基座11上，和将低端MOSFET 22粘贴至基座12上，然后在将MOSFET 21正面的一些焊垫利用引线16连接到基座12的顶面上，其中很重要的一点就是要求低端MOSFET 22远离基座11布置，以便在基座12留出一个较宽的区域来供引线16的键合。图1C展示了图1B中引线16两端的键合点形状，放大了的虚线框16A描述的是引线16键合在MOSFET 21的焊垫上的球形焊点又称第一键合点，放大了的虚线框16B描述的是引线16键合在基座12顶面上的楔形焊点又称第二键合点，这个楔形焊点一般都带有针脚式键合段(stitch bond)和拉尾线段(tail bond)，其拉尾线为下一个键合循环利用电弧形成金属球做准备。如果低端MOSFET 22过于向高端MOSFET 21或基座11的方向偏移，导致基座12顶面靠近基座12或者MOSFET21的区域12a比较窄，则引线16想要预期在基座12顶面上形成楔形焊点比较困难。可以参见图1C的劈刀30在基座12顶面形成楔形焊点的动作示意图，如果用于键合楔形焊点的区域12a过窄，劈刀30压焊引线16形成第二键合点的动作中极易碰击到低端MOSFET 22的朝向高端MOSFET 21的边缘，严重的会造成芯片局部区域崩裂。传统技术一般就是增大基座12的面积，使低端MOSFET22尽量向背离高端MOSFET 21或基座11的方向偏移，并且至少保障楔形焊垫的拖尾段到低端MOSFET 22的距离大于30mil或更大，来保障劈刀和芯片最小间距从而提高良率，这样带来的负面效应就是最终的器件尺寸过大，所以我们仍然面临着如何缩小器件尺寸的问题。当一些技术人员期翼将引线16替换成尺寸较大的金属片时，这一问题变得更棘手。
图1D的功率控制器件除了集成高、低端MOSFET 21'、22'，还整合了一个控制IC23，高端MOSFET 21'粘贴在基座11'上，低端MOSFET 22'粘贴在基座12'上，控制IC粘贴在基座13上，控制IC 23输出例如脉冲宽度调制信号或脉冲频率调制信号来控制高、低端MOSFET22'、22的开启或关闭，其中基座11'、12'、13是彼此分割断开的，高端MOSFET 21'正面的一部分焊垫通过金属片25连接到基座12'上，低端MOSFET22'正面的一部分焊垫通过金属片26连接到基座12'附近的引脚14上，控制IC 23与高、低端MOSFET 21'、22'或其他引脚间通过键合引线连接。高、低端MOSFET 21'、22'和控制IC 23各自分别被单独承载在基座11'、12'、13上，它们大致位于同一平面，基座11'、12'、13占有一个较大的面积总和，无法达到缩小器件尺寸的目的。
发明内容
在一种实施方式中，本名提供一种多芯片器件的封装方法，包括以下步骤：提供一芯片安装单元，具有彼此分割开的第一、第二基座及多个引脚；将一第一芯片粘附至第一基座的顶面；利用导电结构将第一芯片正面的一部分焊垫电性连接至第二基座顶面的靠近第一基座的区域上，其中连接至第二基座的导电结构具有被键合在第二基座顶面上的端部；在第二基座的顶面涂覆粘合材料以将一第二芯片粘附至第二基座的顶面。
上述的方法，在第二基座顶面涂覆粘合材料的步骤中，使粘合材料向所述端部偏移至其邻近所述端部的边界靠近或刚好接触所述端部。
上述的方法，在第二基座顶面涂覆粘合材料的步骤中，使粘合材料向所述端部偏移至其位于所述端部一侧的周边部分直接将所述端部覆盖住并包覆在内。
上述的方法，将第一芯片的一部分焊垫连接至第二基座顶面的步骤中，同时还利用导电结构将第一芯片正面的另一部分焊垫电性连接至第一基座附近的引脚上；以及完成第二芯片的粘贴步骤之后，利用导电结构将第二芯片正面的各焊垫相对应的电性连接至第二基座附近的多个引脚上。
上述的方法，完成第二芯片的粘贴步骤之后，利用导电结构将第二芯片正面的各焊垫相对应的电性连接至第二基座附近的多个引脚上，以及同时利用导电结构将第一芯片正面的另一部分焊垫电性连接至第一基座附近的引脚上。
上述的方法，还包括形成一塑封体的步骤，将所述芯片安装单元和第一、第二芯片以及各导电结构予以塑封包覆，其包覆方式为至少使第一、第二基座及各引脚的底面从塑封体中外露。
上述的方法，还包括将背面带有非导电粘合胶的一第三芯片粘附至第一、第二芯片上的步骤；其中，用于将第一芯片的一部分焊垫连接至第二基座顶面的所述导电结构位于第一芯片正面所在平面上方的部分被嵌入在所述粘合胶之中；并且第一、第二芯片各自正面的每个焊垫至少有一部分区域未被第三芯片覆盖住。
上述的方法，进行第三芯片的粘贴之前，先利用导电结构将第二芯片正面的一部分焊垫相对应的电性连接至第二基座附近的部分引脚上；及在第三芯片的粘贴步骤中，使第三芯片远离键合在第二芯片的焊垫与第二基座附近的引脚之间导电结构。
上述的方法，完成第三芯片的粘贴之后，再利用导电结构将第二芯片正面的一部分焊垫相对应的电性连接至第二基座附近的部分引脚上。
上述的方法，在第三芯片的粘合步骤中，同时对金属材质的所述芯片安装单元进行加热以传递热量至粘合胶，以固化所述粘合胶。
上述的方法，用于将第一芯片的一部分焊垫连接至第二基座顶面的所述导电结构位于第一芯片正面所在平面上方的部分，其相对于第一芯片的正面处于最高点的部位至第一芯片正面的距离，比所述粘合胶的厚度值小。
上述的方法，完成第三芯片的粘贴之后，利用导电结构将第三芯片正面的一部分焊垫电性连接至第一、第二芯片各自正面的相对应的焊垫上；并且同时还利用导电结构将第三芯片正面的另一部分焊垫电性连接至第二基座附近的另一部分引脚上。
上述的方法，其特征在于，还包括形成一塑封体的步骤，将所述芯片安装单元与第一、第二和第三芯片以及各导电结构予以塑封包覆，其包覆方式为至少使第一、第二基座及各引脚的底面从塑封体中外露。
上述的方法，将第一芯片粘贴至第一基座的粘合材料以及将第二芯片粘贴至第二基座的粘合材料皆为导电的粘合材料。
在一种实施方式中，本发明提供的一种多芯片器件的封装方法，包括以下步骤：提供一芯片安装单元，具有彼此分割开的第一、第二基座及多个引脚；将第一、第二芯片分别粘附至第一、第二基座各自的顶面；利用导电结构，将第一芯片正面的一部分焊垫电性连接至第二基座顶面的靠近第一基座的区域上；将背面带有非导电粘合胶的一第三芯片粘附在第一、第二芯片上，用于将第一芯片一部分焊垫连接至第二基座顶面的所述导电结构位于第一芯片正面所在平面上方的部分被嵌入在所述粘合胶之中；其中，第一、第二芯片各自正面的每个焊垫至少有一部分区域未被第三芯片覆盖住；利用导电结构，将第三芯片正面的一部分焊垫电性连接至第一、第二芯片各自正面的相对应的焊垫上，和将第三芯片正面的另一部分焊垫电性连接至第二基座附近的一部分引脚上。
上述的方法，进行第三芯片的粘贴之前，先利用导电结构将第二芯片正面的一部分焊垫电性连接至第二基座附近的另一部分引脚上；及进行第三芯片的粘贴步骤中，使第三芯片远离连接在第二芯片正面的焊垫与第二基座附近的引脚之间导电结构。
上述的方法，完成第三芯片的粘贴后，再利用导电结构将第二芯片正面的一部分焊垫电性连接至第二基座附近的另一部分引脚上。
上述的方法，还包括形成一塑封体的步骤，将所述芯片安装单元与第一、第二和第三芯片以及各导电结构予以塑封包覆，其包覆方式为至少使第一、第二基座及各引脚的底面从塑封体中外露。
在一种实施方式中，本发明提供的一种多芯片器件的封装方法，包括以下步骤：提供一芯片安装单元，具有彼此分割开的第一、第二基座及多个引脚；将第一、第二芯片分别粘附至第一、第二基座各自的顶面，并使第二芯片粘附在第二基座顶面的远离第一基座的区域上；利用导电结构，将第一芯片正面的一部分焊垫电性连接至第二基座顶面的靠近第一基座的区域上，并且连接至第二基座的导电结构具有被键合在第二基座顶面上的端部；将背面带有非导电的粘合胶的一第三芯片粘附至第二基座顶面的靠近第一基座的区域上；利用导电结构，将第三芯片正面的一部分焊垫相对应的电性连接至第一、第二芯片各自正面的焊垫上，将第三芯片正面的另一部分焊垫电性连接至第二基座附近的一部分引脚上。
上述的方法，在粘贴第三芯片的步骤中，使第三芯片向所述端部偏移至其背面的粘合胶邻近所述端部的边界靠近或刚好接触所述端部。
上述的方法，在粘贴第三芯片的步骤中，使第三芯片向所述端部偏移至其背面的粘合胶位于所述端部一侧的周边部分直接将所述端部覆盖住，并且所述端部被嵌入在所述周边部分内。
上述的方法，粘贴第三芯片之前，先利用导电结构将第二芯片正面的一部分焊垫相对应的电性连接至第二基座附近的另一部分引脚上。
上述的方法，完成第三芯片的粘贴之后，利用导电结构将第二芯片正面的一部分焊垫相对应的电性连接至第二基座附近的另一部分引脚上。
上述的方法，在第三芯片的粘合步骤中，同时对金属材质的所述芯片安装单元进行加热以传递热量至粘合胶，以固化所述粘合胶。
上述的方法，用于将第一芯片的一部分焊垫连接至第二基座顶面的所述导电结构嵌入在粘合胶内的部分，其相对于第二基座的顶面处于最高点的部位至第二基座的顶面的距离，比所述粘合胶的厚度值小。
上述的方法，还包括形成一塑封体的步骤，将所述芯片安装单元与第一、第二和第三芯片以及各导电结构予以塑封包覆，其包覆方式为至少使第一、第二基座及各引脚的底面从塑封体中外露。
在本发明提供的一种多芯片器件中，包括：一芯片安装单元，具有彼此分割开的第一、第二基座及多个引脚；分别粘附至第一、第二基座各自顶面的第一、第二芯片；多个导电结构，将第一芯片正面的一部分焊垫电性连接至第二基座顶面的靠近第一基座的区域上，和将第二芯片正面的各焊垫相对应的电性连接至第二基座附近的一部分引脚上；其中，连接在第一芯片的一部分焊垫和第二基座顶面间的导电结构的被键合在第二基座顶面上的端部，靠近或刚好接触第二芯片下方的粘合材料邻近所述端部的边界。
上述的多芯片器件，当所述端部靠近粘合材料邻近所述端部的边界时，所述端部至该边界之间的距离介于0～20mil。
上述的多芯片器件，还包括将第一芯片正面的另一部分焊垫电性连接至第一基座附近的引脚上的导电结构；和一塑封体，将所述芯片安装单元和第一、第二芯片以及各导电结构予以塑封包覆，其包覆方式为至少使第一、第二基座及各引脚的底面从塑封体中外露。
上述的多芯片器件，其特征在于，还包括一第三芯片，第三芯片通过其背面带有的非导电粘合胶粘附在第一、第二芯片上，用于将第一芯片一部分焊垫连接至第二基座顶面的所述导电结构位于第一芯片正面所在平面上方的部分嵌入在所述粘合胶之中；其中第一、第二芯片各正面的每个焊垫至少有一部分区域未被第三芯片覆盖住，以通过导电结构将第三芯片正面的一部分焊垫相对应的电性连接至第一、第二芯片各自正面的焊垫上，及将第三芯片正面的另一部分焊垫电性连接至第二基座附近的另一部分引脚上；和一塑封体，将所述芯片安装单元与第一、第二和第三芯片以及各导电结构予以塑封包覆，其包覆方式为至少使第一、第二基座及各引脚的底面从塑封体中外露。
在本发明提供的一种多芯片器件中，包括：一芯片安装单元，具有彼此分割开的第一、第二基座及多个引脚；分别粘附至第一、第二基座各自顶面的第一、第二芯片；多个导电结构，将第一芯片正面的一部分焊垫电性连接至第二基座顶面的靠近第一基座的区域上，和将第二芯片正面的各焊垫相对应的电性连接至第二基座附近的一部分引脚上；其中，连接在第一芯片的一部分焊垫和第二基座顶面间的导电结构的被键合在第二基座顶面上的端部，延伸嵌入在第二芯片下方的粘合材料邻近所述端部的周边部分内。
上述的多芯片器件，还包括将第一芯片正面的另一部分焊垫电性连接至第一基座附近的引脚上的导电结构；和一塑封体，将所述芯片安装单元和第一、第二芯片以及各导电结构予以塑封包覆，其包覆方式为至少使第一、第二基座及各引脚的底面从塑封体中外露。
上述的多芯片器件，还包括一第三芯片，第三芯片通过其背面带有的非导电粘合胶粘附在第一、第二芯片上，用于将第一芯片一部分焊垫连接至第二基座顶面的所述导电结构位于第一芯片正面所在平面上方的部分嵌入在所述粘合胶之中；其中第一、第二芯片各正面的每个焊垫至少有一部分区域未被第三芯片覆盖住，以通过导电结构将第三芯片正面的一部分焊垫相对应的电性连接至第一、第二芯片各自正面的焊垫上，及将第三芯片正面的另一部分焊垫电性连接至第二基座附近的另一部分引脚上；和一塑封体，将所述芯片安装单元与第一、第二和第三芯片以及各导电结构予以塑封包覆，其包覆方式为至少使第一、第二基座及各引脚的底面从塑封体中外露。
在本发明提供的一种多芯片器件中，包括：一芯片安装单元，具有彼此分割开的第一、第二基座及多个引脚；分别粘附至第一、第二基座各自顶面的第一、第二芯片；多个导电结构，将第一芯片正面的一部分焊垫电性连接至第二基座顶面的靠近第一基座的区域上，和将第二芯片正面的一部分焊垫相对应的电性连接至第二基座附近的一部分引脚上，其中连接至第二基座的导电结构具有被键合在第二基座顶面上的端部；一第三芯片，第三芯片通过其背面带有的非导电粘合胶粘附在第一、第二芯片上，其中用于将第一芯片的一部分焊垫连接至第二基座顶面的所述导电结构位于第一芯片正面所在平面上方的部分嵌入在所述粘合胶之中；第一、第二芯片各自正面的每个焊垫至少有一部分区域未被第三芯片覆盖住，以通过导电结构将第三芯片正面的一部分焊垫相对应的电性连接至第一、第二芯片各自正面的焊垫上，及将第三芯片正面的另一部分焊垫电性连接至第二基座附近的另一部分引脚上；一塑封体，将所述芯片安装单元与第一、第二和第三芯片以及各导电结构予以塑封包覆，其包覆方式为至少使第一、第二基座及各引脚的底面从塑封体中外露。
上述的多芯片器件，第二芯片及其下方的粘合材料以向所述端部偏移的方式，至第二芯片下方的粘合材料邻近所述端部的边界靠近或刚好接触所述端部。
上述的多芯片器件，第二芯片及其下方的粘合材料以向所述端部偏移的方式，至所述端部延伸嵌入在第二芯片下方的粘合材料邻近所述端部的周边部分内。
本发明提供的一种多芯片器件中，包括：一芯片安装单元，具有彼此分割开的第一、第二基座及多个引脚；分别粘附至第一、第二基座各自顶面的第一、第二芯片，第二芯片位于第二基座顶面的远离第一基座的区域上；多个导电结构，将第一芯片正面的一部分焊垫电性连接至第二基座顶面的靠近第一基座的区域上，和将第二芯片正面的一部分焊垫相对应的电性连接至第二基座附近的一部分引脚上，其中连接至第二基座的导电结构具有被键合在第二基座顶面上的端部；一粘附在第二基座顶面的靠近第一基座的区域上的第三芯片；第三芯片正面的一部分焊垫通过导电结构相对应的电性连接至第一、第二芯片各自正面的焊垫上，第三芯片正面的另一部分焊垫通过导电结构电性连接至第二基座附近的一部分引脚上；一塑封体，将所述芯片安装单元和第一、第二和第三芯片以及各导电结构予以塑封包覆，其包覆方式为至少使第一、第二基座及各引脚的底面从塑封体中外露。
上述的多芯片器件，第三芯片以向所述端部偏移的方式至其背面的非导电粘合胶邻近所述端部的边界靠近或刚好接触所述端部。
上述的多芯片器件，第三芯片以向所述端部偏移的方式至其背面的粘合胶位于所述端部一侧的周边部分直接将所述端部覆盖住，同时所述端部被嵌入在所述周边部分内。
上述的多芯片器件，用于将第一芯片正面的一部分焊垫连接至第二基座顶面的所述导电结构嵌入在粘合胶内的部分，其相对于第二基座的顶面处于最高点的部位至第二基座的顶面的距离，比所述粘合胶的厚度值小。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1A～1D是背景技术涉及到传统集成高、低端MOSFET的方案。
图2A～2B是本发明形成的多芯片器件的俯视示意图。
图3A～3G是形成图2A～2B的器件的流程示图。
图4A～4E是集成高端、端MOSFET和在它们上方层叠一个控制IC的流程。
图5A～5B是制备的图4A～4E的多芯片器件的俯视示意图。
图6A～6E是集成高端、低端MOSFET和在它们同一平面整合一个控制IC的流程。
图7A～7B是制备的图6A～6E的多芯片器件的俯视示意图。
图8A是导电结构的最高点嵌入在控制IC背面的粘合胶内的放大示意图。
图8B是导电机构键合在基座上的端部嵌入在控制IC背面的粘合胶内的放大示意图。
具体实施方式
如图2A～2B的实施例，芯片安装单元包括相邻的且皆大体为方形的第一基座101、第二基座103，它们并行排列并且彼此分割开。第一基座101具有相对的一组横向边缘101a、101b和相对的一组纵向边缘101c、101d，同样第二基座103具有相对的一组横向边缘103a、103b和相对的一组纵向边缘103c、103d。其中，第一基座101的纵向边缘101d邻近第二基座103的纵向边缘103c并且它们大致平行，而第一基座101的纵向边缘101c则背离第二基座103，及第二基座103的纵向边缘103d背离第一基座101。在一些实施方式中，在第一基座101的纵向边缘101c一侧还设置有一些垂直于纵向边缘101c的外引脚 102a，以背离第一基座101的方向向外延伸，及在纵向边缘101c与横向边缘101a或101b的拐角处形成有一个切口，从而纵向边缘101c附近的一个引脚102所包含的内引脚102b可布置在该切口内，并且引脚102的一个垂直于内引脚102b的外引脚102a也以背离第一基座101的方向向外延伸，外引脚102a相互间大体平行并排成一排。但在一些实施例中，第一基座101没有设置所述切口，则引脚102的长条状的内引脚102b靠近纵向边缘101c并直接沿着纵向边缘101c的长度方向延伸(未示出)。此外，另一些引脚104、105设置在第二基座103的纵向边缘103d附近，引脚104、105各自的长条状的内引脚104b、105b均沿着纵向边缘103d的长度方向延伸，引脚104还包含一个垂直于其内引脚104b并沿着背离第二基座103的方向向外延伸的外引脚104a，引脚105还包含数个垂直于其内引脚105b并沿着背离第二基座103的方向向外延伸的外引脚105a，外引脚104a、105a相互间大体平行并排成一排。通常每条引线框架都会包含多个这样的芯片安装单元构成的阵列，芯片安装单元的各基座及引脚都大致共面，独立的引脚102、104、105与其他基座也是分割开的，为了简介起见，本发明仅仅以一个芯片安装单元进行示范性的说明，而且芯片安装单元与引线框架的连筋也未一一展示。
如图3A～3G，是沿着图2B中虚线AA所描述的芯片安装单元的竖剖面图，来展示制备本发明例如DC-DC转换器的半导体器件的方法流程。在图3A～3B中，利用导电的粘合材料107，例如焊锡膏等，将高端MOFET 111粘贴至第一基座101的顶面，MOFET 111背面的金属化层构成的漏极与第一基座101电性连接。在图3C中，利用导电结构106(此处一般是引线)，将MOSFET 111正面的一个焊垫111b(例如源极)连接到第二基座103的顶面。本发明提及的导电结构有多种选择，如键合引线、薄型金属片、带状的导电带等等。须注意的是，如果导电结构106是引线，针对每个连接在焊垫111b与第二基座103顶面间的导电结构106而言，优选的方式是，其一端即球形焊点端键合在焊垫(Pad)111b上，另一端即楔形焊点端键合在第二基座103顶面的靠近第一基座101区域上，第二基座103顶面的用于承载键合点的区域其实也是第二基座103顶面的邻近纵向边缘103c的一个区域，或者说是邻近第一、第二基座间分割线180的一个区域，这一点对本发明缩小器件尺寸很重要。如图3D-1或3D-2，然后再利用导电的粘合材料107将低端MOSFET 112粘贴至第二基座103的顶面。在本发明中，可以发现，执行MOSFET 112的粘贴步骤中，在第二基座103的顶面上，在介于MOSFET 112的靠近并平行于分割线180的一个边缘与纵向边缘103c之间无须再考虑要预留一个较宽的区域来承载端部1060的键合，因为导电结构106在第二基座103的顶面实施键合的时机，比MOSFET 112粘贴的时机要早，所以背景技术中图1C的劈刀(Capillary)30撞击MOSFET 112的情形是绝无可能发生的。即便用于粘附MOSFET 112的导电材料107接近或触及到导电结构106键合在第二基座103顶面的端部1060，都不会产生任何负面影响，反而有益于形成较小尺寸的器件。
由于第二基座103顶面的导电材料107涂抹得比较靠近纵向边缘103c，所以MOSFET112也可以尽量以向第一基座101或说向纵向边缘103a的方向偏移的方式布置，最终结果就是第二基座103的在横向上的尺寸可以大大缩小。在一些实施例中，例如如3D-1，在第二基座103的顶面涂覆粘合材料107的步骤中，使粘合材料107向导电结构106被键合在第二基座103顶面上的端部1060偏移，至粘合材料107邻近该端部1060一侧的边界靠近或刚好接触端部1060。在一些实施方式中，当粘合材料107的邻近端部1060一侧的边界靠近端部1060时，端部1060至该边界之间的距离W例如可以大于0但小于等于20mil，甚至小于等于15mil都不会有任何不妥，图2A可看作是图3D-1的俯视图，该距离W其实大致上即等于导电结构106的端部1060至MOSFET 112的距离，注意该等数据仅作为示范但不构成限制。在一些实施方式中，粘合材料107邻近端部1060的边界直接接触端部1060，它们间的距离W视为0。在另一些实施例中，例如如3D-2，在第二基座103的顶面涂覆粘合材料107的步骤中，使粘合材料107向端部1060偏移，至粘合材料107位于端部1060一侧的周边部分将端部1060覆盖住并将该端部直接包覆在内，则此时MOSFET 112邻近纵向边缘103c的一部分周边区域其实是交叠在端部1060之上，图2B可看作是图3D-2的俯视图。图3D-2是MOSFET 112及其下方的粘合材料 107向第一、第二基座之间的分割线偏移的一种相对极端情况，但导电结构 106及MOSFET 112底面的由金属化层构成的漏极按预期原本就需要与基座103电性连接，所以导电的粘合材料107覆盖在端部1060上并无不妥。
如图3E，完成MOSFET 112的粘贴之后，还需要利用另一些导电结构106将MOSFET112正面的焊垫112b(例如源极)相对应的电性连接至第二基座103附近的一个引脚105上，和利用导电结构106将MOSFET 112正面的另一个焊垫112a(例如栅极)相对应的电性连接至第二基座103附近的一个引脚104上，其中，引脚104、105各自的内引脚104b、105b作为键合区主要用于承载导电结构106的键合。在一些实施方式中，将MOSFET 111的焊垫111b连接至第二基座103的顶面的步骤中，同步还利用导电结构106将MOSFET 111正面的另一个焊垫111a(例如栅极)电性连接至第一基座101附近的一个引脚102上，引脚102的内引脚102b作为键合区主要用于承载导电结构106的键合。但在另一些实施例中，完成MOSFET 112的粘贴之后，才利用导电结构106将MOSFET 112正面的焊垫112b连接到引脚105上及将焊垫112a连接到引脚104上，此过程中，还同步利用另一些导电结构106将MOSFET 111正面的另一个焊垫111a电性连接至第一基座101附近的引脚102上。
之后正如本领域的技术人员所熟知的那样，进行塑封工艺，将引线框架送入塑封模具并在模腔内注入塑封料，此时由环氧树脂类材料固化形成的一个塑封单元(未示意出)将整个引线框架塑封住，塑封单元自然也包覆住每个芯片安装单元连同其上安装的高端MOSFET 111、低端MOSFET 112以及各导电结构106，而且其包覆方式为至少使第一基座101(连同外引脚 102a)、第二基座103及各引脚102、104、105的底面从塑封单元中外露。然后实施引线框架及塑封单元的切割工序，此过程中对相邻的芯片安装单元之间的包含塑封单元和引线框架的叠层实施切割，将每个芯片安装单元固持到引线框架上的一些连筋将会被截断。此时每个芯片安装单元连同其上安装的高端MOSFET 111、低端MOSFET 112和导电结构106被从引线框架上切割分离下来，而塑封单元也被切割分离成单独的多个塑封体150，所形成塑封体150将芯片安装单元和MOSFET 111、低端MOSFET 112以及各导电结构106予以塑封包覆，其包覆方式为至少使第一基座101(连同外引脚 102a)、第二基座103及各引脚102、104、105的底面从塑封体150的底面外露出来，图3G是图3F的俯视图，为本发明所获得的多芯片器件。
图3G～3F的多芯片器件中，第一基座101、第二基座103及多个引脚102、104、105彼此分割开，MOSFET 111、112分别粘附至第一基座101、第二基座103各自的顶面上，一些导电结构106，将MOSFET 111正面的焊垫111b电性连接至第二基座103顶面的靠近第一基座101的区域上，一些导电结构106将MOSFET 112正面的焊垫112b的电性连接至第二基座103附近的一个引脚105上，一些导电结构106将MOSFET 112正面的焊垫112a的电性连接至第二基座103附近的一个引脚104上，一些导电结构106将MOSFET 111正面的焊垫111a的电性连接至第一基座101附近的一个引脚102上。在一些实施方式中，连接在焊垫111b和第二基座103间的导电结构206的被键合在第二基座103顶面上的端部1060，靠近或刚好接触MOSFET 112下方的粘合材料107邻近端部1060的边界，如图2A。在一些实施方式中，连接在焊垫111b和第二基座103间的导电结构206的被键合在第二基座103顶面上的端部1060，延伸嵌入在MOSFET 112下方的粘合材料107的邻近端部1060的周边部分内。
图5A～5B的芯片安装单元与图2A～2B略有不同，主要是引脚102、104被去掉了，而且在第二基座202的横向边缘203a附近设置有多个沿横向边缘203a的长度方向并行排列的引脚208，和在第二基座202的另一个相对的横向边缘203b附近设置有多个沿横向边缘203b的长度方向并行排列的引脚209，除此之外其他结构则与图2A～2B的芯片安装单元大致相同，图中第二基座202的四个角落处的连筋203是用于固持第二基座202和引线框架的，第一基座201布置在第二基座202的一个纵向边缘203c附近，在第一基座201的背离第二基座202的一个纵向边缘上设置有多个垂直于该纵向边缘的外引脚201a，以背离第二基座202的方向向外延伸，数个外引脚201a排成一排。参见图4A～4B的流程示意图，利用导电的粘合材料207，在第一基座201的顶面粘贴一个高端MOSFET211，和在第二基座203的顶面粘贴一个低端MOSFET 212，然后利用导电结构206将高端MOSFET 211正面的一个焊垫211b(如源极)电性连接至第二基座203顶面的靠近第一基座201的区域上，其中连接至第二基座203的导电结构206具有被键合在第二基座203顶面上的端部2060，与此同时，利用导电结构206将低端MOSFET 212正面的一个焊垫212b(如源极)相对应的电性连接至第二基座203附近的一个引脚205上，图5A可以看作是图4B的俯视图。其中，引脚205的长条状内引脚205b沿着第二基座203的与边缘203c相对的另一纵向边缘203d的长度方向延伸，内引脚205b作为焊接区用于承载导电结构206的键合，引脚205的数个外引脚205a垂直于其内引脚105b并沿着背离第二基座103的方向向外延伸，数个外引脚205a排成一排。如图4C，利用控制芯片213背面带有的非导电的粘合胶217，将控制芯片213粘附至MOSFET 211、212之上。粘合胶217的制备大致如下：低粘稠度型(如60～150cp)的液态胶剂被旋涂至背面朝上的晶圆的背面，晶圆以适当转速旋转致使液态胶剂籍由离心力作用自背面中心向四周扩散，液态胶剂以喷雾的方式形成在晶圆背面亦可，随即以略微加热或UV曝光的方式使液态胶剂成型为半干燥的粘着剂层(有时候称作UV B-stage固化阶段)，则粘着剂层会自动均匀的铺设在晶圆背面，而后对晶圆及粘着剂层实施切割，粘着剂层经切割后便形成每个芯片背面的粘合胶217，这也即所谓的晶圆背膜粘着剂层(Die attach spin-coating film，简称DASCF)的粗略制备流程。
图4C中，在将控制芯片213横跨粘贴在MOSFET 211、212之上的步骤中，它有一部分交叠在高端MOSFET 211上，还有一部分交叠在低端MOSFET 212上，因此很容易理解，将MOSFET 211的焊垫211b连接至第二基座203顶面的导电结构206必然会落在控制芯片213垂直投影在水平面上的投影区域内。当控制芯片213被拾取并安装到MOSFET 211、212之上时，针对那些用于将焊垫211b连接至第二基座203顶面的导电结构206而言，其位于MOSFET 211的正面所在平面上方的部分(即图4C的虚线框206A内的部分)将被嵌入在粘合胶217内，有必要阐明，此时未最终固化的粘合胶217的硬度并不大，仍然呈现为凝胶状，从而导电结构206可以轻易刺入至粘合胶217体内。当然，粘合胶217不会一直持续为凝胶状，因为这会带来可靠性的问题，本发明很重要的一点就在于，在控制芯片213的粘合步骤中，同步对金属材质的芯片安装单元进行加热，热量被传递至粘合胶217就会致使粘合胶217固化，所以粘贴制程完成之后，芯片213会很牢靠的粘附在MOSFET 211、212之上，尤其是导电结构206也会牢牢的被包裹并锁定在成为刚体结构的粘合胶217内。在图4C之后，还可以采用额外的辅助手段来进一步完全固化粘合胶217，例如利用烘箱来烘烤粘合胶217(有时候称作C-stage固化阶段)。
在控制芯片213的粘贴步骤中，要保障MOSFET 211正面的焊垫211a(如栅极)、211b(如源极)各自至少有一部分区域未被控制芯片213覆盖住，和保障MOSFET 212正面的焊垫212a(如栅极)、212b(如源极)各自至少有一部分区域未被控制芯片213覆盖住，因为如图4D所示，后续还需要利用导电结构206(此处一般是引线)将控制芯片213正面的一些焊垫213a分别对应连接到焊垫211a、211b和212a、212b上，为了详细的理解，可参见作为图4D的俯视图的图5B。图4D的步骤中，同时也需要利用导电结构206(此处一般是引线)将控制芯片213正面的另外一些焊垫213a分别对应连接到第二基座203附近的由多个引脚208构成的一组引脚上和由多个引脚209构成的另一组引脚上。之后进行塑封工艺形成一个塑封体250，将芯片安装单元与MOSFET 211、212和控制芯片213以及各导电结构206予以塑封包覆，其包覆方式为至少使第一基座201(连同各外引脚201a)、第二基座203及引脚205(连同外引脚205a)、208、209的底面均从塑封体250的底面外露出来，如图4E所示，由于塑封及切割工序在前文内容已经详细描述，所以不再赘述。
图5A～5B所示的多芯片器件中，控制芯片213通过其背面带有的非导电粘合胶217粘附在MOSFET 211、212上，用于将MOSFET 211的一个焊垫211b连接至第二基座203顶面的导电结构206位于MOSFET 211正面所在平面上方的部分嵌入在粘合胶217之中，MOSFET211、212各自正面的焊垫211a、211b和212a、212b中的每一个，至少有一部分区域未被控制芯片213覆盖住(如图5B)，以便可以以通过导电结构206将控制芯片213的一些焊垫213a相应分别连接至焊垫211a、211b和212a、212b上，及通过导电结构206将控制芯片213正面的另一些焊垫213a连接至第二基座203附近的另一部分引脚208、209上。在图5A中，MOSFET 212及其下方的粘合材料207向端部2060的方向略微偏移，直至MOSFET 212下方的粘合材料207邻近端部2060一侧的边界靠近或刚好接触端部2060。
成比例放大的图8A详细展示了虚线框206A(图4C)所截取的导电结构206的那部分的形貌，主要描述了用于将焊垫211b连接至第二基座203顶面的导电结构206位于MOSFET211正面所在平面上方的部分，也即导电结构206刺入粘合胶217内的那部分，我们要求，导电结构206的这部分相对于MOSFET 211的正面(或所在的平面)而处于最高点的部位2061至MOSFET 211正面的距离H1，比粘合胶217的厚度值T要小，缘由在于，控制芯片213的底面需要与外部电路绝缘，导电结构206不能接触到芯片213的底面。可以通过两方面的参数调节来配置，其一是在键合工艺控制引线的线弧高度，也即调节H1的大小，其二是调节粘合胶217的厚度值T。
在图4B～4C中，因为将低端MOSFET 212的焊垫212b电性连接至第二基座203附近的引脚205上(键合制程)的时机是在进行控制芯片213的粘贴之前，在芯片213的粘贴步骤中，较佳的但非必须，可以使控制芯片213向MOSFET 211的方向略微偏移，以便使控制芯片213稍微远离连接在焊垫212b与引脚205之间导电结构206，而不要触及到该导电结构206，因为此处的导电结构206除了是引线还可以是非引线类的金属片或导电带，可以这样理解，芯片213交叠在非引线类的导电结构上方的部分相对于芯片213其他余下的部分更容易因导电结构的支撑作用而被抬高，相当于芯片213最终的状态并不是处于水平位置，这会给后续的工序带来一系列麻烦。当然，如果连接在焊垫212b与引脚205之间导电结构206是引线，只要粘合胶217足够厚，可使芯片213的底面不会接触到连接于焊垫212b与引脚205间的导电结构206的最高点，芯片213是否交叠在连接于焊垫212b与引脚205间的导电结构206之上的这一限制条件变得不再十分苛刻，两种情况都是允许的，前提是MOSFET 212正面的焊垫212a、212b各自至少有一部分区域未被芯片213覆盖住。
在另一些实施例中，可以在完成控制芯片213的粘贴之后，才利用导电结构206将MOSFET 212正面的焊垫212b电性连接至第二基座205附近的对应引脚205上，因为这样就无需担心控制芯片213会交叠在连接于焊垫212b与引脚205间的导电结构206之上，至于导电结构206是否是引线或是何种形状就变得不再重要。
除了图4A～4B揭示的方案以为，在一些实施例中，图4A～4B也可以替换成图3A～3D的方案，即完成MOSFET 211的粘贴之后，先利用导电结构206将MOSFET 211正面的焊垫211b电性连接至第二基座203顶面的靠近第一基座201的区域上，再在第二基座203的顶面上粘贴MOSFET 212，MOSFET 212可以无限靠近甚至交叠在导电结构206键合在第二基座203顶面上的端部2060上，其他后续步骤则与4C～4E完全相同。所以在另一些实施例中，与图5A中的多芯片器件有所不同，调整MOSFET 212及其下方的粘合材料207向端部2060的方向偏移的程度，直至端部2060延伸嵌入在MOSFET 212下方的粘合材料207邻近端部2060一侧的周边部分内。
在图6A～6E的方法中，高端MOSFET 211、低端MOSFET 212与控制芯片213不再是以层叠的方式出现，替代的是控制芯片213介于高端MOSFET 211和低端MOSFET 212之间，大体上可以认为它们共面，但是与背景技术图1D不同，控制芯片213和MOSFET 212共用一个第二基座203，而非单独的两个分隔开的基座。将MOSFET 211、212分别粘附至第一基座201、第二基座202各自的顶面，但注意的是，要使MOSFET 212粘附在第二基座203顶面的远离第一基座201的区域上，相当于MOSFET 212被粘附在基座203顶面的靠近纵向边缘203d的区域上，以便将基座203顶面的靠近纵向边缘203c的区域预留出来。如图6B，利用导电结构206，将MOSFET 211正面的焊垫211b电性连接至第二基座203顶面的靠近第一基座201的区域上，该连接至第二基座203的导电结构206具有被键合在第二基座203顶面上的端部2060，并利用导电结构206将MOSFET 212正面的一个焊垫212b相对应的电性连接至第二基座203附近的一个引脚205上，图7A可以视为图6B的俯视图。然后如图6C所示，通过非导电的粘合胶217，将控制芯片213粘附至第二基座203顶面的靠近第一基座201的区域上，相当于被粘附在基座203顶面的靠近纵向边缘203c的区域上，即粘贴到前述预留的区域位置。在一种实施例中，在粘贴控制芯片213的步骤中，使控制芯片213向端部2060(或说向纵向边缘203c)偏移，直至控制芯片213背面的粘合胶217邻近端部2060一侧的边界靠近或刚好接触端部2060，尽管这一方案在图中未示意出，但类似于图3D-1中所描述的MOSFET 112靠近端部1060那样。在一种实施例中，在粘贴控制芯片213的步骤中，使控制芯片213向端部2060偏移，直至其背面的粘合胶217位于端部2060一侧的周边部分直接将端部2060覆盖住(如图6C的虚线框206B所示)，并且端部2060直接被嵌入在粘合胶217的该周边部分内。图6C是控制芯片213向第一基座201、第二基座203之间的分割线的方向偏移的一种相对极端情况，但鉴于粘合胶217是非导电胶，所以只要满足键合在第二基座203顶面的导电结构206不接触到芯片213的底面即可。
成比例放大的图8B详细展示了虚线框206B(图6C)所截取的导电结构206的那部分的形貌，主要描述了用于将焊垫211b连接至第二基座203顶面的导电结构206嵌入在粘合胶217内的那部分，我们要求，导电结构206的这部分相对于第二基座203的顶面而处于最高点的部位2061'至第二基座203的顶面的距离H2，比粘合胶217的厚度值T要小。其实，导电结构206与粘合胶217的邻近第一、第二基座之间的分割线的侧壁的相交点即是该作为最高点的部位2061'。可以通过两方面的参数调节来配置，其一是调节控制芯片213向第一、第二基座之间的分割线的偏移程度，相当于调节控制芯片213邻近第一、第二基座之间分割线的一个边缘与纵向边缘203c之间的距离，也即实现了调节H2的大小，其二是调节粘合胶217的厚度值T。
如图6D，将控制芯片213正面的一些焊垫213a分别对应连接到MOSFET 211的焊垫211a、211b上，和连接到MOSFET 212的焊垫212a、212b上，为了详细的理解，可参见作为图6D的俯视图的图7B。图6D的步骤中，同时也需要利用导电结构206(此处一般是引线)将控制芯片213正面的另外一些焊垫213a分别对应连接到第二基座203附近的由多个引脚208构成的一组引脚上和由多个引脚209构成的另一组引脚上。之后进行塑封工艺形成一个塑封体250，将芯片安装单元与MOSFET 211、212和控制芯片213以及各导电结构206予以塑封包覆，其包覆方式为至少使第一基座201(连同各外引脚201a)、第二基座203及引脚205(连同外引脚205a)、208、209的底面均从塑封体250的底面外露出来，如图6E所示，由于塑封及切割工序在前文内容已经详细描述，所以不再赘述
在另一些不同于图6B的实施方式中，是在完成控制芯片213的粘贴之后，才利用导电结构206将MOSFET 212正面的焊垫212b电性连接至第二基座203附近的一个引脚205上。
图7B的多芯片器件中，MOSFET 212位于第二基座203顶面的远离第一基座201的区域上，一些导电结构206将MOSFET 211正面的一个焊垫211b电性连接至第二基座203顶面的靠近第一基座201的区域上，其中连接至第二基座203的导电结构206具有被键合在第二基座203顶面上的端部2060，一些导电结构206将MOSFET 212正面的焊垫212b电性连接至第二基座203附近的一个引脚205上。控制芯片213粘附在第二基座203顶面的靠近第一基座201的区域上，位于MOSFET211、212之间。通过一些导电结构206，将控制芯片213正面的一部分焊垫213a分别连接至MOSFET 211的焊垫211a、211b上，和连接到MOSFET 212的焊垫212a、212b上，控制芯片213正面的另一部分焊垫213a通过导电结构206电性连接至第二基座203附近的一部分引脚208、209上。在一些实施方式中，控制芯片213以向端部2060偏移的方式直至粘合胶217邻近端部2060一侧的边界靠近或刚好接触端部2060。在一些实施方式中，控制芯片213以向端部2060偏移的方式至粘合胶217位于端部2060一侧的周边部分直接将端部2060覆盖住，该端部2060同时也被嵌入在该周边部分内。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (38)

1.一种多芯片器件的封装方法，其特征在于，包括以下步骤：
提供一芯片安装单元，具有彼此分割开的第一、第二基座及多个引脚；
将一第一芯片粘附至第一基座的顶面；
利用导电结构将第一芯片正面的一部分焊垫电性连接至第二基座顶面的靠近第一基座的区域上，其中连接至第二基座的导电结构具有被键合在第二基座顶面上的端部；
在第二基座的顶面涂覆粘合材料以将一第二芯片粘附至第二基座的顶面；
还包括将背面带有非导电粘合胶的一第三芯片粘附至第一、第二芯片上的步骤；
其中，用于将第一芯片的一部分焊垫连接至第二基座顶面的所述导电结构位于第一芯片正面所在平面上方的部分被嵌入在所述粘合胶之中；并且
第一、第二芯片各自正面的每个焊垫至少有一部分区域未被第三芯片覆盖住。
2.如权利要求1所述的方法，其特征在于，在第二基座顶面涂覆粘合材料的步骤中，使粘合材料向所述端部偏移至其邻近所述端部的边界靠近或刚好接触所述端部。
3.如权利要求1所述的方法，其特征在于，在第二基座顶面涂覆粘合材料的步骤中，使粘合材料向所述端部偏移至其位于所述端部一侧的周边部分直接将所述端部覆盖住并包覆在内。
4.如权利要求1所述的方法，其特征在于，将第一芯片的一部分焊垫连接至第二基座顶面的步骤中，同时还利用导电结构将第一芯片正面的另一部分焊垫电性连接至第一基座附近的引脚上；以及
完成第二芯片的粘贴步骤之后，利用导电结构将第二芯片正面的各焊垫相对应的电性连接至第二基座附近的多个引脚上。
5.如权利要求1所述的方法，其特征在于，完成第二芯片的粘贴步骤之后，利用导电结构将第二芯片正面的各焊垫相对应的电性连接至第二基座附近的多个引脚上，以及同时利用导电结构将第一芯片正面的另一部分焊垫电性连接至第一基座附近的引脚上。
6.如权利要求4或5所述的方法，其特征在于，还包括形成一塑封体的步骤，将所述芯片安装单元和第一、第二芯片以及各导电结构予以塑封包覆，其包覆方式为至少使第一、第二基座及各引脚的底面从塑封体中外露。
7.如权利要求1所述的方法，其特征在于，进行第三芯片的粘贴之前，先利用导电结构将第二芯片正面的一部分焊垫相对应的电性连接至第二基座附近的部分引脚上；及
在第三芯片的粘贴步骤中，使第三芯片远离键合在第二芯片的焊垫与第二基座附近的引脚之间导电结构。
8.如权利要求1所述的方法，其特征在于，完成第三芯片的粘贴之后，再利用导电结构将第二芯片正面的一部分焊垫相对应的电性连接至第二基座附近的部分引脚上。
9.如权利要求1所述的方法，其特征在于，在第三芯片的粘合步骤中，同时对金属材质的所述芯片安装单元进行加热以传递热量至粘合胶，以固化所述粘合胶。
10.如权利要求1所述的方法，其特征在于，用于将第一芯片的一部分焊垫连接至第二基座顶面的所述导电结构位于第一芯片正面所在平面上方的部分，其相对于第一芯片的正面处于最高点的部位至第一芯片正面的距离，比所述粘合胶的厚度值小。
11.如权利要求7或8所述的方法，其特征在于，完成第三芯片的粘贴之后，利用导电结构将第三芯片正面的一部分焊垫电性连接至第一、第二芯片各自正面的相对应的焊垫上；并且
同时还利用导电结构将第三芯片正面的另一部分焊垫电性连接至第二基座附近的另一部分引脚上。
12.如权利要求11所述的方法，其特征在于，还包括形成一塑封体的步骤，将所述芯片安装单元与第一、第二和第三芯片以及各导电结构予以塑封包覆，其包覆方式为至少使第一、第二基座及各引脚的底面从塑封体中外露。
13.如权利要求1所述的方法，其特征在于，将第一芯片粘贴至第一基座的粘合材料以及将第二芯片粘贴至第二基座的粘合材料皆为导电的粘合材料。
14.一种多芯片器件的封装方法，其特征在于，包括以下步骤：
提供一芯片安装单元，具有彼此分割开的第一、第二基座及多个引脚；
将第一、第二芯片分别粘附至第一、第二基座各自的顶面；
利用导电结构，将第一芯片正面的一部分焊垫电性连接至第二基座顶面的靠近第一基座的区域上；
将背面带有非导电粘合胶的一第三芯片粘附在第一、第二芯片上，用于将第一芯片一部分焊垫连接至第二基座顶面的所述导电结构位于第一芯片正面所在平面上方的部分被嵌入在所述粘合胶之中；
其中，第一、第二芯片各自正面的每个焊垫至少有一部分区域未被第三芯片覆盖住；
利用导电结构，将第三芯片正面的一部分焊垫电性连接至第一、第二芯片各自正面的相对应的焊垫上，和将第三芯片正面的另一部分焊垫电性连接至第二基座附近的一部分引脚上。
15.如权利要求14所述的方法，其特征在于，进行第三芯片的粘贴之前，先利用导电结构将第二芯片正面的一部分焊垫电性连接至第二基座附近的另一部分引脚上；及
进行第三芯片的粘贴步骤中，使第三芯片远离连接在第二芯片正面的焊垫与第二基座附近的引脚之间导电结构。
16.如权利要求14所述的方法，其特征在于，完成第三芯片的粘贴后，再利用导电结构将第二芯片正面的一部分焊垫电性连接至第二基座附近的另一部分引脚上。
17.如权利要求15或16所述的方法，其特征在于，还包括形成一塑封体的步骤，将所述芯片安装单元与第一、第二和第三芯片以及各导电结构予以塑封包覆，其包覆方式为至少使第一、第二基座及各引脚的底面从塑封体中外露。
18.一种多芯片器件的封装方法，其特征在于，包括以下步骤：
提供一芯片安装单元，具有彼此分割开的第一、第二基座及多个引脚；
将第一、第二芯片分别粘附至第一、第二基座各自的顶面，并使第二芯片粘附在第二基座顶面的远离第一基座的区域上；
利用导电结构，将第一芯片正面的一部分焊垫电性连接至第二基座顶面的靠近第一基座的区域上，并且连接至第二基座的导电结构具有被键合在第二基座顶面上的端部；
将背面带有非导电的粘合胶的一第三芯片粘附至第二基座顶面的靠近第一基座的区域上；
利用导电结构，将第三芯片正面的一部分焊垫相对应的电性连接至第一、第二芯片各自正面的焊垫上，和将第三芯片正面的另一部分焊垫电性连接至第二基座附近的一部分引脚上。
19.如权利要求18所述的方法，其特征在于，在粘贴第三芯片的步骤中，使第三芯片向所述端部偏移至其背面的粘合胶邻近所述端部的边界靠近或刚好接触所述端部。
20.如权利要求18所述的方法，其特征在于，在粘贴第三芯片的步骤中，使第三芯片向所述端部偏移至其背面的粘合胶位于所述端部一侧的周边部分直接将所述端部覆盖住，并且所述端部被嵌入在所述周边部分内。
21.如权利要求18所述的方法，其特征在于，粘贴第三芯片之前，先利用导电结构将第二芯片正面的一部分焊垫相对应的电性连接至第二基座附近的另一部分引脚上。
22.如权利要求18所述的方法，其特征在于，完成第三芯片的粘贴之后，利用导电结构将第二芯片正面的一部分焊垫相对应的电性连接至第二基座附近的另一部分引脚上。
23.如权利要求18所述的方法，其特征在于，在第三芯片的粘合步骤中，同时对金属材质的所述芯片安装单元进行加热以传递热量至粘合胶，以固化所述粘合胶。
24.如权利要求20所述的方法，其特征在于，用于将第一芯片的一部分焊垫连接至第二基座顶面的所述导电结构嵌入在粘合胶内的部分，其相对于第二基座的顶面处于最高点的部位至第二基座的顶面的距离，比所述粘合胶的厚度值小。
25.如权利要求21或22所述的方法，其特征在于，还包括形成一塑封体的步骤，将所述芯片安装单元与第一、第二和第三芯片以及各导电结构予以塑封包覆，其包覆方式为至少使第一、第二基座及各引脚的底面从塑封体中外露。
26.一种多芯片器件，其特征在于，包括：
一芯片安装单元，具有彼此分割开的第一、第二基座及多个引脚；
分别粘附至第一、第二基座各自顶面的第一、第二芯片；
多个导电结构，将第一芯片正面的一部分焊垫电性连接至第二基座顶面的靠近第一基座的区域上，和将第二芯片正面的各焊垫相对应的电性连接至第二基座附近的一部分引脚上；
其中，连接在第一芯片的一部分焊垫和第二基座顶面间的导电结构的被键合在第二基座顶面上的端部，靠近或刚好接触第二芯片下方的粘合材料邻近所述端部的边界；
还包括一第三芯片，第三芯片通过其背面带有的非导电粘合胶粘附在第一、第二芯片上，用于将第一芯片一部分焊垫连接至第二基座顶面的所述导电结构位于第一芯片正面所在平面上方的部分嵌入在所述粘合胶之中；其中
第一、第二芯片各正面的每个焊垫至少有一部分区域未被第三芯片覆盖住，以通过导电结构将第三芯片正面的一部分焊垫相对应的电性连接至第一、第二芯片各自正面的焊垫上，及将第三芯片正面的另一部分焊垫电性连接至第二基座附近的另一部分引脚上；和一塑封体，将所述芯片安装单元与第一、第二和第三芯片以及各导电结构予以塑封包覆，其包覆方式为至少使第一、第二基座及各引脚的底面从塑封体中外露。
27.如权利要求26所述的多芯片器件，其特征在于，当所述端部靠近粘合材料邻近所述端部的边界时，所述端部至该边界之间的距离介于0～20mil。
28.如权利要求26所述的多芯片器件，其特征在于，还包括将第一芯片正面的另一部分焊垫电性连接至第一基座附近的引脚上的导电结构；和
一塑封体，将所述芯片安装单元和第一、第二芯片以及各导电结构予以塑封包覆，其包覆方式为至少使第一、第二基座及各引脚的底面从塑封体中外露。
29.一种多芯片器件，其特征在于，包括：
一芯片安装单元，具有彼此分割开的第一、第二基座及多个引脚；
分别粘附至第一、第二基座各自顶面的第一、第二芯片；
多个导电结构，将第一芯片正面的一部分焊垫电性连接至第二基座顶面的靠近第一基座的区域上，和将第二芯片正面的各焊垫相对应的电性连接至第二基座附近的一部分引脚上；
其中，连接在第一芯片的一部分焊垫和第二基座顶面间的导电结构的被键合在第二基座顶面上的端部，延伸嵌入在第二芯片下方的粘合材料邻近所述端部的周边部分内。
30.如权利要求29所述的多芯片器件，其特征在于，还包括将第一芯片正面的另一部分焊垫电性连接至第一基座附近的引脚上的导电结构；和
一塑封体，将所述芯片安装单元和第一、第二芯片以及各导电结构予以塑封包覆，其包覆方式为至少使第一、第二基座及各引脚的底面从塑封体中外露。
31.如权利要求29所述的多芯片器件，其特征在于，还包括一第三芯片，第三芯片通过其背面带有的非导电粘合胶粘附在第一、第二芯片上，用于将第一芯片一部分焊垫连接至第二基座顶面的所述导电结构位于第一芯片正面所在平面上方的部分嵌入在所述粘合胶之中；其中
第一、第二芯片各正面的每个焊垫至少有一部分区域未被第三芯片覆盖住，以通过导电结构将第三芯片正面的一部分焊垫相对应的电性连接至第一、第二芯片各自正面的焊垫上，及将第三芯片正面的另一部分焊垫电性连接至第二基座附近的另一部分引脚上；和
一塑封体，将所述芯片安装单元与第一、第二和第三芯片以及各导电结构予以塑封包覆，其包覆方式为至少使第一、第二基座及各引脚的底面从塑封体中外露。
32.一种多芯片器件，其特征在于，包括：
一芯片安装单元，具有彼此分割开的第一、第二基座及多个引脚；
分别粘附至第一、第二基座各自顶面的第一、第二芯片；
多个导电结构，将第一芯片正面的一部分焊垫电性连接至第二基座顶面的靠近第一基座的区域上，和将第二芯片正面的一部分焊垫相对应的电性连接至第二基座附近的一部分引脚上，其中连接至第二基座的导电结构具有被键合在第二基座顶面上的端部；
一第三芯片，第三芯片通过其背面带有的非导电粘合胶粘附在第一、第二芯片上，其中用于将第一芯片的一部分焊垫连接至第二基座顶面的所述导电结构位于第一芯片正面所在平面上方的部分嵌入在所述粘合胶之中；
第一、第二芯片各自正面的每个焊垫至少有一部分区域未被第三芯片覆盖住，以通过导电结构将第三芯片正面的一部分焊垫相对应的电性连接至第一、第二芯片各自正面的焊垫上，及将第三芯片正面的另一部分焊垫电性连接至第二基座附近的另一部分引脚上；
一塑封体，将所述芯片安装单元与第一、第二和第三芯片以及各导电结构予以塑封包覆，其包覆方式为至少使第一、第二基座及各引脚的底面从塑封体中外露。
33.如权利要求32所述的多芯片器件，其特征在于，第二芯片及其下方的粘合材料以向所述端部偏移的方式，至第二芯片下方的粘合材料邻近所述端部的边界靠近或刚好接触所述端部。
34.如权利要求32所述的多芯片器件，其特征在于，第二芯片及其下方的粘合材料以向所述端部偏移的方式，至所述端部延伸嵌入在第二芯片下方的粘合材料邻近所述端部的周边部分内。
35.一种多芯片器件，其特征在于，包括：
一芯片安装单元，具有彼此分割开的第一、第二基座及多个引脚；
分别粘附至第一、第二基座各自顶面的第一、第二芯片，第二芯片位于第二基座顶面的远离第一基座的区域上；
多个导电结构，将第一芯片正面的一部分焊垫电性连接至第二基座顶面的靠近第一基座的区域上，和将第二芯片正面的一部分焊垫相对应的电性连接至第二基座附近的一部分引脚上，其中连接至第二基座的导电结构具有被键合在第二基座顶面上的端部；
一粘附在第二基座顶面的靠近第一基座的区域上的第三芯片；
第三芯片正面的一部分焊垫通过导电结构相对应的电性连接至第一、第二芯片各自正面的焊垫上，第三芯片正面的另一部分焊垫通过导电结构电性连接至第二基座附近的一部分引脚上；
一塑封体，将所述芯片安装单元和第一、第二和第三芯片以及各导电结构予以塑封包覆，其包覆方式为至少使第一、第二基座及各引脚的底面从塑封体中外露。
36.如权利要求35所述的多芯片器件，其特征在于，第三芯片以向所述端部偏移的方式至其背面的非导电粘合胶邻近所述端部的边界靠近或刚好接触所述端部。
37.如权利要求35所述的多芯片器件，其特征在于，第三芯片以向所述端部偏移的方式至其背面的粘合胶位于所述端部一侧的周边部分直接将所述端部覆盖住，同时所述端部被嵌入在所述周边部分内。
38.如权利要求37所述的多芯片器件，其特征在于，用于将第一芯片正面的一部分焊垫连接至第二基座顶面的所述导电结构嵌入在粘合胶内的部分，其相对于第二基座的顶面处于最高点的部位至第二基座的顶面的距离，比所述粘合胶的厚度值小。
CN201310694427.1A 2013-12-17 2013-12-17 多芯片器件及其封装方法 Active CN104716117B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310694427.1A CN104716117B (zh) 2013-12-17 2013-12-17 多芯片器件及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310694427.1A CN104716117B (zh) 2013-12-17 2013-12-17 多芯片器件及其封装方法

Publications (2)

Publication Number Publication Date
CN104716117A CN104716117A (zh) 2015-06-17
CN104716117B true CN104716117B (zh) 2017-10-24

Family

ID=53415291

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310694427.1A Active CN104716117B (zh) 2013-12-17 2013-12-17 多芯片器件及其封装方法

Country Status (1)

Country Link
CN (1) CN104716117B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237343A (zh) * 2010-05-05 2011-11-09 万国半导体有限公司 用连接片实现连接的半导体封装及其制造方法
CN102403295A (zh) * 2010-09-07 2012-04-04 万国半导体股份有限公司 金属键接的半导体封装及其方法
CN102651360A (zh) * 2011-02-24 2012-08-29 万国半导体股份有限公司 一种可铜线键接的封装体结构及其制作方法
CN103035542A (zh) * 2011-09-29 2013-04-10 英飞凌科技股份有限公司 用于生产功率半导体设置的方法
CN103107171A (zh) * 2011-11-11 2013-05-15 万国半导体股份有限公司 一种倒装芯片的半导体器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237343A (zh) * 2010-05-05 2011-11-09 万国半导体有限公司 用连接片实现连接的半导体封装及其制造方法
CN102403295A (zh) * 2010-09-07 2012-04-04 万国半导体股份有限公司 金属键接的半导体封装及其方法
CN102651360A (zh) * 2011-02-24 2012-08-29 万国半导体股份有限公司 一种可铜线键接的封装体结构及其制作方法
CN103035542A (zh) * 2011-09-29 2013-04-10 英飞凌科技股份有限公司 用于生产功率半导体设置的方法
CN103107171A (zh) * 2011-11-11 2013-05-15 万国半导体股份有限公司 一种倒装芯片的半导体器件

Also Published As

Publication number Publication date
CN104716117A (zh) 2015-06-17

Similar Documents

Publication Publication Date Title
TWI258823B (en) Semiconductor multi-chip package and fabrication method
TW201010020A (en) Semiconductor device and method for manufacturing it
WO2012068763A1 (zh) 一种无载体栅格阵列ic芯片封装件及其制备方法
TW200939428A (en) Multi-chip package structure and method of fabricating the same
TW200810075A (en) Multichip stack package
TW410452B (en) Semiconductor package having dual chips attachment on the backs and the manufacturing method thereof
CN102044517A (zh) 一种超大功率ic芯片封装件及其生产方法
CN205723498U (zh) 多芯片的系统级晶圆级封装结构
TW201145481A (en) Semiconductor chip package
CN104716117B (zh) 多芯片器件及其封装方法
CN105140374A (zh) 一种免打线led封装结构及其制备方法
TW201247093A (en) Semiconductor packaging method to form double side electromagnetic shielding layers and device fabricated from the same
WO2016107298A1 (zh) 一种微型模塑封装手机智能卡以及封装方法
TWI331390B (en) Multi-chip stack package efficiently using a chip attached area on a substrate and its applications
TWI331379B (en) Back-to-back chip stacked device
CN202977406U (zh) 避免打线造成晶片断裂的多晶片堆叠封装结构
CN202196776U (zh) 一种扁平无载体无引线引脚外露封装件
CN207149554U (zh) 引线框架和半导体器件
TWI590345B (zh) 多晶片器件及其封裝方法
TWI353664B (en) Back-to-back stacked multi-chip package and method
TWI435434B (zh) 省略中介板之半導體封裝方法及其使用之底晶片
CN104716129B (zh) 集成堆叠式多芯片的半导体器件及其制备方法
CN104658985B (zh) 超薄半导体器件及制备方法
TWI250597B (en) Method for manufacturing multi-chip package having encapsulated bond-wires between stack chips
CN210040173U (zh) 半导体封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200601

Address after: Ontario, Canada

Patentee after: World semiconductor International L.P.

Address before: 475 oakmead Avenue, Sunnyvale, California 94085, USA

Patentee before: Alpha and Omega Semiconductor Inc.