CN210040173U - 半导体封装结构 - Google Patents

半导体封装结构 Download PDF

Info

Publication number
CN210040173U
CN210040173U CN201920932263.4U CN201920932263U CN210040173U CN 210040173 U CN210040173 U CN 210040173U CN 201920932263 U CN201920932263 U CN 201920932263U CN 210040173 U CN210040173 U CN 210040173U
Authority
CN
China
Prior art keywords
lead
chip
bearing
package structure
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201920932263.4U
Other languages
English (en)
Inventor
李文显
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Zhen Kun Science And Technology Ltd
Original Assignee
Suzhou Zhen Kun Science And Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Zhen Kun Science And Technology Ltd filed Critical Suzhou Zhen Kun Science And Technology Ltd
Priority to CN201920932263.4U priority Critical patent/CN210040173U/zh
Application granted granted Critical
Publication of CN210040173U publication Critical patent/CN210040173U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型公开了一种半导体封装结构。所述半导体封装结构包括导线架，具有多个引脚，引脚具有承放导线，其相邻对称设置的承放导线之间形成一间隔区，承放导线底部形成内凹部；芯片，放置于承放导线上且遮蔽间隔区；引线，电性连接芯片与引脚；封胶体，包覆芯片、承放导线、引线且让引脚部份露出；芯片与承放导线接触区域设有黏胶体，黏胶体固化后会分布于间隔区及内凹部内，藉此提升承放导线的支撑力，防止承放导线在打线作业时下陷变形。

Description

半导体封装结构
技术领域
本实用新型涉及一种半导体封装结构的技术领域，尤其指一种当芯片黏放于导线架且能提升结构强度的设计。
背景技术
在半导体封装结构中，导线架因具有低材料成本与高可靠度而被长期使用。导线架依承载芯片的部位不同，导线架又可区分为使用芯片座的传统导线架、芯片上引线(lead-on-chip，LOC)之导线架与引脚上芯片(chip-on-lead,COL)的导线架。其中，芯片上引线(LOC)与引脚上芯片(COL)的差异在于：芯片上引线是使导线架的引脚贴附至芯片的主动面，引脚上芯片是使芯片的背面贴附至导线架的引脚。
如图1所示，为引脚上芯片(COL)封装结构的示意图。导线架1具有多个引脚11，引脚11具有承放导线111。芯片12是利用芯片黏贴薄膜(DieAattachFilm,DAF)13固定于承放导线111上。在打线作业的加压过程中，容易下压承放导线111造成变形，使得芯片12无法黏着于承放导线111上，导致承载力变差，在后续封胶作业中容易受到模流影响而使芯片12偏移。
实用新型内容
为解决上述问题，本实用新型的主要目的是提供一种半导体芯片封装结构，主要于芯片黏着于导线架时，让部份黏胶体下陷，且在固化后形成倒钩状结构体，藉此提升导线架的支撑强度，防止承放导线下陷变形。
为实现前述目的，本实用新型采用了如下技术方案：
本实用新型为一种半导体封装结构，包括：导线架，具有多个引脚，引脚具有承放导线，相邻两个承放导线之间形成间隔区，承放导线于相接间隔区的底部形成内凹部；芯片，放置于承放导线上且遮蔽间隔区；引线，电性连接芯片与引脚；封胶体，包覆芯片、承放导线、引线且让引脚部份露出，芯片与承放导线接触区域设有黏胶体，且黏胶体分布于间隔区及内凹部内。
作为较佳优选实施方案之一，所述导线架以半蚀刻方式于承放导线底部形成内凹区。
作为较佳优选实施方案之一，所述间隔区的纵向尺寸是由上而下渐增。
作为较佳优选实施方案之一，所述承放导线对应于间隔区的所在位置是形成斜面。
作为较佳优选实施方案之一，所述承放导线对应于间隔区的所在位置是形成弧面。
作为较佳优选实施方案之一，所述承放导线与黏胶体相接触的区域为粗糙面。
作为较佳优选实施方案之一，所述粗糙面位于承放导线的顶面、侧面及底面。
作为较佳优选实施方案之一，在芯片放置于对称设置的承放导线上会同步加热，使得黏胶体软化填满间隔区并流至内凹部内。
作为较佳优选实施方案之一，在芯片以黏胶体放置于对称的承放导线上，利用黏晶头将芯片及黏胶体下压，使部份黏胶体填入间隔区并流至内凹部内。
与现有技术相比，本实用新型具有下列具体的功效：
1.本实用新型的芯片与承放导线之间具有黏胶体，且黏胶体分布间隔区及内凹部内，当黏胶体固化即形成钩状结构体，可增加承放导线的强度，改善打线制程的支撑强度，防止承放导线下陷变形。
2.因承放导线不会有下陷变形的情形，使芯片紧紧黏贴在承放导线上，后续封胶作业中就不容易受到模流而使芯片偏移。
3.不需花费许多成本，即可改善打线接合(Wirebonding)的良率，且持别适用于1mm*1mm小尺寸的封装组件。
附图说明
图1是现用技术中引脚上芯片(COL)的封装结构示意图。
图2为本实用新型半导体封装结构第一实施例的剖面示意图。
图3为本实用新型半导体封装结构第二实施例的剖面示意图。
图4为本实用新型半导体封装结构第三实施例的剖面示意图。
图5为本实用新型半导体封装结构第四实施例的剖面示意图。
图6为本实用新型半导体封装结构，第一实施例的芯片在引脚上(COL)的封装方法流程图。
图7A～图7H为本实用新型半导体封装结构，第一实施例的芯片在引脚上(COL)的封装方法运作示意图。
附图标记说明：1-导线架，11-引脚，111-承放导线，12-芯片，13-芯片黏贴薄膜，2-导线架，21-引脚，211-承放导线，212-内凹区，213-斜面，214-弧面，215-粗糙面，22-间隔区，3-芯片，4-黏胶体，5-引线，6-封胶体，7-切割装置，8-黏晶头。
具体实施方式
以下借由特定的具体实施例说明本实用新型的实施方式，熟悉此技术领域的人士可由本说明书所揭示的内容轻易地了解本实用新型的其它优点及功效。本实用新型也可借由其它不同的具体实例例加以施行或应用，本实用新型说明书中的各项细节也可基于不同观点与应用在不悖离本实用新型的精神下进行各种修饰与变更。
如图2所示，为本实用新型半导体封装结构第一实施例的剖面示意图。本实施例包括：导线架2，具有多个引脚21。引脚21一端具有承放导线211。相邻对称之承放导线211形成间隔区22，承放导线211相接于间隔区22的底部形成内凹部212。芯片3，放置于承放导线211上且遮蔽间隔区22，芯片3与承放导线211接触区域设有黏胶体4，且黏胶体4也分布于间隔区22及内凹部212内。引线5，两端电性连接芯片3与引脚21。封胶体6，包覆芯片3、承放导线211、引线5且让引脚21部份露出。
本实用新型的设计是当芯片3以黏胶体4黏着于承放导线211时，加热施压会使黏胶体4软化进一步填满间隔区22并延伸至内凹部212内。如此当黏胶体4固化后，就会如同倒钩状紧紧固定于承放导线211，且让芯片3紧紧黏固于承放导线211上。在后续打线接合作业中，位于内凹部212内固化的黏胶体4，提供适当的支撑力，能有效防止承放导线211下陷，降低不良品的产生，提高生产质量。另外芯片3紧紧地黏贴于承放导线211上，在后续封胶作业中也不容易受到模流影响而使芯片3偏移。
在上述实施例中，间隔区22由上而下的纵向尺寸皆相同，但并不以此为限。本实用新型为了增加黏胶体4的流动或固化后的强度另设有下列种不同的实施例。如图3所示，为本实用新型半导体封装结构第二实施例的剖面示意图。在本实施例中该间隔区22的纵向尺寸是由上而下渐增。在本实施例中在承放导线211对应于间隔区22的所在位置形成斜面213，此目的是为使黏胶体4更容易地沿着斜面213流至间隔区22及内凹区212内。
如图4所示，为本实用新型半导体封装结构第三实施例的剖面示意图。在本实施例中该间隔区22的纵向尺寸仍为由上而下渐增。但在本实施例中在承放导线211对应于间隔区22的所在位置形成弧面214。弧面214也有助黏胶体4流至间隔区22及内凹区212内。
如图5所示。为本实用新型半导体封装结构第四实施例的剖面示意图。在本实施例中是在承放导线211的顶面、侧面及底面皆形成粗糙面215。粗糙面215分布于承放导线211与黏胶体4相接触的区域，此可增加黏胶体4与连接承放导线211的接触面积，改善黏胶体4设置于承放导线211的黏接强度。
接着如图6所示，为本实用新型芯片在引脚上(COL)所使用的封装方法流程图。请配合参阅图7A～图7H。本实用新型所使用的封装方法步骤包括：
步骤301，涂布黏胶体4于晶圆30；如图7A所示，于晶圆30的底部涂布一层黏胶体4。
步骤302，贴附胶膜6于黏胶体4上；如图7B所示，于黏胶体4底部黏贴一层胶膜6。
步骤303，切割晶圆30形成多个芯片3，芯片3黏附着黏胶体4；如图7C所示，使用切割装置7切割晶圆30以形成多个芯片3，每个芯片3皆单独黏附着黏胶体4。
步骤304，自胶膜6上取下黏附着黏胶体4的芯片3；如图7D所示，使用黏晶头8吸取单颗芯片3，黏胶体4也会自胶膜6处剥离。
步骤305，将芯片3由黏胶体4放置于导线架2的对称设置的承放导线211上，黏胶体4填满承放导线211之间的间隔区22内，且分布于承放导线211底部的内凹部212内。如图7E所示，所使用导线架2具有多个引脚21，引脚21具有承放导线211。导线架2可利用半蚀刻方式于承放导线211底部形成内凹部212。对称设置的承放导线211之间形成有贯穿的间隔区22。请进一步参阅图7F所示，使用黏晶头8将芯片3放置承放导线211的过程中，也会同步加热，使得黏胶体4软化，分布在芯片3与承放导线211之间，再者，黏晶头8亦会提供芯片3一下压力，使黏胶体4填满间隔区22内及内凹部212内。待黏胶体4固化后就会如同倒钩状紧紧结合于承放导线211处。
步骤306，执行打线作业，使引线5两端分别电性连接芯片3及引脚21；如图7G所示，引线5两端连接于芯片3与引脚21上。
步骤307，由封胶体6塑封芯片3、承放导线211、引线5且让引脚21部份露出。如图7H所示，利用封胶体6包覆着芯片3、承放导线211、引线5、引脚21。其中引脚21会部份露出，作为电性连接端子。
综合以上所述，本实用新型芯片在引脚上(COL)的封装方法及结构，是在芯片3由黏胶体4黏着于承放导线211，进一步让黏胶体4分布于间隔区22及内凹部212内。当黏胶体4固化后，就会如同倒钩状紧紧固定于承放导线211，藉此提升导线架2的支撑强度，防止承放导线211下陷变形，以最低的成本发挥最大的效果，符合专利的申请要件。
然而，上述实施例仅例示性说明本实用新型的功效，而非用于限制本实用新型，任何熟习此技术领域的人士均可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰与改变。此外，在上述实施例中的组件的数量仅为例示性说明，也非用于限制本实用新型。因此本实用新型的权利保护范围，应如以下的申请专利范围所列。

Claims (9)

1.一种半导体封装结构，包括：导线架，具有多个引脚，所述引脚具有承放导线，相邻两个所述承放导线之间形成间隔区，所述承放导线相接于所述间隔区的底部形成内凹部；芯片，放置于所述承放导线上且遮蔽所述间隔区；引线，电性连接所述芯片与所述引脚；封胶体，包覆所述芯片、所述承放导线、所述引线且让所述引脚部份露出，其特征在于：所述芯片与所述承放导线接触区域设有黏胶体，且所述黏胶体分布于所述间隔区及所述内凹部内。
2.根据权利要求1所述的半导体封装结构，其特征在于：所述导线架以半蚀刻方式于所述承放导线底部形成所述内凹部。
3.根据权利要求1所述的半导体封装结构，其特征在于：所述间隔区的纵向尺寸是由上而下渐增。
4.根据权利要求3所述的半导体封装结构，其特征在于：所述承放导线对应于所述间隔区的所在位置是形成斜面。
5.根据权利要求3所述的半导体封装结构，其特征在于：所述承放导线对应于所述间隔区的所在位置是形成弧面。
6.根据权利要求1所述的半导体封装结构，其特征在于：所述承放导线与所述黏胶体相接触的区域为粗糙面。
7.根据权利要求6所述的半导体封装结构，其特征在于：所述粗糙面位于所述承放导线的顶面、侧面及底面。
8.根据权利要求1所述的半导体封装结构，其特征在于：所述黏胶体填满所述间隔区。
9.根据权利要求1所述的半导体封装结构，其特征在于：所述间隔区的纵向尺寸是由上而下皆相同。
CN201920932263.4U 2019-06-20 2019-06-20 半导体封装结构 Active CN210040173U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201920932263.4U CN210040173U (zh) 2019-06-20 2019-06-20 半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201920932263.4U CN210040173U (zh) 2019-06-20 2019-06-20 半导体封装结构

Publications (1)

Publication Number Publication Date
CN210040173U true CN210040173U (zh) 2020-02-07

Family

ID=69348462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201920932263.4U Active CN210040173U (zh) 2019-06-20 2019-06-20 半导体封装结构

Country Status (1)

Country Link
CN (1) CN210040173U (zh)

Similar Documents

Publication Publication Date Title
KR100526844B1 (ko) 반도체패키지 및 그 제조방법
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
US9087827B2 (en) Mixed wire semiconductor lead frame package
TW409375B (en) Method of producing semiconductor device and configuration thereof, and lead frame used in said method
JP2972096B2 (ja) 樹脂封止型半導体装置
JPH09199637A (ja) 樹脂封止型半導体装置及びその製造方法
JP3638750B2 (ja) 半導体装置
JP7030481B2 (ja) 樹脂封止金型および半導体装置の製造方法
CN210040173U (zh) 半导体封装结构
CN209896054U (zh) 引线框、引线框阵列及封装结构
CN102263077A (zh) 一种双扁平无载体无引脚的ic芯片封装件
CN1172369C (zh) 具散热片的半导体封装件
US10128130B2 (en) Method for manufacturing a semiconductor device
CN112117241A (zh) 半导体封装方法及其结构
EP2590208A2 (en) Large panel leadframe
US8258611B2 (en) Leadframe structure for electronic packages
JP4570797B2 (ja) 半導体装置の製造方法
JPH0547988A (ja) 半導体装置
JPH06209071A (ja) 樹脂封止半導体装置およびその製造方法
CN212848364U (zh) 多基岛引线框架的封装结构
JP4446719B2 (ja) 樹脂封止型半導体装置の製造方法
JP2000031367A (ja) 半導体装置及びその製造方法
TW529142B (en) Semiconductor package with die pad having recessed portion
TWI236107B (en) Semiconductor chip package and method for making the same
CN115706014A (zh) 一种改善引脚溢胶的封装方法及封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant