CN202564281U - 半导体模块 - Google Patents

半导体模块 Download PDF

Info

Publication number
CN202564281U
CN202564281U CN2012201882405U CN201220188240U CN202564281U CN 202564281 U CN202564281 U CN 202564281U CN 2012201882405 U CN2012201882405 U CN 2012201882405U CN 201220188240 U CN201220188240 U CN 201220188240U CN 202564281 U CN202564281 U CN 202564281U
Authority
CN
China
Prior art keywords
semiconductor
semiconductor element
power
semiconductor module
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2012201882405U
Other languages
English (en)
Inventor
板桥竜也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Application granted granted Critical
Publication of CN202564281U publication Critical patent/CN202564281U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

本实用新型提供能够搭载多个功率半导体元件，并具有简单的结构的半导体模块。本实用新型的半导体模块的特征在于，将功率半导体元件配置为大致一条直线，将控制半导体元件配置为相对于功率半导体元件的大致直角状。另外，其特征在于，控制半导体元件为驱动半导体元件和控制性半导体元件，在驱动半导体元件上具有过热保护电路，驱动半导体元件与功率半导体元件侧邻接配置。另外，其特征在于，半导体元件除了搭载有功率半导体元件和控制半导体元件以外还搭载有保护半导体元件。

Description

半导体模块
技术领域
本实用新型涉及半导体模块，特别涉及在引线框架上搭载多个半导体元件并进行了树脂封装的半导体模块。
背景技术
在使用多个半导体芯片时，多使用如下所述结构的半导体模块：在引线框架的下垫板之上搭载有半导体元件，用绝缘性高的塑模树脂来进行了树脂封装。在这种半导体模块中，例如多使用不是进行单纯的开关动作，而是考虑了安全性等进行更复杂的动作IPM(Intelligent Power Module)。在IPM中，同时使用开关元件(IGBT：InsulatedGate Bipolar Transistor等)构成的功率半导体元件、和用于控制该开关元件的IC(Integrated Circuit)等控制半导体元件，对它们进行树脂封装，在逆变器等电力转换装置中使用。
此时，使用引线框架和这些半导体元件来构成IPM中的电路，引线框架不仅成为这些半导体元件的支撑基板，而且还构成该电路中的配线。因此，在该半导体模块的结构中，在被构图的引线框架的下垫板之上搭载有各半导体元件。另外，构成为在下垫板周围设置有多个引线，该引线从模具层突出的结构。该突出的部分，成为该半导体模块中的输入输出端子。由于引线框架成为配线的一部分，因此由导电率高的铜或铜合金构成。
另外，除了引线框架以外，作为现有技术还公知有在散热片上搭载有功率半导体元件，在配线基板上搭载了微机和控制IC的结构的电子装置(例如，专利文献1，图1)。由此，能够构成搭载了各种半导体元件的树脂封装体。
【专利文献1】日本特开2007-129175号公报
一般，在将多个元件搭载在内部的半导体模块中，封装体尺寸变大。
但是，在现有技术中存在如下所述的问题：对于多个电子部件逐一少量搭载时是可以的，但是由于功率半导体元件是在长方形封装体的宽度上排列的，因此不能搭载多个功率半导体元件。另外，由于使用配线基板，因此存在结构变复杂。
实用新型内容
因此，本实用新型是为了解决上述问题而完成的，其目的在于，提供能够搭载多个功率半导体元件，具有简单的结构的半导体模块。
为了解决上述问题，本实用新型具有如下所述的结构。
本实用新型的半导体模块，其将功率半导体元件配置在大致一条直线上，将控制半导体元件配置为相对于功率半导体元件的大致直角状。
另外，控制半导体元件为驱动半导体元件和控制性半导体元件，在驱动半导体元件上具有过热保护电路，驱动半导体元件与功率半导体元件侧邻接配置。
另外，半导体元件除了搭载有功率半导体元件和控制半导体元件以外，还搭载有保护半导体元件。
本实用新型，由于可以在长方形封装体的长度方向上配置功率半导体元件，因此可以提供能够配置多个功率半导体元件的半导体模块。另外，由于通过引线框架的图案来构成，因此能够提供不需要配线基板，具有简单的结构的半导体模块。
附图说明
图1是本实用新型的实施例1的半导体模块的内部俯视图。
图2是本实用新型的实施例2的半导体模块的内部俯视图。
符号说明
1：半导体模块；2：引线框架；3：下垫板(功率半导体元件用下垫板)；4：下垫板(控制半导体元件用下垫板)；5：内部引线；6：外部引线；7：功率半导体元件；8：驱动半导体元件(控制半导体元件)；9：控制性半导体元件(控制半导体元件)；10：塑模树脂；11半导体模块；12：线缆；13：保护半导体元件；14：配线基板。
具体实施方式
以下，参照附图详细说明用于实施本实用新型的方式。但是，本实用新型丝毫不限定于以下的记载。
【实施例1】
以下，参照附图对本实用新型的实施例1的半导体模块进行说明。图1是本实用新型的实施例1的半导体模块的内部俯视图。该半导体模块是具有将塑模封装内部的引线框架分割为多个的下垫板，搭载多个半导体元件的树脂封装型半导体模块。
如图1所示，半导体模块1由引线框架2、功率半导体元件7、驱动半导体元件8、控制性半导体元件9、塑模树脂10构成。
引线框架2由下垫板3、下垫板4、内部引线5、外部引线6构成。在半导体中使用的引线框架2一般是通过对平板状的金属板进行压力加工来制造的。例如，对于引线框架2，能够使用板厚为0.4mm的铜或铜合金。此处，表示了一个后述的半导体模块量的图案。作为实际的引线框架，连接有多个该图案。
下垫板3具有用于搭载半导体元件等的面积，是搭载功率半导体元件7的下垫板。功率半导体元件7是输出用元件，动作时发热而成为高温。由此，功率下垫板3也成为高温。低端侧的下垫板被分割为各个面积小的部分。高端侧的下垫板为一体且形成得很大，以能够搭载3个元件。下垫板3在封装体的长度方向(图的左右方向)上大致一条直线地延伸。
下垫板4具有用于搭载半导体元件等的面积，是搭载控制用半导体元件的下垫板。控制用半导体元件是驱动半导体元件8和控制性半导体元件9，输出控制功率半导体元件7的信号，发热少。向图的上下方向延伸。而且，与下垫板3邻接并正交，构成为大致直角状(T字形状)。
内部引线5具有一个端子，作为引线接合部来使用。另一个端部与外部引线6连接。
外部引线6的一个端部与内部引线5、或各下垫板连接。另一个端部从后述的塑模树脂10(塑模封装体)突出。该部位成为半导体模块的外部输入输出端子。从功率下垫板侧(图中上面)突出的外部引线7为功率端子。从控制下垫板侧(图中下面)突出的外部引线7为控制端子。
此处，功率半导体元件7为N沟道MOSFET(Metal Oxide Semiconductor FieldEffect Transistor：金属氧化膜半导体场效应晶体管)。低端侧和高端侧各有3个元件，共搭载6个元件。例如，低端侧MOS的外形尺寸为1.8mm×2.0mm。3个元件搭载在分别独立的下垫板3(图中右侧)上。
同样地，高端侧MOS的外形尺寸为1.8mm×2.0mm。3个元件搭载在公共的下垫板3(图中左侧)上。
控制半导体元件是驱动半导体元件8和控制性半导体元件9。驱动半导体元件8为MIC(Monolithic Integrated Circuit)，外形尺寸为4.0mm×2.7mm。控制性半导体元件9为MIC，外形尺寸为3.5m×2.0mm。
在下垫板4之上，驱动半导体元件8与功率半导体元件7侧邻接配置。另外，在驱动半导体元件8的内部功能上具有加热保护电路(TSD：Thermal Shut Down)。由于与功率半导体元件7邻接，因此根据功率半导体元件7发热的热，驱动半导体元件8的元件温度超过设定温度时，保护电路功能动作。例如，在设定温度为175度的情况下，当超过该温度时，自动地动作停止。
另外，半导体元件与内部引线是通过金属细线等引线接合的，电气地连接，此处进行了省略。
塑模树脂10为塑模封装体，通过传递模塑装置对搭载了各半导体元件的引线框架2进行树脂封装。树脂封装是以覆盖搭载了功率半导体元件7、驱动半导体元件8和控制性半导体元件9的下垫板3、下垫板4、内部引线5的方式进行树脂封装的。例如，对于塑模树脂10的材质，能够使用热硬化性环氧树脂。
另外，塑模树脂10在俯视面上为长方形，向图中左右方向延伸。外部引线6从长度方向的相对的塑模树脂10(塑模封装体)的端面突出。该外部引线6是作为电气的输入输出的外部端子来使用的，被引线成型为适合基板安装的形状(省略图示)。当弯曲为90度时，能够成为一般的DIP(Dual Inline Package)型封装体。
接着，对上述实施例1的半导体模块1的效果进行说明。
在本实用新型的实施例1的半导体模块1中，在塑模树脂的长度方向上大致一条直线地配置功率半导体元件。由此，使功率半导体元件靠近一侧，能够在封装的整个长度上排列多个。
另外，将控制半导体元件配置为相对于功率半导体元件的大致直角状(T字形状)。由此，在半导体模块1中，在功率半导体元件发热时，由于相邻的端面少，因此很难向控制半导体元件搭载的下垫板传热。由于配置为大致直角状(T字形状)，因此能够具有控制半导体元件很难受到热影响的封装体内部结构。能够防止半导体模块的误动作，提高可信性。
另外，在功率半导体元件部过度地发热时，由于在邻接的驱动半导体元件上具有加热保护电路，因此能够使施加在控制半导体元件的发热影响成为最小限。同样地，能够防止半导体模块的误动作，提供可信性。
另外，由于仅在引线框架上搭载半导体元件，因此不需要金属散热板。由此，在半导体模块1中，由于仅由引线框架、半导体元件和塑模树脂来构成，因此能够减少制造时的结构部件个数，能够以简单的结构来实现封装化。能够使半导体模块实现低成本化。
如上所述，虽然记载了用于实施本实用新型的方式，但是可知本领域技术人员能够从该公开得到各种代替实施方式、实施例。
在上述的例子中，虽然配置了功率半导体元件和控制半导体元件，但是也可以增加配置其他的部件。例如，作为实施例2，可以构成为如图2所示的半导体模块11。
通过焊接等(未图示)将功率半导体元件7搭载在下垫板3上，将控制半导体元件(驱动半导体元件8和控制性半导体元件9)搭载在下垫板4上(由于与图1相同，因此省略符号)。作为其他搭载部件，能够搭载多个保护半导体元件13和配线基板14。
在保护半导体元件13上搭载有作为输入保护电路的二极管(1.2mm×1.2mm)。在配线基板14上搭载有作为线缆配线的中继的印刷基板(2.4mm×1.2mm)等。由此，能够增加模块电路保护和内部配线的自由度。
此处，通过引线接合装置，使用线缆12将各半导体元件的表面电极与内部引线5的一个端部电连接，使用直径为35微米的金细线。
由此，半导体模块11作为IPM，能够得到与实施例1相同的效果。而且，通过搭载其他部件，在保护功能的增加和引线框架的图案布局设计上有富余。由此，能够实现半导体模块的多功能化。

Claims (4)

1.一种半导体模块，其是具有将塑模封装体内部的引线框架分割为多个的下垫板，并搭载有多个半导体元件的树脂封装型半导体模块，该半导体模块的特征在于，
将功率半导体元件配置在大致一条直线上，将控制半导体元件相对于所述功率半导体元件配置为大致直角状。
2.根据权利要求1所述的半导体模块，其特征在于，
所述控制半导体元件为驱动半导体元件和控制性半导体元件，在所述驱动半导体元件上具有过热保护电路，所述驱动半导体元件与所述功率半导体元件侧邻接配置。
3.根据权利要求1或2所述的半导体模块，其特征在于，
所述半导体元件除了搭载有所述功率半导体元件和所述控制半导体元件以外，还搭载有保护半导体元件。
4.根据权利要求1至3中的任意一项所述的半导体模块，其特征在于，
该半导体模块是从所述塑模封装体突出的外部引线弯曲而成的DIP型封装体。
CN2012201882405U 2012-03-29 2012-04-27 半导体模块 Expired - Fee Related CN202564281U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-076236 2012-03-29
JP2012076236A JP2013207168A (ja) 2012-03-29 2012-03-29 半導体モジュール

Publications (1)

Publication Number Publication Date
CN202564281U true CN202564281U (zh) 2012-11-28

Family

ID=47213907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012201882405U Expired - Fee Related CN202564281U (zh) 2012-03-29 2012-04-27 半导体模块

Country Status (2)

Country Link
JP (1) JP2013207168A (zh)
CN (1) CN202564281U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867839A (zh) * 2014-02-21 2015-08-26 三垦电气株式会社 半导体装置的制造方法和半导体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867839A (zh) * 2014-02-21 2015-08-26 三垦电气株式会社 半导体装置的制造方法和半导体装置

Also Published As

Publication number Publication date
JP2013207168A (ja) 2013-10-07

Similar Documents

Publication Publication Date Title
US9892998B2 (en) Package module of power conversion circuit and manufacturing method thereof
JP3910383B2 (ja) パワーモジュールおよびインバータ
JP5251066B2 (ja) 半導体装置
JP5017332B2 (ja) インバータ
US7551455B2 (en) Package structure
KR20080087161A (ko) 오픈 프레임 패키지를 가지는 하이 파워 모듈
JP5378683B2 (ja) 回路装置およびその製造方法
CN104037147A (zh) 半导体装置
US20110278706A1 (en) Power Electronic Device Package
CN110914975B (zh) 功率半导体模块
CN111816572A (zh) 芯片封装及其形成方法、半导体器件及其形成方法、半导体装置及其形成方法、三相系统
JP2017017109A (ja) 半導体装置
JP4403166B2 (ja) パワーモジュールおよび電力変換装置
US10699987B2 (en) SMD package with flat contacts to prevent bottleneck
CN104347543B (zh) 电子元件和电子装置
CN202564281U (zh) 半导体模块
US20230146272A1 (en) Semiconductor apparatus
CN202549842U (zh) 半导体模块
EP2680305A2 (en) Semiconductor package
JP2005353713A (ja) 半導体装置
CN202549841U (zh) 半导体模块
CN107749408B (zh) 一种弹性导热件露出封装结构
CN202712183U (zh) 半导体模块
KR102484544B1 (ko) 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지
EP4123699A1 (en) A semiconductor device and a method of manufacturing of a semiconductor device

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121128

Termination date: 20210427