CN105789190B - 一种集成芯片、集成芯片系统和集成芯片的生产方法 - Google Patents
一种集成芯片、集成芯片系统和集成芯片的生产方法 Download PDFInfo
- Publication number
- CN105789190B CN105789190B CN201610317354.8A CN201610317354A CN105789190B CN 105789190 B CN105789190 B CN 105789190B CN 201610317354 A CN201610317354 A CN 201610317354A CN 105789190 B CN105789190 B CN 105789190B
- Authority
- CN
- China
- Prior art keywords
- chip
- pin
- circuit board
- linkage function
- integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 238000004806 packaging method and process Methods 0.000 claims description 21
- 238000005538 encapsulation Methods 0.000 claims description 18
- 239000011241 protective layer Substances 0.000 claims description 14
- 230000002093 peripheral effect Effects 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 230000010354 integration Effects 0.000 abstract description 24
- 239000010410 layer Substances 0.000 description 25
- 238000000034 method Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005485 electric heating Methods 0.000 description 1
- 238000003032 molecular docking Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Manufacturing & Machinery (AREA)
Abstract
本发明提供了一种集成芯片、集成芯片系统和集成芯片的生产方法,其中,该集成芯片包括多个芯片,其中相邻的两个芯片的表面设置有具有连接功能的引脚;具有连接功能的引脚包括凸形引脚和凹形引脚;其中,凹形引脚与凸形引脚的大小和形状均匹配;相邻的两个芯片通过具有连接功能的引脚连接。本发明提高了芯片的集成程度。
Description
技术领域
本发明涉及芯片封装技术领域,具体而言,涉及一种集成芯片、集成芯片系统和集成芯片的生产方法。
背景技术
半导体集成电路芯片的封装,具有安放、固定、密封、保护芯片和增强电热性能的作用。芯片上的接点用导线连接到封装外壳的引脚上,这些引脚又通过印制板上的导线与其他器件建立连接。因此,封装对中央处理器和其他大规模集成电路都起着重要的作用。
目前,现有的封装方式是一层封装,即在一层封装结构里面,放入一个或多个芯片,然后将芯片与封装结构上面的电路焊接在一起,且芯片最大引脚数量仅为1000个左右。因此,现有的芯片集成程度较低。
针对上述芯片的集成程度较低的问题,目前尚未提出有效的解决方案。
发明内容
有鉴于此,本发明实施例的目的在于提供一种集成芯片、集成芯片系统和集成芯片的生产方法,以提高芯片的集成程度。
第一方面,本发明实施例提供了一种集成芯片,包括多个芯片,其中相邻的两个芯片的表面设置有具有连接功能的引脚;具有连接功能的引脚包括凸形引脚和凹形引脚;其中,凹形引脚与凸形引脚的大小和形状均匹配;相邻的两个芯片通过具有连接功能的引脚连接。
结合第一方面,本发明实施例提供了第一方面的第一种可能的实施方式,其中,上述多个芯片的排列方式是平行叠加。
结合第一方面,本发明实施例提供了第一方面的第二种可能的实施方式,其中,上述多个芯片包括分别具有封装结构的芯片。
结合第一方面,本发明实施例提供了第一方面的第三种可能的实施方式,其中,上述芯片的侧面设置有具有连接功能的引脚。
结合第一方面,本发明实施例提供了第一方面的第四种可能的实施方式,其中,上述芯片的顶部、底部和侧面设置有外围电路;具有连接功能的引脚与芯片的内部电路的外伸引脚通过外围电路相连接。
结合第一方面的第四种可能的实施方式,本发明实施例提供了第一方面的第五种可能的实施方式,其中,上述芯片上覆盖有绝缘保护层,外围电路和具有连接功能的引脚设置在绝缘保护层上。
第二方面,本发明实施例提供了一种集成芯片系统,包括上述集成芯片,还包括:子电路板、母电路板、封装装置和基板,其中,上述集成芯片设置在子电路板上,且通过上述具有连接功能的引脚连接;一个或者多个子电路板与一个母电路板通过具有连接功能的引脚连接;集成芯片、子电路板和母电路板均位于封装装置内,封装装置位于设置有外引脚的基板上。
结合第二方面,本发明实施例提供了第二方面的第一种可能的实施方式,其中,一个或者多个子电路板平行排列,平行排列的子电路板与母电路板垂直连接。
第三方面,本发明实施例提供了一种集成芯片的生产方法,该方法包括:在进行多个芯片的集成操作时,在相邻的两个芯片的表面设置具有连接功能的引脚;其中,具有连接功能的引脚包括凸形引脚和凹形引脚;凹形引脚与凸形引脚的大小和形状均匹配;设置相邻的两个芯片通过具有连接功能的引脚连接,得到集成有多个芯片的集成芯片。
结合第三方面,本发明实施例提供了第三方面的第一种可能的实施方式,其中,在相邻的两个芯片的表面设置具有连接功能的引脚包括:在每个芯片的表面覆盖绝缘保护层;采用蚀刻技术在覆盖有上述绝缘保护层的芯片的四个侧面设置侧面电路,该侧面电路与芯片的内部电路的外伸引脚连接;在相邻的两个覆盖有上述绝缘保护层的芯片的顶部或底部设置上述具有连接功能的引脚;采用蚀刻技术在芯片的顶部和底部设置与上述具有连接功能的引脚连通的电路;将侧面电路与芯片的顶部和底部的电路连接。
本发明实施例提供的一种集成芯片、集成芯片系统和集成芯片的生产方法,通过设置具有连接功能的引脚连接多个芯片,能够将多个芯片通过多种方式的叠加来构成一个高度集成的芯片集合,大大降低了芯片集成的体积,提高了芯片的集成程度。
进一步,通过在上述芯片的顶部、底部和侧面设置外围电路,可以使芯片在与外部电路连接时,不拘泥于平面、单层的排列连接,实现芯片与芯片或者芯片与电路之间的叠加、立体的排列连接,从而提高了芯片的集成程度和集成性能。
为使本发明的上述目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附附图,作详细说明如下。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对本发明实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1示出了本发明实施例所提供的一种集成芯片结构示意图;
图2示出了本发明实施例所提供的一种集成芯片系统的内部结构示意图;
图3示出了本发明实施例所提供的一种集成芯片系统的外部结构示意图;
图4本发明实施例所提供的另一种集成芯片系统结构示意图;
图5示出了本发明实施例所提供的一种集成芯片的生产方法的流程图。
主要元件符号说明:
11-上层芯片 12-下层芯片
13-凹形引脚 14-凸形引脚
21-集成芯片 22-子电路板
23-母电路板 24-具有连接功能的引脚
31-封装装置 32-基板
33-外引脚 41-封装结构
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
考虑到现有的芯片的集成程度较低的问题,本发明实施例提供了一种集成芯片、集成芯片系统和集成芯片的生产方法,下面通过实施例进行描述。
实施例1
参见图1所示的一种集成芯片结构示意图。
本发明实施例中的集成芯片包括多个芯片(图1中以两个芯片为例,包括上层芯片11和下层芯片12),其中,相邻的两个芯片的表面设置有具有连接功能的引脚;上述具有连接功能的引脚包括凸形引脚14和凹形引脚13;其中,凹形引脚13与凸形引脚14的大小和形状均匹配;相邻的两个芯片通过具有连接功能的引脚连接。上述凸形引脚14的形状可以是正方体、长方体、半球体、柱体和椎体等。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
通过上述具有连接功能的引脚连接多个芯片,能够将多个芯片通过多种方式的叠加来构成一个高度集成的芯片集合,大大降低了芯片集成的体积,提高了芯片的集成程度。
进一步,本发明实施例在实际实现时,上述多个芯片的排列方式是平行叠加。
通过上述平行叠加的排列方式,能够较大程度地降低芯片集成的体积,从而提升芯片的集成程度。
进一步,上述多个芯片包括分别具有封装结构的芯片。其中,上述具有连接功能的引脚设置在上述具有封装结构的芯片的封装结构的顶部或底部;封装结构内置了芯片,上层封装结构底部的具有连接功能的引脚与下层封装结构顶部的具有连接功能的引脚相连接。
通过上述方式将多个芯片通过多层封装结构的叠加来构成一个高度集成的芯片集合,可以提升具有封装结构的芯片的集成程度。
优选地,上述芯片的侧面设置有具有连接功能的引脚。
通过在芯片的侧面设置具有连接功能的引脚,可以在芯片的侧面连接其他芯片、电路或者封装结构等装置,增加了芯片的集成方式,提高了芯片的集成程度。
为了提升芯片的集成性能,本发明实施例在实际实施时,上述芯片的顶部、底部和侧面设置有外围电路;上述具有连接功能的引脚与芯片的内部电路的外伸引脚通过外围电路相连接。
通过上述电路连接方式可以使芯片在与外部电路连接时,不拘泥于平面、单层的排列连接,实现芯片与芯片或者芯片与电路之间的叠加、立体的排列连接,从而提高了芯片的集成程度和集成性能。
为了使上述具有连接功能的引脚和外围电路更加稳定,上述芯片上覆盖有绝缘保护层,外围电路和具有连接功能的引脚设置在绝缘保护层上。
通过覆盖绝缘保护层,将芯片内部电路与外围电路隔离,使芯片的电路更加稳定,提升了芯片的性能。
实施例2
参见如图2所示的一种集成芯片系统的内部结构示意图和如图3所示的一种集成芯片系统的外部结构示意图。
为了使集成芯片能够得到广泛的应用,需要将集成芯片进行封装,本发明实施例提供了一种集成芯片系统,包括集成芯片21、子电路板22、母电路板23、封装装置31和基板32,其中,该集成芯片设置在子电路板上,且通过上述具有连接功能的引脚24连接;一个或者多个子电路板与一个母电路板通过具有连接功能的引脚24连接;上述集成芯片21、子电路板22和母电路板23均位于封装装置31内,该封装装置31位于设置有外引脚33的基板32上。上述封装装置包括金属封装装置。
上述集成芯片系统通过设置在基板上的外引脚33与外部电路连接;系统内部集成大量芯片,该内部芯片间通过具有连接功能的引脚24连接,从而大大降低了封装体积,提升了集成芯片的集成程度和性能。
进一步,本发明实施例在实际实现时,上述集成芯片系统中的一个或者多个子电路板平行排列,该平行排列的子电路板与上述母电路板垂直连接。
上述排列和连接方式,可以使一个母电路板上垂直连接多个子电路板,进而集成多个设置在子电路板上的芯片,集成程度较高。
实施例3
参见如图4所示的的另一种集成芯片系统结构示意图;
本发明实施例提供的另一种集成芯片系统,包括分别具有封装结构的集成芯片(集成芯片21内置于封装结构41中),封装装置31和基板32,其中,上述分别具有封装结构的集成芯片之间通过上述具有连接功能的引脚24连接;上述分别具有封装结构的集成芯片的侧面通过具有连接功能的引脚与上述封装装置31的底部连接。上述封装装置包括金属封装装置。
上述分别具有封装结构的集成芯片位于封装装置31内,该封装装置31位于设置有外引脚33的基板32上。
上述集成芯片系统通过设置在基板32上的外引脚33与外部电路连接;系统内部集成大量芯片,该芯片间通过具有连接功能的引脚24连接,从而大大降低了封装体积,提升了集成芯片的集成程度和性能。
进一步,本发明实施例在实际实现时,上述集成芯片系统中的一个或者多个分别具有封装结构的集成芯片平行排列,该平行排列的具有封装结构的集成芯片与上述封装装置的底部垂直连接。
上述排列和连接方式,可以使一个封装装置内部垂直连接多个具有封装结构的集成芯片,集成程度较高。
实施例4
参见图5所示的一种集成芯片的生产方法的流程图,该方法包括以下步骤:
步骤S502,在进行多个芯片的集成操作时,在相邻的两个芯片的表面设置具有连接功能的引脚;其中,该具有连接功能的引脚包括凸形引脚和凹形引脚;该凹形引脚与凸形引脚的大小和形状均匹配;
步骤S504,设置相邻的两个芯片通过具有连接功能的引脚连接,得到集成有多个芯片的集成芯片。
除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对步骤、数字表达式和数值并不限制本发明的范围。
通过设置上述具有连接功能的引脚,能够将多个芯片通过多种方式的叠加来构成一个高度集成的芯片集合,大大降低了芯片集成的体积,提高了芯片的集成程度。
为了进一步提升芯片的集成性能,本发明实施例在实际实施时,上述在相邻的两个芯片的表面设置具有连接功能的引脚步骤可以包括:在每个芯片的表面覆盖绝缘保护层;采用蚀刻技术在覆盖有该绝缘保护层的芯片的四个侧面设置侧面电路,该侧面电路与芯片的内部电路的外伸引脚连接;在相邻的两个覆盖有绝缘保护层的芯片的顶部或底部设置上述具有连接功能的引脚;采用蚀刻技术在芯片的顶部和底部设置与上述具有连接功能的引脚连通的电路;将上述侧面电路与在芯片的顶部和底部的电路连接。
本发明实施例所提供的生产方式,其实现原理及产生的技术效果和前述装置和系统实施例相同,为简要描述,生产方式实施例部分未提及之处,可参考前述装置和系统实施例中相应内容。
通过上述生产方式,可以使芯片的电路更加稳定;同时可以使芯片在与外部电路连接时,不用拘泥于平面、单层的排列连接,实现芯片与芯片或者芯片与电路之间的叠加、立体的排列连接,从而提高了芯片的集成程度和集成性能。
实施例5
本发明实施例将芯片的封装方式进行了改进,由一层封装改成了多层封装,每一层封装内部都可以内置一个或多个芯片,从而极大提高了芯片的密集性,并且能够提供更强大的芯片性能。
本发明实施例提供的集成芯片,该集成芯片的第一层封装结构的顶部没有电路,而底部设置有上述具有连接功能的引脚。该具有连接功能的引脚(也叫做内引脚,下文称“内引脚”)是上下两层封装结构相互对准、相互对接的一种集成芯片的内部引脚;上述内引脚包括阴引脚和阳引脚两种,彼此相互铆接。本发明实施例中的集成芯片通过两层封装结构之间以内引脚方式对接而成,且内引脚数量远超于现有技术中常规焊接的引脚数量。
本发明实施例提供了生产上述集成芯片的方法,包括如下步骤:
(1)在第一层封装结构的内部放置芯片后,将第一层封装结构底部的内引脚对准第二层封装结构顶部的内引脚,然后两层封装结构对准连接。
(2)第二层封装结构的顶部的内引脚与第一层封装结构底部的内引脚对接,然后在第二层封装结构的内部放置芯片。
(3)上述多层集成芯片的侧面通过内引脚与封装装置底部连接。
另外,上述集成芯片平行排列,该平行排列的集成芯片与上述封装装置的底部垂直连接。上述排列和连接方式,可以使一个封装装置内部垂直连接多个具有封装结构的集成芯片,集成程度较高。
上述生产集成芯片的方法中,应用相关芯片技术对电路板进行蚀刻。由于内引脚的尺寸微小,且设置内引脚的技术是阴阳铆接技术,该技术能超越传统焊接技术,可以使内引脚数量达一万个左右,远远超出现有芯片封装技术中焊接引脚的数量(现有技术中焊接引脚的数量为约一千个左右)。
本发明实施例中,采用蚀刻技术在芯片上蚀刻出约一万个左右的内引脚,可以在内部封装结构中芯片之间实现上万个内引脚的对接;且由于芯片封装结构的侧面也设置内引脚,可以使封装结构的侧面通过内引脚对接其他封装结构,增加了芯片的集成方式。
通过采用上述内引脚技术,可以让本发明实施例中的一块集成芯片形成一种正方体或长方体的“立体”芯片,且电脑的主板可以被内引脚形成的集成芯片的电路结构代替,从而本发明实施例中的一块集成芯片可以完成一台电脑的整合。
本发明实施例提供了另一种封装技术,包括如下步骤:
(1)在芯片上覆盖绝缘保护层,并通过加工方式将该绝缘保护层平整。
(2)在芯片的四个侧面进行蚀刻加工,形成侧面电路,该侧面电路与芯片伸出的引脚连接,形成侧面的多种电路连线。
(3)在芯片的顶部和底部进行电路板蚀刻,形成内引脚,该内引脚再与上述侧面电路连接。
(4)一个芯片叠加一层子电路板,由芯片的内引脚与子电路板的内引脚对接;多个横向的子电路板延伸出去再连接到一个竖向的母电路板上,从而形成本发明实施例中的集成芯片。
本发明实施例通过芯片伸出的引脚连接到芯片的顶部和底部的内引脚,从而形成一个封闭的电路结构;另外,在芯片上面覆盖一层绝缘保护层,在该绝缘保护层上面蚀刻电路板,再将上述电路板连接成为围绕着芯片顶部和芯片底部的封闭电路结构,最终形成本发明实施例中的集成芯片。
现有技术中的集成芯片是一个封装结构里面放一片或数片芯片,集成度很低。而本发明实施例中的集成芯片将多个封装结构通过内引脚技术结合在一起,集成的芯片可以达到十片以上,而占用的面积却和采用现有技术封装的一片或数片芯片所占有的面积一致。例如,现有技术中,中央处理器的封装为边长十厘米左右的正方形,而封装内部的芯片只是几片;但是本发明实施例的集成芯片在同样是边长十厘米左右的正方形封装内部,可集成数十片中央处理器的芯片,从而形成一个高度集成的中央处理器芯片。
在这里示出和描述的所有示例中,任何具体值应被解释为仅仅是示例性的,而不是作为限制,因此,示例性实施例的其他示例可以具有不同的值。
本发明实施例对原始芯片进行封装后,通过多层封装结构叠加成高度集成的芯片集群。上述高度集成的芯片集群,以多层封装结构为基础,再包括内引脚技术等多种技术整合而成,具备极高的性能,其性能远远超越现有技术中一片或数片芯片在一层封装结构内而具有的性能,并且高度集成了大量芯片,远远超越现有的芯片的集成度。
在本发明实施例所提供的几个实施例中,应该理解到,所揭露的系统、装置和方法,可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,又例如,多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应所述以权利要求的保护范围为准。
Claims (7)
1.一种集成芯片系统,其特征在于,包括集成芯片,所述集成芯片还包括多个芯片,其中相邻的两个芯片的表面设置有具有连接功能的引脚;
所述具有连接功能的引脚包括凸形引脚和凹形引脚;其中,所述凹形引脚与所述凸形引脚的大小和形状均匹配;
所述相邻的两个芯片通过所述具有连接功能的引脚连接;
还包括:子电路板、母电路板、封装装置和基板,其中,
所述集成芯片设置在所述子电路板上,且通过所述具有连接功能的引脚连接;
一个或者多个所述子电路板与一个所述母电路板通过具有连接功能的引脚连接;多个横向的子电路板延伸出去连接到一个竖向的母电路板上;
所述集成芯片、所述子电路板和所述母电路板均位于所述封装装置内,所述封装装置位于设置有外引脚的所述基板上。
2.根据权利要求1所述的集成芯片系统,其特征在于,所述多个芯片的排列方式是平行叠加。
3.根据权利要求1所述的集成芯片系统,其特征在于,所述多个芯片包括分别具有封装结构的芯片。
4.根据权利要求1所述的集成芯片系统,其特征在于,所述芯片的侧面设置有所述具有连接功能的引脚。
5.根据权利要求1所述的集成芯片系统,其特征在于,所述芯片的顶部、底部和侧面设置有外围电路;
所述具有连接功能的引脚与所述芯片的内部电路的外伸引脚通过所述外围电路相连接。
6.根据权利要求5所述的集成芯片系统,其特征在于,所述芯片上覆盖有绝缘保护层,所述外围电路和所述具有连接功能的引脚设置在所述绝缘保护层上。
7.根据权利要求1所述的系统,其特征在于,一个或者多个所述子电路板平行排列,平行排列的所述子电路板与所述母电路板垂直连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610317354.8A CN105789190B (zh) | 2016-05-12 | 2016-05-12 | 一种集成芯片、集成芯片系统和集成芯片的生产方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610317354.8A CN105789190B (zh) | 2016-05-12 | 2016-05-12 | 一种集成芯片、集成芯片系统和集成芯片的生产方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105789190A CN105789190A (zh) | 2016-07-20 |
CN105789190B true CN105789190B (zh) | 2018-11-23 |
Family
ID=56378749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610317354.8A Active CN105789190B (zh) | 2016-05-12 | 2016-05-12 | 一种集成芯片、集成芯片系统和集成芯片的生产方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105789190B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107768326B (zh) * | 2017-10-12 | 2019-09-27 | 中国科学院微电子研究所 | 一种碳化硅功率器件封装结构 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1155760A (zh) * | 1995-12-15 | 1997-07-30 | 国际商业机器公司 | 外形可控多芯片组件 |
CN101330067A (zh) * | 2007-06-22 | 2008-12-24 | 财团法人工业技术研究院 | 自对准晶片或芯片结构以及自对准堆迭结构及其制造方法 |
CN101626014A (zh) * | 2008-07-11 | 2010-01-13 | 启萌科技有限公司 | 半导体芯片模块及其制造方法 |
CN101859761A (zh) * | 2009-04-10 | 2010-10-13 | (株)赛丽康 | 图像传感器的、具有三维结构的单位像素及其制造方法 |
CN105097747A (zh) * | 2015-09-01 | 2015-11-25 | 上海伊诺尔信息技术有限公司 | 智能卡芯片封装结构及封装方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3065309B1 (ja) * | 1999-03-11 | 2000-07-17 | 沖電気工業株式会社 | 半導体装置の製造方法 |
US20080303172A1 (en) * | 2007-06-11 | 2008-12-11 | Michael Bauer | Method for stacking semiconductor chips and semiconductor chip stack produced by the method |
-
2016
- 2016-05-12 CN CN201610317354.8A patent/CN105789190B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1155760A (zh) * | 1995-12-15 | 1997-07-30 | 国际商业机器公司 | 外形可控多芯片组件 |
CN101330067A (zh) * | 2007-06-22 | 2008-12-24 | 财团法人工业技术研究院 | 自对准晶片或芯片结构以及自对准堆迭结构及其制造方法 |
CN101626014A (zh) * | 2008-07-11 | 2010-01-13 | 启萌科技有限公司 | 半导体芯片模块及其制造方法 |
CN101859761A (zh) * | 2009-04-10 | 2010-10-13 | (株)赛丽康 | 图像传感器的、具有三维结构的单位像素及其制造方法 |
CN105097747A (zh) * | 2015-09-01 | 2015-11-25 | 上海伊诺尔信息技术有限公司 | 智能卡芯片封装结构及封装方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105789190A (zh) | 2016-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI506744B (zh) | 包含高密度無凸塊建立層及較小密度核心或無核心基底之積體電路封裝 | |
CN107636813B (zh) | 具有高密度管芯至管芯连接的半导体封装及其制造方法 | |
CN104350595B (zh) | 克服分划板区域限制的大型硅中介板 | |
CN103999215B (zh) | 用于微电子管芯、含有微电子管芯的微电子组件、微电子系统的封装,以及降低微电子封装中的管芯应力的方法 | |
CN103688353B (zh) | 微电子器件、层叠管芯封装及包含层叠管芯封装的计算系统、制造层叠管芯封装中的多通道通信路径的方法以及实现层叠管芯封装的部件之间的电通信的方法 | |
CN105826307B (zh) | 包含内插器的半导体封装 | |
CN103258807B (zh) | 线路基板、半导体封装结构及线路基板制作工艺 | |
CN106057788A (zh) | 具有中介层的半导体封装及其制造方法 | |
CN108807200A (zh) | 具有引线键合的多管芯堆叠的集成电路封装 | |
CN109300863A (zh) | 半导体封装结构以及半导体封装方法 | |
CN104952855B (zh) | 包括叠置的电子部件的电子组件 | |
US10157252B2 (en) | Method and apparatus of a three dimensional integrated circuit | |
CN106024754A (zh) | 半导体封装组件 | |
CN105374780B (zh) | 具有包括处理层的窄因子过孔的电子封装 | |
US6882046B2 (en) | Single package containing multiple integrated circuit devices | |
US9324633B2 (en) | Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same | |
CN105575931A (zh) | 半导体封装 | |
CN104952741B (zh) | 柔性基板上的电气电路 | |
CN104685624A (zh) | 重组晶圆级微电子封装 | |
CN105789190B (zh) | 一种集成芯片、集成芯片系统和集成芯片的生产方法 | |
US20200227355A1 (en) | Through-Core Via | |
US8749072B2 (en) | Semiconductor package with integrated selectively conductive film interposer | |
CN103337486A (zh) | 半导体封装构造及其制造方法 | |
CN103855135A (zh) | 三维硅穿孔构建 | |
CN104425424A (zh) | 基板结构、半导体封装、堆迭式封装结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20201021 Address after: 226000 machinery and electronics industry park, Xianfeng Town, Nantong, Jiangsu (Zhou Weicun), Tongzhou District Patentee after: NANTONG NANPING ELECTRONIC TECHNOLOGY Co.,Ltd. Address before: 536000 the Guangxi Zhuang Autonomous Region Lianzhou Hepu County of Beihai City Town Road No. 21 Building 2 405 base Patentee before: Huang Zuhui |