CN104347571A - 功率控制器件及其制备方法 - Google Patents
功率控制器件及其制备方法 Download PDFInfo
- Publication number
- CN104347571A CN104347571A CN201310342773.3A CN201310342773A CN104347571A CN 104347571 A CN104347571 A CN 104347571A CN 201310342773 A CN201310342773 A CN 201310342773A CN 104347571 A CN104347571 A CN 104347571A
- Authority
- CN
- China
- Prior art keywords
- pin
- chip
- pedestal
- row
- carrying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/4005—Shape
- H01L2224/4009—Loop shape
- H01L2224/40095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Abstract
本发明一般涉及高端、低端MOSFET集成控制IC的功率控制器件。功率控制器件包括:一芯片安装单元和一控制芯片及第一、第二芯片,该芯片安装单元包括一基座和基座附近的第一、第二引脚及第一、第二排承载引脚,第一、第二芯片均安装在基座之上,控制芯片安装在第一、第二排承载引脚之上,并且第一芯片正面的一个主电极通过一第一金属片电性连接到第一引脚上,第二芯片正面的一个主电极通过一第二金属片电性连接到第二引脚上。
Description
技术领域
本发明一般涉及一种电源管理器件,尤其是涉及高端、低端MOSFET集成控制IC的功率控制器件及其制备方法。
背景技术
在DC-DC之类的电源控制器件中,处于工作态的晶片的功耗比较大,往往要求晶片的源极端或漏极端能具有较好的热量消散效果,而使得部分引线框架裸露至塑封体之外。例如在图1所示的一种含有高端MOSFET11和低端MOSFET13的DC-DC变换器10,变换器10还包含有一个控制芯片12,控制芯片12输出PWM或PFM信号至MOSFET11、13并接收它们的反馈信号,所以MOSFET11、13的一部分电极焊垫与控制芯片12的I/O焊垫之间还通过多条键合线实施电性连接。其中,MOSFET11、13分别粘贴在分隔开的基座21、23上,MOSFET11的源极端通过金属片15连接到基座23上,MOSFET13的源极通过金属片16连接到引脚24上,而控制芯片12则粘贴在另一孤立的基座22上,基座21、23底面将裸露在图中未示意出的塑封体的之外,用作与外部电路进行电性接触的端口和散热的主要途径。较为明显的是,基座21、22、23占有较大的面积,这不仅导致成本不菲而且抑制了市场对器件的轻小化的主流要求。此外,美国专利申请US2012061813A1亦公开了一种DC-DC转换器,其并排的高端、低端MOSFET位于基座上,而将控制器件完全叠加至高端、低端MOSFET之上,这就要求下方的MOSFET的引线必须有较低的线弧高度值,否则控制芯片容易触及到其下方的金属引线,其另一个不良后果是,高端、低端MOSFET在各自上方一侧的散热途径被控制芯片完全隔断。
正是基于以上问题的考虑,提出了本申请后续的各种实施方式。
发明内容
在一种实施方式中,功率控制器件包括:一芯片安装单元和一控制芯片及第一、第二芯片,该芯片安装单元包括一基座和基座附近的第一、第二引脚及第一、第二排承载引脚;基座具有相对的一组第一、第二横向边缘及相对的一组第一、第二纵向边缘,其中,第一引脚邻近第一横向边缘并且其条状键合区沿第一横向边缘长度方向延伸,第二引脚邻近第二横向边缘并且其条状键合区沿第二横向边缘长度方向延伸;第一、第二排承载引脚位于基座的第二纵向边缘的一侧,且第一排承载引脚中的每一个承载引脚皆平行于第二纵向边缘并由第一引脚的横向延长线上向第一、第二横向边缘之间的对称中心线延伸,及第二排承载引脚中的每一个承载引脚皆平行于第二纵向边缘并由第二引脚的横向延长线上向所述对称中心线延伸;第一、第二芯片均安装在基座之上,控制芯片安装在第一、第二排承载引脚之上,并且第一芯片正面的一个主电极通过一第一金属片电性连接到第一引脚上,第二芯片正面的一个主电极通过一第二金属片电性连接到第二引脚上。
上述功率控制器件,基座具有一个连接部,从基座位于第二纵向边缘的一侧的顶部向第一排承载引脚中最内侧的一个承载引脚延伸,并与其连接。第一、第二芯片均粘附在基座的顶面上,使第一、第二芯片各自背面的背部电极均粘附在基座的顶面。
第一、第二排承载引脚各自的每个承载引脚均皆包括相互连接的一个上置引脚和一个下置引脚,承载引脚的上置引脚的顶面均与第一、第二芯片各自的正面共面;控制芯片以向第一、第二芯片偏移的方式倒装安装在第一、第二排承载引脚上,偏移程度为使其具有与第一、第二芯片形成交叠的交叠部分,使交叠部分正面的多个焊垫上相应设置的多个金属凸块分别对准并电性连接至第一、第二芯片各自正面的主电极、副电极;控制芯片余下的焊垫上设置的金属凸块分别对准并电性连接至相应的各上置引脚上。
上述功率控制器件,还包括一个将芯片安装单元、第一和第二芯片、控制芯片、第一和第二金属片及各金属凸块予以包覆的塑封体,其包覆方式至少使各下置引脚的底面、基座的底面、第一和第二引脚各自的底面从塑封体的底面中外露。
上述功率控制器件,其特征在于,在基座的顶面上设置有一个凹槽,第一、第二芯片均位于在凹槽内,使第一、第二芯片各自的背部电极均粘附在凹槽的底部,且第一、第二排承载引脚各自的每个承载引脚的顶面均与第一、第二芯片各自的正面共面。
上述功率控制器件,控制芯片以向第一、第二芯片偏移的方式倒装安装在第一、第二排承载引脚上,偏移程度为使其具有与第一、第二芯片形成交叠的交叠部分,使交叠部分正面的多个焊垫上设置的多个金属凸块分别对准并电性连接至第一、第二芯片各自正面的主电极、副电极;控制芯片余下的焊垫上设置的金属凸块分别对准并电性连接至相应的各承载引脚上。
上述功率控制器件,还包括一个将芯片安装单元、第一和第二芯片、控制芯片、第一和第二金属片及各金属凸块予以包覆的塑封体,其包覆方式至少使各承载引脚的底面、基座的底面、第一和第二引脚各自的底面从塑封体的底面中外露。
上述功率控制器件,第一、第二金属片各包括一个主平板部分和连接在其一侧的相对主平板部分具有高度落差的一个副平板部分,以及第一、第二金属片各自的主平板部分的底面上均设置有一个垂直向下延伸的端部;其中,第一、第二金属片各自的端部的底端面分别与第一、第二芯片的主电极焊接,第一、第二金属片各自的副平板部分分别与第一、第二引脚的键合区焊接。
上述功率控制器件,还包括一个将芯片安装单元、第一和第二芯片、控制芯片、第一和第二金属片及各金属凸块予以包覆的塑封体;其中控制芯片的背面与第一、第二金属片各自的主平板部分的顶面共面,并且所述塑封体的包覆方式至少使各承载引脚的底面、基座的底面、第一和第二引脚各自的底面从塑封体的底面外露,和使第一、第二金属片各自主平板部分的顶面、控制芯片的背面从塑封体的顶面外露。
上述的功率控制器件,第一、第二芯片均粘附在基座的顶面上,使第一、第二芯片各自背面的背部电极均粘附在基座的顶面;控制芯片倒装安装在第一、第二排承载引脚上,其正面的各焊垫上设置的金属凸块分别对准并电性连接至相应的各承载引脚上。
上述功率控制器件,第一、第二引脚各自沿第一、第二横向边缘的长度方向延伸的长度值分别小于第一、第二横向边缘的长度值;芯片安装单元包括在第一引脚的长度方向的延长线上设置的一个靠近第一横向边缘的第一旁路引脚,位于第一排承载引脚的最内侧的承载引脚和第一引脚之间,第一旁路引脚带有一个连接部,从第一旁路引脚靠近第一排承载引脚中最内侧的承载引脚的一侧的顶部向该承载引脚延伸,并与其连接;芯片安装单元包括在第二引脚的长度方向的延长线上设置的一个靠近第二横向边缘的第二旁路引脚,位于第二排承载引脚的最内侧的承载引脚和第二引脚之间,第二旁路引脚带有一个连接部,从第二旁路引脚靠近第二排承载引脚中最内侧的承载引脚的一侧的顶部向该承载引脚延伸,并与其连接;第一、第二芯片正面的副电极分别通过导电结构电性连接到第一、第二旁路引脚上;芯片安装单元还包括一个L形的连接结构,将第一、第二排承载引脚中除了各自最内侧的承载引脚之外的任意一承载引脚电性连接至基座的第二纵向边缘上。
上述功率控制器件,利用键合引线,将第一芯片的正面的副电极电性连接至第一排承载引脚中任意一承载引脚上,将第二芯片正面的副电极、基座的顶面分别电性连接至第二排承载引脚中任意两个不同的承载引脚上。
上述功率控制器件,第一、第二芯片均粘附在基座的顶面上,使第一、第二芯片各自背面的背部电极均粘附在基座的顶面;控制芯片的背面粘附在第一、第二排承载引脚上,利用键合引线,将第一、第二芯片各自正面的副电极和基座的顶面分别电性连接至控制芯片正面的相应焊垫上,将控制芯片正面余下的多个焊垫分别电性连接至相对应的各承载引脚的顶面上。
在一种实施方式中,功率控制器件包括:一芯片安装单元和一控制芯片及第一、第二芯片,该芯片安装单元包括相邻的第一、第二基座,并包括第一基座附近的第一引脚及第一排承载引脚,和包括第二基座附近的第二引脚及第二排承载引脚;第一、第二基座各自均具有相对的一组第一、第二横向边缘及相对的一组第一、第二纵向边缘,第一引脚靠近第一基座的第一横向边缘并且其条状键合区沿第一基座的第一横向边缘长度方向延伸,第二引脚靠近第二基座的第二横向边缘并且其条状键合区沿第二基座的第二横向边缘长度方向延伸;第一排承载引脚位于第一基座的第二纵向边缘的一侧,且第一排承载引脚中的每一个承载引脚均平行于第一基座的第二纵向边缘,并由第一引脚的横向延长线上向第一基座、第二基座之间的分割线延伸;第二排承载引脚位于第二基座的第二纵向边缘的一侧,且第二排承载引脚中的每一个承载引脚均平行于第二基座的第二纵向边缘,并由第二引脚的横向延长线上向所述分割线延伸;其中,第一、第二芯片分别安装在第一、第二基座之上,使第一、第二芯片各自背面的背部电极分别粘附在第一、第二基座的顶面,通过一金属片将第一、第二芯片各自正面的主电极与第二引脚进行电性连接,控制芯片安装在第一、第二排承载引脚之上。
上述功率控制器件,第二引脚带有一个连接部,从第二引脚的键合区的顶部靠近第二排承载引脚中最内侧的承载引脚的一侧向该最内侧的承载引脚延伸,并与其连接;第一、第二排承载引脚各自的每个承载引脚均皆包括相互连接的一个上置引脚和一个下置引脚,并且所有承载引脚的上置引脚的顶面均与第一、第二芯片各自的正面共面;控制芯片以向第一、第二芯片偏移的方式倒装安装在第一、第二排承载引脚上,偏移程度为使其具有与第一、第二芯片形成交叠的交叠部分,使交叠部分正面的多个焊垫上设置的多个金属凸块分别对准并电性连接至第一、第二芯片各自正面的主电极、副电极;控制芯片余下的焊垫上设置的金属凸块分别对准并电性连接至相应的各上置引脚上。
上述功率控制器件,第一基座具有一个连接部,从第一基座的顶部位于其第一横向边缘的一侧向第一引脚延伸,并与其连接。
上述功率控制器件,控制芯片倒装安装在第一、第二排承载引脚上,其正面的多个焊垫上相应设置的多个金属凸块分别对准并电性连接至各相应的承载引脚上;所述金属片还电性连接到第一引脚上。
上述功率控制器件,第一引脚沿第一基座的第一横向边缘的长度方向延伸的长度值小于第一基座的第一横向边缘的长度值,第二引脚沿第二基座的第二横向边缘的长度方向延伸的长度值小于第二基座的第二横向边缘的长度值;芯片安装单元包括在第一引脚的延长线上设置的一个靠近第一横向边缘的第一旁路引脚,位于第一排承载引脚的最内侧的一个承载引脚和第一引脚之间,并且第一旁路引脚带有一个连接部,从第一旁路引脚靠近第一排承载引脚的最内侧的承载引脚的一侧的顶部向该承载引脚延伸,并与其连接;芯片安装单元包括在第二引脚的延长线上设置的一个靠近第二横向边缘的第二旁路引脚,位于第二排承载引脚的最内侧的一个承载引脚和第二引脚之间,并且第二旁路引脚带有一个连接部,从第二旁路引脚靠近第二排承载引脚的最内侧的一个承载引脚的一侧的顶部向该承载引脚延伸,并与其连接;第一、第二芯片正面的副电极分别通过导电结构电性连接到第一、第二旁路引脚上,并利用键合引线将第二引脚或第二芯片的主电极电性连接到第二排承载引脚中除最内侧的承载引脚以外的任意一承载引脚上。
上述功率控制器件,利用键合引线,将第一芯片的副电极电性连接至第一排承载引脚中任意一承载引脚上,将第二芯片的正、副电极分别相对应的电性连接至第二排承载引脚中任意两个不同的承载引脚上。
上述功率控制器件,控制芯片的背面粘附在第一、第二排承载引脚上;利用键合引线,将第一、第二芯片各自的副电极、第二芯片的主电极分别电性连接至控制芯片正面的相对应的焊垫上,将控制芯片正面余下的多个焊垫分别连接至相对应的各承载引脚的顶面上。
在一种实施方式中,功率控制器包括:一芯片安装单元和一控制芯片及第一、第二芯片,该芯片安装单元包括相邻的第一、第二基座,并包括第一基座附近的第一引脚及第一排承载引脚,和包括第二基座附近的第二引脚及第二排承载引脚;第一、第二基座各自均具有相对的一组第一、第二横向边缘及相对的一组第一、第二纵向边缘,第一引脚靠近第一基座的第一横向边缘且其条状键合区沿第一基座的第一横向边缘的长度方向延伸,第二引脚靠近第二基座的第二横向边缘且其条状键合区沿第二基座的第二横向边缘的长度方向延伸;第一排承载引脚位于第一基座的第二纵向边缘的一侧,且第一排承载引脚中的每一个承载引脚均平行于第一基座的第二纵向边缘,并由第一引脚的具有第一方向(例如X正轴)的横向延长线上向第一基座和第二基座之间的分割线延伸;及第二排承载引脚位于第二基座的第二纵向边缘的一侧,且第二排承载引脚中的每一个承载引脚均平行于第二基座的第二纵向边缘,并由第二引脚的与第一方向同向的横向延长线上向所述分割线延伸;实质为矩形状的第二基座在其第一横向边缘与第二纵向边缘交叉的拐角处具有一个矩形切口而使第二基座形成L形结构,并在该切口中嵌入有一个基岛;第一芯片安装在第一基座上使其背面的背部电极粘附至第一基座的顶面,第二芯片倒装安装在第二基座和基岛之上使其主、副电极分别粘附在第二基座、基岛的顶面上,控制芯片安装在第一、第二排承载引脚之上;利用一金属片将第一芯片正面的主电极和第二芯片背面的背部电极电性连接第二引脚上。
上述功率控制器件,所述第一基座具有一个连接部,从第一基座的顶部位于第一横向边缘的一侧向第一引脚延伸,并与其连接。
上述的功率控制器件,其特征在于,第一、第二排承载引脚各自的每个承载引脚均皆包括相互连接的一个上置引脚和一个下置引脚,所有承载引脚的上置引脚的顶面均与第一芯片的正面、第二芯片的背面共面;芯片安装单元包括一连接结构,该连接结构的水平延伸段对接在除第二排承载引脚最内侧的承载引脚以外的第一、第二排承载引脚中任意一个承载引脚的上置部分上,其与水平面成夹角的倾斜延伸段垂直于水平延伸段并连接在水平延伸段和基岛之间;控制芯片以向第一、第二芯片偏移的方式倒装安装在第一、第二排承载引脚上,偏移程度为使其具有与第一、第二芯片形成交叠的交叠部分,使交叠部分正面的多个焊垫上设置的多个金属凸块分别对准并电性连接至第一芯片的主、副电极和第二芯片的背部电极;控制芯片余下的焊垫上设置的金属凸块分别对准并电性连接至各相应的上置引脚上。
上述的功率控制器件,第一引脚沿第一基座的第一横向边缘的长度方向延伸的长度值小于第一基座的第一横向边缘的长度值;芯片安装单元包括在第一引脚的横向延长线上设置的一个靠近第一基座的第一横向边缘的第一旁路引脚,位于第一排承载引脚的最内侧的一个承载引脚和第一引脚之间,并且第一旁路引脚带有一个连接部,从第一旁路引脚靠近该最内侧的一个承载引脚的一侧的顶部向该承载引脚延伸,并与其连接,从而第一芯片的副电极通过一个导电结构电性连接在第一旁路引脚上;芯片安装单元包括一L形连接结构,该连接结构的纵向延伸段对接在除第一、第二排承载引脚中各自最内侧的承载引脚之外的任意一承载引脚上,其横向延伸段垂直于纵向延伸段并连接在纵向延伸段和基岛之间;以及控制芯片倒装安装在第一、第二排承载引脚之上,控制芯片的焊垫上设置的金属凸块分别对准并电性连接至各相应的承载引脚上。
上述的功率控制器件,控制芯片倒装安装在第一、第二排承载引脚之上,第一芯片的副电极通过键合引线电性连接在第一排承载引脚中的任意一承载引脚上;芯片安装单元包括一L形连接结构,该连接结构的纵向延伸段对接在除第二排承载引脚中最内侧的承载引脚之外和除第一排承载引脚中连接至第一芯片的副电极的承载引脚以外的第一、第二承载引脚中的余下的任意一承载引脚上,其横向延伸段垂直于纵向延伸段并连接在纵向延伸段和基岛之间。
上述的功率控制器件,控制芯片的背面粘附在第一、第二排承载引脚上;利用键合引线,将第一芯片的副电极、基岛分别电性连接至控制芯片正面的相对应的焊垫上,同时利用键合引线将控制芯片正面余下的多个焊垫分别连接至第一、第二排承载引脚中相应的各承载引脚的顶面上。
上述的功率控制器件,第二引脚具有一个连接部,从第二引脚的键合区的顶部靠近第二排承载引脚中最内侧的一个承载引脚的一侧向该最内侧的一个承载引脚延伸,并与其连接;所述金属片还电性连接在第一引脚上。
在一种实施方式中,一种功率控制器件的制备方法,包括以下步骤:步骤S1、提供一芯片安装单元,包括一基座和基座附近的第一、第二引脚及第一、第二排承载引脚;基座具有相对的一组第一、第二横向边缘及相对的一组第一、第二纵向边缘,第一引脚邻近第一横向边缘并且其条状键合区沿第一横向边缘长度方向延伸,第二引脚邻近第二横向边缘并且其条状键合区沿第二横向边缘长度方向延伸;第一、第二排承载引脚位于基座的第二纵向边缘的同一侧,且第一排承载引脚中的每个承载引脚均平行于第二纵向边缘并由第一引脚的横向延长线上向第一、第二横向边缘之间的对称中心线延伸,及第二排承载引脚中的每一个承载引脚均平行于第二纵向边缘并由第二引脚的横向延长线上向所述对称中心线延伸;步骤S2、将一第一芯片和一第二芯片并排安装在基座之上,并将一控制芯片安装在第一、第二排承载引脚之上;步骤S3、利用一个第一金属片将第一芯片正面的一个主电极电性连接到第一引脚上,利用一个第二金属片将第二芯片正面的一个主电极电性连接到第二引脚上。
上述的方法,基座具有一个连接部,从基座位于第二纵向边缘的一侧的顶部向第一排承载引脚中靠近第二纵向边缘的最内侧的一个承载引脚延伸,并与其连接。上述的方法,在步骤S2中,将第一、第二芯片粘附在基座的顶面上,使第一、第二芯片各自背面的背部电极均粘附在基座的顶面,其中第一、第二芯片各自的副电极位于各自的正面。
上述的方法,第一、第二排承载引脚各自的每个承载引脚均皆包括相互连接的一个上置引脚和一个下置引脚;在步骤S2中,先使第一、第二芯片各自的正面均与所有承载引脚的上置引脚的顶面共面;然后使控制芯片以向第一、第二芯片偏移的方式倒装安装在第一、第二排承载引脚上,使其具有与第一、第二芯片形成交叠的交叠部分,使交叠部分正面的多个焊垫上相应设置的多个金属凸块分别对准并电性连接至第一、第二芯片各自的主电极、副电极;同时使控制芯片余下的焊垫上设置的金属凸块分别对准并电性连接至相应的各上置引脚上。
上述的方法,完成步骤S3之后,还包括利用一个塑封体将芯片安装单元、第一和第二芯片、控制芯片、第一和第二金属片及各金属凸块予以包覆的步骤,其包覆方式至少使各下置引脚的底面、基座的底面、第一和第二引脚各自的底面从塑封体的底面中外露。
上述的方法,预先在基座的顶面上设置一个凹槽,在步骤S2中,第一、第二芯片被安装在凹槽内,使第一、第二芯片各自背面的背部电极均粘附在凹槽的底部,第一、第二芯片各自的副电极位于各自的正面,使第一、第二芯片各自的正面均与第一、第二排承载引脚各自的每个承载引脚的顶面共面。
上述的方法,在步骤S2中,使控制芯片以向第一、第二芯片偏移的方式倒装安装在第一、第二排承载引脚上,使其具有与第一、第二芯片形成交叠的交叠部分,使交叠部分正面的多个焊垫上设置的多个金属凸块分别对准并电性连接至第一、第二芯片各自的主电极、副电极;同时使控制芯片余下的焊垫上设置的金属凸块分别对准并电性连接至第一、第二排承载引脚的相应各承载引脚上。
上述的方法,完成步骤S3之后,还包括利用一个塑封体将芯片安装单元、第一和第二芯片、控制芯片、第一和第二金属片及各金属凸块予以包覆的步骤,其包覆方式至少使各承载引脚的底面、基座的底面、第一和第二引脚各自的底面从塑封体的底面中外露。
上述方法,第一、第二金属片各包括一个主平板部分和连接在主平板部分一侧的一个副平板部分,第一、第二金属片各自的主平板部分的底面上均设置有一个垂直向下延伸的端部;在步骤S3中,使第一、第二金属片各自的端部的底端面分别与第一、第二芯片的主电极焊接,第一、第二金属片各自的副平板部分分别与第一、第二引脚的键合区焊接。
上述方法,在步骤S2中,使控制芯片的背面与第一、第二金属片各自的主平板部分的顶面共面;在完成步骤S3之后,还包括利用一个塑封体将芯片安装单元、第一和第二芯片、控制芯片、第一和第二金属片及各金属凸块予以包覆的步骤,包覆方式至少使各承载引脚的底面、基座的底面、第一和第二引脚各自的底面从塑封体的底面外露,和使第一、第二金属片各自主平板部分的顶面、控制芯片的背面从塑封体的顶面外露。
上述的方法,第一引脚沿第一横向边缘的长度方向延伸的长度值小于第一横向边缘的长度值第二引脚沿第二横向边缘的长度方向延伸的长度值小于第二横向边缘的长度值;芯片安装单元包括在第一引脚的横向延长线上设置的一个靠近第一横向边缘的第一旁路引脚,位于第一排承载引脚的最内侧的承载引脚和第一引脚之间,第一旁路引脚带有一个连接部,从第一旁路引脚靠近该最内侧的承载引脚的一侧的顶部向该承载引脚延伸,并与其连接;芯片安装单元包括还包括在第二引脚的横向延长线上设置的一个靠近第二横向边缘的第二旁路引脚,位于第二排承载引脚的最内侧的承载引脚和第二引脚之间,第二旁路引脚带有一个连接部,从第二旁路引脚靠近该最内侧的承载引脚的一侧的顶部向该承载引脚延伸,并与其连接;芯片安装单元还包括一个L形的连接结构,将第一、第二排承载引脚中除各自最内侧的承载引脚以外的任意一承载引脚电性连接至基座上;在步骤S2中,控制芯片倒装安装在第一、第二排承载引脚上,其正面的多个焊垫上相应设置的多个金属凸块分别对准并电性连接至各相应的承载引脚上;从而在步骤S3中,利用导电结构,将第一、第二芯片各自正面的副电极分别电性连接到第一、第二旁路引脚上。
上述的方法,其特征在于,在步骤S2中,控制芯片倒装安装在第一、第二排承载引脚上,其正面的多个焊垫上相应设置的多个金属凸块分别对准并电性连接至各相应的承载引脚上;步骤S3还包括利用键合引线,将第一芯片的副电极电性连接至第一排承载引脚中任意一承载引脚上,将第二芯片的副电极、基座的顶面分别电性连接至第二排承载引脚中任意两个不同承载引脚上的步骤。
上述的方法,在步骤S2中,将控制芯片的背面粘附在第一、第二排承载引脚上;步骤S3还包括,利用键合引线,将第一、第二芯片各自的副电极、基座的顶面分别电性连接至控制芯片正面的相对应的焊垫上,同时利用键合引线将控制芯片正面余下的多个焊垫分别连接至相对应的各承载引脚的顶面上。
在一种实施方式中,功率控制器件的制备方法,包括以下步骤:步骤S1、提供一芯片安装单元,包括相邻的第一、第二基座,并包括第一基座附近的第一引脚及第一排承载引脚,和包括第二基座附近的第二引脚及第二排承载引脚;第一、第二基座各自均具有相对的一组第一、第二横向边缘及相对的一组第一、第二纵向边缘,第一引脚靠近第一基座的第一横向边缘并且其条状键合区沿第一基座的第一横向边缘长度方向延伸,第二引脚靠近第二基座的第二横向边缘并且其条状键合区沿第二基座的第二横向边缘长度方向延伸;第一排承载引脚位于第一基座的第二纵向边缘的一侧,且第一排承载引脚中的每一个承载引脚均平行于第一基座的第二纵向边缘,并由第一引脚的横向延长线上向第一基座、第二基座之间的分割线延伸;及第二排承载引脚位于第二基座的第二纵向边缘的一侧,且第二排承载引脚中的每一个承载引脚均平行于第二基座的第二纵向边缘,并由第二引脚的横向延长线上向所述分割线延伸;步骤S2、将一第一芯片和一第二芯片分别安装在第一、第二基座之上,将一控制芯片安装在第一、第二排承载引脚之上;步骤S3、将一金属片焊接至第一、第二芯片各自正面的主电极和第二引脚上。
上述的方法,第二引脚具有一个连接部,从第二引脚的键合区的顶部靠近第二排承载引脚中最内侧的一个承载引脚的一侧向该最内侧的一个承载引脚延伸,并与其连接;第一、第二排承载引脚各自的每个承载引脚均皆包括相互连接的一个上置引脚和一个下置引脚;在步骤S2中,先使第一、第二芯片各自的正面均与所有承载引脚的上置引脚的顶面共面;然后使控制芯片以向第一、第二芯片偏移的方式倒装安装在第一、第二排承载引脚上,使其具有与第一、第二芯片形成交叠的交叠部分,使交叠部分正面的多个焊垫上设置的多个金属凸块分别对准并电性连接至第一、第二芯片各自的主电极、副电极,同时使控制芯片余下的焊垫上设置的金属凸块分别对准并电性连接至相应的各上置引脚上。
上述的方法,第一基座具有一个连接部,从第一基座的顶部位于其第一横向边缘的一侧向第一引脚延伸,并与其连接。
上述的方法,第一引脚沿第一横向边缘的长度方向延伸的长度值分别小于第一横向边缘的长度值,第二引脚沿第二横向边缘的长度方向延伸的长度值分别小于第二横向边缘的长度值;芯片安装单元包括在第一引脚的延长线上设置的一个靠近第一横向边缘的第一旁路引脚,位于第一排承载引脚的最内侧的承载引脚和第一引脚之间,第一旁路引脚带有一个连接部,从第一旁路引脚靠近该最内侧的承载引脚的一侧的顶部向该承载引脚延伸,并与其连接;芯片安装单元还包括在第二引脚的延长线上设置有一个靠近第二横向边缘的第二旁路引脚,位于第二排承载引脚的最内侧的承载引脚和第二引脚之间,第二旁路引脚带有一个连接部,从第二旁路引脚靠近该最内侧的一个承载引脚的一侧的顶部向该承载引脚延伸,并与其连接;在步骤S2中,将控制芯片倒装安装在第一、第二排承载引脚上,其正面的多个焊垫上相应设置的多个金属凸块分别对准并电性连接至各相应的承载引脚上;在步骤S3中,金属片同时还电性连接到第一引脚上,同时利用导电结构将第一、第二芯片的副电极分别电性连接到第一、第二旁路引脚上,并利用键合引线将第二引脚电性连接到第二排承载引脚中除最内侧的承载引脚以外的任意一承载引脚上。
上述的方法,在步骤S2中,将控制芯片倒装安装在第一、第二排承载引脚上,其正面的多个焊垫上相应设置的多个金属凸块分别对准并电性连接至各相应的承载引脚上;在步骤S3中,金属片还电性连接到第一引脚上,并利用键合引线,将第一芯片的副电极电性连接至第一排承载引脚中任意一承载引脚上,将第二芯片的正、副电极分别相对应的电性连接至第二排承载引脚中任意两个不同的承载引脚上。
上述方法,步骤S2中,使控制芯片的背面粘附在第一、第二排承载引脚上;在步骤S3中,金属片同时还被电性连接到第一引脚上,之后利用键合引线,将第一、第二芯片各自的副电极、第二芯片的主电极分别电性连接至控制芯片正面的相对应的焊垫上,同时利用键合引线将控制芯片正面余下的多个焊垫分别连接至相对应的各承载引脚的顶面上。
在一种实施方式中,一种功率控制器件的制备方法包括以下步骤:步骤S1、提供一芯片安装单元,该芯片安装单元包括相邻的第一、第二基座,并包括第一基座附近的第一引脚及第一排承载引脚,和包括第二基座附近的第二引脚及第二排承载引脚;第一、第二基座各自均具有相对的一组第一、第二横向边缘及相对的一组第一、第二纵向边缘,第一引脚靠近第一基座的第一横向边缘并且其条状键合区沿第一基座的第一横向边缘的长度方向延伸,第二引脚靠近第二基座的第二横向边缘并且其条状键合区沿第二基座的第二横向边缘的长度方向延伸;第一排承载引脚位于第一基座的第二纵向边缘的一侧,且第一排承载引脚中的每一个承载引脚均平行于第一基座的第二纵向边缘,并由第一引脚的横向延长线上向第一基座和第二基座之间的分割线延伸;及第二排承载引脚位于第二基座的第二纵向边缘的一侧,且第二排承载引脚中的每一个承载引脚均平行于第二基座的第二纵向边缘,并由第二引脚的横向延长线上向所述分割线延伸;其中,实质为矩形状的第二基座在其第一横向边缘与第二纵向边缘交叉的拐角处具有一个矩形切口而使第二基座形成L形结构,并在该切口中嵌入有一个基岛;步骤S2、将一第一芯片安装在第一基座上,将一第二芯片倒装安装在第二基座和基岛之上,将一控制芯片安装在第一、第二排承载引脚之上;步骤S3、利用一金属片将第一芯片正面的一个主电极电性连接到第二芯片背面的一个背部电极和第二引脚上。
上述的方法,所述第一基座具有一个连接部,从第一基座的顶部位于第一横向边缘的一侧向第一引脚延伸,并与其连接。
上述的方法,第一、第二排承载引脚各自的每个承载引脚均皆包括相互连接的一个上置引脚和一个下置引脚;芯片安装单元包括一连接结构,其水平延伸段对接在除第二排承载引脚最内侧的承载引脚之外的第一、第二排承载引脚中任意一承载引脚的上置部分,其与水平面成夹角设置的倾斜延伸段垂直于水平延伸段并连接在水平延伸段和基岛之间;在步骤S2中,使第一芯片的正面、第二芯片的背面与所有承载引脚的上置引脚的顶面均共面;然后使控制芯片以向第一、第二芯片偏移的方式倒装安装在第一、第二排承载引脚上,使其具有与第一、第二芯片形成交叠的交叠部分,使交叠部分正面的多个焊垫上设置的多个金属凸块分别对准并电性连接至第一芯片的主、副电极和第二芯片的背部电极,使控制芯片余下的焊垫上设置的金属凸块分别对准并电性连接至各相应的上置引脚上。
上述方法,第一引脚沿第一基座的第一横向边缘的长度方向延伸的长度值分别小于第一基座的第一横向边缘的长度值;芯片安装单元包括在第一引脚的延长线上设置的一个靠近第一基座的第一横向边缘的第一旁路引脚,位于第一排承载引脚的邻近第二纵向边缘的最内侧的一个承载引脚和第一引脚之间,并且第一旁路引脚带有一个连接部,从第一旁路引脚靠近该最内侧的一个承载引脚的一侧的顶部向该承载引脚延伸,并与其连接;芯片安装单元包括一L形连接结构,连接结构的纵向延伸段对接在除第一、第二排承载引脚中各自最内侧的承载引脚之外的任意一承载引脚上,其横向延伸段垂直于纵向延伸段并连接在纵向延伸段和基岛之间;步骤S2中,使控制芯片倒装安装在第一、第二排承载引脚之上,控制芯片的焊垫上设置的金属凸块分别对准并电性连接至各相应的承载引脚上;步骤S3还包括利用一个导电结构将第一芯片的副电极电性连接在第一旁路引脚上的步骤。
上述的方法,芯片安装单元包括一L形连接结构,该连接结构的纵向延伸段对接在除第二排承载引脚中最内侧的承载引脚之外的第一、第二承载引脚中的任意一承载引脚上,其横向延伸段垂直于纵向延伸段并连接在纵向延伸段和基岛之间;在步骤S2中,使控制芯片倒装安装在第一、第二排承载引脚之上;步骤S还包括利用键合引线将第一芯片的副电极电性连接在第一排承载引脚中的没有与所述L形连接结构连接在一起的任意一承载引脚上的步骤。
上述的方法,在步骤S2中,将控制芯片的背面粘附在第一、第二排承载引脚上;步骤S3包括利用键合引线,将第一芯片的副电极、基岛分别电性连接至控制芯片正面的相对应的焊垫上,同时利用键合引线将控制芯片正面余下的多个焊垫分别连接至第一、第二排承载引脚中相应的各承载引脚的顶面上的步骤。
上述的方法,第二引脚具有一个连接部,从第二引脚的键合区的顶部靠近第二排承载引脚中最内侧的一个承载引脚的一侧向该最内侧的一个承载引脚延伸,并与其连接;在步骤S3中,还将所述金属片电性连接在第一引脚上。
附图说明
参考所附附图,以更加充分的描述本发明的实施例。然而,所附附图仅用于说明和阐述,并不构成对本发明范围的限制。
图1是背景技术的DC-DC变换器10的俯视结构。
图2A~2H是形成本申请的功率控制器件的流程示意图和结构示意图。
图3A~3E是在基座上形成凹槽的功率控制器。
图4A~4C是在基座上形成凹槽并使金属片的背面裸露在塑封体之外的功率控制器。
图5A~5D是芯片安装单元包含旁路引脚的示意图。
图6A是控制芯片倒装但是使用一部分键合引线的示意图。
图6B是控制芯片不倒装但是使用一部分键合引线的示意图。
图7A~7D是利用两个基座而非一个基座的示意图。
图8A是利用两个基座但芯片安装单元包含旁路引脚的示意图。
图8B是利用两个基座但使用键合引线的示意图。
图8C是利用两个基座但控制芯片不倒装的示意图。
图9A~9G是芯片安装单元含有一个基岛而使低端MOSFET倒装的示意图。
图10A是低端MOSFET倒装并且芯片安装单元包含旁路引脚的示意图。
图10B是低端MOSFET倒装并使用键合引线的示意图。
图11A~11B是低端MOSFET倒装但控制芯片不倒装的示意图。
具体实施方式
如图2A~2B的功率控制器件,包括图2A展示的芯片安装单元,芯片安装单元包括一通常为方形的基座110和它附近的第一引脚111和第二引脚112,还包括第一排承载引脚113、第二排承载引脚114,和包括控制芯片103及第一芯片101、第二芯片102。为了便于叙述方便和理解芯片安装单元的各个子部分的形状及位置关系,定义基座所在的平面内,X轴的指向为横向,垂直于X轴的Y轴的指向为纵向,而与基座所在平面正交的方向(Z轴)定义为垂直/竖直方向。藉此定义基座110的第一横向边缘110a、第二横向边缘110b,它们构成基座的相对的一组对边,并定义基座110的第一纵向边缘110c、第二纵向边缘110d,它们构成基座的相对的另一组对边。第一引脚111邻近第一横向边缘110a,第一引脚111具有长条状的键合区111a,其沿第一横向边缘110a的长度方向延伸,而第二引脚112邻近第二横向边缘110c,第二引脚112也具有长条状的键合区112a,其沿第二横向边缘110b的长度方向延伸。此外,第一引脚111还包含一些外部引脚111b,垂直于键合区111a,并以背离基座110的方向略微向外延伸,第二引脚112包含一些外部引脚112b,垂直于键合区112a,以背离基座110的方向略微向外延伸。
第一排承载引脚113是多个平行排列(可以呈等距离或非等距离排列)的承载引脚的集合,第二排承载引脚114同样也如此。第一排承载引脚113、第二排承载引脚114皆位于基座110的第二纵向边缘110d的同一侧,且第一排承载引脚113的集合中的每一个承载引脚皆平行于第二纵向边缘110d,并由第一引脚111的横向延长线上(即其长度方向的延长线)向第一横向边缘110a、第二横向边缘110b之间的对称中心线280延伸,同时,第二排承载引脚114中的每一个承载引脚皆平行于第二纵向边缘110d并由第二引脚112的横向延长线上向对称中心线280延伸。在一些实施方式中,基座110具有一个布置在第一横向边缘110a和第二纵向边缘110d拐角处的连接部115a,连接部115a从基座110位于第二纵向边缘110d的一侧的顶部向第一排承载引脚113中最内侧的靠近第二纵向边缘110d的一个承载引脚113-1延伸,并与承载引脚113-1连接,以此形成基座110与承载引脚113-1之间的连接部115a,所以一般连接部115a的厚度较之基座110、承载引脚113-1要薄得多。为了便于说明,最内侧的承载引脚指的是第一排承载引脚(或第二排承载引脚)中邻近第二纵向边缘的一个承载引脚,与之对应的是,最外侧的承载引脚是指第一排承载引脚(或第二排承载引脚)中最远离第二纵向边缘的一个承载引脚。
如图2B,第一芯片101、第二芯片102均先被并排地安装在基座110的顶面之上,第一芯片101靠近第一横向边缘110a,第二芯片102靠近第二横向边缘110b,其后,控制芯片103被倒装安装在第一排承载引脚113、第二排承载引脚114之上,但控制芯片103向第一芯片101、第二芯片102整体偏移一段距离,但不能过度偏移以防止触及到图2D中示出的第一金属片211或第二金属片212。
在图2C的实施方式中,第一芯片101是一个高端MOSFET,第二芯片102是一个低端MOSFET,第一芯片101是P沟道型MOSFET,第二芯片102是N沟道型MOSFET。第一芯片101的正面设置有一个主电极101a(作为源极)和一个副电极101b(作为栅极),其背面的未示意出的金属化层构成背部电极(作为漏极),其背部电极通过导电的粘合材料粘附在基座110的顶面上。第二芯片102的正面设置有一个主电极102a(作为源极)和一个副电极102b(作为栅极),其背面的金属化层构成背部电极(作为漏极),通过导电的粘合材料粘附在基座110的顶面上。
图2F是沿着图2D中虚线B1~B1的截面示意图,第一排承载引脚113的每个承载引脚均皆包括相互连接的一个上置引脚113a和一个下置引脚113b,它们之间具有高度落差,,前者位置要高,同样,第二排承载引脚114的每个承载引脚均皆包括相互连接的一个上置引脚114a和一个下置引脚114b,以保障完成第一、第二芯片的粘贴之后,第一排承载引脚113、第二排承载引脚114中所有的上置引脚113a或114a的顶面均与第一芯片101、第二芯片102各自的正面共面。
为了更详尽的描述控制芯片103的倒装形式,图2C刻意将控制芯片103绘制成透明的,其正面的各个焊垫(焊垫的具体介绍将在图6B中展现)上均设置有金属凸块201,如焊锡球等。控制芯片103的一组对边中的一个边缘附近的焊垫上所设置的金属凸块201分别对准相应的各上置引脚113a,每个金属凸块201和与其对准并焊接的上置引脚113a保持电性连接,该组对边中的另一个相对的边缘附近的焊垫上所设置的金属凸块201则对准相应的各上置引脚114a,每个金属凸块201和与其对准并接触的上置引脚114a保持电性连接。同时,控制芯片103以向第一芯片101、第二芯片102偏移的方式倒装安装在第一、第二排承载引脚113、144上,其偏移程度为:使第二芯片102具有与第一排承载引脚113、第二芯片114形成交叠的交叠部分,使交叠部分正面的多个焊垫上设置的多个金属凸块201分别对准第一芯片101的主电极101a、副电极101b和第二芯片102的主电极102a、副电极102b,每个金属凸块201和与其对准并焊接的主电极101a(或201a)或副电极101b(或102b)保持电性连接,很显然,该交叠部分正面的多个焊垫位于控制芯片103的另一组对边中的一个边缘附近。其中,要求上置引脚113a或114a的顶面与第一、第二芯片101、102各自的正面共面,可保障控制芯片103处于水平无倾斜的状态,金属凸块201不易产生虚焊。
如图2D,通过粘合材料,第一金属片211被安装在第一芯片101的正面和第一引脚111的键合区111a上,第二金属片212被安装在第二芯片102的正面和第二引脚112的键合区112a上。图2E是沿着图2D中虚线A1~A1的截面示意图,第一芯片101、第二芯片102通过导电的粘合材料215粘附在基座110上。第一金属片211、第二金属片212皆为桥式结构,以匹配芯片和引脚之间的高度差,第一金属片211包括一个主平板部分211b(桥部分)和分别连接在其两侧的两个副平板部分211a、211c(谷部分),副平板部分211a、211c相对主平板部分211b具有高度落差,前者处于较低位,后者处于较高位,通过粘合材料,副平板部分211a粘附在第一引脚111的键合区111a的顶面,副平板部分211c粘附在第一芯片101的主电极101a上。同样,第二金属片212也包括一个主平板部分212b和分别连接在其两侧的两个副平板部分212a、212c,副平板部分212a粘附在第二引脚112的键合区112a的顶面,副平板部分212c粘附在第二芯片102的主电极102a上。图2G是沿着图2D中虚线C1~C1的截面示意图,展示了连接部115a的结构,从基座110位于第二纵向边缘110d的一侧的顶部向最内侧的承载引脚113-1延伸并与其连接,所以连接部115a的厚度小于基座110及承载引脚的厚度。
如图2H,利用环氧树脂类的塑封材料,制备一个将芯片安装单元、第一芯片101和第二芯片102、控制芯片103、第一金属片211和第二金属片212及各金属凸块201予以密封包覆的塑封体225,就塑封体225而言,其包覆方式至少使各下置引脚113b、114b的底面、基座110的底面、第一引脚111和第二引脚112各自的底面从塑封体225的底面中外露。作为对比,图2A是从芯片安装单元的正面一侧俯视它,而在图2H中,是从基座背面一侧俯视它,只不过此时芯片安装单元的绝大部分被塑封体225包覆起来,唯有下置引脚113b、114b的底面,基座110的底面,键合区111a、112a的底面及外部引脚111b、112b的底面皆裸露在塑封体之外,而从塑封体225的顶面观察(俯视图未示出),第一芯片101和第二芯片102、控制芯片103、第一金属片211和第二金属片212及各金属凸块201则完全被密封不可见。
在图2G~2H的实施方式中,基座110与承载引脚113-1之间的连接部115a的厚度较之基座110、承载引脚113-1要薄得多,以致连接部115a在完成塑封工艺后被后续的塑封体225密封住。但在另一些未示出的可替代的实施方式中,连接部115a的厚度可以和基座110、承载引脚113-1的厚度相同,只不过连接部115a的底面将会从塑封体225的底面裸露出来不再被隐藏。
如图3A,芯片安装单元与图2A中所示结构并无较大区别,唯独在基座110的顶面上刻蚀或压印有一个通常大致为方形的凹槽1100,另一个区别是,第一排承载引脚113、第二排承载引脚114中的每个承载引脚均皆不包含上置部分和下置部分,每个承载引脚皆是长条状的平板结构。在这种情况下,只需要调整凹槽1100的深度,即调整基座110的剩余厚度,便可使第一芯片101的正面、第二芯片102的正面与第一排承载引脚113、第二排承载引脚114中的每个承载引脚的顶面共面,即便承载引脚不设上置部分和下置部分,也可以很好的满足控制芯片103实现倒装安装,正如图3D沿图3B中虚线B2~B2的截面所示。控制芯片103仍然是以向第一芯片102、第二芯片103偏移的方式倒装安装在第一排承载引脚113、第二排承载引脚114上,偏移程度为使其具有与第一芯片102、第二芯片103形成交叠的交叠部分,并使交叠部分正面的位于控制芯片103的一组对边中一个边缘附近的一些焊垫上设置的多个金属凸块201分别对准并电性连接至第一芯片101的主电极101a、副电极101b上,和对准并电性连接至第二芯片102正面的主电极102a、副电极102b上,同时,针对余下的焊垫,使控制芯片103的位于另一组对边中一个边缘附近的焊垫上设置的金属凸块201对准并电性连接至第一排承载引脚113的各承载引脚上,使控制芯片103的位于所述另一组对边中的另一个边缘附近的焊垫上设置的金属凸块201对准并电性连接至第二排承载引脚114的各承载引脚上。图3C是图3B中沿虚线A2~A2的截面,第一芯片101、第二芯片102均位于在凹槽1100内,并通过粘合材料215使第一芯片101、第二芯片102各自的背部电极均粘附在凹槽1100的底部。此时,与图2H中仅仅是承载引脚的下置部分113b、114b的底面从塑封体225的底面裸露出来不同,在图3E中,第一排承载引脚113、第二排承载引脚114的每个承载引脚的底面直接从塑封体225的底面中完全裸露出来。但第一芯片101和第二芯片102、控制芯片103、第一金属片211和第二金属片212及各金属凸块201仍然被塑封体225完全密封而不可见。
在图4A中,与图3B的区别在于,第一金属片2110、第二金属片2120不再是桥式结构的第一金属片211、第二金属片212,如图4B沿图4A中虚线A3~A3的截面所示,第一金属片2110包括一个主平板部分2110b和连接在其一侧的一个具有高度落差的副平板部分2110a,而且在主平板部分2110b的底面上设置有一个垂直向下延伸的端部2110c,通过粘合材料215,端部2110c的底端面与第一芯片101的主电极101a焊接,副平板部分2110a与第一引脚111的键合区111a焊接。第二金属片2120包括一个主平板部分2120b和连接在其一侧的一个副平板部分2120a,而且在主平板部分2120b的底面上设置有一个垂直向下延伸的端部2120c,通过粘合材料215,端部2120c的底端面与第二芯片102的主电极102a焊接,副平板部分2120a与第二引脚112的键合区112a焊接。由于制备工艺的因素,例如冲压成型,考虑到例如桥式结构的第一金属片211(或第二金属片212)的主平板部分211b(或212b)在很多时候略微呈现出是一个向上隆起的穹隆或拱顶状,以致主平板部分211b的顶面在塑封工艺中难以完全外露,所以塑封料往往直接将第一金属片211(或第二金属片212)予以塑封在内。而第一金属片2110、第二金属片2120则很好的克服了这个问题,所以主平板部分2110b、主平板部分2120b各自的顶面均可以从塑封体225的顶面(即塑封体225的与图3E中所示的的底面相反的另一面)中裸露出来,正如图4C所示。此外,如果能确保主平板部分211b、212b的顶面是绝对的平整面,它们也可以从塑封体225的顶面外露出来。图4A中沿虚线B3~B3的截面与图3D完全相同,所以只要调节凹槽1100的深度(相当于调节主平板部分2110b、主平板部分2120b的高度),就可以使控制芯片103的背面与主平板部分2110b、主平板部分2120b各自的顶面处于同一平面,以至于倒装的控制芯片103的背面亦可从塑封体225的顶面中裸露出来,这为功率器件的散热途径提供了更多的选择。此时,塑封体225的包覆方式至少使第一排承载引脚113、第二排承载引脚114的每个承载引脚的底面、基座110的底面、第一引脚111和第二引脚112各自的底面从塑封体225的底面外露,这与图3E没有区别。在一些实施方式中,第一金属片2110、第二金属片2120和控制芯片103也可从选择被塑封体225完全包覆。
如图5A,第一引脚111沿第一横向边缘110a的长度方向延伸的长度值L1小于第一横向边缘110a的长度值L2,第二引脚112沿第二横向边缘110b的长度方向延伸的长度值L3小于第二横向边缘110b的长度值L4,以此来设置芯片安装单元的第一旁路引脚121、第二旁路引脚122。第一旁路引脚121靠近第一横向边缘110a,并设置在第一引脚111的横向延长线上(即其长度方向的延迟线上),位于第一排承载引脚113的最内侧的一个承载引脚113-1和第一引脚111之间,第一旁路引脚121带有一个连接部115c,该连接部115c从第一旁路引脚121靠近该最内侧的承载引脚113-1的一侧的顶部向该承载引脚113-1延伸,并与该承载引脚113-1连接在一起,连接部115c的厚度此时小于第一旁路引脚121的厚度,在一些未示意出的实施方式中,也可以使连接部115c的厚度等于第一旁路引脚121、承载引脚113-1的厚度。同样,第二旁路引脚122靠近第二横向边缘110b,并设置在第二引脚112的横向延长线上(即其长度方向的延迟线上),位于第二排承载引脚114的最内侧的一个承载引脚114-1和第二引脚112之间,第二旁路引脚122带有一个连接部115d,该连接部115d从第二旁路引脚122靠近最内侧的承载引脚114-1的一侧的顶部向该承载引脚114-1延伸,并与该承载引脚114-1连接在一起,通常连接部115d的厚度小于第二旁路引脚122的厚度,但也可以设计使连接部115d的厚度等于第二旁路引脚122、承载引脚114-1的厚度。在图5A中,使第一芯片101、第二芯片102各自背面的背部电极均粘附在基座110的顶面,第一芯片101的主电极101a通过第一金属片211电性连接到第一引脚111上,第二芯片102的主电极102a通过一第二金属片212电性连接到第二引脚112上。控制芯片103倒装安装在第一排承载引脚113和第二排承载引脚114上,但是控制芯片103没有向第一芯片102、第二芯片103的方向偏移,控制芯片103正面的、位于其一组对边中的一个边缘附近的一些焊垫上设置的金属凸块201对准并电性连接至第一排承载引脚113的各承载引脚上,位于其所述一组对边中的另一个边缘附近的一些焊垫上设置的金属凸块201对准并电性连接至第二排承载引脚114的各承载引脚上。
在图5A中,利用L形的连接结构117,将基座110机械及电性连接到第一排承载引脚113或第二排承载引脚114中除最内侧的承载引脚113-1或114-1以外的任意一个承载引脚上,例如连接到第二排承载引脚114中的与承载引脚114-1邻近的并位于承载引脚114-1外侧的一个承载引脚114-2上。连接结构117包含相互连接、位于同一平面的一横向延伸段117b和一纵向延伸段117a。如图5C~5D,分别是沿E1~E1和E2~E2的截面,横向延伸段117b的一端连接在基座110位于第二纵向边缘110d的一侧的顶部,纵向延伸段117a的一端对接在承载引脚114-2的一端的顶部,横向延伸段117b的另一端和纵向延伸段117a的另一端连接,所以通常连接结构117比基座110、承载引脚114-2要薄。在图5C~5D的实施方式中,连接结构117在完成塑封工序之后会被塑封体225包覆在内被隐藏,而在一些可替代的实施方式中,连接结构117的厚度可以和基座110、承载引脚114-2的厚度相同,则此时连接结构117的底面将会从塑封体225的底面中裸露出来。第一芯片101正面的副电极101b通过导电结构311电性连接到第一旁路引脚121上,第二芯片102正面的副电极102b通过导电结构312电性连接到第二旁路引脚122上,导电结构311、312可以是金属片、带状的导电带、键合线等。图5B是沿图5A中虚线D2~D2的截面示意图,仍以桥式结构的金属片为例,导电结构311的主平板部分311b两侧的副平板部分311a、311c分别粘合在第一旁路引脚121的顶面和第一芯片101正面的副电极101b上,导电结构312的主平板部分312b两侧的副平板部分312a、312c分别粘合在第二旁路引脚122的顶面和第二芯片102正面的副电极102b上。在后续的塑封工艺中,基座110的底面和第一排承载引脚113、第二排承载引脚114中每个承载引脚的底面直接从塑封体225的底面中完全裸露出来,第一引脚111、第二引脚121的底面从塑封体225底面外露,第一旁路引脚121、第二旁路引脚122的底面也从塑封体225底面外露,但第一芯片101和第二芯片102、控制芯片103、第一金属片211和第二金属片212及各金属凸块201和导电结构311、312仍然被塑封体225完全密封。
在图6A中,先将第一芯片101、第二芯片102粘附在基座110的顶面上,使第一芯片101、第二芯片102各自背面的背部电极均粘附在基座110的顶面,将控制芯片103倒装安装在第一排承载引脚113和第二排承载引脚114上,之后将第一芯片101的主电极101a通过第一金属片211电性连接到第一引脚111上,将第二芯片102的主电极102a通过一第二金属片212电性连接到第二引脚112上。控制芯片103没有向第一芯片102、第二芯片103的方向偏移,位于控制芯片103的一组对边中的一个边缘附近的一些焊垫上设置的金属凸块201对准并电性连接至第一排承载引脚113的各承载引脚上,位于控制芯片103的该一组对边中的另一个边缘附近的一些焊垫上设置的金属凸块201对准并电性连接至第二排承载引脚114的各承载引脚上。
利用键合引线119,将第一芯片101的正面的副电极101b电性连接至第一排承载引脚113中任意一个承载引脚上,作为优选,最好将副电极101b电性连接至最内侧的承载引脚113-1上,这样键合引线119的路径最短。类似的,将第二芯片102正面的副电极102b电性连接至第二排承载引脚114中任意一个承载引脚上,并将基座110的顶面利用键合引线119电性连接至第二排承载引脚114中没有与副电极102b连接的其他余下的任意一个承载引脚之上,例如副电极102b电性连接至最内侧的承载引脚114-1上,基座110电性连接至与承载引脚114-1邻近并位于承载引脚114-1外侧的一个承载引脚114-2上,这同样可以缩短键合引线119的路径。在后续的塑封工艺中,基座110的底面和第一排承载引脚113、第二排承载引脚114中每个承载引脚的底面直接从塑封体225的底面中完全裸露出来,第一、第二引脚的底面从塑封体225底面外露,第一芯片101和第二芯片102、控制芯片103、第一金属片211和第二金属片212及各金属凸块201和键合引线119仍然被塑封体225完全密封。
与图5A的差异在于,在图6B中,控制芯片103没有倒装安装在第一排承载引脚113和第二排承载引脚114上,控制芯片103的正面朝上,其背面通过非导电的粘合剂粘附在第一排承载引脚113和第二排承载引脚114上,而且控制芯片103也没有向第一芯片102、第二芯片103的方向偏移。利用键合引线119,将第一芯片101正面的副电极101b、第二芯片102正面的副电极102b、基座110的顶面分别电性连接至控制芯片103正面的相应焊垫103a上,与控制芯片103执行倒装的情形不同,控制芯片103的焊垫103a上无需再焊接金属凸块201,代之的是直接焊接键合引线119。针对所有的焊垫103a中,除了连接至副电极101b、102b、基座110以外的余下的焊垫而言,位于控制芯片103的一组对边中的一个边缘附近的一些焊垫103a电性连接至第一排承载引脚113的各承载引脚的顶面上,位于控制芯片103的该一组对边中的另一个边缘附近的一些焊垫103a电性连接至第二排承载引脚114的各承载引脚的顶面上,为了缩短键合引线119的路径,连接至副电极101b、102b、基座110的焊垫103a最好位于控制芯片103的另一组对边中的一个边缘附近(该边缘邻近基座110)。在后续的塑封工艺中,基座110的底面和第一排承载引脚113、第二排承载引脚114中每个承载引脚的底面直接从塑封体225的底面中完全裸露出来,第一、第二引脚的底面从塑封体225底面外露,第一芯片101和第二芯片102、控制芯片103、第一金属片211和第二金属片212及键合引线119被塑封体225完全密封。
在图5A、6A、6B的实施方式中,第一芯片101是P沟道型MOSFET,第二芯片102是N沟道型MOSFET。主电极101a作为源极,副电极101b作为栅极,其背面的未示意出的金属化层构成背部电极作为漏极。主电极102a作为源极,副电极102b作为栅极,其背面的金属化层构成背部电极作为漏极。
如图7A~7D,在功率控制器件中,包括芯片安装单元和控制芯片103及第一芯片101、第二芯片102。图7A展示的芯片安装单元含有相邻的第一基座110-1、第二基座110-2,它们通常是方形,并包括第一基座110-1附近的第一引脚111及第一排承载引脚113,和包括第二基座110-2附近的第二引脚112及第二排承载引脚114。第一基座110-1具有相对的一组第一横向边缘110-1a和第二横向边缘110-1b,及具有相对的一组第一纵向边缘110-1c、第二纵向边缘110-1d,构成其四个边缘。同样,第二基座110-2也具有相对的一组第一横向边缘110-2a和第二横向边缘110-2b,及具有相对的一组第一纵向边缘110-2c、第二纵向边缘110-2d,构成其四个边缘。第一基座110-1与第二基座110-2并排设置,第二基座110-2的第一横向边缘110-2a靠近第一基座110-1的第二横向边缘110-1b,在一些可选实施方式中,第二纵向边缘110-1d与第二纵向边缘110-2d大致对齐,第一纵向边缘110-1a与第二纵向边缘110-2a大致对齐。如果将第一排承载引脚113看作是一个整体和将第二排承载引脚114看作是一个整体,可以认为第一排承载引脚113、第二排承载引脚114这两者是以平行排列的方式设置。
如图7C为图7B中沿虚线A4-A4的截面,结合图7A,可以获悉,第一引脚111靠近第一基座110-1的第一横向边缘110-1a,第一引脚111的条状键合区111a沿第一基座110-1的第一横向边缘110-1a的长度方向延伸。第二引脚112靠近第二基座110-2的第二横向边缘110-2b,第二引脚111的条状键合区112a沿第二基座110-2的第二横向边缘110-2a的长度方向延伸。第一排承载引脚113位于第一基座110-1的第二纵向边缘110-1d的一侧,第一排承载引脚113中的每一个承载引脚均平行于第一基座110-1的第二纵向边缘110-1d,并由第一引脚110-1的具有第一方向(X轴正轴)的横向延长线上(长度方向的延长线上)向第一基座110-1和第二基座110-2之间的分割线380延伸。第二排承载引脚114位于第二基座110-2的第二纵向边缘110-2d的一侧,且第二排承载引脚114中的每一个承载引脚均平行于第二基座110-2的第二纵向边缘110-2d,并由第二引脚112的与第一方向同向的横向延长线上向分割线380延伸。其中,第一芯片101粘贴在第一基座110-1的顶面上,第二芯片102粘贴在第二基座110-2之上,第一芯片101、第二芯片102各自背面的背部电极分别粘附在第一基座110-1、第二基座110-2的顶面,而控制芯片103则倒装安装在第一排承载引脚113、第二排承载引脚114之上。
在图7A中,第二引脚112带有一个连接部115b,从第二引脚112的条状键合区112a的顶部靠近第二排承载引脚114中最内侧的承载引脚114-1的一侧向该最内侧的承载引脚114-1延伸,并与承载引脚114-1连接。图7A与图2F类似,第一排承载引脚113的每个承载引脚均皆包括相互连接的一个上置引脚113a和一个下置引脚113b,第二排承载引脚114的每个承载引脚均皆包括相互连接的一个上置引脚114a和一个下置引脚114b,在图7B所示的完成芯片的粘贴工序之后,所有承载引脚的上置引脚113a、114a的顶面均与第一芯片101、第二芯片102各自的正面101a、102a共面,从而控制芯片103以向第一芯片101、第二芯片102偏移的方式倒装安装在第一排承载引脚113、第二排承载引脚114上,偏移程度为使控制芯片103具有与第一芯片101、第二芯片102形成交叠的交叠部分,使交叠部分正面的多个焊垫上设置的多个金属凸块201分别对准并焊接至第一芯片101正面的主电极101a、副电极101b,和对准并焊接至第二芯片102正面的主电极102a、副电极102b,除交叠部分以外,控制芯片103余下的焊垫上设置的金属凸块201分别对准并电性连接至第一排承载引脚113、第二排承载引脚114中相应的各上置引脚上,这与图2C完全相同。值得注意的是,控制芯片103不能过度偏移以防止接触到金属片250。图7B~7C中,通过一金属片250将第一芯片101的主电极101a、第二芯片102的主电极102a与第二引脚112进行电性连接,金属片250为一体成型的波浪状或方波结构,含多个主平板部分250b、250d(桥部分)和多个副平板部分250a、250c、250e(谷部分),主平板部分的所在平面的高度要高于任意一个副平板部分所在平面的高度,金属片250内侧的副平板部分250c、250e共面,其首端的副平板部分250a和内侧的副平板部分250c、250e不共面并低于后者的高度。主平板部分和副平板部分相互相邻交叉分布,每个主平板部分的两侧分别连接有两个副平板部分。其中,副平板部分250a通过导电的粘合材料焊接到第二引脚112的键合区112a的顶面,而副平板部分250c通过粘合材料焊接到第二芯片102的主电极102a,副平板部分250e通过粘合材料焊接到第一芯片101的主电极101a。
在图7A、7C中,第一基座110-1具有一个连接部116,从第一基座110-1的顶部位于其第一横向边缘110-1a的一侧向第一引脚111延伸,并与第一引脚111连接,通常连接部116的厚度小于第一基座110-1的厚度,用于对塑封体225的锁模。如图7D所示的塑封体225的底面示意图,功率控制器件还包括一个将芯片安装单元、第一芯片101和第二芯片102、控制芯片103、金属片250及各金属凸块201予以包覆的塑封体225,塑封体225的包覆方式至少使各下置引脚113b、114b的底面、第一基座110-1和第二基座110-2的底面、第一引脚111和第二引脚112各自的底面从塑封体225的底面外露。
在图8A中,控制芯片103倒装安装在第一排承载引脚113、第二排承载引脚114上,但没有向第一芯片101、第二芯片102偏移,控制芯片103的一组对边中的一个边缘附近的焊垫上所设置的金属凸块201分别对准第一排承载引脚113的相应的各承载引脚,每个金属凸块201和与其对准并接触的承载引脚实施焊接以保持电性连接。控制芯片103的该组对边中的另一个相对的边缘附近的焊垫上所设置的金属凸块201则对准相应的第二排承载引脚114的各承载引脚,每个金属凸块201和与其对准并接触的承载引脚实施焊接并保持电性连接。第一基座110-1没有类似图7A所示的连接部116,第一基座110-1与第一引脚111之间是分割开的。
第一引脚111沿第一基座110-1的第一横向边缘110-1a的长度方向延伸的长度值小于第一横向边缘110-1a的长度值,第二引脚112沿第二基座110-2的第二横向边缘110-2b的长度方向延伸的长度值小于第二横向边缘110-2b的长度值。芯片安装单元包含的第一旁路引脚121设置在第一引脚111的横向延长线上(长度方向的延长线上),邻近第一基座110-1的第一横向边缘110-1a,并位于第一排承载引脚113的最内侧的一个承载引脚113-1和第一引脚111之间。第一旁路引脚121带有一个连接部115c,从第一旁路引脚121靠近第一排承载引脚113的最内侧的承载引脚113-1的一侧的顶部向该承载引脚113-1延伸,并与其连接,这在图5A中有详细描述。与此同时,芯片安装单元包含的第二旁路引脚122设置在第二引脚112的横向延长线上(其长度方向的延长线上),邻近第二基座110-2的第二横向边缘110-2b,并位于第二排承载引脚114的最内侧的一个承载引脚114-1和第二引脚112之间。第二旁路引脚122带有一个连接部115d,从第二旁路引脚122靠近第二排承载引脚114的最内侧的承载引脚114-1的一侧的顶部向该承载引脚114-1延伸,并与其连接,这同样在图5A中有详细描述。第一芯片101正面的副电极101b通过导电结构311电性连接到第一旁路引脚121上,第二芯片102正面的副电极102b通过导电结构312电性连接到第二旁路引脚122上,可以参考图5A。同时,利用键合引线119将第二引脚112或者第二芯片102的主电极102a电性连接到第二排承载引脚114中除最内侧的承载引脚114-1以外的任意一承载引脚上,最佳是电性连接到与承载引脚114-1相邻的并位于承载引脚114-1外侧的承载引脚114-2上。此外,第一芯片101、第二芯片102各自正面的主电极101a、101b分别通过金属片251电性连接到第一引脚111、第二引脚112上,关于金属片251的结构,可观察图11B,金属片251亦为一体成型的波浪状或方波结构,含多个主平板部分251b、251d、251f(桥部分)和多个副平板部分251a、251c、251e、251g(谷部分),主平板部分所在平面的高度要高于任意一个副平板部分所在平面的高度,主平板部分和副平板部分相互相邻交叉分布,每个主平板部分的两侧分别连接有两个副平板部分。金属片251两端的副平板部分251a、251g与其内侧的副平板部分251c、251e不共面,但其内侧的副平板部分251c、251e相互共面,两端的副平板部分251a、251g共面并低于内侧的副平板部分251c、251e的高度。在图8A中,副平板部分251a通过导电的粘合材料焊接到第二引脚112的键合区112a的顶面,而副平板部分251c通过粘合材料焊接到第二芯片102的主电极102a,副平板部分251e通过粘合材料焊接到第一芯片101的主电极101a,副平板部分251g通过导电的粘合材料焊接到第一引脚111的键合区111a的顶面。功率控制器件还包括一个将芯片安装单元、第一芯片101和第二芯片102、控制芯片103、金属片251及各金属凸块201、键合引线119和导电结构311、312予以包覆的塑封体225(此实施方式中未示意出),塑封体225的包覆方式至少使各承载引脚的底面、第一基座110-1和第二基座110-2的底面、第一引脚111和第二引脚112各自的底面从塑封体225的底面外露,第一旁路引脚121、第二旁路引脚122的底面也从塑封体225底面外露,但第一芯片101和第二芯片102、控制芯片103、金属片251、键合引线119及各金属凸块201和导电结构311、312仍然被塑封体225完全密封。
图8B与8A的区别在于,无需考虑第一引脚111沿第一基座110-1的第一横向边缘110-1a的长度方向延伸的长度值与第一横向边缘110-1a的长度值之间的关系,也无需考虑第二引脚112沿第二基座110-2的第二横向边缘110-2b的长度方向延伸的长度值与第二横向边缘110-2b的长度值之间的关系,因为第一旁路引脚121、第二旁路引脚122被移除。此时,直接利用键合引线119,将第一芯片101的正面的副电极101b电性连接至第一排承载引脚113中任意一个承载引脚上,作为优选,最好将副电极101b电性连接至最内侧的承载引脚113-1上,这样键合引线119的路径最短。类似的,将第二芯片102正面的副电极102b电性连接至第二排承载引脚114中任意一个承载引脚上,并将第二芯片102的主电极102a利用键合引线119电性连接至第二排承载引脚114中没有与副电极102b连接的其他余下的任意一个承载引脚之上,例如副电极102b电性连接至最内侧的承载引脚114-1上,主电极102a电性连接至与承载引脚114-1邻近并位于承载引脚114-1外侧的一个承载引脚114-2上,可以缩短键合引线119的路径。功率控制器件还包括一个将芯片安装单元、第一芯片101和第二芯片102、控制芯片103、金属片251及各金属凸块201、键合引线119予以包覆的塑封体225(此实施方式中未示意出),塑封体225的包覆方式至少使各承载引脚的底面、第一基座110-1和第二基座110-2的底面、第一引脚111和第二引脚112各自的底面从塑封体225的底面外露,但第一芯片101和第二芯片102、控制芯片103、金属片251、键合引线119及各金属凸块201仍然被塑封体225完全密封。
图8C与8B的区别在于,控制芯片103没有倒装安装在第一排承载引脚113和第二排承载引脚114上,控制芯片103的背面通过非导电的粘合剂粘附在第一排承载引脚113和第二排承载引脚114上,而且控制芯片103也没有向第一芯片102、第二芯片103的方向偏移。利用键合引线119,将第一芯片101正面的副电极101b、第二芯片102正面的主电极102a、副电极102b分别电性连接至控制芯片103正面的数个相应焊垫103a上,与图8A~8B中控制芯片103执行倒装的情形不同,控制芯片103的焊垫103a上无需再焊接金属凸块201,而是作为键合区来迎合键合引线119的键合。在控制芯片103的所有焊垫103a中,针对除了已经连接至副电极101b、102b、主电极102a以外的余下的焊垫而言,位于控制芯片103的一组对边中的一个边缘附近的一些焊垫103a电性连接至第一排承载引脚113的各承载引脚上,位于控制芯片103的该一组对边中的另一个边缘附近的一些焊垫103a电性连接至第二排承载引脚114的各承载引脚上,为了缩短键合引线119的路径,连接至副电极101b、102b、主电极102a上的这些焊垫103a最好位于控制芯片103的与前述一组对边相对的另一组对边中的一个边缘附近,并使该边缘邻近基座110。在该实施方式中,功率控制器件还包括一个将芯片安装单元、第一芯片101和第二芯片102、控制芯片103、金属片251及各键合引线119予以包覆的塑封体225(此实施方式中未示意出),塑封体225的包覆方式至少使各承载引脚的底面、第一基座110-1和第二基座110-2的底面、第一引脚111和第二引脚112各自的底面从塑封体225的底面外露,但第一芯片101和第二芯片102、控制芯片103、金属片251、键合引线119仍然被塑封体225完全密封。
在图7B、8A~8C的实施方式中,第一芯片101是N沟道型MOSFET,第二芯片102是顶漏底源的N沟道型MOSFET。第一芯片101的主电极101a作为源极,副电极101b作为栅极,其背面的未示意出的金属化层构成背部电极作为漏极。第二芯片102的主电极102a作为漏极,副电极102b作为栅极,其背面的金属化层构成背部电极作为底部的源极。
图9A展示了一种芯片安装单元的详细结构,其与图7A的主要差异在于,实质为矩形状的第二基座110-2在其第一横向边缘110-2a与第二纵向边缘110-2d交叉的拐角处具有一个矩形切口而使第二基座110-2呈现为L形结构,并在该切口中嵌入有一个基岛113d。芯片安装单元还包括一连接结构113c,连接结构113c包括水平延伸段113c-1和垂直于水平延伸段113c-1的倾斜延伸段113c-2,其水平延伸段113c-1在水平面上沿纵向延伸(例如平行于第二纵向边缘110-1d、110-2d)并对接在除第二排承载引脚114最内侧的承载引脚114-1之外的第一排承载引脚113、第二排承载引脚114中任意一个承载引脚的上置部分上,例如优选将水平延伸段113c-1的一端对接在邻近第二纵向边缘110-1d的最内侧的承载引脚113-1的一端并且该两者共面。连接结构113c的倾斜延伸段113c-2则与水平面形成大于零的夹角,其一端连接在水平延伸段113c-1上,另一端则倾斜的向下延伸直至和基岛113d连接,如图9D为沿图9A中虚线C2~C2的截面,所以连接结构113c并不是严格意义上的L形,因为水平延伸段113c-1、倾斜延伸段113c-2并不共面,倾斜延伸段113c-2相对水平延伸段113c-1是向下弯折的,这便于匹配基岛113d和承载引脚之间的立体高度差。另外,第二引脚112带有一个连接部115b,这如图7A中的描述完全一致,第二引脚112通过连接部115b连接到第二排承载引脚114中的邻近第二纵向边缘110-2d的最内侧的一个承载引脚114-1上,连接部115b从第二引脚112靠近最内侧的承载引脚114-1的一侧的顶部向该承载引脚114-1延伸,并与该承载引脚114-1连接在一起。通常连接部115b的厚度小于第二旁路引脚122的厚度(如图9E是图9B中沿着虚线C3~C3的截面),但也可以设计使连接部115b的厚度等于第二旁路引脚122、承载引脚114-1的厚度。
第一芯片101粘贴在第一基座110-1上,使其背面的背部电极粘附至第一基座110-1的顶面,第二芯片102倒装安装在第二基座110-2和基岛113d之上,使其主电极101a粘附在第二基座110-2的顶面上、其副电极102b粘附在基岛113d的顶面上,至此第一芯片101的正面、第二芯片102的背面均与所有承载引脚的上置引脚113a、114a的顶面共面,而方便控制芯片103以向第一芯片101、第二芯片102偏移的方式倒装安装在第一排承载引脚113、第二排承载引脚114之上。控制芯片103正面的各个焊垫上均设置有金属凸块201,其一组对边(例如第一组对边)中的一个边缘附近的焊垫上所设置的金属凸块201分别对准第一排承载引脚113中相应的各上置引脚113a,每个金属凸块201和与其对准并接触的上置引脚113a实施焊接以保持电性连接,该组对边中的另一个边缘附近的焊垫上所设置的金属凸块201则对准第二排承载引脚114中相应的各上置引脚114a,每个金属凸块201和与其对准并接触的上置引脚114a实施焊接以保持电性连接。控制芯片103的倒装步骤中,使控制芯片103具有与第一芯片101、第二芯片102形成交叠的交叠部分,使交叠部分正面的、位于控制芯片103的另一组对边(例如与第一组对边相对的第二组对边)中的一个边缘附近的多个焊垫上设置的金属凸块201分别对准第一芯片101的主电极101a、副电极101b和第二芯片102的背部电极102c,每个金属凸块201和与其对准并接触的主电极101a或副电极101b或背部电极102c实施焊接以保持电性连接,图9C是沿图9B中虚线D1~D2的截面。
图9F~9G中,利用一金属片250将第一芯片101的主电极101a、第二芯片102的背部电极102c与第二引脚112进行电性连接,金属片250的结构在前述内容中已经详细介绍,不再赘述。唯独需要注意的是,副平板部分250a通过导电的粘合材料焊接到第二引脚112的键合区112a的顶面,副平板部分250c通过粘合材料焊接到第二芯片102的背部电极102c(这与图7B~7C不同),副平板部分250e通过粘合材料焊接到第一芯片101的主电极101a。功率控制器件还包括一个将芯片安装单元、第一芯片101和第二芯片102、控制芯片103、金属片250及各金属凸块201予以包覆的塑封体225(图中未示出),塑封体225的包覆方式至少使各下置引脚113b、114b的底面、第一基座110-1和第二基座110-2的底面、第一引脚111和第二引脚112各自的底面、基岛113d的底面从塑封体225的底面外露。
与图9A的芯片安装单元的差异在于,在图10A中,第一引脚111沿第一基座110-1的第一横向边缘110-1a的长度方向延伸的长度值小于第一横向边缘110-1a的长度值,芯片安装单元包含的第一旁路引脚121设置在第一引脚111的横向延长线上(即长度方向的延长线上),邻近第一基座110-1的第一横向边缘110-1a,并位于第一排承载引脚113的最内侧的一个承载引脚113-1和第一引脚111之间。第一旁路引脚121带有一个连接部115c,从第一旁路引脚121靠近第一排承载引脚113的最内侧的承载引脚113-1的一侧的顶部向该承载引脚113-1延伸,并与其连接,这在图5A中有详细描述,第一芯片101正面的副电极101b通过导电结构311电性连接到第一旁路引脚121上。并且第一排承载引脚113、第二排承载引脚114均无上置、下置引脚,其每个承载引脚皆是条状的平板结构,同时,L形的连接结构117'将基岛113机械并电性连接到除第一排承载引脚113、第二排承载引脚114中各自最内侧的承载引脚113-1、114-1之外的任意一个承载引脚上。譬如图10A中,横向延伸段117'b的一端连接在基岛113d的大致与第二基座110-2的第二纵向边缘110-2d对齐的边缘的顶部,纵向延伸段117'a的一端对接在承载引脚114-2的一端的顶部,横向延伸段117'b的另一端和纵向延伸段117'a的另一端连接,通常连接结构117'的厚度小于基岛113、承载引脚的厚度,则连接结构117'被后续的塑封体225包覆隐藏,但也可以设计它们的厚度相同,则连接结构117'的底面从后续的塑封体225的底面外露。此外,第一芯片101的主电极101a、第二芯片102的背部电极102c皆通过金属片251电性连接到第一引脚111、第二引脚112上,关于金属片251的结构,不再赘述。在图10A中,副平板部分251a通过导电的粘合材料焊接到第二引脚112的键合区112a的顶面,副平板部分251c通过粘合材料焊接到第二芯片102的背部电极102c,副平板部分250e通过粘合材料焊接到第一芯片101的主电极101a,副平板部分251g通过导电的粘合材料焊接到第一引脚111的键合区111a的顶面。功率控制器件还包括一个将芯片安装单元、第一芯片101和第二芯片102、控制芯片103、金属片251及导电结构311、各金属凸块201、第一旁路引脚121予以包覆的塑封体225(图中未示出),塑封体225的包覆方式至少使各承载引脚的底面、第一基座110-1和第二基座110-2的底面、第一引脚111和第二引脚112各自的底面、基岛113d的底面、第一旁路引脚121的底面从塑封体225的底面外露。
图10B与图10A的差异在于,无需考虑第一引脚111沿第一基座110-1的第一横向边缘110-1a的长度方向延伸的长度值与第一横向边缘110-1a的长度值之间的关系,可省略第一旁路引脚121。此时,利用键合引线119,将第一芯片101的正面的副电极101b电性连接至第一排承载引脚113中任意一个承载引脚上,作为优选,最好将副电极101b电性连接至最内侧的承载引脚113-1上,则塑封体225(图中未示出)将键合引线119包覆而不是导电结构311。
图11A与图10B的差异在于,连接结构117'被省略,基岛113d是孤立的,没有连接到任何承载引脚上,而且控制芯片103的背面通过非导电材料粘附在第一排承载引脚113、第二排承载引脚114上,控制芯片103也没有向第一芯片101、第二芯片102偏移。利用键合引线119,将第一芯片101的副电极101b、基岛113d分别电性连接至控制芯片103正面的相对应的焊垫上。除了连接至副电极101b、基岛113d以外的余下的焊垫,位于控制芯片103的一组对边(如第一组对边)中的一个边缘附近的一些焊垫103a通过键合引线119电性连接至第一排承载引脚113的各承载引脚上,位于控制芯片103的该一组对边中的另一个边缘附近的一些焊垫103a通过键合引线119电性连接至第二排承载引脚114的各承载引脚上,为了缩短键合引线119的路径,连接至副电极101b、基岛113d上的这些焊垫103a最好位于控制芯片103的与前述一组对边相对的另一组对边(如第二组对边)中的一个边缘附近(该边缘邻近基座110)。在图11B中,副平板部分251a通过导电的粘合材料焊接到第二引脚112的键合区112a的顶面,副平板部分251c通过粘合材料焊接到第二芯片102的背部电极102c(这与图8A~8C中副平板部分251c焊接在第二芯片102的主电极102a有所不同),副平板部分250e通过粘合材料焊接到第一芯片101的主电极101a,副平板部分251g通过导电的粘合材料焊接到第一引脚111的键合区111a的顶面。功率控制器件还包括一个将芯片安装单元、第一芯片101和第二芯片102、控制芯片103、金属片251及键合引线119予以包覆的塑封体225(图中未示出),塑封体225的包覆方式至少使各承载引脚的底面、第一基座110-1和第二基座110-2的底面、第一引脚111和第二引脚112各自的底面、基岛113d的底面从塑封体225的底面外露。
在图9B、10A~10B、11A的实施方式中,第一芯片101是N沟道型MOSFET,第二芯片102是N沟道型MOSFET。第一芯片101的主电极101a作为源极,副电极101b作为栅极,其背面的未示意出的金属化层构成背部电极作为漏极。第二芯片102的主电极102a作为源极,副电极102b作为栅极,其背面的金属化层构成背部电极作为漏极。
对于本领域的技术人员而言,阅读上述说明后,各种变化和修正无疑将显而易见。因此,所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容,都应认为仍属本发明的意图和范围内。
Claims (54)
1.一种功率控制器件,其特征在于,包括:
一芯片安装单元和一控制芯片及第一、第二芯片,该芯片安装单元包括一基座和基座附近的第一、第二引脚及第一、第二排承载引脚;
基座具有相对的一组第一、第二横向边缘及相对的一组第一、第二纵向边缘,其中,第一引脚邻近第一横向边缘并且其条状键合区沿第一横向边缘长度方向延伸,第二引脚邻近第二横向边缘并且其条状键合区沿第二横向边缘长度方向延伸;
第一、第二排承载引脚位于基座的第二纵向边缘的一侧,且第一排承载引脚中的每一个承载引脚皆平行于第二纵向边缘并由第一引脚的横向延长线上向第一、第二横向边缘之间的对称中心线延伸,及第二排承载引脚中的每一个承载引脚皆平行于第二纵向边缘并由第二引脚的横向延长线上向所述对称中心线延伸;
第一、第二芯片均安装在基座之上,控制芯片安装在第一、第二排承载引脚之上,并且还包括一第一金属片,将第一芯片正面的一个主电极电性连接到第一引脚上,和包括一第二金属片将第二芯片正面的一个主电极电性连接到第二引脚上。
2.如权利要求1所述的功率控制器件,其特征在于,基座具有一个连接部,从基座位于第二纵向边缘的一侧的顶部向第一排承载引脚中最内侧的一个承载引脚延伸,并与其连接。
3.如权利要求2所述的功率控制器件,其特征在于,第一、第二芯片各自背面的背部电极均粘附在基座的顶面。
4.如权利要求3所述的功率控制器件,其特征在于,第一、第二排承载引脚各自的每个承载引脚均皆包括相互连接的一个上置引脚和一个下置引脚,所有承载引脚的上置引脚的顶面均与第一、第二芯片各自的正面共面;
控制芯片以向第一、第二芯片偏移的方式倒装安装在第一、第二排承载引脚上,偏移程度为使其具有与第一、第二芯片形成交叠的交叠部分,使交叠部分正面的多个焊垫上相应设置的多个金属凸块分别对准并电性连接至第一、第二芯片各自正面的主电极、副电极;
控制芯片余下的焊垫上设置的金属凸块分别对准并电性连接至相应的各上置引脚上。
5.如权利要求4所述的功率控制器件,其特征在于,还包括一个将芯片安装单元、第一和第二芯片、控制芯片、第一和第二金属片及各金属凸块予以包覆的塑封体,其包覆方式至少使各下置引脚的底面、基座的底面、第一和第二引脚各自的底面从塑封体的底面外露。
6.如权利要求2所述的功率控制器件,其特征在于,在基座的顶面上设置有一个凹槽,第一、第二芯片均位于在凹槽内,使第一、第二芯片各自的背部电极均粘附在凹槽的底部,且第一、第二排承载引脚各自的每个承载引脚的顶面均与第一、第二芯片各自的正面共面。
7.如权利要求6所述的功率控制器件,其特征在于,控制芯片以向第一、第二芯片偏移的方式倒装安装在第一、第二排承载引脚上,偏移程度为使其具有与第一、第二芯片形成交叠的交叠部分,使交叠部分正面的多个焊垫上设置的多个金属凸块分别对准并电性连接至第一、第二芯片各自正面的主电极、副电极;
控制芯片余下的焊垫上设置的金属凸块分别对准并电性连接至相应的各承载引脚上。
8.如权利要求7所述的功率控制器件,其特征在于,还包括一个将芯片安装单元、第一和第二芯片、控制芯片、第一和第二金属片及各金属凸块予以包覆的塑封体,其包覆方式至少使各承载引脚的底面、基座的底面、第一和第二引脚各自的底面从塑封体的底面外露。
9.如权利要求7所述的功率控制器件,其特征在于,第一、第二金属片各包括一个主平板部分和连接在其一侧的相对主平板部分具有高度落差的一个副平板部分,以及第一、第二金属片各自的主平板部分的底面上均设置有一个垂直向下延伸的端部;
第一、第二金属片各自的端部的底端面分别与第一、第二芯片的主电极焊接,第一、第二金属片各自的副平板部分分别与第一、第二引脚的键合区焊接。
10.如权利要求9所述的功率控制器件,其特征在于,还包括一个将芯片安装单元、第一和第二芯片、控制芯片、第一和第二金属片及各金属凸块予以包覆的塑封体;
控制芯片的背面与第一、第二金属片各自的主平板部分的顶面共面,塑封体的包覆方式至少使各承载引脚的底面、基座的底面、第一和第二引脚各自的底面从塑封体的底面外露,和使第一、第二金属片各自主平板部分的顶面、控制芯片的背面从塑封体的顶面外露。
11.如权利要求1所述的功率控制器件,其特征在于,第一、第二芯片各自背面的背部电极均粘附在基座的顶面;
控制芯片倒装安装在第一、第二排承载引脚上,其正面的各焊垫上设置的金属凸块分别对准并电性连接至相应的各承载引脚上。
12.如权利要求11所述的功率控制器件,其特征在于,第一引脚沿第一横向边缘的长度方向延伸的长度值小于第一横向边缘的长度值,第二引脚沿第二横向边缘的长度方向延伸的长度值小于第二横向边缘的长度值;
芯片安装单元包括在第一引脚的长度方向的延长线上设置的靠近第一横向边缘的第一旁路引脚,位于第一排承载引脚最内侧的承载引脚和第一引脚之间并通过其带有的一连接部与第一排承载引脚最内侧的承载引脚连接;
和包括在第二引脚的长度方向的延长线上设置的靠近第二横向边缘的第二旁路引脚,位于第二排承载引脚的最内侧的承载引脚和第二引脚之间,并通过其带有的一连接部与第二排承载引脚中最内侧的承载引脚连接;
第一、第二芯片正面的副电极分别通过导电结构电性连接到第一、第二旁路引脚上;
其中,芯片安装单元还包括一个L形的连接结构,其一端对接在第一、第二排承载引脚中除了各自最内侧的承载引脚之外的任意一承载引脚上,另一端连接在基座上。
13.如权利要求11所述的功率控制器件,其特征在于,还包括多条键合引线,将第一芯片的正面的副电极电性连接至第一排承载引脚中任意一承载引脚上,将第二芯片正面的副电极、基座的顶面分别电性连接至第二排承载引脚中任意两个不同的承载引脚上。
14.如权利要求1所述的功率控制器件,其特征在于,第一、第二芯片各自背面的背部电极均粘附在基座的顶面,控制芯片的背面粘附在第一、第二排承载引脚上;
还包括键合引线,将第一、第二芯片各自正面的副电极和基座的顶面分别电性连接至控制芯片正面的相应焊垫上,将控制芯片正面余下的多个焊垫分别电性连接至相对应的各承载引脚的顶面上。
15.一种功率控制器件,其特征在于,包括:
一芯片安装单元和一控制芯片及第一、第二芯片,该芯片安装单元包括相邻的第一、第二基座,并包括第一基座附近的第一引脚及第一排承载引脚,和包括第二基座附近的第二引脚及第二排承载引脚;
第一、第二基座各自均具有相对的一组第一、第二横向边缘及相对的一组第一、第二纵向边缘,第一引脚靠近第一基座的第一横向边缘并且其条状键合区沿第一基座的第一横向边缘长度方向延伸,第二引脚靠近第二基座的第二横向边缘并且其条状键合区沿第二基座的第二横向边缘长度方向延伸;
第一排承载引脚位于第一基座的第二纵向边缘的一侧,且第一排承载引脚中的每一个承载引脚均平行于第一基座的第二纵向边缘,并由第一引脚的横向延长线上向第一基座、第二基座之间的分割线延伸;
第二排承载引脚位于第二基座的第二纵向边缘的一侧,且第二排承载引脚中的每一个承载引脚均平行于第二基座的第二纵向边缘,并由第二引脚的横向延长线上向所述分割线延伸;
其中,第一、第二芯片分别安装在第一、第二基座之上,使第一、第二芯片各自背面的背部电极分别粘附在第一、第二基座的顶面,控制芯片安装在第一、第二排承载引脚之上;
还包括一金属片,将第一、第二芯片各自正面的主电极与第二引脚进行电性连接。
16.如权利要求15所述的功率控制器件,其特征在于,第二引脚通过其带有的一连接部与第二排承载引脚中最内侧的承载引脚连接;
第一、第二排承载引脚各自的每个承载引脚均皆包括相互连接的一个上置引脚和一个下置引脚,并且所有承载引脚的上置引脚的顶面均与第一、第二芯片各自的正面共面;
控制芯片以向第一、第二芯片偏移的方式倒装安装在第一、第二排承载引脚上,偏移程度为使其具有与第一、第二芯片形成交叠的交叠部分,使交叠部分正面的多个焊垫上设置的多个金属凸块分别对准并电性连接至第一、第二芯片各自正面的主电极、副电极;
控制芯片余下的焊垫上设置的金属凸块分别对准并电性连接至相应的各上置引脚上。
17.如权利要求16所述的功率控制器件,其特征在于,第一基座具有一个连接部,从第一基座的顶部位于其第一横向边缘的一侧向第一引脚延伸,并与其连接。
18.如权利要求15所述的功率控制器件,其特征在于,控制芯片倒装安装在第一、第二排承载引脚上,其正面的多个焊垫上相应设置的多个金属凸块分别对准并电性连接至各相应的承载引脚上;
所述金属片还电性连接到第一引脚上。
19.如权利要求18所述的功率控制器件,其特征在于,第一引脚沿第一基座的第一横向边缘的长度方向延伸的长度值小于第一基座的第一横向边缘的长度值,第二引脚沿第二基座的第二横向边缘的长度方向延伸的长度值小于第二基座的第二横向边缘的长度值;
芯片安装单元包括在第一引脚的延长线上设置的一个靠近第一横向边缘的第一旁路引脚,位于第一排承载引脚的最内侧的一个承载引脚和第一引脚之间,并通过其带有的一个连接部与第一排承载引脚的最内侧的承载引脚连接;
和包括在第二引脚的延长线上设置的一个靠近第二横向边缘的第二旁路引脚,位于第二排承载引脚的最内侧的一个承载引脚和第二引脚之间,并通过其带有的一个连接部与第二排承载引脚的最内侧的一个承载引脚连接;
第一、第二芯片正面的副电极分别通过导电结构电性连接到第一、第二旁路引脚上,并利用键合引线将第二引脚或第二芯片的主电极电性连接到第二排承载引脚中除最内侧的承载引脚以外的任意一承载引脚上。
20.如权利要求18所述的功率控制器件,其特征在于,还包括键合引线,将第一芯片的副电极电性连接至第一排承载引脚中任意一承载引脚上,将第二芯片的正、副电极分别相对应的电性连接至第二排承载引脚中任意两个不同的承载引脚上。
21.如权利要求15所述的功率控制器件,其特征在于,控制芯片的背面粘附在第一、第二排承载引脚上;
还包括键合引线,将第一、第二芯片各自的副电极、第二芯片的主电极分别电性连接至控制芯片正面的相对应的焊垫上,将控制芯片正面余下的多个焊垫分别连接至相对应的各承载引脚的顶面上。
22.一种功率控制器件,其特征在于,包括:
一芯片安装单元和一控制芯片及第一、第二芯片,该芯片安装单元包括相邻的第一、第二基座,并包括第一基座附近的第一引脚及第一排承载引脚,和包括第二基座附近的第二引脚及第二排承载引脚;
第一、第二基座各自均具有相对的一组第一、第二横向边缘及相对的一组第一、第二纵向边缘,第一引脚靠近第一基座的第一横向边缘且其条状键合区沿第一基座的第一横向边缘的长度方向延伸,第二引脚靠近第二基座的第二横向边缘且其条状键合区沿第二基座的第二横向边缘的长度方向延伸;
第一排承载引脚位于第一基座的第二纵向边缘的一侧,且第一排承载引脚中的每一个承载引脚均平行于第一基座的第二纵向边缘,并由第一引脚的横向延长线上向第一基座和第二基座之间的分割线延伸;及
第二排承载引脚位于第二基座的第二纵向边缘的一侧,且第二排承载引脚中的每一个承载引脚均平行于第二基座的第二纵向边缘,并由第二引脚的横向延长线上向所述分割线延伸;
实质为矩形状的第二基座在其第一横向边缘与第二纵向边缘交叉的拐角处具有一个矩形切口而使第二基座形成L形结构,并在该切口中嵌入有一个基岛;
第一芯片安装在第一基座上使其背面的背部电极粘附至第一基座的顶面,第二芯片倒装安装在第二基座和基岛之上使其主、副电极分别粘附在第二基座、基岛的顶面上,控制芯片安装在第一、第二排承载引脚之上;
还包括一金属片,将第一芯片正面的主电极和第二芯片背面的背部电极电性连接第二引脚上。
23.如权利要求22所述的功率控制器件,其特征在于,所述第一基座具有一个连接部,从第一基座的顶部位于第一横向边缘的一侧向第一引脚延伸,并与其连接。
24.如权利要求22或23所述的功率控制器件,其特征在于,第一、第二排承载引脚各自的每个承载引脚均皆包括相互连接的一个上置引脚和一个下置引脚,第一芯片的正面、第二芯片的背面与所有承载引脚的上置引脚的顶面共面;
芯片安装单元包括一连接结构,该连接结构的水平延伸段对接在除第二排承载引脚最内侧的承载引脚以外的第一、第二排承载引脚中任意一个承载引脚的上置部分上,其与水平面成夹角设置的倾斜延伸段垂直于水平延伸段并连接在水平延伸段和基岛之间;
控制芯片以向第一、第二芯片偏移的方式倒装安装在第一、第二排承载引脚上,偏移程度为使其具有与第一、第二芯片形成交叠的交叠部分,使交叠部分正面的多个焊垫上设置的多个金属凸块分别对准并电性连接至第一芯片的主、副电极和第二芯片的背部电极;
控制芯片余下的焊垫上设置的金属凸块分别对准并电性连接至各相应的上置引脚上。
25.如权利要求22所述的功率控制器件,其特征在于,第一引脚沿第一基座的第一横向边缘的长度方向延伸的长度值小于第一基座的第一横向边缘的长度值;
芯片安装单元包括在第一引脚的横向延长线上设置的一个靠近第一基座的第一横向边缘的第一旁路引脚,位于第一排承载引脚的最内侧的一个承载引脚和第一引脚之间,并通过其带有的一个连接部与第一排承载引脚最内侧的一个承载引脚连接,从而第一芯片的副电极通过一个导电结构电性连接在第一旁路引脚上;
芯片安装单元包括一L形连接结构,该连接结构的纵向延伸段对接在除第一、第二排承载引脚中各自最内侧的承载引脚之外的任意一承载引脚上,其横向延伸段垂直于纵向延伸段并连接在纵向延伸段和基岛之间;以及
控制芯片倒装安装在第一、第二排承载引脚之上,控制芯片的焊垫上设置的金属凸块分别对准并电性连接至各相应的承载引脚上。
26.如权利要求22所述的功率控制器件,其特征在于,控制芯片倒装安装在第一、第二排承载引脚之上,第一芯片的副电极通过键合引线电性连接在第一排承载引脚中的任意一承载引脚上;
芯片安装单元包括一L形连接结构,该连接结构的纵向延伸段对接在除第二排承载引脚中最内侧的承载引脚之外和除第一排承载引脚中连接至第一芯片的副电极的承载引脚以外的第一、第二承载引脚中的余下的任意一承载引脚上,其横向延伸段垂直于纵向延伸段并连接在纵向延伸段和基岛之间。
27.如权利要求22所述的功率控制器件,其特征在于,控制芯片的背面粘附在第一、第二排承载引脚上;
还包括键合引线,将第一芯片的副电极、基岛分别电性连接至控制芯片正面的相对应的焊垫上,同时利用键合引线将控制芯片正面余下的多个焊垫分别连接至第一、第二排承载引脚中相应的各承载引脚的顶面上。
28.如权利要求25~27中任意一项所述的功率控制器件,其特征在于,第二引脚通过其具有的一个连接部将其与第二排承载引脚中最内侧的一个承载引脚连接;
所述金属片还电性连接在第一引脚上。
29.一种功率控制器件的制备方法,其特征在于,包括以下步骤:
步骤S1、提供一芯片安装单元,包括一基座和基座附近的第一、第二引脚及第一、第二排承载引脚;
基座具有相对的一组第一、第二横向边缘及相对的一组第一、第二纵向边缘,第一引脚邻近第一横向边缘并且其条状键合区沿第一横向边缘长度方向延伸,第二引脚邻近第二横向边缘并且其条状键合区沿第二横向边缘长度方向延伸;
第一、第二排承载引脚位于基座的第二纵向边缘的同一侧,且第一排承载引脚中的每个承载引脚均平行于第二纵向边缘并由第一引脚的横向延长线上向第一、第二横向边缘之间的对称中心线延伸,及第二排承载引脚中的每一个承载引脚均平行于第二纵向边缘并由第二引脚的横向延长线上向所述对称中心线延伸;
步骤S2、将一第一芯片和一第二芯片并排安装在基座之上,并将一控制芯片安装在第一、第二排承载引脚之上;
步骤S3、利用一个第一金属片将第一芯片正面的一个主电极电性连接到第一引脚上,利用一个第二金属片将第二芯片正面的一个主电极电性连接到第二引脚上。
30.如权利要求29所述的方法,其特征在于,基座具有一个连接部,从基座位于第二纵向边缘的一侧的顶部向第一排承载引脚中靠近第二纵向边缘的最内侧的一个承载引脚延伸,并与其连接。
31.如权利要求30所述的方法,其特征在于,在步骤S2中,使第一、第二芯片各自背面的背部电极均粘附在基座的顶面,其中第一、第二芯片各自的副电极位于各自的正面。
32.如权利要求31所述的方法,其特征在于,第一、第二排承载引脚各自的每个承载引脚均皆包括相互连接的一个上置引脚和一个下置引脚;
在步骤S2中,先使第一、第二芯片各自的正面均与所有承载引脚的上置引脚的顶面共面;
然后使控制芯片以向第一、第二芯片偏移的方式倒装安装在第一、第二排承载引脚上,使其具有与第一、第二芯片形成交叠的交叠部分,使交叠部分正面的多个焊垫上相应设置的多个金属凸块分别对准并电性连接至第一、第二芯片各自的主电极、副电极;
同时使控制芯片余下的焊垫上设置的金属凸块分别对准并电性连接至相应的各上置引脚上。
33.如权利要求32所述的方法,其特征在于,完成步骤S3之后,还包括利用一个塑封体将芯片安装单元、第一和第二芯片、控制芯片、第一和第二金属片及各金属凸块予以包覆的步骤,其包覆方式至少使各下置引脚的底面、基座的底面、第一和第二引脚各自的底面从塑封体的底面中外露。
34.如权利要求30所述的方法,其特征在于,预先在基座的顶面上设置一个凹槽,在步骤S2中,第一、第二芯片被安装在凹槽内,使第一、第二芯片各自背面的背部电极均粘附在凹槽的底部,第一、第二芯片各自的副电极位于各自的正面,使第一、第二芯片各自的正面均与第一、第二排承载引脚各自的每个承载引脚的顶面共面。
35.如权利要求34所述的方法,其特征在于,在步骤S2中,使控制芯片以向第一、第二芯片偏移的方式倒装安装在第一、第二排承载引脚上,使其具有与第一、第二芯片形成交叠的交叠部分,使交叠部分正面的多个焊垫上设置的多个金属凸块分别对准并电性连接至第一、第二芯片各自的主电极、副电极;
同时使控制芯片余下的焊垫上设置的金属凸块分别对准并电性连接至第一、第二排承载引脚的相应各承载引脚上。
36.如权利要求35所述的方法,其特征在于,完成步骤S3之后,还包括利用一个塑封体将芯片安装单元、第一和第二芯片、控制芯片、第一和第二金属片及各金属凸块予以包覆的步骤,其包覆方式至少使各承载引脚的底面、基座的底面、第一和第二引脚各自的底面从塑封体的底面中外露。
37.如权利要求35所述的方法,其特征在于,第一、第二金属片各包括一个主平板部分和连接在主平板部分一侧的相对主平板部分具有高度差的一个副平板部分,以及第一、第二金属片各自的主平板部分的底面上均设置有一个垂直向下延伸的端部;
在步骤S3中,使第一、第二金属片各自的端部的底端面分别与第一、第二芯片的主电极焊接,第一、第二金属片各自的副平板部分分别与第一、第二引脚的键合区焊接。
38.如权利要求37所述的方法,其特征在于,在步骤S2中,使控制芯片的背面与第一、第二金属片各自的主平板部分的顶面共面;
在完成步骤S3之后,还包括利用一个塑封体将芯片安装单元、第一和第二芯片、控制芯片、第一和第二金属片及各金属凸块予以包覆的步骤,包覆方式至少使各承载引脚的底面、基座的底面、第一和第二引脚各自的底面从塑封体的底面外露,和使第一、第二金属片各自主平板部分的顶面、控制芯片的背面从塑封体的顶面外露。
39.如权利要求29所述的方法,其特征在于,第一引脚沿第一横向边缘的长度方向延伸的长度值小于第一横向边缘的长度值,第二引脚沿第二横向边缘的长度方向延伸的长度值小于第二横向边缘的长度值;
芯片安装单元包括在第一引脚的横向延长线上设置的一个靠近第一横向边缘的第一旁路引脚,位于第一排承载引脚的最内侧的承载引脚和第一引脚之间,并通过其带有的一个连接部与第一排承载引脚中最内侧的承载引脚连接;
芯片安装单元包括还包括在第二引脚的横向延长线上设置的一个靠近第二横向边缘的第二旁路引脚,位于第二排承载引脚的最内侧的承载引脚和第二引脚之间,并通过其带有的一个连接部与第二排承载引脚的最内侧的承载引脚连接;
芯片安装单元还包括一个L形的连接结构,其一端连接在第一、第二排承载引脚中除各自最内侧的承载引脚以外的任意一承载引脚上,另一端连接在基座上;
在步骤S2中,控制芯片倒装安装在第一、第二排承载引脚上,其正面的多个焊垫上相应设置的多个金属凸块分别对准并电性连接至各相应的承载引脚上;从而
在步骤S3中,利用导电结构,将第一、第二芯片各自正面的副电极分别电性连接到第一、第二旁路引脚上。
40.如权利要求29所述的方法,其特征在于,在步骤S2中,控制芯片倒装安装在第一、第二排承载引脚上,其正面的多个焊垫上相应设置的多个金属凸块分别对准并电性连接至各相应的承载引脚上;
步骤S3还包括,利用键合引线,将第一芯片的副电极电性连接至第一排承载引脚中任意一承载引脚上,将第二芯片的副电极和基座的顶面分别电性连接至第二排承载引脚中任意两个不同承载引脚上。
41.如权利要求29所述的方法,其特征在于,在步骤S2中,将控制芯片的背面粘附在第一、第二排承载引脚上;
步骤S3还包括,利用键合引线,将第一、第二芯片各自的副电极、基座的顶面分别电性连接至控制芯片正面的相对应的焊垫上,同时利用键合引线将控制芯片正面余下的多个焊垫分别连接至相对应的各承载引脚的顶面上。
42.一种功率控制器件的制备方法,其特征在于,包括以下步骤:
步骤S1、提供一芯片安装单元,包括相邻的第一、第二基座,并包括第一基座附近的第一引脚及第一排承载引脚,和包括第二基座附近的第二引脚及第二排承载引脚;
第一、第二基座各自均具有相对的一组第一、第二横向边缘及相对的一组第一、第二纵向边缘,第一引脚靠近第一基座的第一横向边缘并且其条状键合区沿第一基座的第一横向边缘长度方向延伸,第二引脚靠近第二基座的第二横向边缘并且其条状键合区沿第二基座的第二横向边缘长度方向延伸;
第一排承载引脚位于第一基座的第二纵向边缘的一侧,且第一排承载引脚中的每一个承载引脚均平行于第一基座的第二纵向边缘,并由第一引脚的横向延长线上向第一基座、第二基座之间的分割线延伸;及
第二排承载引脚位于第二基座的第二纵向边缘的一侧,且第二排承载引脚中的每一个承载引脚均平行于第二基座的第二纵向边缘,并由第二引脚的横向延长线上向所述分割线延伸;
步骤S2、将一第一芯片和一第二芯片分别安装在第一、第二基座之上,将一控制芯片安装在第一、第二排承载引脚之上;
步骤S3、将一金属片焊接至第一、第二芯片各自正面的主电极和第二引脚上。
43.如权利要求42所述的方法,其特征在于,第二引脚具有一个连接部,从第二引脚的键合区的顶部靠近第二排承载引脚中最内侧的一个承载引脚的一侧向该最内侧的一个承载引脚延伸,并与其连接;
第一、第二排承载引脚各自的每个承载引脚均皆包括相互连接的一个上置引脚和一个下置引脚;
在步骤S2中,先使第一、第二芯片各自的正面均与所有承载引脚的上置引脚的顶面共面;然后
使控制芯片以向第一、第二芯片偏移的方式倒装安装在第一、第二排承载引脚上,使其具有与第一、第二芯片形成交叠的交叠部分,使交叠部分正面的多个焊垫上设置的多个金属凸块分别对准并电性连接至第一、第二芯片各自的主电极、副电极,同时使控制芯片余下的焊垫上设置的金属凸块分别对准并电性连接至相应的各上置引脚上。
44.如权利要求43所述的方法,其特征在于,第一基座具有一个连接部,从第一基座的顶部位于其第一横向边缘的一侧向第一引脚延伸,并与其连接。
45.如权利要求42所述的方法,其特征在于,第一引脚沿第一横向边缘的长度方向延伸的长度值分别小于第一横向边缘的长度值,第二引脚沿第二横向边缘的长度方向延伸的长度值分别小于第二横向边缘的长度值;
芯片安装单元包括在第一引脚的延长线上设置的一个靠近第一横向边缘的第一旁路引脚,位于第一排承载引脚的最内侧的承载引脚和第一引脚之间,第一旁路引脚带有一个连接部,从第一旁路引脚靠近该最内侧的承载引脚的一侧的顶部向该承载引脚延伸,并与其连接;
还包括在第二引脚的延长线上设置有一个靠近第二横向边缘的第二旁路引脚,位于第二排承载引脚的最内侧的承载引脚和第二引脚之间,第二旁路引脚带有一个连接部,从第二旁路引脚靠近该最内侧的一个承载引脚的一侧的顶部向该承载引脚延伸,并与其连接;
在步骤S2中,将控制芯片倒装安装在第一、第二排承载引脚上,其正面的多个焊垫上相应设置的多个金属凸块分别对准并电性连接至各相应的承载引脚上;
在步骤S3中,金属片同时还电性连接到第一引脚上,同时利用导电结构将第一、第二芯片的副电极分别电性连接到第一、第二旁路引脚上,并利用键合引线将第二引脚或第二芯片的主电极电性连接到第二排承载引脚中除最内侧的承载引脚以外的任意一承载引脚上。
46.如权利要求42所述的方法,其特征在于,在步骤S2中,将控制芯片倒装安装在第一、第二排承载引脚上,其正面的多个焊垫上相应设置的多个金属凸块分别对准并电性连接至各相应的承载引脚上;
在步骤S3中,金属片还电性连接到第一引脚上,并利用键合引线,将第一芯片的副电极电性连接至第一排承载引脚中任意一承载引脚上,将第二芯片的正、副电极分别相对应的电性连接至第二排承载引脚中任意两个不同的承载引脚上。
47.如权利要求42所述的方法,其特征在于,在步骤S2中,使控制芯片的背面粘附在第一、第二排承载引脚上;
在步骤S3中,金属片同时还被电性连接到第一引脚上,之后利用键合引线,将第一、第二芯片各自的副电极、第二芯片的主电极分别电性连接至控制芯片正面的相对应的焊垫上,同时利用键合引线将控制芯片正面余下的多个焊垫分别连接至相对应的各承载引脚的顶面上。
48.一种功率控制器件的制备方法,其特征在于,包括以下步骤:
步骤S1、提供一芯片安装单元,该芯片安装单元包括相邻的第一、第二基座,并包括第一基座附近的第一引脚及第一排承载引脚,和包括第二基座附近的第二引脚及第二排承载引脚;
第一、第二基座各自均具有相对的一组第一、第二横向边缘及相对的一组第一、第二纵向边缘,第一引脚靠近第一基座的第一横向边缘并且其条状键合区沿第一基座的第一横向边缘的长度方向延伸,第二引脚靠近第二基座的第二横向边缘并且其条状键合区沿第二基座的第二横向边缘的长度方向延伸;
第一排承载引脚位于第一基座的第二纵向边缘的一侧,且第一排承载引脚中的每一个承载引脚均平行于第一基座的第二纵向边缘,并由第一引脚的横向延长线上向第一基座和第二基座之间的分割线延伸;及
第二排承载引脚位于第二基座的第二纵向边缘的一侧,且第二排承载引脚中的每一个承载引脚均平行于第二基座的第二纵向边缘,并由第二引脚的横向延长线上向所述分割线延伸;
其中,实质为矩形状的第二基座在其第一横向边缘与第二纵向边缘交叉的拐角处具有一个矩形切口而使第二基座形成L形结构,并在该切口中嵌入有一个基岛;
步骤S2、将一第一芯片安装在第一基座上,将一第二芯片倒装安装在第二基座和基岛之上,将一控制芯片安装在第一、第二排承载引脚之上;
步骤S3、利用一金属片将第一芯片正面的一个主电极和第二芯片背面的一个背部电极电性连接到第二引脚上。
49.如权利要求48所述的方法,其特征在于,所述第一基座具有一个连接部,从第一基座的顶部位于第一横向边缘的一侧向第一引脚延伸,并与其连接。
50.如权利要求48或49所述的方法,其特征在于,第一、第二排承载引脚各自的每个承载引脚均皆包括相互连接的一个上置引脚和一个下置引脚;
芯片安装单元包括一连接结构,其水平延伸段对接在除第二排承载引脚最内侧的承载引脚之外的第一、第二排承载引脚中任意一承载引脚的上置部分,其与水平面成夹角设置的倾斜延伸段垂直于水平延伸段并连接在水平延伸段和基岛之间;
在步骤S2中,使第一芯片的正面、第二芯片的背面与所有承载引脚的上置引脚的顶面均共面;然后
使控制芯片以向第一、第二芯片偏移的方式倒装安装在第一、第二排承载引脚上,使其具有与第一、第二芯片形成交叠的交叠部分,使交叠部分正面的多个焊垫上设置的多个金属凸块分别对准并电性连接至第一芯片的主、副电极和第二芯片的背部电极,使控制芯片余下的焊垫上设置的金属凸块分别对准并电性连接至各相应的上置引脚上。
51.如权利要求48所述的方法,其特征在于,第一引脚沿第一基座的第一横向边缘的长度方向延伸的长度值分别小于第一基座的第一横向边缘的长度值;
芯片安装单元包括在第一引脚的延长线上设置的一个靠近第一基座的第一横向边缘的第一旁路引脚,位于第一排承载引脚的邻近第二纵向边缘的最内侧的一个承载引脚和第一引脚之间,并且第一旁路引脚带有一个连接部,从第一旁路引脚靠近该最内侧的一个承载引脚的一侧的顶部向该承载引脚延伸,并与其连接;
芯片安装单元包括一L形连接结构,该连接结构的纵向延伸段对接在除第一、第二排承载引脚中各自最内侧的承载引脚之外的任意一承载引脚上,其横向延伸段垂直于纵向延伸段并连接在纵向延伸段和基岛之间;
在步骤S2中,使控制芯片倒装安装在第一、第二排承载引脚之上,控制芯片的焊垫上设置的金属凸块分别对准并电性连接至各相应的承载引脚上;
步骤S3还包括利用一个导电结构将第一芯片的副电极电性连接在第一旁路引脚上的步骤。
52.如权利要求48所述的方法,其特征在于,芯片安装单元包括一L形连接结构,该连接结构的纵向延伸段对接在除第二排承载引脚中最内侧的承载引脚之外的第一、第二承载引脚中的任意一承载引脚上,其横向延伸段垂直于纵向延伸段并连接在纵向延伸段和基岛之间;
在步骤S2中,使控制芯片倒装安装在第一、第二排承载引脚之上;
步骤S3还包括利用键合引线将第一芯片的副电极电性连接在第一排承载引脚中的没有与所述L形连接结构连接在一起的任意一承载引脚上的步骤。
53.如权利要求48所述的方法,其特征在于,在步骤S2中,将控制芯片的背面粘附在第一、第二排承载引脚上;
步骤S3还包括利用键合引线,将第一芯片的副电极、基岛分别电性连接至控制芯片正面的相对应的焊垫上,同时利用键合引线将控制芯片正面余下的多个焊垫分别连接至第一、第二排承载引脚中相应的各承载引脚的顶面上的步骤。
54.如权利要求51~53中任意一项所述的方法,其特征在于,第二引脚具有一个连接部,从第二引脚的键合区的顶部靠近第二排承载引脚中最内侧的一个承载引脚的一侧向该最内侧的一个承载引脚延伸,并与其连接;
在步骤S3中,还将所述金属片电性连接在第一引脚上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310342773.3A CN104347571B (zh) | 2013-08-07 | 2013-08-07 | 功率控制器件及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310342773.3A CN104347571B (zh) | 2013-08-07 | 2013-08-07 | 功率控制器件及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104347571A true CN104347571A (zh) | 2015-02-11 |
CN104347571B CN104347571B (zh) | 2017-03-01 |
Family
ID=52502864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310342773.3A Active CN104347571B (zh) | 2013-08-07 | 2013-08-07 | 功率控制器件及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104347571B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105097747A (zh) * | 2015-09-01 | 2015-11-25 | 上海伊诺尔信息技术有限公司 | 智能卡芯片封装结构及封装方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101123248A (zh) * | 2005-12-22 | 2008-02-13 | 万国半导体股份有限公司 | 具有改进的热性能的半导体封装 |
US20120056277A1 (en) * | 2010-09-02 | 2012-03-08 | Wei-Chieh Lin | Semiconductor device integrated with converter and package structure thereof |
CN102760724A (zh) * | 2011-04-29 | 2012-10-31 | 万国半导体股份有限公司 | 一种联合封装的功率半导体器件 |
CN103107171A (zh) * | 2011-11-11 | 2013-05-15 | 万国半导体股份有限公司 | 一种倒装芯片的半导体器件 |
-
2013
- 2013-08-07 CN CN201310342773.3A patent/CN104347571B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101123248A (zh) * | 2005-12-22 | 2008-02-13 | 万国半导体股份有限公司 | 具有改进的热性能的半导体封装 |
US20120056277A1 (en) * | 2010-09-02 | 2012-03-08 | Wei-Chieh Lin | Semiconductor device integrated with converter and package structure thereof |
CN102760724A (zh) * | 2011-04-29 | 2012-10-31 | 万国半导体股份有限公司 | 一种联合封装的功率半导体器件 |
CN103107171A (zh) * | 2011-11-11 | 2013-05-15 | 万国半导体股份有限公司 | 一种倒装芯片的半导体器件 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105097747A (zh) * | 2015-09-01 | 2015-11-25 | 上海伊诺尔信息技术有限公司 | 智能卡芯片封装结构及封装方法 |
CN105097747B (zh) * | 2015-09-01 | 2018-07-06 | 上海伊诺尔信息技术有限公司 | 智能卡芯片封装结构及封装方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104347571B (zh) | 2017-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9583455B2 (en) | Semiconductor device | |
CN101150118A (zh) | 半导体装置 | |
CN104900627B (zh) | 半导体装置、半导体装置的制造方法、定位治具 | |
CN104347568A (zh) | 多芯片混合封装的半导体器件及其制备方法 | |
US7642662B2 (en) | Semiconductor device and method of manufacturing the same | |
CN103745932B (zh) | Wb型封装基板的制作方法 | |
CN205177808U (zh) | 芯片封装结构 | |
WO2015080000A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5803345B2 (ja) | 半導体チップの製造方法、回路実装体及びその製造方法 | |
TW201442161A (zh) | 半導體裝置 | |
CN105190855B (zh) | 半导体装置 | |
CN104347571A (zh) | 功率控制器件及其制备方法 | |
TWI518860B (zh) | 功率控制器件及其製備方法 | |
CN104617077A (zh) | 封装基板和集成电路芯片 | |
CN208580746U (zh) | 一种芯片封装结构 | |
CN102832190B (zh) | 一种倒装芯片的半导体器件及制造方法 | |
CN101231979A (zh) | 内引脚接合封装 | |
JP2008103531A (ja) | 半導体装置の製造方法 | |
CN204632803U (zh) | 一种csp led及基板 | |
CN105990155A (zh) | 芯片封装基板、芯片封装结构及其制作方法 | |
KR20160017381A (ko) | 반도체 패키지 및 그 제조 방법 | |
KR100668848B1 (ko) | 칩 스택 패키지 | |
CN101552249B (zh) | 半导体封装构造 | |
CN102903645A (zh) | 平面式半导体元件及其制作方法 | |
JP4723312B2 (ja) | 半導体チップおよび半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20200522 Address after: Ontario, Canada Patentee after: World semiconductor International Limited Partnership Address before: 475 oakmead Avenue, Sunnyvale, California 94085, USA Patentee before: Alpha and Omega Semiconductor Inc. |
|
TR01 | Transfer of patent right |