CN104347568A - 多芯片混合封装的半导体器件及其制备方法 - Google Patents

多芯片混合封装的半导体器件及其制备方法 Download PDF

Info

Publication number
CN104347568A
CN104347568A CN201310343088.2A CN201310343088A CN104347568A CN 104347568 A CN104347568 A CN 104347568A CN 201310343088 A CN201310343088 A CN 201310343088A CN 104347568 A CN104347568 A CN 104347568A
Authority
CN
China
Prior art keywords
pin
chip
pedestal
longitudinal edge
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310343088.2A
Other languages
English (en)
Other versions
CN104347568B (zh
Inventor
哈姆扎·耶尔马兹
薛彦迅
鲁军
彼得·威尔逊
霍炎
牛志强
鲁明朕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha and Omega Semiconductor Cayman Ltd
Original Assignee
Alpha and Omega Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Inc filed Critical Alpha and Omega Semiconductor Inc
Priority to CN201310343088.2A priority Critical patent/CN104347568B/zh
Publication of CN104347568A publication Critical patent/CN104347568A/zh
Application granted granted Critical
Publication of CN104347568B publication Critical patent/CN104347568B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明一般涉及一种功率器件，尤其是涉及薄型的具有良好散热效果的功率器件及其制备方法。包括芯片安装单元和第一、第二芯片及第一、第二互联结构，第一、第二芯片分别粘贴在芯片安装单元的第一、第二基座上，第一互联结构将第一芯片正面的主电极以及第二芯片背面的背部电极电性连接至第四引脚和第一、第二引脚两者之一上。第二互联结构将第一芯片正面的副电极电性连接至第一、第二引脚两者中没有与第一互联结构进行电性连接的一个上。

Description

多芯片混合封装的半导体器件及其制备方法
技术领域
本发明一般涉及一种功率器件，尤其是涉及薄型的具有良好散热效果的功率器件及其制备方法。
背景技术
传统上，功率器件里面的互连技术有引线键合或金属片连接等多种方式，例如美国专利申请US6870254B1揭示的图1A～1C所示的流程示意图中，将芯片15粘附在引线框架11之上，位于芯片15上方的金属片16用于连接芯片15的电极与引线框架11附近的引脚，图中的金属片16的一边向下弯折延伸，以便与引线框架11包含的一个带有V形凹槽18的引脚13进行机械及电性连接，这种方式在应对单芯片封装时具有良好的散热性能，但是无法将多个芯片进行封装，因为在通常类似DC-DC等电源管理器件里面一般要集成一高端MOSFET和一低端MOSFET。图2中公开了集成两个MOSFET的器件，一个低端MOSFET25被粘贴之一个基座20上，然后将一个金属片26安装在低端MOSFET25的顶部并与顶部的一个电极焊接，金属片26的一边向下弯折从而接触基座20附近的一个引脚22，同时，另一个高端MOSFET27被粘贴在金属片20之上，另一个金属片28用于与高端MOSFET27顶部的一个电极进行焊接，金属片28具有向下弯折的部分接触基座20附近的一个引脚21，以图2展示的芯片层叠的方式实现两个MOSFET与基座20及其附近的多个引脚之间的电性连接。图2的这种方式的不足在于直接增加了器件最终的的厚度，而且散热效果不加。
正是基于以上问题的考虑，提出了本申请后续的各种实施方式。
发明内容
在一个实施方式中，本发明公开了一种多芯片混合封装的半导体器件，包括芯片安装单元和第一、第二芯片及第一、第二互联结构，其中芯片安装单元包括：相邻及并排设置的第一、第二基座，它们各具有相对的一组第一、第二横向边缘和相对的另一组第一、第二纵向边缘，第一基座的第二纵向边缘靠近第二基座的第一纵向边缘；并排设置的第一、第二引脚，皆位于第一基座的第一纵向边缘附近；具有一长条状内引脚的第三引脚，其内引脚自第一、第二引脚所在的直线上沿着第一、第二基座各自的第一横向边缘的长度方向朝第二基座的第一、第二纵向边缘的对称中心线附近延伸；具有一长条状内引脚的第四引脚，其内引脚沿着第二基座的第二纵向边缘的长度方向上延伸。其中，第一芯片粘贴至第一基座的顶面，第二芯片倒装安装在第三引脚的内引脚及第二基座上，使第二芯片正面的主、副电极分别电性连接至第二基座和第三引脚上；第一互联结构包括横跨安装在第一、第二芯片上方的桥式金属片，具有一主平板部分及主平板部分两侧的向下弯折延伸的第一、第二侧壁，第一侧壁抵压并焊接在第一、第二引脚中两者之一上，第二侧壁抵压并焊接在第四引脚上，以将第一芯片正面的主电极以及第二芯片背面的背部电极电性连接至第四引脚和第一、第二引脚两者之一上；第二互联结构将第一芯片正面的副电极电性连接至第一、第二引脚两者中没有与第一互联结构进行电性连接的一个上。
上述的多芯片混合封装的半导体器件，主平板部分包括一连接部和一焊接在第一芯片的主电极、第二芯片的背部电极之上的本体部，实质为矩形的本体部在其第一纵向边缘与第一或第二横向边缘的拐角处具有一矩形切口而使其形成为L形结构；其中连接部自本体部的第一纵向边缘向第一或第二引脚上方横向延伸并使连接部的一端向下弯折延伸形成第一侧壁，第二侧壁为自本体部的第二纵向边缘向下弯折延伸形成。
上述的多芯片混合封装的半导体器件，第二互联结构为一竖截面呈Z形的金属片，包括具有高度落差的高台面部分和低台面部分，分别焊接至第一芯片正面的副电极上和第一或第二引脚中的一个引脚的内引脚上；及高台面部分位于在所述切口中，使高台面部分和本体部以相嵌的方式布置。
上述的多芯片混合封装的半导体器件，第二互联结构为一键合引线，其一端键合在第一芯片正面的副电极上，另一端键合在第一或第二引脚中没有用于承载第一侧壁的一个引脚的内引脚上。
上述的多芯片混合封装的半导体器件，用于承载第一侧壁的第一或第二引脚的内引脚的顶面上形成有沿着第一基座的第一纵向边缘的长度方向延伸的条状定位槽，所述第一侧壁插入至定位槽内以此来固持桥式金属片。
上述的多芯片混合封装的半导体器件，第一侧壁包括自第一侧壁的底部向外水平延伸的抵接部，焊接在承载第一侧壁的第一或第二引脚中的一个引脚的内引脚的顶面上。
上述的多芯片混合封装的半导体器件，第四引脚的内引脚的顶面上形成有沿着第二基座的第二纵向边缘的长度方向延伸的条状定位槽，所述第二侧壁插入至定位槽内以此来固持桥式金属片。
上述的多芯片混合封装的半导体器件，本体部的第二纵向边缘的中间部位向下弯折延伸形成第二侧壁，以及本体部的第二纵向边缘两端的分别靠近本体部的第一、第二横向边缘的部位向下弯折延伸形成两个扣合片，与第二侧壁间隔开的该两个扣合片分别位于第二侧壁的两侧；在第四引脚的内引脚的靠近其两端处，分别形成有贯穿该内引脚厚度的两个卡位孔，两个扣合片分别相对应的扣持在该两个卡位孔内以固持桥式金属片；以及第二侧壁包括自第二侧壁的底部向外水平延伸的抵接部，焊接在第四引脚的内引脚位于两个卡位孔之间的顶面上。
上述的多芯片混合封装的半导体器件，第二侧壁包括自第二侧壁的底部向外水平延伸的抵接部，焊接在用于承载第二侧壁的第四引脚的内引脚的顶面上。
上述的多芯片混合封装的半导体器件，在所述本体部底面的用于与第二芯片的背部电极进行接触并焊接的区域上形成有凹陷于本体区底面的凹槽，所述凹槽的两端延伸到本体部的周边处。
上述的多芯片混合封装的半导体器件，第一、第二基座各自的底面上均设置有一个向下凸出的方形支柱；以及第一至第四引脚中的每一个引脚所包含的外引脚均包括设置于该引脚的内引脚的底面上的下置部分，并且第一至第四引脚中各自的外引脚的下置部分的底面皆与第一、第二基座各自的方形支柱的底面共面。
上述的多芯片混合封装的半导体器件，L形的所述本体部向上以整体收缩周边尺寸的方式，形成桥式金属片的位于本体部之上的一个L形的台面结构，与所述本体部连续。
上述的多芯片混合封装的半导体器件，还包括将芯片安装单元和第一、第二芯片以及第一、第二互联结构予以包覆的塑封体，其包覆方式为至少使第一和第二基座各自底部的支柱的底面、第一至第四引脚的各自外引脚的下置部分的底面均外露于塑封体的底面。
上述的多芯片混合封装的半导体器件，还包括将芯片安装单元和第一、第二芯片以及第一、第二互联结构予以包覆的塑封体，其包覆方式为至少使第一和第二基座各自底部的支柱的底面、第一至第四引脚的各自外引脚的下置部分的底面外露于塑封体的底面，和使台面结构的顶面外露于塑封体的顶面。
本发明还公开了一种多芯片混合封装的半导体器件的制备方法，包括以下步骤：步骤S1、提供一芯片安装单元，包括：相邻及并排设置的第一、第二基座，它们各具有相对的一组第一、第二横向边缘和相对的另一组第一、第二纵向边缘，第一基座的第二纵向边缘靠近第二基座的第一纵向边缘；并排设置的第一、第二引脚，皆位于第一基座的第一纵向边缘附近；具有一长条状内引脚的第三引脚，其内引脚自第一、第二引脚所在的直线上沿着第一、第二基座各自的第一横向边缘的长度方向朝第二基座的第一、第二纵向边缘的对称中心线附近延伸；具有一长条状内引脚的第四引脚，其内引脚沿着第二基座的第二纵向边缘的长度方向上延伸；步骤S2、将第一芯片粘贴至第一基座顶面，将第二芯片倒装安装在第三引脚的内引脚及第二基座上，使第二芯片正面的主、副电极分别电性连接至第二基座和第三引脚上；步骤S3、将一桥式金属片的第一互联结构横跨安装在第一、第二芯片上方，桥式金属片包括一主平板部分及主平板部分两侧的向下弯折延伸的第一、第二侧壁；于该步骤中，使第一侧壁抵压并焊接在第一、第二引脚中两者之一上，使第二侧壁抵压并焊接在第四引脚上，以将第一芯片正面的主电极以及第二芯片背面的背部电极电性连接至第四引脚上和同时连接至第一、第二引脚中两者之一上；利用一第二互联结构将第一芯片正面的副电极电性连接至第一、第二引脚两者中没有与第一互联结构进行电性连接的一个上。
上述的方法，主平板部分包括一连接部和一本体部，实质为矩形的本体部在其第一纵向边缘与其第一或第二横向边缘的拐角处具有一矩形切口而使其形成为L形结构，连接部自本体部的第一纵向边缘向第一或第二引脚上方横向延伸并使连接部的一端向下弯折延伸形成第一侧壁，第二侧壁为自本体部的第二纵向边缘向下弯折延伸形成；在步骤S3中，本体部被安装到第一、第二芯片上方，并焊接在第一芯片的主电极、第二芯片的背部电极上，同时使第一芯片正面的副电极暴露在所述切口中。
上述的方法，第二互联结构为一竖截面呈Z形的金属片，包括具有高度落差的高台面部分和低台面部分，在步骤S3中，分别被焊接至第一芯片的副电极上和第一或第二引脚中的一个引脚的内引脚上；并且高台面部分被嵌入在所述切口中，使高台面部分和本体部以相嵌的方式布置。
上述的方法，第二互联结构为一键合引线，在步骤S3中，其一端被键合在第一芯片正面的副电极上，另一端被键合在第一或第二引脚两者中没有用于承载第一侧壁的一个引脚的内引脚上。
上述的方法，用于承载第一侧壁的第一或第二引脚的内引脚的顶面上形成有沿着第一基座的第一纵向边缘的长度方向延伸的条状定位槽，在步骤S3中，所述第一侧壁对准并插入至定位槽内以此来固持桥式金属片。
上述的方法，第一侧壁包括自第一侧壁的底部向外水平延伸的抵接部，在步骤S3中，该抵接部被焊接在承载第一侧壁的第一或第二引脚中的一个引脚的内引脚的顶面上。
上述的方法，第四引脚的内引脚的顶面上形成有沿着第二基座的第二纵向边缘的长度方向延伸的条状定位槽，在步骤S3中，所述第二侧壁对准并插入至定位槽内以此来固持桥式金属片。
上述的方法，本体部的第二纵向边缘的中间部位向下弯折延伸形成第二侧壁，本体部的第二纵向边缘两端的分别靠近其第一、第二横向边缘的部位向下弯折延伸形成两个扣合片，与第二侧壁间隔开的该两个扣合片分别位于第二侧壁的两侧；以及在第四引脚的内引脚的靠近其两端处，分别形成有贯穿该内引脚厚度的卡位孔，并且第二侧壁包括自第二侧壁的底部向外水平延伸的抵接部；在步骤S3中，两个扣合片分别相对应的扣持在该两个卡位孔内以固持桥式金属片，该抵接部被焊接在第四引脚的内引脚位于两个卡位孔之间的顶面上。
上述的方法，第二侧壁包括自第二侧壁的底部向外水平延伸的抵接部，在步骤S3中，该抵接部被焊接在承载第二侧壁的第四引脚的内引脚的顶面上。
上述的方法，在所述本体部底面与第二芯片的背部电极进行接触并焊接的区域上形成有凹陷于本体区底面的凹槽，所述凹槽的两端至少延伸到本体部的周边处；在步骤S2中，本体部通过涂覆在第二芯片背面的导电粘合材料与第二芯片的背部电极实施焊接，所述凹槽用于将集聚在粘合材料中的气体疏导排出。
上述的方法，第一、第二基座各自的底面上均设置有一个向下凸出的方形支柱；以及第一至第四引脚中的每一个引脚所包含的外引脚均包括设置于该引脚的内引脚的底面上的下置部分，并且第一至第四引脚中各自的外引脚的下置部分的底面皆与第一、第二基座各自的方形支柱的底面共面。
上述的方法，L形的所述本体部向上以整体收缩周边尺寸的方式，形成桥式金属片的位于本体部之上的一个L形的台面结构，与所述本体部连续。
上述的方法，完成步骤S3之后，还包括利用塑封体将芯片安装单元和第一、第二芯片以及第一、第二互联结构予以包覆的步骤，其包覆方式为至少使第一和第二基座各自底部的支柱的底面、第一至第四引脚的各自外引脚的下置部分的底面外露于塑封体的底面。
上述的方法，完成步骤S3之后，还包括利用塑封体将芯片安装单元和第一、第二芯片以及第一、第二互联结构予以包覆的步骤，其包覆方式为至少使第一和第二基座各自底部的支柱的底面、第一至第四引脚的各自外引脚的下置部分的底面外露于塑封体的底面，和使台面结构的顶面外露于塑封体的顶面。
上述的方法，在步骤S2中，所述第一芯片或第二芯片包括一个顶部塑封层覆盖在芯片的正面,所述芯片的主、副电极从所述的顶部塑封层中露出各个金属凸块。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1A～1C是背景技术涉及到的单芯片封装的功率器件。
图2是背景技术涉及到的芯片叠加的功率器件。
图3A～3B是本发明的芯片安装单元的结构示意图。
图4A～4B是将两个MOSFET粘贴至芯片安装单元并在其上方安装金属片的步骤。
图5A～5B是器件在完成芯片粘贴和金属片安装之后沿着虚线AA的竖截面示意图。
图6～7B是作为第一互联结构的金属片具有不同侧壁结构的实施方式。
图8是第二互联结构不是金属片而是键合引线的实施方式。
图9是将原本承载第二互连结构的引脚用来承载第一互联结构的桥式金属片的侧壁，而原本承载第一互联结构的金属片的引脚用来承载第二互联结构。
图10A～10B是对图5A的器件进行塑封的示意图。
图11A～11B是对图7B的器件进行塑封的示意图。
图12A～12F是形成高端、低端两个MOSFET的一种可选方法的流程示意图。
图13A～13C是在晶圆上覆盖塑封层并对其实施切割的流程示意图。
具体实施方式
如图3A，展示了一个芯片安装单元的结构示意图，通常每条引线框架都会包含多个这样的单元，为了简介起见，本发明仅仅以一个芯片安装单元进行示范性的说明。芯片安装单元包括相互分割开的第一基座111、第二基座112和第一至第四引脚101～104，相邻的第一基座111、第二基座112并排设置，它们大体上皆呈现为方形。为了叙述的方便，在芯片安装单元所在的平面内，定义第一和第二基座的并行延伸的方向为纵向，分离延伸的方向为横向。第一基座111具有相对的一组第一横向边缘111a、第二横向边缘111b和相对的另一组第一纵向边缘111c、第二纵向边缘111d，第二基座112也具有相对的一组第一横向边缘112a、第二横向边缘112b和相对的另一组第一纵向边缘112c、第二纵向边缘112d，第一基座111的第二纵向边缘111d靠近第二基座112的第一纵向边缘112c并且两者大致平行。第一引脚101、第二引脚102也是并排设置的，认为它们共线，皆位于第一基座111的第一纵向边缘111c附近，第一引脚101、第二引脚102之间设置有一个连接在第一基座111的第一纵向边缘111c上的连筋，这是便于第一基座111与引线框架进行机械连接。第三引脚103具有一长条状的内引脚103a，其内引脚103a沿着第一基座111的第一横向边缘111a、第二基座112的第一横向边缘112a的长度方向延伸，且内引脚103a自第一引脚101、第二引脚102所在的直线170上向第二基座112的第一纵向边缘112c、第二纵向边缘112d的对称中心线180附近延伸，可以还未延伸到中心线180或者略微超过中心线180。第二基座112在其第一横向边缘112a靠近第二纵向边缘112d的位置上设置有一个连接在第一横向边缘112a上的连筋，这是便于第二基座112与引线框架进行机械连接。第四引脚104具有一个沿着第二基座112的第二纵向边缘112d的长度方向上延伸的长条状的内引脚104a。
为了理解图3中的详细结构，图3B特意展示了将图3A的芯片安装单元进行翻转后示意图。在一些可选实施方式中，第一基座111、第二基座112的底面上各设置有一个向下凸出的方形支柱或凸块1110、1120，而且第一至第四引脚101～104中的每一个引脚除了包含各自的内引脚之外，还包括一个或者多个外引脚。第一引脚101的外引脚101b除了包括位于其内引脚101a的外侧边缘上的垂直部分101'b之外，还包括自垂直部分101'b的底部朝第一基座111水平延伸并位于内引脚101a底面上的下置部分101''b，其中内引脚101a的外侧边缘为背离第一基座111的一个边缘，而垂直部分101'b和下置部分101''b相互垂直使外引脚101b呈L形。在一些实施方式中，第一引脚101的两个外引脚101b各自的下置部分101''b被一它们之间的一个位于内引脚101a底面上中间连接部连接在一起。类似的，第二引脚102的外引脚102b包括一个位于其内引脚102a的背离第一基座111的外侧边缘上的垂直部分102'b，和包括自垂直部分102'b的底部朝第一基座111水平延伸并位于内引脚102a底面上的下置部分102''b，垂直部分102'b和下置部分102''b相互垂直使外引脚102b呈L形。同样，第三引脚103的外引脚103b包括设置在内引脚103a的位于第一引脚101、第二引脚102所在直线170上的一端的端面上的一个垂直部分103'b，和包括自垂直部分103'b的底部向其内引脚103位于对称中心线180附近的另一端延伸的并位于内引脚103a底面上的下置部分103''b，垂直部分103'b和下置部分103''b相互垂直使外引脚103b呈L形。在一些实施方式中，在内引脚103a上还开设有一个长方形的开口，贯穿内引脚103a的厚度，并且沿内引脚103a的长度方向延伸。类似的，第四引脚104的外引脚104b包括一个位于其内引脚104a的外侧边上的垂直部分104'b，和自垂直部分104'b的底部朝第二基座112水平延伸并位于内引脚104a底面上的下置部分104''b，内引脚104a的外侧边缘为其背离第二基座112的一个边缘，垂直部分104'b和下置部分104''b相互垂直使外引脚102b呈L形。在一些实施方式中，第四引脚104的两个相互邻近的外引脚104b各自的下置部分104''b被一它们之间的一个位于内引脚104a底面上中间连接部连接在一起。
值得注意的是，外引脚101b～104b各自的下置部分101''b、102''b、103''b、104''b的底面皆共面，并且与第一基座111、第二基座112的各底面上的方形支柱1110、1120的底面位于同一平面，这将为后续的塑封工序将带来便捷。
如图4A，将第一芯片121粘贴至第一基座111的顶面上，将第二芯片122倒装安装在第三引脚103的内引脚103a及第二基座112上。第一芯片121、第二芯片122皆是垂直的功率MOSFET，均包含位于它们正面的主电极（例如源极）、副电极（例如比源极面积小的栅极）和背面的覆盖的由一金属化层所构成的背部电极（例如漏极），而且第一芯片121、第二芯片122在一些实施方式中可以是裸芯片，但是较佳的选择利用图12A～12G所形成的带有塑封层的塑封芯片，该等芯片因为塑封层的支持而可以大幅度降低衬底厚度从而降低MOSFET的通态电阻，同时也具备便于与桥式金属片的进行焊接的优势，这在后续内容中将会详细介绍。利用诸如焊锡膏之类的导电材料，使第一芯片121的背部电极粘附在第一基座111上，使第二芯片112正面的主电极焊接至第二基座112的顶面上，和使第二芯片112的副电极焊接在第三引脚103的内引脚103a上。图4A中展示了第一芯片121的朝上的主电极121a和副电极121b，由于第二芯片122是倒装的，所以图中并未标注其朝下的正、副电极。
在图4B的爆炸示意图中，将呈现为桥式金属片结构的第一互联结构横跨安装在第一芯片111、第二芯片112的上方，桥式金属片包括一主平板部分222，并且包括主平板部分222两侧的向下弯折延伸的第一侧壁222a、第二侧壁222b。鉴于图4B中一个L形的台面结构223挡住了部分视线，所以先以图7B为例，对桥式金属片进行描述。主平板部分222包括一焊接在第一芯片121的主电极121a、第二芯片122的背部电极之上的本体部2222，和包含一连接部2221。实质为矩形的本体部2222具有一组相对的第一、第二横向边缘2222a、2222b和另一组相对的第一、第二纵向边缘2222c、2222d，在其第一纵向边缘2222c与第一横向边缘2222a的拐角处具有一矩形切口而使其形成为L形结构。在图7B的实施方式中，连接部2221自本体部2222的第一纵向边缘2222c向第一引脚101上方横向延伸，并使连接部2221的一端向下弯折延伸形成第一侧壁222a，而第二侧壁222b为自本体部2222的第二纵向边缘2222d向下弯折延伸形成。
在图4B中，使第一侧壁222a抵压并焊接在第一引脚101上，使第二侧壁222b抵压并焊接在第四引脚104上，桥式金属片完成安装之后的结构如图5A所示。在一些实施方式中，用于承载第一侧壁222a的第一引脚101的内引脚101a的顶面上，形成有沿着第一基座111的第一纵向边缘111c的长度方向延伸的条状定位槽101a-1（可参见图3A），而片状的第一侧壁222a就对准并插入至定位槽101a-1内以此来固持桥式金属片，防止其滑动，可以预先在定位槽101a-1内填充一些图中并未示意出的导电的粘合材料，以增强第一侧壁222a和第一引脚101之间的机械及电性连接能力。在图4B～5A的实施方式中，本体部222的第二纵向边缘2222d的中间部位向下弯折延伸形成第二侧壁222b，以及本体部222的第二纵向边缘2222d两端的分别靠近本体部的第一、第二横向边缘2222a、2222b的部位向下弯折延伸形成两个扣合片222b-1，也呈现为片状，该两个扣合片222b-1与第二侧壁222b间隔开，并且分别位于第二侧壁222b的两侧，其中第二侧壁222b包括自第二侧壁222b的底部沿着背离第二基座112的方向向外水平延伸的抵接部222'b。在第四引脚104的内引脚104a的靠近其两端处，分别形成有贯穿该内引脚104a厚度的卡位孔104a-1、104a-2（可参见图3A），在桥式金属片的安装步骤中，两个扣合片222b-1相对应的分别对准并扣持在该两个卡位孔104a-1内，以固持桥式金属片，而抵接部222'b则通过导电的粘合材料焊接在第四引脚104的内引脚104a位于两个卡位孔104a-1、104a-2之间的顶面上。从而将第一芯片121正面的主电极121a以及第二芯片112背面的背部电极电性连接至第一引脚101和第四引脚104上。
如图5A，第二互联结构221为一竖截面呈Z形的金属片，也是由金属平板压印或冲压形成，包括具有高度落差的高台面部分211b和低台面部分221a，前者位置相对较高，高台面部分211b焊接至第一芯片121正面的副电极121b上，而通过导电的粘合材料，低台面部分221a焊接至第二引脚102的内引脚102a上。注意本体区2222呈现L形的优势在于，可使得高台面部分211b位于在本体区2222的前述切口中，使高台面部分211b和本体部2222以相嵌的方式布置，用于优化器件尺寸。
图5B是对图5A中的多芯片混合封装的半导体器件沿着虚线AA的竖截面示意图，譬如图7B中的L形的本体部2222向上以整体收缩周边尺寸的方式，形成了的位于本体部2222之上的一个L形的台面结构223，与本体部2222连续成一体。在本体部2222的底面用于与第二芯片122的背部电极进行接触并焊接的区域上，形成有凹陷于本体区底面的凹槽224，凹槽224的至少一端或者两端均延伸到本体部2222的周边处，以保障凹槽224不是封闭的而是与外部连通的，在本体部2222通过涂覆在第二芯片122背面的导电粘合材料与第二芯片122的背部电极实施焊接的步骤中，凹槽204用于将集聚在粘合材料（如焊锡膏）内的气体疏导排出，以免造成电气性能的可靠性降低。桥式金属片是以一个金属平板采取压印或冲压而一体成型的整体结构。
图6也是一种可选的实施方式，桥式金属片与图4B不同之处在于，第一侧壁222a包括自第一侧壁222a的底部沿着背离第一基座111的方向向外水平延伸的抵接部222'a，第二侧壁222b包括自第二侧壁222b的底部沿着背离第二基座112的方向向外水平延伸的抵接部222'b。芯片安装单元与图3A的不同之处在于，第一引脚101、第四引脚104各自的内引脚的顶面均没有定位槽或者卡位孔。针对桥式金属片，可以通过导电的粘合材料，将抵接部222'a焊接在承载第一侧壁222a的第一引脚101的内引脚101a的顶面上，将抵接部222'b焊接在用于承载第二侧壁222b的第四引脚104的内引脚104a的顶面上。
图7A～7B也是一种可选的实施方式，芯片安装单元与图3A的不同之处在于，第四引脚104的内引脚104a上没有设置卡位孔，而是在内引脚104a的顶面上形成有沿着第二基座112的第二纵向边缘112d的长度方向延伸的条状定位槽104a-3，片状的第二侧壁222b对准和插入至定位槽104a-3内以此来固持桥式金属片。可以预先在定位槽104a-3内填充一些图中并未示意出的导电的粘合材料，以增强第二侧壁222b和第四引脚104之间的机械及电性连接能力。
图8也是一种可选的实施方式，与图5A的实施方式比，仅仅是先前金属片的第二互联结构221被键合引线的第二互联结构221'取代了。
图9也是一种可选的实施方式，与图5A的实施方式比，芯片安装单元的变化主要在于，第二引脚102'与图3A中的第一引脚101的结构完全一致，第一引脚101'与图3A中的第二引脚102的结构完全一致。桥式金属片的变化主要在于，在实质为矩形的本体部2222的第一纵向边缘2222c与第二横向边缘2222b（而非第一横向边缘2222a）的拐角处具有一矩形切口而使其形成为L形结构。第一芯片121的粘贴方式也稍有变动，在图4A中，第一芯片121的主电极121a靠近第一基座111的第二横向边缘111b、副电极121b靠近第一基座111的第一横向边缘111a，但是在图9中，第一芯片121的主电极121a靠近第一基座111的第一横向边缘111a、副电极121b靠近第一基座111的第二横向边缘111b。在图9的实施方式中，连接部2221自本体部2222的第一纵向边缘2222c向第二引脚102'上方横向延伸，并使连接部2221的一端向下弯折延伸形成第一侧壁222a，第一侧壁222a对准并插入至第二引脚102'的内引脚的顶面的一个定位槽内，以此来固持桥式金属片。为金属片的第二互联结构221的高台面部分221b焊接至第一芯片121的副电极121b上，低台面部分221a焊接至第一引脚101'的内引脚的顶面上。在图4A中，连接部2221位于第一纵向边缘2222c的靠近第二横向边缘2222b的位置上，但是在图9中，连接部2221位于第一纵向边缘2222c的靠近第一横向边缘2222a的位置上。本体区2222呈现L形的优势在于，可使得高台面部分211b位于在本体区2222的本体部2222的前述切口中，使高台面部分211b和本体部2222以相嵌的方式布置，以优化器件尺寸。其切口的意义在于暴露出副电极121b而避免该电极被本体区2222覆盖，此时第二互联结构221也可以被键合引线替代。
完成芯片粘贴、第一、第二互联结构的安装之后，包含多个芯片安装单元的引线框架在塑封工艺中将被塑封料包覆，之后对引线框架和塑封料进行切割形成单独的多芯片混合封装的半导体器件。如图10A～10B的实施方式，多芯片混合封装的半导体器件还包括将芯片安装单元和第一芯片121、第二芯片122以及第一、第二互联结构221、222予以包覆的塑封体250，其包覆方式为至少使第一基座111和第二基座112各自底部的支柱1110、1120的底面外露于塑封体250的底面，使第一至第四引脚101～104的各自外引脚101b～104b的下置部分101''b～104''b的底面均外露于塑封体250的底面，和使L形的台面结构223的顶面外露于塑封体250的顶面。在该实施例中，图10A是塑封体250的顶面的示意图，图10B是塑封体250的底面的示意图。
图7B所示的多芯片混合封装的半导体器件，因为桥式金属片的主平板部分222是直接依赖机械冲压或冲切形成，没有类似图5A的台面结构223，所以主平板部分222往往会呈现出为一个拱形而其顶面会略微隆起，所以与图10的主要区别在于，主平板部分222可以选择被塑封包覆在塑封体250的内部。在该实施例中，图11A是塑封体250的顶面的示意图，图11B是塑封体250的底面的示意图，第四引脚104的任意两个相邻的外引脚104b的下置部分104''b通过中间连接部连接在一起。
图12A-12F是一种可选的晶圆级封装的方法，可用来制备第一芯片121、第二芯片122。先在作为源极或栅极的焊垫301上安置金属凸块305（如焊锡球、金材质的凸块等），之后在晶圆300的正面沿着图13A中的切割道302（Scribe line）进行切割，形成位于晶圆300正面一侧的用于界定相邻芯片的切割槽315，切割槽215没有贯穿晶圆300的厚度而是终止在晶圆300之中，如图12B。其后在晶圆300的正面进行塑封，以一塑封层306包覆在晶圆300的正面，将金属凸块305包覆在内，同时用于形成塑封层306的塑封料的一部分还填充在切割槽215中，如图12C。注意塑封层306并没有完全将晶圆300的正面覆盖住，而在晶圆300正面的周边处留有一环形区域303，如图13B。然后对塑封层306的上表面进行研磨，在减薄后的塑封层306中露出各个金属凸块305，如图12D。鉴于环形区域303的存在，每条切割槽315的两端均延伸至环形区域303内，基于此点，将填充在每条切割槽315两端的塑封料作为参考点（两点确定一条直线）对塑封层306实施切割，形成塑封层306上的多条纵向、横向的基准线325，如图12E、13B，很明显，从与晶圆300所在平面正交的方向上观察，每条基准线325均与其下方的切割槽315重合，如图13C。再在晶圆300的背面进行例如CMP的研磨步骤，以减薄晶圆300的厚度，在减薄后的晶圆300的背面覆盖一金属化层。然后沿着基准线325，对晶圆300和塑封层306、金属化层实施切割，分离出多个图12F所示的带有由塑封层306切割而成的顶部塑封层306'的芯片300'，顶部塑封层306'覆盖在芯片300'的正面，而芯片300'背面则具有经由金属化层切割而成的背部电极307'。在图12F中，顶部塑封层306'还包括一个环形结构的侧部塑封层306'a，因为切割槽315并没有完全被消除的缘故，晶圆300经切割后，会在每个芯片300'正面的周边处残留一个凹陷于正面的环形凹槽，而与此同时，原本填充在切割槽315内的塑封料经切割后就会形成位于环形凹槽内的一个环形结构的侧部塑封层306'a，其包覆在芯片300'的一部分厚度的前侧部分或上部的侧壁上。如果金属凸块305自身具有焊接功能，例如焊锡材料，则其与基座或金属片进行焊接无需额外的粘合材料，但如果金属凸块305自身不具有焊接功能，例如金材质或铜材质等，还需要在基座或金属片之上涂覆粘合材料。
在一些实施方式中，对于作为第一芯片121的高端MOSFET来说，安置在其主电极上的并从顶部塑封层306'中外露的金属凸块305用来与本体部2222进行焊接，安置在副电极上的并从顶部塑封层306'中外露的金属凸块305用来与第二互联结构221进行焊接，而背部电极307'通过导电粘合材料直接粘附在第一基座111的顶面。对于作为第二芯片122的低端MOSFET来说，安置在其主电极上的并从顶部塑封层306'中外露的金属凸块305用来与第二基座112进行焊接，安置在副电极上的并从顶部塑封层306'中外露的金属凸块305用来与内引脚103a进行焊接，而其背部电极307'通过导电粘合材料直接粘附在本体部2222的底面上。如果第一芯片121或第二芯片122的正面带有顶部塑封层306'，则塑封体250还将顶部塑封层306'包覆在内。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (29)

1.一种多芯片混合封装的半导体器件，其特征在于，包括芯片安装单元和第一、第二芯片及第一、第二互联结构，其中芯片安装单元包括：
相邻及并排设置的第一、第二基座，它们各具有相对的一组第一、第二横向边缘和相对的另一组第一、第二纵向边缘，第一基座的第二纵向边缘靠近第二基座的第一纵向边缘；
并排设置的第一、第二引脚，皆位于第一基座的第一纵向边缘附近；
具有一长条状内引脚的第三引脚，其内引脚自第一、第二引脚所在的直线上沿着第一、第二基座各自的第一横向边缘的长度方向朝第二基座的第一、第二纵向边缘的对称中心线附近延伸；
具有一长条状内引脚的第四引脚，其内引脚沿着第二基座的第二纵向边缘的长度方向上延伸；
其中，第一芯片粘贴至第一基座的顶面，第二芯片倒装安装在第三引脚的内引脚及第二基座上，使第二芯片正面的主、副电极分别电性连接至第二基座和第三引脚上；
第一互联结构包括横跨安装在第一、第二芯片上方的桥式金属片，具有一主平板部分及主平板部分两侧的向下弯折延伸的第一、第二侧壁，第一侧壁抵压并焊接在第一、第二引脚中两者之一上，第二侧壁抵压并焊接在第四引脚上，以将第一芯片正面的主电极以及第二芯片背面的背部电极电性连接至第四引脚和第一、第二引脚两者之一上；
第二互联结构将第一芯片正面的副电极电性连接至第一、第二引脚两者中没有与第一互联结构进行电性连接的一个上。
2.如权利要求1所述的多芯片混合封装的半导体器件，其特征在于，主平板部分包括一连接部和一焊接在第一芯片的主电极、第二芯片的背部电极之上的本体部，实质为矩形的本体部在其第一纵向边缘与第一或第二横向边缘的拐角处具有一矩形切口而使其形成为L形结构；其中
连接部自本体部的第一纵向边缘向第一或第二引脚上方横向延伸并使连接部的一端向下弯折延伸形成第一侧壁，第二侧壁为自本体部的第二纵向边缘向下弯折延伸形成。
3.如权利要求2所述的多芯片混合封装的半导体器件，其特征在于，第二互联结构为一竖截面呈Z形的金属片，包括具有高度落差的高台面部分和低台面部分，分别焊接至第一芯片正面的副电极上和第一或第二引脚中的一个引脚的内引脚上；及
高台面部分位于在所述切口中，使高台面部分和本体部以相嵌的方式布置。
4.如权利要求1所述的多芯片混合封装的半导体器件，其特征在于，第二互联结构为一键合引线，其一端键合在第一芯片正面的副电极上，另一端键合在第一或第二引脚中没有用于承载第一侧壁的一个引脚的内引脚上。
5.如权利要求1所述的多芯片混合封装的半导体器件，其特征在于，用于承载第一侧壁的第一或第二引脚的内引脚的顶面上形成有沿着第一基座的第一纵向边缘的长度方向延伸的条状定位槽，所述第一侧壁插入至定位槽内以此来固持桥式金属片。
6.如权利要求1所述的多芯片混合封装的半导体器件，其特征在于，第一侧壁包括自第一侧壁的底部向外水平延伸的抵接部，焊接在承载第一侧壁的第一或第二引脚中的一个引脚的内引脚的顶面上。
7.如权利要求1所述的多芯片混合封装的半导体器件，其特征在于，第四引脚的内引脚的顶面上形成有沿着第二基座的第二纵向边缘的长度方向延伸的条状定位槽，所述第二侧壁插入至定位槽内以此来固持桥式金属片。
8.如权利要求2所述的多芯片混合封装的半导体器件，其特征在于，本体部的第二纵向边缘的中间部位向下弯折延伸形成第二侧壁，以及本体部的第二纵向边缘两端的分别靠近本体部的第一、第二横向边缘的部位向下弯折延伸形成两个扣合片，与第二侧壁间隔开的该两个扣合片分别位于第二侧壁的两侧；
在第四引脚的内引脚的靠近其两端处，分别形成有贯穿该内引脚厚度的两个卡位孔，两个扣合片分别相对应的扣持在该两个卡位孔内以固持桥式金属片；以及
第二侧壁包括自第二侧壁的底部向外水平延伸的抵接部，焊接在第四引脚的内引脚位于两个卡位孔之间的顶面上。
9.如权利要求1所述的多芯片混合封装的半导体器件，其特征在于，第二侧壁包括自第二侧壁的底部向外水平延伸的抵接部，焊接在用于承载第二侧壁的第四引脚的内引脚的顶面上。
10.如权利要求2所述的多芯片混合封装的半导体器件，其特征在于，在所述本体部底面的用于与第二芯片的背部电极进行接触并焊接的区域上形成有凹陷于本体区底面的凹槽，所述凹槽的两端延伸到本体部的周边处。
11.如权利要求1所述的多芯片混合封装的半导体器件，其特征在于，第一、第二基座各自的底面上均设置有一个向下凸出的方形支柱；以及
第一至第四引脚中的每一个引脚所包含的外引脚均包括设置于该引脚的内引脚的底面上的下置部分，并且第一至第四引脚中各自的外引脚的下置部分的底面皆与第一、第二基座各自的方形支柱的底面共面。
12.如权利要求11所述的多芯片混合封装的半导体器件，其特征在于，L形的所述本体部向上以整体收缩周边尺寸的方式，形成桥式金属片的位于本体部之上的一个L形的台面结构，与所述本体部连续。
13.如权利要求11所述的多芯片混合封装的半导体器件，其特征在于，还包括将芯片安装单元和第一、第二芯片以及第一、第二互联结构予以包覆的塑封体，其包覆方式为至少使第一和第二基座各自底部的支柱的底面、第一至第四引脚的各自外引脚的下置部分的底面均外露于塑封体的底面。
14.如权利要求12所述的多芯片混合封装的半导体器件，其特征在于，还包括将芯片安装单元和第一、第二芯片以及第一、第二互联结构予以包覆的塑封体，其包覆方式为至少使第一和第二基座各自底部的支柱的底面、第一至第四引脚的各自外引脚的下置部分的底面外露于塑封体的底面，和使台面结构的顶面外露于塑封体的顶面。
15.一种多芯片混合封装的半导体器件的制备方法，其特征在于，包括以下步骤：
步骤S1、提供一芯片安装单元，包括：
相邻及并排设置的第一、第二基座，它们各具有相对的一组第一、第二横向边缘和相对的另一组第一、第二纵向边缘，第一基座的第二纵向边缘靠近第二基座的第一纵向边缘；
并排设置的第一、第二引脚，皆位于第一基座的第一纵向边缘附近；
具有一长条状内引脚的第三引脚，其内引脚自第一、第二引脚所在的直线上沿着第一、第二基座各自的第一横向边缘的长度方向朝第二基座的第一、第二纵向边缘的对称中心线附近延伸；
具有一长条状内引脚的第四引脚，其内引脚沿着第二基座的第二纵向边缘的长度方向上延伸；
步骤S2、将第一芯片粘贴至第一基座顶面，将第二芯片倒装安装在第三引脚的内引脚及第二基座上，使第二芯片正面的主、副电极分别电性连接至第二基座和第三引脚上；
步骤S3、将一桥式金属片的第一互联结构横跨安装在第一、第二芯片上方，桥式金属片包括一主平板部分及主平板部分两侧的向下弯折延伸的第一、第二侧壁；
于该步骤中，使第一侧壁抵压并焊接在第一、第二引脚中两者之一上，使第二侧壁抵压并焊接在第四引脚上，以将第一芯片正面的主电极以及第二芯片背面的背部电极电性连接至第四引脚上和同时连接至第一、第二引脚中两者之一上；
利用一第二互联结构将第一芯片正面的副电极电性连接至第一、第二引脚两者中没有与第一互联结构进行电性连接的一个上。
16.如权利要求15所述的方法，其特征在于，主平板部分包括一连接部和一本体部，实质为矩形的本体部在其第一纵向边缘与其第一或第二横向边缘的拐角处具有一矩形切口而使其形成为L形结构，连接部自本体部的第一纵向边缘向第一或第二引脚上方横向延伸并使连接部的一端向下弯折延伸形成第一侧壁，第二侧壁为自本体部的第二纵向边缘向下弯折延伸形成；
在步骤S3中，本体部被安装到第一、第二芯片上方，并焊接在第一芯片的主电极、第二芯片的背部电极上，同时使第一芯片正面的副电极暴露在所述切口中。
17.如权利要求16所述的方法，其特征在于，第二互联结构为一竖截面呈Z形的金属片，包括具有高度落差的高台面部分和低台面部分，在步骤S3中，分别被焊接至第一芯片的副电极上和第一或第二引脚中的一个引脚的内引脚上；并且
高台面部分被嵌入在所述切口中，使高台面部分和本体部以相嵌的方式布置。
18.如权利要求15所述的方法，其特征在于，第二互联结构为一键合引线，在步骤S3中，其一端被键合在第一芯片正面的副电极上，另一端被键合在第一或第二引脚两者中没有用于承载第一侧壁的一个引脚的内引脚上。
19.如权利要求15所述的方法，其特征在于，用于承载第一侧壁的第一或第二引脚的内引脚的顶面上形成有沿着第一基座的第一纵向边缘的长度方向延伸的条状定位槽，在步骤S3中，所述第一侧壁对准并插入至定位槽内以此来固持桥式金属片。
20.如权利要求15所述的方法，其特征在于，第一侧壁包括自第一侧壁的底部向外水平延伸的抵接部，在步骤S3中，该抵接部被焊接在承载第一侧壁的第一或第二引脚中的一个引脚的内引脚的顶面上。
21.如权利要求15所述的方法，其特征在于，第四引脚的内引脚的顶面上形成有沿着第二基座的第二纵向边缘的长度方向延伸的条状定位槽，在步骤S3中，所述第二侧壁对准并插入至定位槽内以此来固持桥式金属片。
22.如权利要求16所述的方法，其特征在于，本体部的第二纵向边缘的中间部位向下弯折延伸形成第二侧壁，本体部的第二纵向边缘两端的分别靠近其第一、第二横向边缘的部位向下弯折延伸形成两个扣合片，与第二侧壁间隔开的该两个扣合片分别位于第二侧壁的两侧；以及
在第四引脚的内引脚的靠近其两端处，分别形成有贯穿该内引脚厚度的卡位孔，并且第二侧壁包括自第二侧壁的底部向外水平延伸的抵接部；
在步骤S3中，两个扣合片分别相对应的扣持在该两个卡位孔内以固持桥式金属片，该抵接部被焊接在第四引脚的内引脚位于两个卡位孔之间的顶面上。
23.如权利要求15所述的方法，其特征在于，第二侧壁包括自第二侧壁的底部向外水平延伸的抵接部，在步骤S3中，该抵接部被焊接在承载第二侧壁的第四引脚的内引脚的顶面上。
24.如权利要求16所述的方法，其特征在于，在所述本体部底面与第二芯片的背部电极进行接触并焊接的区域上形成有凹陷于本体区底面的凹槽，所述凹槽的两端至少延伸到本体部的周边处；
在步骤S2中，本体部通过涂覆在第二芯片背面的导电粘合材料与第二芯片的背部电极实施焊接，所述凹槽用于将集聚在粘合材料中的气体疏导排出。
25.如权利要求15所述的方法，其特征在于，第一、第二基座各自的底面上均设置有一个向下凸出的方形支柱；以及
第一至第四引脚中的每一个引脚所包含的外引脚均包括设置于该引脚的内引脚的底面上的下置部分，并且第一至第四引脚中各自的外引脚的下置部分的底面皆与第一、第二基座各自的方形支柱的底面共面。
26.如权利要求25所述的方法，其特征在于，L形的所述本体部向上以整体收缩周边尺寸的方式，形成桥式金属片的位于本体部之上的一个L形的台面结构，与所述本体部连续。
27.如权利要求25所述的方法，其特征在于，完成步骤S3之后，还包括利用塑封体将芯片安装单元和第一、第二芯片以及第一、第二互联结构予以包覆的步骤，其包覆方式为至少使第一和第二基座各自底部的支柱的底面、第一至第四引脚的各自外引脚的下置部分的底面外露于塑封体的底面。
28.如权利要求26所述的方法，其特征在于，完成步骤S3之后，还包括利用塑封体将芯片安装单元和第一、第二芯片以及第一、第二互联结构予以包覆的步骤，其包覆方式为至少使第一和第二基座各自底部的支柱的底面、第一至第四引脚的各自外引脚的下置部分的底面外露于塑封体的底面，和使台面结构的顶面外露于塑封体的顶面。
29.如权利要求15所述的方法，其特征在于，在步骤S2中，所述第一芯片或第二芯片包括一个顶部塑封层覆盖在芯片的正面,所述芯片的主、副电极从所述的顶部塑封层中露出各个金属凸块。
CN201310343088.2A 2013-08-07 2013-08-07 多芯片混合封装的半导体器件及其制备方法 Active CN104347568B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310343088.2A CN104347568B (zh) 2013-08-07 2013-08-07 多芯片混合封装的半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310343088.2A CN104347568B (zh) 2013-08-07 2013-08-07 多芯片混合封装的半导体器件及其制备方法

Publications (2)

Publication Number Publication Date
CN104347568A true CN104347568A (zh) 2015-02-11
CN104347568B CN104347568B (zh) 2017-03-01

Family

ID=52502862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310343088.2A Active CN104347568B (zh) 2013-08-07 2013-08-07 多芯片混合封装的半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN104347568B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140205A (zh) * 2015-06-30 2015-12-09 南通富士通微电子股份有限公司 一种双面散热的半导体叠层封装结构
CN105140201A (zh) * 2015-06-30 2015-12-09 南通富士通微电子股份有限公司 一种具有万用型封装金属片的半导体封装件及打线工艺
CN105226041A (zh) * 2015-11-03 2016-01-06 常州顶芯半导体技术有限公司 一种电源管理芯片封装形式
TWI564997B (zh) * 2015-06-12 2017-01-01 萬國半導體股份有限公司 功率半導體裝置及其製備方法
CN106298739A (zh) * 2015-06-12 2017-01-04 万国半导体股份有限公司 一种功率器件及制备方法
CN108649020A (zh) * 2018-05-18 2018-10-12 上海凯虹科技电子有限公司 堆叠芯片的封装方法及采用该方法制造的封装体
CN110034087A (zh) * 2019-05-06 2019-07-19 上海金克半导体设备有限公司 一种多芯片封装晶体管
CN111128950A (zh) * 2019-12-31 2020-05-08 湖南国芯半导体科技有限公司 一种功率模块封装结构及其封装方法
CN111627882A (zh) * 2019-02-28 2020-09-04 无锡华润安盛科技有限公司 封装装置和芯片的封装方法
DE102020131810A1 (de) 2020-12-01 2022-06-02 Infineon Technologies Ag Eine elektrische verbindungsstruktur und ein elektronisches bauelement mit dieser struktur
CN115332208A (zh) * 2022-10-17 2022-11-11 佛山市蓝箭电子股份有限公司 一种半导体封装器件以及制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040063240A1 (en) * 2002-09-30 2004-04-01 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
CN101859755A (zh) * 2010-05-14 2010-10-13 上海凯虹科技电子有限公司 一种功率mosfet封装体及其封装方法
CN102468292A (zh) * 2010-10-29 2012-05-23 万国半导体股份有限公司 一种用于直流-直流转换器的封装体结构
CN102569237A (zh) * 2010-12-14 2012-07-11 万国半导体股份有限公司 半导体芯片的封装体及组装方法
CN102760724A (zh) * 2011-04-29 2012-10-31 万国半导体股份有限公司 一种联合封装的功率半导体器件
CN102903692A (zh) * 2011-07-26 2013-01-30 万国半导体股份有限公司 应用双层引线框架的堆叠式功率半导体器件及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040063240A1 (en) * 2002-09-30 2004-04-01 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
CN101859755A (zh) * 2010-05-14 2010-10-13 上海凯虹科技电子有限公司 一种功率mosfet封装体及其封装方法
CN102468292A (zh) * 2010-10-29 2012-05-23 万国半导体股份有限公司 一种用于直流-直流转换器的封装体结构
CN102569237A (zh) * 2010-12-14 2012-07-11 万国半导体股份有限公司 半导体芯片的封装体及组装方法
CN102760724A (zh) * 2011-04-29 2012-10-31 万国半导体股份有限公司 一种联合封装的功率半导体器件
CN102903692A (zh) * 2011-07-26 2013-01-30 万国半导体股份有限公司 应用双层引线框架的堆叠式功率半导体器件及其制备方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298739B (zh) * 2015-06-12 2018-11-13 万国半导体股份有限公司 一种功率器件及制备方法
TWI564997B (zh) * 2015-06-12 2017-01-01 萬國半導體股份有限公司 功率半導體裝置及其製備方法
CN106298739A (zh) * 2015-06-12 2017-01-04 万国半导体股份有限公司 一种功率器件及制备方法
CN105140201A (zh) * 2015-06-30 2015-12-09 南通富士通微电子股份有限公司 一种具有万用型封装金属片的半导体封装件及打线工艺
CN105140201B (zh) * 2015-06-30 2018-06-05 通富微电子股份有限公司 一种具有万用型封装金属片的半导体封装件及打线工艺
CN105140205A (zh) * 2015-06-30 2015-12-09 南通富士通微电子股份有限公司 一种双面散热的半导体叠层封装结构
CN105226041A (zh) * 2015-11-03 2016-01-06 常州顶芯半导体技术有限公司 一种电源管理芯片封装形式
CN108649020A (zh) * 2018-05-18 2018-10-12 上海凯虹科技电子有限公司 堆叠芯片的封装方法及采用该方法制造的封装体
CN111627882A (zh) * 2019-02-28 2020-09-04 无锡华润安盛科技有限公司 封装装置和芯片的封装方法
CN110034087A (zh) * 2019-05-06 2019-07-19 上海金克半导体设备有限公司 一种多芯片封装晶体管
CN111128950A (zh) * 2019-12-31 2020-05-08 湖南国芯半导体科技有限公司 一种功率模块封装结构及其封装方法
CN111128950B (zh) * 2019-12-31 2021-06-22 湖南国芯半导体科技有限公司 一种功率模块封装结构及其封装方法
DE102020131810A1 (de) 2020-12-01 2022-06-02 Infineon Technologies Ag Eine elektrische verbindungsstruktur und ein elektronisches bauelement mit dieser struktur
CN115332208A (zh) * 2022-10-17 2022-11-11 佛山市蓝箭电子股份有限公司 一种半导体封装器件以及制造方法
CN115332208B (zh) * 2022-10-17 2022-12-27 佛山市蓝箭电子股份有限公司 一种半导体封装器件以及制造方法

Also Published As

Publication number Publication date
CN104347568B (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
CN104347568A (zh) 多芯片混合封装的半导体器件及其制备方法
US10043736B2 (en) Hybrid packaged lead frame based multi-chip semiconductor device with multiple interconnecting structures
US9147648B2 (en) Multi-die power semiconductor device packaged on a lead frame unit with multiple carrier pins and a metal clip
CN102194806B (zh) 堆栈式双晶片封装及其制备方法
CN102903692B (zh) 应用双层引线框架的堆叠式功率半导体器件及其制备方法
US7745913B2 (en) Power semiconductor component with a power semiconductor chip and method for producing the same
KR20030017676A (ko) 듀얼 다이 패키지
CN104681525B (zh) 一种多芯片叠层的封装结构及其封装方法
CN103824853A (zh) 应用于开关型调节器的集成电路组件
CN103545268B (zh) 底部源极的功率器件及制备方法
CN103887292B (zh) 堆叠式双芯片封装结构及其制备方法
TWI608585B (zh) 半導體封裝件及其製造方法
CN104701272A (zh) 一种芯片封装组件及其制造方法
CN107305851A (zh) 半导体器件的制造方法以及半导体器件
CN100521195C (zh) 半导体装置
TWI529868B (zh) 多晶片混合封裝的半導體器件及其製備方法
US11069838B2 (en) Light-emitting device with light-emitting element mounted on supporting member and display apparatus
CN102832190B (zh) 一种倒装芯片的半导体器件及制造方法
JP5822468B2 (ja) 半導体装置
JP2007141947A (ja) 半導体装置およびその製造方法
CN106373936B (zh) 在周边具有输入输出焊垫的芯片及其制造方法
US20230420320A1 (en) Semiconductor device
CN100576521C (zh) 堆栈式凸块结构及其制作方法
CN104716129A (zh) 集成堆叠式多芯片的半导体器件及其制备方法
CN104347571A (zh) 功率控制器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200527

Address after: Ontario, Canada

Patentee after: World semiconductor International Limited Partnership

Address before: 475 oakmead Avenue, Sunnyvale, California, USA

Patentee before: Alpha and Omega Semiconductor Inc.

TR01 Transfer of patent right