CN110034087A - 一种多芯片封装晶体管 - Google Patents

一种多芯片封装晶体管 Download PDF

Info

Publication number
CN110034087A
CN110034087A CN201910371673.0A CN201910371673A CN110034087A CN 110034087 A CN110034087 A CN 110034087A CN 201910371673 A CN201910371673 A CN 201910371673A CN 110034087 A CN110034087 A CN 110034087A
Authority
CN
China
Prior art keywords
chip
transistor
pole
pins
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910371673.0A
Other languages
English (en)
Inventor
林茂昌
刘文松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jinke Semiconductor & Equipment Co ltd
Original Assignee
Shanghai Jinke Semiconductor & Equipment Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jinke Semiconductor & Equipment Co ltd filed Critical Shanghai Jinke Semiconductor & Equipment Co ltd
Priority to CN201910371673.0A priority Critical patent/CN110034087A/zh
Publication of CN110034087A publication Critical patent/CN110034087A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明公开的一种多芯片封装晶体管，包括若干第一引脚和若干第二引脚以及一芯片，其在所述芯片上蚀刻有至少有两个以上的晶体管单元，每个晶体管单元具有第一极和第二极，所有晶体管单元的第一极蚀刻在所述芯片的第一面上；所有晶体管单元的第二极蚀刻在所述芯片的第二面上，每一第一引脚的一端与一晶体管单元的第一极焊接连接，每一第二引脚的一端与一晶体管单元的第二极焊接连接，若干第一引脚的一端、芯片、若干第二引脚的一端全部被绝缘胶体封装起来。本发明与现有的双芯片叠加二极管相比，厚度更加薄。而且在制备过程中不用叠加，而且能够将第一引脚和第二引脚冲压成框架结构，实现连续化生产，提高了生产效率。

Description

一种多芯片封装晶体管
技术领域
本发明涉及晶体管封装技术领域，特别涉及一种多芯片封装晶体管。
背景技术
目前的晶体管一般都是单芯片封装结构，性能和功率较低，在一些特定场合中达不到使用要求。为此，申请人于2017年6月29日公开了一种双芯片叠加二极管，参加图1至图4，包括第一铜框1、第二铜框架2、第三铜框架3以及两个芯片4、5，第一铜框架1、第二铜框架2之间设有芯片4，第二铜框架2与第三铜框架之间之间设有芯片5、4，第一铜框架1、第二铜框架2、第三铜框架3以及两个芯片4、5依次紧贴在一起，且芯片4、5均被封装在防护壳6之内，其叠加的两个芯片4、5能提升二极管的功能，性能得到很大的提升。但是此类双芯片叠加二极管存在一个问题就是厚度较厚，无法用于一些薄形产品中。而且这种双芯片叠加二极管在制备过程中上、下芯片叠加对齐比较困难，也比较麻烦，需要花费很长时间才能对齐。
发明内容
本发明所要解决的的技术问题在于针对现有双芯片叠加二极管厚度较厚的问题而提供一种厚度比较薄的多芯片封装晶体管。
本发明所要解决的技术问题可以通过以下技术方案来实现：
一种多芯片封装晶体管。包括若干第一引脚和若干第二引脚以及一芯片，其特征在于，在所述芯片上蚀刻有至少有两个以上的晶体管单元，每个晶体管单元具有第一极和第二极，所有晶体管单元的第一极蚀刻在所述芯片的第一面上；所有晶体管单元的第二极蚀刻在所述芯片的第二面上，每一第一引脚的一端与一晶体管单元的第一极焊接连接，每一第二引脚的一端与一晶体管单元的第二极焊接连接，若干第一引脚的一端、芯片、若干第二引脚的一端全部被绝缘胶体封装起来。
在本发明的一个优选实施例中，所有的第一引脚的另一端相互电连接起来。
在本发明的一个优选实施例中，所有第一引脚的另一端和所有的第二引脚的另一端均向绝缘胶体方向弯曲并贴在所述绝缘胶体的一面上。
由于采用了如上的技术方案，本发明与现有的双芯片叠加二极管相比，厚度更加薄。而且在制备过程中不用叠加，而且能够将第一引脚和第二引脚冲压成框架结构，实现连续化生产，提高了生产效率。
附图说明
图1为现有双芯片叠加二极管从第一方向看的透视图。
图2为现有双芯片叠加二极管从第二方向看的透视图。
图3为现有双芯片叠加二极管从第三方向看的透视图。
图4为现有双芯片叠加二极管从第四方向看的透视图。
图5为本发明多芯片封装晶体管从第二方向看的透视图。
图6为本发明多芯片封装晶体管从第二方向看的透视图。
图7为本发明多芯片封装晶体管从第三方向看的透视图。
图8为本发明多芯片封装晶体管从第四方向看的透视图。
图9为本发明多芯片封装晶体管中第一引脚、第二引脚与芯片的焊接立体示意图。
图10为本发明多芯片封装晶体管中第一引脚、第二引脚与芯片的焊接俯视图。
图11为本发明多芯片封装晶体管中第一引脚、第二引脚与芯片的焊接正视图。
图12为图11的左视图。
具体实施方式
以下结合附图和具体实施方式给出的双晶体管的芯片来进一步描述本发明。
参见图5至图8，图中所示的一种多芯片封装晶体管。包括若干第一引脚100和若干第二引脚200以及一芯片300。
在芯片300上蚀刻有两个晶体管单元310、320，当然也可以在芯片300上蚀刻出多个晶体管单元。两个晶体管单元310、320均具有第一极311、312、321、322，构成一个三极管。两个晶体管310、320的第一极311、321蚀刻在芯片300的第一面301上，两个晶体管310、320的第二极蚀刻在芯片300的第二面302上。
结合参见图9至图12，在制备时，每组芯片300对应的两个第一引脚100、100a的一端101、101a通过一连接铜片120电连接起来，以形成三极管的基极。所有的连接铜片120均通过一铜边条130连接起来，这样所有的第一引脚100、100a在焊接前就能形成一铜框架结构，便于冲压成型。
在制备时，若干第二引脚200、200a的一端201a均通过一边铜边条210连接起来，这样所有的第二引脚200在焊接前就能形成一铜框架结构，便于冲压成型。
焊接时，将每组芯片300中的两个晶体管单元310、320的第一极311、321扣在每组芯片300对应的两个第一引脚100的另一端102、102a上，然后将每组芯片300对应的两个第二引脚200、200a的另一端202、202a搭接在每组芯片300中的两个晶体管单元310、320的第二极312、322上。在芯片300与第一引脚100、第二引脚200组装好以后，送入焊接炉焊接，最终使每组芯片300中的两个晶体管单元310、320的第一极311、321与两个第一引脚100的另一端102、102a焊接，每组芯片300中的两个晶体管单元310、320的第二极312、322与两个第二引脚200的另一端202、202a焊接。焊接完成以后，再放入封装模具内注塑绝缘胶，将若干第一引脚100的一端101、101a、芯片300、若干第二引脚200的一端210、201a全部被绝缘胶体400封装起来。封装好以后，将铜边条130和铜边条210裁切掉，就能形成一个个多芯片封装晶体管。
另外为了准确将芯片300与第一引脚100、第二引脚200组装好，在铜边条130和铜边条210充制有一些定位孔131、211。
将所有第一引脚100的另一端102、102a和所有的第二引脚200的另一端202、202a均向绝缘胶体400方向弯曲并贴在绝缘胶体400的一面410上，形成贴片式多芯片封装晶体管。

Claims (3)

1.一种多芯片封装晶体管，包括若干第一引脚和若干第二引脚以及一芯片，其特征在于，在所述芯片上蚀刻有至少有两个以上的晶体管单元，每个晶体管单元具有第一极和第二极，所有晶体管单元的第一极蚀刻在所述芯片的第一面上；所有晶体管单元的第二极蚀刻在所述芯片的第二面上，每一第一引脚的一端与一晶体管单元的第一极焊接连接，每一第二引脚的一端与一晶体管单元的第二极焊接连接，若干第一引脚的一端、芯片、若干第二引脚的一端全部被绝缘胶体封装起来。
2.如权利要求1所述的一种多芯片封装晶体管，其特征在于，所有的第一引脚的另一端相互电连接起来。
3.如权利要求1所述的一种多芯片封装晶体管，其特征在于，所有第一引脚的另一端和所有的第二引脚的另一端均向绝缘胶体方向弯曲并贴在所述绝缘胶体的一面上。
CN201910371673.0A 2019-05-06 2019-05-06 一种多芯片封装晶体管 Pending CN110034087A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910371673.0A CN110034087A (zh) 2019-05-06 2019-05-06 一种多芯片封装晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910371673.0A CN110034087A (zh) 2019-05-06 2019-05-06 一种多芯片封装晶体管

Publications (1)

Publication Number Publication Date
CN110034087A true CN110034087A (zh) 2019-07-19

Family

ID=67241280

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910371673.0A Pending CN110034087A (zh) 2019-05-06 2019-05-06 一种多芯片封装晶体管

Country Status (1)

Country Link
CN (1) CN110034087A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030098468A1 (en) * 2001-11-27 2003-05-29 Koninklijke Philips Electronics Multi-chip module semiconductor devices
CN102263094A (zh) * 2011-08-14 2011-11-30 绍兴旭昌科技企业有限公司 非互联型多芯片封装二极管
CN104347568A (zh) * 2013-08-07 2015-02-11 万国半导体股份有限公司 多芯片混合封装的半导体器件及其制备方法
CN105762199A (zh) * 2016-05-04 2016-07-13 滨海治润电子有限公司 一种二极管的超薄型封装产品及其封装方法
CN108711569A (zh) * 2018-08-10 2018-10-26 付伟 带有容纳滤波器芯片腔室的多芯片封装结构及其制作方法
CN109103173A (zh) * 2018-08-10 2018-12-28 付伟 滤波器芯片内嵌且引脚上置的封装结构及其制作方法
CN208622719U (zh) * 2018-11-20 2019-03-19 山东晶导微电子股份有限公司 一种共阳极半桥封装结构
CN209571412U (zh) * 2019-05-06 2019-11-01 上海金克半导体设备有限公司 一种多芯片封装晶体管
CN111244048A (zh) * 2020-03-12 2020-06-05 上海金克半导体设备有限公司 一种大功率贴片二极管
CN213635977U (zh) * 2020-09-22 2021-07-06 伯恩半导体（深圳）有限公司 一种多芯片叠片的贴片二极管封装结构

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030098468A1 (en) * 2001-11-27 2003-05-29 Koninklijke Philips Electronics Multi-chip module semiconductor devices
CN102263094A (zh) * 2011-08-14 2011-11-30 绍兴旭昌科技企业有限公司 非互联型多芯片封装二极管
CN104347568A (zh) * 2013-08-07 2015-02-11 万国半导体股份有限公司 多芯片混合封装的半导体器件及其制备方法
CN105762199A (zh) * 2016-05-04 2016-07-13 滨海治润电子有限公司 一种二极管的超薄型封装产品及其封装方法
CN108711569A (zh) * 2018-08-10 2018-10-26 付伟 带有容纳滤波器芯片腔室的多芯片封装结构及其制作方法
CN109103173A (zh) * 2018-08-10 2018-12-28 付伟 滤波器芯片内嵌且引脚上置的封装结构及其制作方法
CN208622719U (zh) * 2018-11-20 2019-03-19 山东晶导微电子股份有限公司 一种共阳极半桥封装结构
CN209571412U (zh) * 2019-05-06 2019-11-01 上海金克半导体设备有限公司 一种多芯片封装晶体管
CN111244048A (zh) * 2020-03-12 2020-06-05 上海金克半导体设备有限公司 一种大功率贴片二极管
CN213635977U (zh) * 2020-09-22 2021-07-06 伯恩半导体（深圳）有限公司 一种多芯片叠片的贴片二极管封装结构

Similar Documents

Publication Publication Date Title
KR101534463B1 (ko) 반도체 패키지 및 방법
CN104137252B (zh) 半导体装置及半导体装置的制造方法
EP2637202A3 (en) Flip chip interconnection with etched posts on a microelectronic element joined to etched posts on a substrate by a fusible metal and corresponding manufacturing method
CN103227115B (zh) 引线框及其制造方法和半导体装置及其制造方法
CN107437509A (zh) 半导体装置及其制造方法
CN209571412U (zh) 一种多芯片封装晶体管
CN106030788B (zh) 具有具堆叠芯片的经部分薄化引线框架及内插件的转换器
CN104600172A (zh) 倒装芯片型led支架及其制造方法
JP2010021374A (ja) 半導体パッケージ
CN110034087A (zh) 一种多芯片封装晶体管
CN101404272A (zh) 贴片式半导体元件及制备方法
CN102339807A (zh) 一种散热片之间有t型缺口的引线框架
CN106298739B (zh) 一种功率器件及制备方法
CN110137342A (zh) 一种大功率霍尔器件用引线框架、封装结构及其封装工艺
JP5564369B2 (ja) リードフレーム、半導体装置及びその製造方法
US20070020802A1 (en) Packaging method for segregating die paddles of a leadfram
CN106935518A (zh) 芯片封装方法
CN103579162A (zh) 引线框组合件及其引线框与切割方法
CN207099191U (zh) 摄像头模组芯片封装底座
JP5410465B2 (ja) 半導体装置および半導体装置の製造方法
TWI427750B (zh) 包括晶粒及ｌ形引線之半導體封裝及其製造方法
JP5341389B2 (ja) 樹脂封止型半導体装置の製造方法
JP2014225511A (ja) Ｌｅｄモジュールおよびｌｅｄモジュールの製造方法
TWI564997B (zh) 功率半導體裝置及其製備方法
CN210349827U (zh) 一种贴片式半导体器件的引线框架结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination