CN101404272A - 贴片式半导体元件及制备方法 - Google Patents

贴片式半导体元件及制备方法 Download PDF

Info

Publication number
CN101404272A
CN101404272A CNA2008102004478A CN200810200447A CN101404272A CN 101404272 A CN101404272 A CN 101404272A CN A2008102004478 A CNA2008102004478 A CN A2008102004478A CN 200810200447 A CN200810200447 A CN 200810200447A CN 101404272 A CN101404272 A CN 101404272A
Authority
CN
China
Prior art keywords
tablet
solder
welding
conductor
protuberance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008102004478A
Other languages
English (en)
Inventor
林茂昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jinke Semiconductor & Equipment Co.,Ltd.
Original Assignee
林茂昌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 林茂昌 filed Critical 林茂昌
Priority to CNA2008102004478A priority Critical patent/CN101404272A/zh
Publication of CN101404272A publication Critical patent/CN101404272A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

贴片式半导体元件，包括由封装材料构成的壳体和位于壳体内的晶元以及两导线片，其中两导线片分为上、下导线片，所述上、下导线片的一端具有一伸入至壳体中且焊接于所述晶元两极的焊接末端，所述上、下导线片的另一端位于所述壳体外，成一弯折部，其特征在于，在所述上、下导线片上的焊接末端与所述晶元焊接的那一面上均设置有一凸部，所述上、下导线片上的凸部能与所述晶元的任一极焊接。本发明还公开了该贴片式半导体元件的制备方法，该方法能够有效地节省材料的浪费，使材料的浪费率由原来的25％下降至5％。

Description

贴片式半导体元件及制备方法
技术领域
本发明涉及一种半导体元件及制备方法，特别涉及贴片式半导体元件及制备方法。
背景技术
在电子产业界，二极管等半导体元件已成为各种电子产品的基本元件，传统的二极管产品两端各有一根引线，使用时需要将电路板上打洞，将引线穿透电路板上所打的洞，使二极管能够焊接于电路板上。然而，全世界电子产品如电话、电视机、传真机、电脑及电脑周边产品皆以轻薄短小为研究开发目标，其电路板技术多使用双层或多层电路板技术，但双层或多层电路板技术无法像传统的单层电路板上打洞，所以要求二极管等半导体元件的体积尽量地小。为适应潮流，已有一种贴片二极管产品生产，此种二极管运用一种表面粘着技术而固定焊接于印刷电路板上，不像传统二极管需在电路板上打洞。但不管是传统二极管或者是贴片二极管，它们均使用方形的硅片。在传统二极管中，方形硅片与二极管轴线相垂直，如果要缩小二极管体积，方形的硅片就无法被容纳，而缩小方形硅片就会降低通过电流的有效面积。在贴片二极管中，方形硅片被横置，即与二极管轴线平行，这样就能在不缩小方形硅片的基础上，缩小二极管的体积，以符合电子技术发展的需要。
现有的贴片式二极管的料片用铜片打成如图1至图3或图4至图6的形状，从图2和图3或图5和图6中可以看出，料片100或200上具有多组导线片，每组导线片具有四个用于焊接晶元的焊接末端110a、110b、110c、110d或210a、210b、210c、210d，先把一块料片100或200当下层，在每组导线片的四个焊接末端110a、110b、110c、110d或210a、210b、210c、210d放入焊锡片或焊锡膏，焊锡膏上再放入二极管芯片，二极管芯片上再放入焊锡片或焊锡膏，再一块料片100或200反过来叠在焊锡膏上，经过高温炉焊接出来就成为如图7所示的样子，再以高温模具用环氧树脂成型如图8，成型后，下料经过切脚，弯脚、电镀就成为贴片式二极管。
上述贴片式二极管的工艺为一般贴片二极管供货商所采用，但是其存在着如下缺陷：
1、料片100或200的每组导线片的四个焊接末端110a、110b、110c、110d或210a、210b、210c、210d成弯曲状，因此造成相邻两组焊接末端之间空缺120或220的材料无法有效利用，造成材料利用率不高。在铜材价格居高不下的今天，如此多的材料得不到利用，也造成供货商的成本居高不下，影响到供货商的效益；同时也不符合有效节约资源的政策。
2、从图2和图3或图5和图6中可以看出，只在焊接末端110c、110d或220c、220d的一面上设置有凸部130或230，而在焊接末端110a、110b或220a、220b上没有设置凸部。在实际操作过程中，需要将晶元规定的一极贴在凸部130或230，如果放反了，将影响到半导体元件的使用性能，因此放置晶元的工艺需要熟练工来操作，无法用机器来完成，这样势必造成放置晶元的效率低下，无法实现规模化生产。
发明内容
本发明所要解决的技术问题第一方面在于提供一种贴片式半导体元件，以便于晶元高效率的放置。
本发明所要解决的技术问题第二方面在于提供一种贴片式半导体元件的制备方法，该方法能有效地利用材料，提高效率。
作为本发明第一方面的贴片式半导体元件，包括由封装材料构成的壳体和位于壳体内的晶元以及两导线片，其中两导线片分为上、下导线片，所述上、下导线片的一端具有一伸入至壳体中且焊接于所述晶元两极的焊接末端，所述上、下导线片的另一端位于所述壳体外，成一弯折部，其特征在于，在所述上、下导线片上的焊接末端与所述晶元焊接的那一面上均设置有一凸部，所述上、下导线片上的凸部能与所述晶元的任一极焊接。
本发明的贴片式半导体元件采用上述技术结构后，晶元与导线片组装时，无须再注意晶元的极性，因此大幅度地提高了晶元的放置效率。
作为本发明第二方面的贴片式半导体元件的一种制备方法，包括如下步骤：
1.料片成型
在同一段金属板条上冲切出所需要的两条形状和结构完全相同的第一料片和第二料片，第一料片和第二料片料片的一侧上具有若干间隔排列的导线片和连接这些导线片的连接部，其中第一料片上的一个导线片是从第二料片上相邻两导线片之间部位冲切出来的；然后或同时在第一料片和第二料片上所有的导线片不与所述连接部连接的那一端冲压成型一焊接末端且同时在每一焊接末端一个面上冲压出凸部；
2、组装
将第一料片放置一焊接模具中且使该第一料片的各导线片上的凸部朝上，在该朝上的凸部上放入焊锡片或焊锡膏，在焊锡片或焊锡膏上再放入晶元；放置晶元时无须顾及晶元的极性；接着在晶元上再放入焊锡片或焊锡膏，再把第二料片的若干导线片叠在各个晶元的焊锡片或焊锡膏上且使该第二料片的各导线片上的凸部朝下，合上焊接模具，采用常规的焊接工艺进行焊接，形成一包含晶元的焊接框架；
3、成型
将步骤2焊接而成的焊接框架置入一塑料模具中，采用常规的注塑或压注注入封装材料形成包容晶元和导线片上焊接末端的壳体，冷却后脱模；然后冲切掉第一料片和第二料片上的连接部，再弯曲每一导线片位于壳体外的部分，形成弯曲部即可完成半导体元件的制造。
作为本发明第二方面的贴片式半导体元件的另一种制备方法，包括如下步骤：
1.料片成型
在同一段金属板条上冲切出所需要的两条形状和结构完全相同的第一料片和第二料片以及形状和结构不相同的第三料片，在第一、第二及第三料片一侧上具有若干间隔排列的导线片和连接这些导线片的连接部，第三料片的两侧上具有若干间隔排列的导线片和连接这些导线片的连接部，其中第三料片上的导线片是从第一和第二料片上相邻两导线片之间部位冲切出来的；然后或同时在第一、第二或第三料片上所有的导线片不与所述连接部连接的那一端冲压成型一焊接末端且同时在每一焊接末端一个面上冲压出凸部；
2、组装
将第一料片和第二料片放置一焊接模具中且使该第一料片和第二料片上的各导线片上的凸部朝上，在该朝上的凸部上放入焊锡片或焊锡膏，在焊锡片或焊锡膏上再放入晶元；放置晶元时无须顾及晶元的极性；接着在晶元上再放入焊锡片或焊锡膏，再把第三料片的若干导线片叠在各个晶元的焊锡片或焊锡膏上且使该第三料片的各导线片上的凸部朝下，合上焊接模具，采用常规的焊接工艺进行焊接，形成一包含晶元的焊接框架；
3、成型
将步骤2焊接而成的焊接框架置入一塑料模具中，采用常规的注塑或压注注入封装材料形成包容晶元和导线片上焊接末端的壳体，冷却后脱模；然后冲切掉第一、第二和第三料片上的连接部，再弯曲每一导线片位于壳体外的部分，形成弯曲部即可完成半导体元件的制造。
采用上述工艺，能够有效地节省材料的浪费，使材料的浪费率由原来的25％下降至5％。
附图说明
以下结合附图和具体实施例来详细说明本发明。
图1为现有一种料片冲压成型的排列示意图。
图2为图1的A处放大示意图。
图3为图2的左视图。
图4为现有另一种料片冲压成型的排列示意图。
图5为图4的A处放大示意图。
图6为图5的左视图。
图7为由图4所示的料片与晶元组装的示意图。
图8为图7组装后包有环氧树脂的结构示意图。
图9为本发明实施例1在同一段金属板条上密集冲压第一和第二料片的示意图。
图10为本发明实施例1的第一料片的结构示意图。
图11为图10的左视图。
图12为本发明实施例1的第一料片、第二料片与晶元组装焊接后的焊接框架结构示意图。
图13为图12的左视图。
图14为图13组装后包有封装材料的结构示意图。
图15为本发明实施例2在同一段金属板条上密集冲压第一、第二、第三料片的示意图。
图16为本发明实施例2的第一料片的结构示意图。
图17为图16的左视图。
图18为本发明实施例2的第三料片的结构示意图。
图19为图18的左视图。
图20为本发明实施例2的第一料片、第二料片、第三料片与晶元组装焊接后的焊接框架结构示意图。
图21为图20的左视图。
图22为图21组装后包有封装材料的结构示意图。
图23为本发明所述的贴片式半导体元件的结构示意图。
具体实施方式
为使本发明实现的技术手段、创作特征，达成目的与功效易于明白了解，下面结合具体实施例和附图，进一步阐述本发明。
如图1至图3及图4至图6、图7、图8各图所示，其为现有贴片式二极管各元件冲压成型的示意图及结构示意图，其主要构成以及其缺点，已如前所述，此处不在重复叙述。
下面以贴片式二极管的制备过程为例来说明本发明。
实施例1
图9为在同一段金属板条上密集冲压第一和第二料片的示意图，由其参照图10至图14及图22各示意图，可以很明显地看出，本发明的贴片式二极管主要包括：由封装材料构成的壳体300、上、下导线片及晶元400等部分，具体方法是：
1.料片成型
参见图9，在同一段金属板条，如铜板条上冲切出所需要的两条形状和结构完全相同的第一料片500和第二料片600，冲出来的第一料片500的一侧上具有若干间隔排列的导线片510和连接这些导线片的连接部520，冲出来的第二料片600的一侧上具有若干间隔排列的导线片610和连接这些导线片610的连接部620，在冲切时，第一料片500上的一个导线片510是从第二料片600上相邻两导线片610之间部位冲切出来的。采用这样的工艺，能够有效地节省材料的浪费，使材料的浪费率由原来的25％下降至5％。
参见图10和图11，在第一料片500上所有的导线片510不与连接部520连接的那一端冲压成型一焊接末端530，且在每一焊接末端530一个面上冲压出凸部540；第二料片600也采用同样的方法进行。焊接末端530与第二料片上的焊接末端可以与冲切第一料片500和第二料片600时一起冲制，也可以采用后续工艺冲制。而各焊接末端上的凸起与焊接末端同步冲压成型。
2、组装
参见图12和图13，将第一料片500放置一焊接模具(图中未示出)中，放置时使该第一料片500的各导线片510的焊接末端530上的凸部540朝上，在该朝上的凸部540上放入焊锡片或焊锡膏(图中未示出)，在焊锡片或焊锡膏上再放入晶元400；放置晶元400时无须顾及晶元400的极性，这样大幅度地提高了放置晶元400的效率。接着在晶元400上再放入焊锡片或焊锡膏(图中未示出)，再把第二料片600的若干导线片610的焊接末端630上的凸部640叠在各个晶元400的焊锡片或焊锡膏上，叠放时使该第二料片600的各导线片610的焊接末端630上的凸部640朝下，合上焊接模具，采用常规的焊接工艺进行焊接，形成一包含晶元的焊接框架700(参见图12)。焊接工艺参数与现有贴片式二极管中晶元的焊接工艺参数相同。
3、成型
参见图14，将步骤2焊接而成的焊接框架700置入一塑料模具(图中未示出)中，采用常规的注塑或压注注入封装材料形成包容晶元400和导线片510、610上焊接末端530、630的壳体300(图14中虚线部分)，冷却后脱模；然后冲切掉第一料片500和第二料片600上的连接部520、620，再弯曲导线片510、610位于壳体300外的部分，形成弯曲部即可完成半导体元件的制造。
实施例2
本发明的贴片式二极管主要包括：由封装材料构成的壳体300、上、下导线片及晶元400等部分，具体方法是：
1.料片成型
参看图15，在同一段金属板条上，如铜板条上冲切出所需要的两条形状和结构完全相同的第一料片500和第二料片600以及形状和结构不相同的第三料片800，冲出来的第一料片500的一侧上具有若干间隔排列的导线片510和连接这些导线片的连接部520，冲出来的第二料片600的一侧上具有若干间隔排列的导线片610和连接这些导线片610的连接部620，冲出来的第三料片800的两侧上具有若干间隔排列的导线片810和连接这些导线片810的连接部820。在冲切时，第三料片800上的导线片810是从第一料片500和第二料片600上相邻两导线片510和610之间部位冲切出来的；采用这样的工艺，能够有效地节省材料的浪费，使材料的浪费率由原来的25％下降至5％。
参见图16和图17，在第一料片500上所有的导线片510不与连接部520连接的那一端冲压成型一焊接末端530，且在每一焊接末端530一个面上冲压出凸部540；第二料片600也采用同样的方法进行。焊接末端530与第二料片上的焊接末端可以与冲切第一料片500和第二料片600时一起冲制，也可以采用后续工艺冲制。而各焊接末端上的凸起与焊接末端同步冲压成型。
参见图18和图19，在第三料片800上所有的导线片810不与连接部820连接的那一端冲压成型一焊接末端830，且在每一焊接末端830一个面上冲压出凸部840；焊接末端830可以与冲切第一料片500、第二料片600、第三料片800时一起冲制，也可以采用后续工艺冲制。而焊接末端830上的凸起840与焊接末端830同步冲压成型。
2、组装
参见图20，将第一料片500和第二料片600放置一焊接模具(图中未示出)，放置时，使该第一料片500和第二料片600上的各导线片510、610上的凸部540、640朝上，在该朝上的凸部540、640上放入焊锡片或焊锡膏(图中未示出)，在焊锡片或焊锡膏上再放入晶元400；放置晶元400时无须顾及晶元的极性，这样大幅度地提高了放置晶元400的效率。
接着在晶元400上再放入焊锡片或焊锡膏，再把第三料片800的若干导线片810的焊接末端830上的凸部840叠在各个晶元400的焊锡片或焊锡膏上，叠放时使该第三料片800的各导线片810的焊接末端830上的凸部840朝下，合上焊接模具，采用常规的焊接工艺进行焊接，形成一包含晶元的焊接框架900(参见图12)。焊接工艺参数与现有贴片式二极管中晶元的焊接工艺参数相同。
3、成型
将步骤2焊接而成的焊接框架900置入一塑料模具中，采用常规的注塑或压注注入封装材料形成包容晶元400和导线片500、600、800上焊接末端540、640、840的壳体300，冷却后脱模；然后冲切掉第一、第二和第三料片500、600、800上的连接部520、620、820，再弯曲每一导线片500、600、800位于壳体300外的部分，形成弯曲部即可完成半导体元件的制造。
本发明最终制造的贴片式二极管的结构可以参照图23所示，该贴片式半导体元件为一贴片式二极管，包括由封装材料构成的壳体300和位于壳体内的晶元400以及两导线片，其中两导线片分为上、下导线片10、20，在上、下导线片10、20的一端具有一伸入至壳体300中且焊接于晶元400两极的焊接末端11、21，上、下导线片10、20的另一端位于壳体300外，成一弯折部12、22，在上、下导线片10、20上的焊接末端12、22与晶元400焊接的那一面上均设置有一凸部13、23，上、下导线片13、23上的凸部13、23能与晶元400的任一极焊接。
以上显示和描述了本发明的基本原理和主要特征及本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (3)

1.贴片式半导体元件，包括由封装材料构成的壳体和位于壳体内的晶元以及两导线片，其中两导线片分为上、下导线片，所述上、下导线片的一端具有一伸入至壳体中且焊接于所述晶元两极的焊接末端，所述上、下导线片的另一端位于所述壳体外，成一弯折部，其特征在于，在所述上、下导线片上的焊接末端与所述晶元焊接的那一面上均设置有一凸部，所述上、下导线片上的凸部能与所述晶元的任一极焊接。
2.一种制备权利要求1所述贴片式半导体元件的方法，其特征在于，包括如下步骤：
(1).料片成型
在同一段金属板条上冲切出所需要的两条形状和结构完全相同的第一料片和第二料片，第一料片和第二料片料片的一侧上具有若干间隔排列的导线片和连接这些导线片的连接部，其中第一料片上的一个导线片是从第二料片上相邻两导线片之间部位冲切出来的；然后或同时在第一料片和第二料片上所有的导线片不与所述连接部连接的那一端冲压成型一焊接末端且同时在每一焊接末端一个面上冲压出凸部；
(2)、组装
将第一料片放置一焊接模具中且使该第一料片的各导线片上的凸部朝上，在该朝上的凸部上放入焊锡片或焊锡膏，在焊锡片或焊锡膏上再放入晶元；放置晶元时无须顾及晶元的极性；接着在晶元上再放入焊锡片或焊锡膏，再把第二料片的若干导线片叠在各个晶元的焊锡片或焊锡膏上且使该第二料片的各导线片上的凸部朝下，合上焊接模具，采用常规的焊接工艺进行焊接，形成一包含晶元的焊接框架；
(3)、成型
将步骤(2)焊接而成的焊接框架置入一塑料模具中，采用常规的注塑或压注注入封装材料形成包容晶元和导线片上焊接末端的壳体，冷却后脱模；然后冲切掉第一料片和第二料片上的连接部，再弯曲每一导线片位于壳体外的部分，形成弯曲部即可完成半导体元件的制造。
3.一种制备权利要求1所述的贴片式半导体元件的方法，其特征在于，包括如下步骤：
(1).料片成型
在同一段金属板条上冲切出所需要的两条形状和结构完全相同的第一料片和第二料片以及形状和结构不相同的第三料片，在第一、第二及第三料片一侧上具有若干间隔排列的导线片和连接这些导线片的连接部，第三料片的两侧上具有若干间隔排列的导线片和连接这些导线片的连接部，其中第三料片上的导线片是从第一和第二料片上相邻两导线片之间部位冲切出来的；然后或同时在第一、第二或第三料片上所有的导线片不与所述连接部连接的那一端冲压成型一焊接末端且同时在每一焊接末端一个面上冲压出凸部；
(2)、组装
将第一料片和第二料片放置一焊接模具中且使该第一料片和第二料片上的各导线片上的凸部朝上，在该朝上的凸部上放入焊锡片或焊锡膏，在焊锡片或焊锡膏上再放入晶元；放置晶元时无须顾及晶元的极性；接着在晶元上再放入焊锡片或焊锡膏，再把第三料片的若干导线片叠在各个晶元的焊锡片或焊锡膏上且使该第三料片的各导线片上的凸部朝下，合上焊接模具，采用常规的焊接工艺进行焊接，形成一包含晶元的焊接框架；
(3)、成型
将步骤2焊接而成的焊接框架置入一塑料模具中，采用常规的注塑或压注注入封装材料形成包容晶元和导线片上焊接末端的壳体，冷却后脱模；然后冲切掉第一、第二和第三料片上的连接部，再弯曲每一导线片位于壳体外的部分，形成弯曲部即可完成半导体元件的制造。
CNA2008102004478A 2008-09-25 2008-09-25 贴片式半导体元件及制备方法 Pending CN101404272A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2008102004478A CN101404272A (zh) 2008-09-25 2008-09-25 贴片式半导体元件及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2008102004478A CN101404272A (zh) 2008-09-25 2008-09-25 贴片式半导体元件及制备方法

Publications (1)

Publication Number Publication Date
CN101404272A true CN101404272A (zh) 2009-04-08

Family

ID=40538212

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008102004478A Pending CN101404272A (zh) 2008-09-25 2008-09-25 贴片式半导体元件及制备方法

Country Status (1)

Country Link
CN (1) CN101404272A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263037A (zh) * 2011-07-09 2011-11-30 强茂电子(无锡)有限公司 表面贴装二极管框架成形及组装方法
TWI476887B (zh) * 2011-07-11 2015-03-11
CN105449075A (zh) * 2015-11-06 2016-03-30 常州志得电子有限公司 一种新型贴片二极管制造工艺及其专用焊接模具
CN105489488A (zh) * 2015-11-26 2016-04-13 钟运辉 一种贴片式二极管以胶道为本体的制造方法
CN106328548A (zh) * 2015-06-15 2017-01-11 苏州普福斯信息科技有限公司 晶圆印刷锡膏在二极管封装中的应用方法
CN108376714A (zh) * 2018-03-01 2018-08-07 山东沂光集成电路有限公司 一种sma贴片二极管

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263037A (zh) * 2011-07-09 2011-11-30 强茂电子(无锡)有限公司 表面贴装二极管框架成形及组装方法
TWI476887B (zh) * 2011-07-11 2015-03-11
CN106328548A (zh) * 2015-06-15 2017-01-11 苏州普福斯信息科技有限公司 晶圆印刷锡膏在二极管封装中的应用方法
CN105449075A (zh) * 2015-11-06 2016-03-30 常州志得电子有限公司 一种新型贴片二极管制造工艺及其专用焊接模具
CN105449075B (zh) * 2015-11-06 2018-02-13 常州志得电子有限公司 一种新型贴片二极管制造工艺及其专用焊接模具
CN105489488A (zh) * 2015-11-26 2016-04-13 钟运辉 一种贴片式二极管以胶道为本体的制造方法
CN108376714A (zh) * 2018-03-01 2018-08-07 山东沂光集成电路有限公司 一种sma贴片二极管
CN108376714B (zh) * 2018-03-01 2021-03-16 山东沂光集成电路有限公司 一种sma贴片二极管

Similar Documents

Publication Publication Date Title
CN101404272A (zh) 贴片式半导体元件及制备方法
CN101685811B (zh) 基于基片的未模制封装
CN102074540A (zh) 矩阵式dip引线框架、该框架的ic封装件及其生产方法
CN101971333A (zh) 包括ic驱动器和电桥的半导体管芯封装
CN100386897C (zh) 一种发光二极管支架的制作方法
JP2015050450A (ja) 端子製造方法、並びに端子及び電子部品コアの製造方法
CN216054689U (zh) 一种高功率模块结构
CN201266606Y (zh) 贴片式半导体元件
CN101546711A (zh) 导线架及其制作方法
CN102044445B (zh) 无外引脚半导体封装构造的导线架制造方法
CN100446230C (zh) 半导体封装结构及其制法
CN100490198C (zh) 贴片二极管的制造方法
CN201853700U (zh) 矩阵式dip引线框架及该框架的ic封装件
CN201285765Y (zh) 高新集成电路半导体器件成批生产的半成品结构
CN203617344U (zh) 贴片式led引线框架
JPH09293950A (ja) 厚銅回路基板の製造方法
CN103700757A (zh) 贴片式led引线框架及其制造方法
CN2370569Y (zh) 一种二极管
CN108109796A (zh) Smd塑封电子元器件的生产方法及采用的金属带
TW575953B (en) Manufacturing method of integrated circuit package
CN111261750B (zh) 电池串汇流结构制备工艺及其采用该结构的光伏组件制备方法
CN111945202B (zh) 陶瓷无引线外壳的盲孔电镀方法
CN100446231C (zh) 半导体封装结构及其制法
CN218217849U (zh) 一种pcb自动脱板装置
CN201699010U (zh) 导线架结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI JINKE SEMICONDUCTOR + EQUIPMENT CO., LTD.

Free format text: FORMER OWNER: LIN MAOCHANG

Effective date: 20110701

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201102 NO. 280, YANGGUANG GARDEN, CHANGXI ROAD, XINQIAO TOWN, SONGJIANG DISTRICT, SHANGHAI TO: 201108 NO. 135 (AREA B, BUILDING 1), LANE 1421, ZHUANXING ROAD, MINHANG DISTRICT, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20110701

Address after: 201108 Shanghai city Minhang District Zhuan Hing Road 1421 Lane 135 (1 B)

Applicant after: Shanghai Jinke Semiconductor & Equipment Co.,Ltd.

Address before: 201102 Shanghai, new town, West Garden Road, No. sunshine garden, No. 280

Applicant before: Lin Maochang

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20090408