CN100446230C - 半导体封装结构及其制法 - Google Patents

半导体封装结构及其制法 Download PDF

Info

Publication number
CN100446230C
CN100446230C CNB2006100027230A CN200610002723A CN100446230C CN 100446230 C CN100446230 C CN 100446230C CN B2006100027230 A CNB2006100027230 A CN B2006100027230A CN 200610002723 A CN200610002723 A CN 200610002723A CN 100446230 C CN100446230 C CN 100446230C
Authority
CN
China
Prior art keywords
substrate
semiconductor chip
pin
semiconductor package
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100027230A
Other languages
English (en)
Other versions
CN101009259A (zh
Inventor
黄建屏
张锦煌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CNB2006100027230A priority Critical patent/CN100446230C/zh
Publication of CN101009259A publication Critical patent/CN101009259A/zh
Application granted granted Critical
Publication of CN100446230C publication Critical patent/CN100446230C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开一种半导体封装结构及其制法，该半导体封装结构包括：具有主动面及相对非主动面的半导体芯片、结合在该半导体芯片主动面上的基板、电性连接该半导体芯片的焊垫及基板的焊线、具有多个管脚的导线架以及包覆该半导体芯片、基板及导线架的封装胶体。与上述现有技术相比，本发明的半导体封装结构及其制法确可用于封装各式具有不同焊垫排列的半导体芯片，形成无外伸管脚且具有轻薄短小特性的封装结构，同时可接置被动元件，进而增加电性功能。

Description

半导体封装结构及其制法
技术领域
本发明是关于一种半导体封装结构及其制法，特别是关于一种整合导线架的半导体封装结构及其制法。
背景技术
传统薄小外形封装件(Thin Small Outline Package，TSOP)主要是将半导体芯片接置在一两侧设有多个管脚的导线架上，再利用封装胶体包覆该半导体芯片后，从而利用两侧管脚外露部分与外界电性连接。
如图1所示，它是传统TSOP的剖面示意图，包括一导线架11，该导线架11具有一芯片座111及多个设在该芯片座111两侧的管脚112；一接置在该芯片座111上的半导体芯片10，且该半导体芯片10是借由焊线12电性连接至该管脚112；以及一用于包覆该芯片10、焊线12及部分管脚112的封装胶体13，并利用该导线架11两侧外露出该封装胶体13的管脚部分与电性连接至外界。
同时，如美国专利第5,780,925号所示，为进一步便利半导体芯片与管脚的电性连接，并提升电性效能与质量，此一封装技术也可改将半导体芯片直接接置在管脚上，成为芯片承载在管脚上的薄小外形封装件(COL TSOP，Chip on Lead TSOP)，它是如图2所示，制备一未具有芯片座的导线架21，该导线架211是由多个对应并排的长管脚211与短管脚212所组成，将芯片20粘置在这些长管脚211上，并通过焊线22将该芯片20电性连接至该长管脚211及短管脚212上，其后再形成一用于包覆该芯片20、焊线22及该长、短管脚211，212内端部分的封装胶体23。
上述封装结构普遍存在一问题点，即其用于电性连接至如印刷电路板等外部装置的管脚是突伸出封装胶体，因此往往会占用印刷电路板大范围的接置面积。
有鉴于此，如图3所示，美国专利第5,363,279、6,030,858及6,399,420揭示一种管脚底部外露的封装结构(bottom lead package，BLP)，它是提供一设有双排管脚的导线架31，各该管脚311具一内缘管脚311a及外缘管脚311b部分，该外缘管脚311b是相对内缘管脚311a向下弯折，供一主动面中间形成有多个焊垫300的半导体芯片30，以其主动面接置在该内缘管脚311a上，并使该主动面中间的焊垫300对应设在该两排管脚311间，通过焊线32使该半导体芯片30的焊垫300电性连接到该内缘管脚311a，同时利用一封装胶体33包覆住该半导体芯片30、焊线32及导线架31，并使该外缘管脚311b外露出该封装胶体33底面，供后续借由该外缘管脚311b的外露部分电性连接至印刷电路板。
上述封装结构也仅适用于焊垫集中排列在中央的半导体芯片，相对遇有十字型、工字型或十字与工字混合排列焊垫的半导体芯片时，则无法适用。
另外，请参阅图4，美国专利第6,630,729揭示一种无引脚(DFN)的封装结构，它是在半导体芯片40旁配置多个管脚411，并使该半导体芯片40借由焊线42电性连接至设在该半导体芯片40旁的管脚411，且该管脚411的底面是外露出封装胶体43，供后续可以利用外露出该封装胶体43的管脚411底面电性连接至外部装置。该封装结构即无法用于封装焊垫呈现中央直线型(center pads)、十字型或工字型排列的半导体芯片，例如DRAM芯片。
此外，上述各式封装结构中均无法配置被动元件改善封装结构的电性功能。
因此，如何有效解决现有技术中针对半导体芯片主动面上焊垫排列方式不同即无法进行封装，以及无法在封装结构中接置被动元件以提升整体电性质量等问题，实为目前业界亟待解决的问题。
发明内容
为克服上述现有技术的缺点，本发明的一目的在于提供一种半导体封装结构及其制法，可用于封装各式具有不同焊垫排列的半导体芯片。
本发明的另一目的在于提供一种半导体封装结构及其制法，形成无外伸管脚且具有轻薄短小特性的封装结构。
本发明的另一个目的在于提供一种半导体封装结构及其制法，可接置被动元件提升封装结构电性质量。
为达上述及其它的目的，本发明提供一种半导体封装结构，该半导体封装结构包括：半导体芯片，具有主动面及相对非主动面，且该主动面上设置有多个焊垫；基板，结合在该半导体芯片主动面上，且外露出该焊垫；焊线，电性连接该半导体芯片的焊垫及基板；具有多个管脚的导线架，承载并电性连接该接合基板的半导体芯片；以及封装胶体，包覆该半导体芯片、基板及导线架，并至少外露出该导线架的管脚底面，其中，该导线架的各该管脚内侧底面形成有内凹结构，供该管脚与封装胶体嵌合。
本发明也揭示一种半导体封装结构的制法，该半导体封装结构的制法包括：提供一具有主动面及相对非主动面的半导体芯片，该半导体芯片主动面形成有多条焊垫，在该主动面上结合基板，并可以外露出该主动面上的焊垫，供电性连接该焊垫及基板；将该结合基板的半导体芯片接置于一具有多个管脚的导线架上，并使该设有基板的半导体芯片电性连接至该导线架；以及以一封装胶体包覆该半导体芯片、基板及导线架，并至少外露出该导线架的管脚底面，其中，该导线架的各该管脚内侧底面形成有内凹结构，供该管脚与封装胶体嵌合。
本发明还涉及一种半导体封装结构的制法，该半导体封装结构的制法包括：将具有主动面及相对非主动面的半导体芯片接置在具有多个管脚的导线架上，该半导体芯片主动面上布设有多条焊垫，且该半导体芯片是以其非主动面接置于该导线架上；在该半导体芯片的主动面上布设基板，并可外露出该焊垫；电性连接该基板与半导体芯片以及该基板与导线架；以及以一封装胶体包覆该半导体芯片、基板及导线架，并使该导线架的管脚底面外露出该封装胶体，其中，该导线架的各该管脚内侧底面形成有内凹结构，供该管脚与封装胶体嵌合。
在不同实施例中该接置于半导体芯片主动面上的基板具有开孔外露出半导体芯片的焊垫，使该焊垫借由焊线电性连接至基板；该基板的尺寸是可选择大于、小于或等于半导体芯片的平面尺寸；该基板是可借由焊线或如焊球的导电材料电性连接至该导线架的管脚；该导线架的管脚是排列于导线架的两侧供设有基板的半导体芯片以半导体芯片或基板接置于管脚上；另该导线架中间可设有芯片座使设有基板的半导体芯片可以直接接置于该芯片座或同时接置于该芯片座与管脚上；另在该导线架的管脚内侧底面的内凹结构中还可额外接置有另一半导体芯片，供在该封装结构中接置并电性连接有多个半导体芯片；再者，该设有基板的半导体芯片是可以该半导体芯片的非主动面或基板的一侧接置于该导线架上，并可利用焊线或如焊球等导电材料电性连接至该导线架；此外，可在该半导体芯片主动面上布设有多条尺寸小于半导体芯片尺寸的基板，且这些芯片的布局可使该半导体芯片主动面上的焊垫利用焊线电性连接至这些基板。
因此，本发明的半导体封装结构及其制法是在基板上预先形成对应半导体芯片焊垫布局的开孔，使基板与半导体芯片主动面相接合时，使布设在该主动面上的焊垫外露出该开孔，也或于半导体芯片主动面上布设有多条外露出焊垫的基板，进行半导体芯片焊垫与基板的电性连接，并使该基板电性连接于一设有多个管脚的导线架上，而后形成包覆该基板、半导体芯片及导线架的封装胶体，并外露出该管脚底部，借由该外露的管脚底部供该封装结构电性连接至外部装置，如此，即可形成一无外伸管脚且具有轻薄短小特性的封装结构，且可用于封装各式具有不同焊垫排列的半导体芯片。
再者，本发明的半导体封装结构中还可在该基板上接置被动元件，进而提升整体封装结构的电性功能及质量。
因此与上述现有技术相比，本发明的半导体封装结构及其制法确可用于封装各式具有不同焊垫排列的半导体芯片，形成无外伸管脚且具有轻薄短小特性的封装结构，同时可接置被动元件，进而增加电性功能。
附图说明
图1是现有薄小外形封装件(TSOP)的剖面示意图；
图2是芯片承载于管脚上的薄小外形封装件(COL TSOP，Chip onLead TSOP)的剖面示意图；
图3是美国专利第5,363,279号案揭示的封装结构剖面示意图；
图4是美国专利第6,630,729号案揭示的无引脚(DFN)封装结构剖面示意图；
图5A至图5E是本发明的半导体封装结构及其制法实施例1的剖面示意图；
图6A至图6D是本发明的半导体封装结构及其制法实施例2的剖面示意图；
图7是本发明的半导体封装结构实施3的剖面示意图；
图8是本发明的半导体封装结构实施例4的剖面示意图；
图9A至图9D是本发明的半导体封装结构及其制法实施例5的剖面示意图；
图10A及图10B分别是本发明的半导体封装结构实施例6、实施例7的剖面示意图；
图11是示本发明的半导体封装结构实施例7的剖面示意图；
图12是本发明的半导体封装结构实施例8的剖面示意图；以及
图13A至图13D是本发明半导体封装结构实施例9的剖面示意图。
具体实施方式
实施例1
请参阅图5A至图5E，它显示本发明的半导体封装结构及其制法的实施例1剖面示意图。
本发明的实施例1主要是以成批方式进行说明，借以提升制程效率且可大量生产，当然也可以单颗方式进行，而非以此为限。
如图5A所示，它是提供一具有多个基板54的基板模块片54A，且各该基板54上形成有至少一开孔541，该开孔541形式是对应于后续要进行封装的半导体芯片主动面上焊垫的布局排列方式。在本实施例中，要进行封装的半导体芯片主动面上的焊垫是以工字型排列，相对地，该基板54上的开孔541也是对应形成有工字型的开孔。另外该基板54表面设有多个电性连接垫542及导电线路543，供后续与半导体芯片作电性连接。同时该基板表面也设有被动元件的焊接用焊垫545，供如电阻、电容的被动元件能接置其上。
如图5B所示，将具有一主动面50a及相对非主动面50b的半导体芯片50以其主动面50a接置于基板54上，该半导体芯片50主动面50a上设有呈工字型排列的焊垫500，以对应到该基板54的工字型开孔541，外露出该主动面50a上的焊垫500，可利用焊线52穿过该基板开孔541电性连接该半导体芯片50的焊垫500及该基板54的电性连接垫542。还对应该基板开孔541处填充一绝缘材55，包覆该焊线52，同时在该基板的被动元件焊垫545上可接置并电性连接有至少一被动元件56，借以提升电性功能。
如图5C所示，进行切单作业，在该基板模块片54A上对应各该基板54周围进行切割，形成多个连接有基板54的半导体芯片50，在本实施例中，该基板尺寸大致与该半导体芯片尺寸相等。
如图5D所示，对应批次生产方式，可提供一具有多条导线架51的导线架模块板51A，各该导线架51具有多个管脚511，且该导线架51的各该管脚511内侧底面形成有内凹结构513。
如图5E所示，进行封装模压作业，形成一用于包覆该基板54、半导体芯片50、焊线52’及导线架51的封装胶体53，并至少使该导线架51的管脚511底面外露出该封装胶体53，其中可借由该管脚511内侧底面的内凹结构513，强化该管脚511与封装胶体53的结合。之后即可利用切割或冲压(punch)等方式分离各该导线架51，借以形成本发明的半导体封装结构。
因此，如图5E所示，本发明的半导体封装结构包括具有主动面50a及相对非主动面50b的半导体芯片50，且该主动面50a上设置有多个焊垫500；结合在该半导体芯片主动面50a上的基板54，且该基板54设有开孔541外露出该焊垫500；穿过该开孔以电性连接该焊垫500及基板54的焊线52；用于承载并电性连接该结合有基板54的半导体芯片50的导线架51，其中该导线架51具有多个管脚511，且该管脚511内侧底面形成有内凹结构513；以及用于包覆该半导体芯片50、基板54及导线架51的封装胶体53，并至少外露出该导线架51的管脚511底面。再者，该半导体封装结构中还可在该基板54上接置被动元件56，进而提升整体封装结构的电性功能及质量。
本发明的半导体封装结构及其制法，是在基板上预先形成对应半导体芯片焊垫布局的开孔，使基板与半导体芯片主动面相接合时，使布设在该主动面上的焊垫外露出该开孔，进行半导体芯片焊垫与基板的电性连接，再将该连接有基板的半导体芯片接置并电性连接于一设有多个管脚的导线架上，并以一封装胶体包覆该基板、半导体芯片及导线架，且外露出该导线架的管脚底部，借由该外露的管脚底部供该封装结构电性连接至外部装置，形成一无外伸管脚且具有轻薄短小特性的封装结构，且可用于封装各式具有不同焊垫排列的半导体芯片。再者，本发明的半导体封装结构还可在该基板上接置被动元件，进而提升整体封装结构的电性功能及质量。
因此与上述现有技术相比，本发明的半导体封装结构及其制法确可用于封装各式具有不同焊垫排列的半导体芯片，借以形成无外伸管脚且具有轻薄短小特性的封装结构，同时可接置被动元件，进而增加电性功能。
实施例2
另请参阅图6A至图6D，它是本发明的半导体封装结构及其制法实施例2的剖面示意图。
如图6A所示，提供具有多个管脚511的导线架51，且各该管脚511内侧底面形成有内凹结构513，将半导体芯片50置于该管脚511上。该半导体芯片50具有一主动面50a及相对的非主动面50b，且该半导体芯片50以其非主动面50b接置在该导线架51，该半导体芯片主动面50a上设有焊垫500。
如图6B所示，在该半导体芯片主动面50a上接置基板54，且该基板54设有对应半导体芯片主动面50a上排列焊垫500的开孔541，使该焊垫500外露出该开孔541，其中该基板54上还可设置被动元件56。其中该基板54尺寸可约略大于、等于或小于半导体芯片50的尺寸。
如图6C所示，利用焊线52、52’将该半导体芯片50的焊垫500电性连接至该基板54，以及将该基板54电性连接至该导线架51。
如图6D所示，在该导线架51上形成一封装胶体53，包覆住该基板54、半导体芯片50、焊线52与52’及导线架51，并至少使该导线架51的管脚511底面外露出该封装胶体53。
在本实施例的制程中可连续进行半导体芯片焊垫与基板，以及基板与导线架的打线电性连接作业，同时省去现有在该基板开孔处填充绝缘材的作业，可加快制程速度。
实施例3
另请参阅图7，它是本发明的半导体封装结构实施例3的剖面示意图。
本发明实施例3与上述实施例1大致相同，主要差异在于该基板54尺寸大于半导体芯片50的尺寸，供半导体芯片50置于该导线架50的管脚511上，并使接置在该半导体芯片50上的基板54通过焊线52’电性连接至该管脚511。
实施例4
另请参阅图8，它是本发明的半导体封装结构实施例4的剖面示意图。
本发明实施例4与上述实施例1大致相同，主要差异在于该基板54尺寸大于半导体芯片50的尺寸，供基板54置于该管脚511上，并通过焊线52’电性连接至该管脚511，同时使该半导体芯片50容置于相对的管脚间。甚者可使该半导体芯片50的非主动面外露出封装胶体53，借以提升散热效能。
实施例5
另请参阅图9A至图9D，它是本发明的半导体封装结构及其制法实施例5的剖面示意图。
本发明实施例5与上述实施例4大致相同，主要差异在于基板是直接通过导电材料使该基板电性连接至该管脚，同时使该半导体芯片容置于该管脚间。
如图9A图所示，提供一具有多条基板54的基板模块片54A，将半导体芯片50接置在该基板54上，其中该基板设有至少一开孔541对应外露出设在该半导体芯片50主动面上的焊垫500，并利用焊线52电性连接该半导体芯片焊垫500与基板54的顶面，还对应该基板开孔541处填充一绝缘材55，借以包覆该焊线52，同时在该基板54顶面接置并电性连接有至少一被动元件56，借以提升电性功能。
如图9B所示，在该基板54底面设置多个例如焊球57的导电材料。
如图9C所示，进行切单作业，分离各该基板54，同时提供具有多个管脚511的导线架51，且该管脚511内侧底面形成有内凹结构513，将该连接有基板54的半导体芯片50接置在导线架51上，并使该基板54可以利用焊球57电性连接到该导线架51的管脚511。
如图9D所示，进行封装模压作业，利用一封装胶体53包覆该半导体芯片50、基板54及导线架51，并至少外露出该导线架51的管脚511底面。
实施例6
另请参阅图10A及图10B，它是本发明的半导体封装结构实施例6的剖面示意图。
本发明实施例6与上述实施例1大致相同，主要差异在于该导线架51包括芯片座512以及至少设在该芯片两侧的管脚511，供结合有基板54的半导体芯片50可以直接接置在该芯片座512(如图10A所示)，或同时接置在该芯片座512及该管脚511上(如图10B所示)，并使该芯片座512及管脚511的底面外露出封装胶体53，提供接置在该芯片座512上的半导体芯片50良好支撑及散热效果。其中该芯片座512及设在该芯片座512旁的管脚511在其彼此相对应侧底面形成有内凹结构513，强化该导线架51与封装胶体53的结合性。另接置在该半导体芯片50上的基板54尺寸是可大于、小于或等于该半导体芯片尺寸。
实施例7
另请参阅图11，它是本发明的半导体封装结构实施例7的剖面示意图。
本发明实施例7与上述实施例1大致相同，主要差异在于将该主动面上接置有基板54的半导体芯片50进行倒置，以该基板54的一侧对应接置在该导线架51的管脚511上，并利用焊线52将该基板54电性连接至该管脚511所对应的内凹结构513部分。
实施例8
另请参阅图12，它是本发明的半导体封装结构实施例8的剖面示意图。
本发明实施例8与上述实施例7大致相同，主要差异在于将该主动面上接置有基板54的半导体芯片50进行倒置，以该基板54的一侧对应接置在该导线架51的管脚511上，并利用如焊球或导电胶等导电材料58将直接使该基板54电性连接至该管脚511上。
实施例9
另请参阅图13A至图13D，它是本发明的半导体封装结构及其制法实施例9的剖面示意图。
本发明实施例9与上述实施例2大致相同，主要差异是在半导体芯片主动面上布设多条基板，且这些基板的布设方式是可外露出该半导体芯片主动面上的焊垫，供后续使该半导体芯片的焊垫电性连接至这些基板。
如图13A所示，将具有主动面50a及相对非主动面50b的半导体芯片50接置在具有多个管脚511的导线架51上，该管脚511内侧底面形成有内凹结构513，同时该半导体芯片主动面50a上布设有多个焊垫500，且该半导体芯片50是以其非主动面50b接置在该管脚511上。
如图13B所示，在该半导体芯片50上布设多条基板54，且这些基板54的布设位置是可外露出该半导体芯片主动面50a上的焊垫500，并利用打线作业，利用焊线52、52’使该半导体芯片50上的焊垫500电性连接至这些基板54，及使该基板54电性连接至该导线架51；另请同时配合参阅图13C，它是在该半导体芯片50上布设基板54及进行打线的平面示意图，本附图虽然是在半导体芯片50上布设有四个基板54，但非以此为限，在实际上是可因应实际电性需求及半导体芯片上焊垫的布局而加以变化。
如图13D所示，进行封装模压制程，形成一包覆该半导体芯片50、基板54、焊线52与52’及导线架51的封装胶体53，并使该导线架5的管脚511底面外露出该封装胶体53。
当然在本实施例的制程中也可先将基板与半导体芯片作结合后，再将该结合有基板的半导体芯片接置在导线架上。同时在实际制程中，对应上述各实施例间的差异变化皆可相互搭配应用。
如此，借由这些接置在半导体芯片上分离基板的设计将可降低基板制程成本，同时可连续进行半导体芯片焊垫与基板以及基板与导线架的打线电性连接作业，同时省去现有在该基板开孔处填充绝缘材的作业，可加快制程速度。

Claims (29)

1.一种半导体封装结构，其特征在于，该半导体封装结构包括：
半导体芯片，具有主动面及相对非主动面，且该主动面上设置有多个焊垫；
基板，结合在该半导体芯片主动面上，且外露出该焊垫；
焊线，电性连接该半导体芯片的焊垫及基板；
具有多个管脚的导线架，承载并电性连接该接合基板的半导体芯片；以及
封装胶体，包覆该半导体芯片、基板及导线架，并至少外露出该导线架的管脚底面，其中，该导线架的各该管脚内侧底面形成有内凹结构，供该管脚与封装胶体嵌合。
2.如权利要求1所述的半导体封装结构，其特征在于，该基板尺寸大于半导体芯片的尺寸，且该半导体芯片的尺寸小于导线架的相对管脚间的尺寸，供基板置于该半导体芯片及该管脚上，并使该半导体芯片容置在相对管脚间。
3.如权利要求2所述的半导体封装结构，其特征在于，该半导体芯片的非主动面外露出该封装胶体。
4.如权利要求1所述的半导体封装结构，其特征在于，该半导体封装结构还包括至少一被动元件，接置在该基板上。
5.如权利要求1所述的半导体封装结构，其特征在于，该结合在半导体芯片上的基板设有至少一开孔，外露出该半导体芯片主动面的焊垫。
6.如权利要求5所述的半导体封装结构，其特征在于，该开孔形状是配合该半导体芯片主动面的焊垫排列方式。
7.如权利要求1所述的半导体封装结构，其特征在于，该半导体封装结构还包括一绝缘材，包覆该电性连接半导体芯片及基板的焊线。
8.如权利要求1所述的半导体封装结构，其特征在于，具有多个结合于半导体芯片上的基板，且该基板的排列方式是可以外露出该焊垫。
9.如权利要求1所述的半导体封装结构，其特征在于，该基板尺寸是可选择大于、等于或小于该半导体芯片尺寸。
10.如权利要求1所述的半导体封装结构，其特征在于，该导线架包括一芯片座及设在该芯片座旁的管脚，供接置半导体芯片。
11.如权利要求10所述的半导体封装结构，其特征在于，该芯片座底面是外露出封装胶体。
12.如权利要求10所述的半导体封装结构，其特征在于，该芯片座及设在该芯片座旁的管脚在其彼此相对应侧底面形成有内凹结构。
13.如权利要求1所述的半导体封装结构，其特征在于，该结合有基板的半导体芯片是以基板或半导体芯片接置于该管脚上，并可供该基板借由焊线或导电材料电性连接至该管脚。
14.如权利要求1所述的半导体封装结构，其特征在于，该结合有基板的半导体芯片是以倒置方式将其具有基板的一侧接置于管脚上，并可供该基板选择以导电材料电性连接至该管脚或以焊线电性连接至该管脚的内凹结构。
15.一种半导体封装结构的制法，其特征在于，该半导体封装结构的制法包括：
提供一具有主动面及相对非主动面的半导体芯片，该半导体芯片主动面形成有多条焊垫，在该主动面上结合基板，并可以外露出该主动面上的焊垫，供电性连接该焊垫及基板；
将该结合基板的半导体芯片接置于一具有多个管脚的导线架上，并使该设有基板的半导体芯片电性连接至该导线架；以及
以一封装胶体包覆该半导体芯片、基板及导线架，并至少外露出该导线架的管脚底面，其中，该导线架的各该管脚内侧底面形成有内凹结构，供该管脚与封装胶体嵌合。
16.如权利要求15所述的半导体封装结构的制法，其特征在于，该基板尺寸大于半导体芯片的尺寸，且该半导体芯片的尺寸小于导线架的相对管脚间的尺寸，供基板置于该半导体芯片及该管脚上，并使该半导体芯片容置在相对管脚间。
17.如权利要求16所述的半导体封装结构的制法，其特征在于，该半导体芯片的非主动面外露出该封装胶体。
18.如权利要求15所述的半导体封装结构的制法，其特征在于，该半导体封装结构的制法还包括至少一被动元件，接置在该基板上。
19.如权利要求15所述的半导体封装结构的制法，其特征在于，该结合于半导体芯片上的基板设有至少一开孔，外露出该半导体芯片主动面的焊垫。
20.如权利要求19所述的半导体封装结构的制法，其特征在于，该开孔形状是配合该半导体芯片主动面的焊垫排列方式。
21.如权利要求15所述的半导体封装结构的制法，其特征在于，具有多个结合于半导体芯片上的基板，且该基板的排列方式是可以外露出该焊垫。
22.如权利要求15所述的半导体封装结构的制法，其特征在于，该基板尺寸是可选择大于、等于或小于该半导体芯片尺寸。
23.如权利要求15所述的半导体封装结构的制法，其特征在于，该导线架包括一芯片座及设在该芯片座旁的管脚，供接置半导体芯片。
24.如权利要求23所述的半导体封装结构的制法，其特征在于，该芯片座底面是外露出封装胶体。
25.如权利要求23所述的半导体封装结构的制法，其特征在于，该芯片座及设在该芯片座旁的管脚在其彼此相对应侧底面形成有内凹结构。
26.如权利要求15所述的半导体封装结构的制法，其特征在于，该结合有基板的半导体芯片是以基板或半导体芯片接置于该管脚上，并可供该基板借由焊线或导电材料电性连接至该管脚。
27.如权利要求15所述的半导体封装结构的制法，其特征在于，该结合有基板的半导体芯片是以倒置方式将其具有基板的一侧接置于管脚上，并可供该基板选择以导电材料电性连接至该管脚或以焊线电性连接至该管脚的内凹结构。
28.如权利要求15所述的半导体封装结构的制法，其特征在于，该半导体芯片的焊垫是借由焊线电性连接至该基板，并可利用一绝缘材包覆该焊线。
29.如权利要求15所述的半导体封装结构的制法，其特征在于，该基板与半导体芯片及基板与导线架的电性连接可运用打线方式同时进行。
CNB2006100027230A 2006-01-25 2006-01-25 半导体封装结构及其制法 Expired - Fee Related CN100446230C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100027230A CN100446230C (zh) 2006-01-25 2006-01-25 半导体封装结构及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100027230A CN100446230C (zh) 2006-01-25 2006-01-25 半导体封装结构及其制法

Publications (2)

Publication Number Publication Date
CN101009259A CN101009259A (zh) 2007-08-01
CN100446230C true CN100446230C (zh) 2008-12-24

Family

ID=38697571

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100027230A Expired - Fee Related CN100446230C (zh) 2006-01-25 2006-01-25 半导体封装结构及其制法

Country Status (1)

Country Link
CN (1) CN100446230C (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI416855B (zh) * 2009-12-18 2013-11-21 Realtek Semiconductor Corp 切換式電源供應器
CN102195474B (zh) * 2010-03-11 2014-11-26 瑞昱半导体股份有限公司 切换式电源供应器
DE112012006656B4 (de) * 2012-07-05 2021-08-05 Mitsubishi Electric Corporation Halbleitervorrichtung
CN114717613B (zh) * 2022-04-13 2024-05-10 长电科技管理有限公司 一种使用导电膜实现无引线电镀的加工方法以及基板结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63124539A (ja) * 1986-11-14 1988-05-28 Nec Corp 混成集積回路
US4857483A (en) * 1986-04-30 1989-08-15 Sgs-Thomson Microelectronics S.A. Method for the encapsulation of integrated circuits
US5363279A (en) * 1991-11-14 1994-11-08 Goldstar Electron Co., Ltd. Semiconductor package for a semiconductor chip having centrally located bottom bond pads
US5418189A (en) * 1990-09-24 1995-05-23 Texas Instruments Incorporated Integrated circuit device and method to prevent cracking during surface mount
CN1501488A (zh) * 2002-11-14 2004-06-02 矽品精密工业股份有限公司 以导线架为承载件的开窗型球栅阵列半导体封装件及制法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4857483A (en) * 1986-04-30 1989-08-15 Sgs-Thomson Microelectronics S.A. Method for the encapsulation of integrated circuits
JPS63124539A (ja) * 1986-11-14 1988-05-28 Nec Corp 混成集積回路
US5418189A (en) * 1990-09-24 1995-05-23 Texas Instruments Incorporated Integrated circuit device and method to prevent cracking during surface mount
US5363279A (en) * 1991-11-14 1994-11-08 Goldstar Electron Co., Ltd. Semiconductor package for a semiconductor chip having centrally located bottom bond pads
CN1501488A (zh) * 2002-11-14 2004-06-02 矽品精密工业股份有限公司 以导线架为承载件的开窗型球栅阵列半导体封装件及制法

Also Published As

Publication number Publication date
CN101009259A (zh) 2007-08-01

Similar Documents

Publication Publication Date Title
CN100490140C (zh) 双规引线框
CN103199077B (zh) 模塑插入层封装及其制造方法
CN101661929B (zh) 芯片封装结构及堆叠式芯片封装结构
CN102790042A (zh) 半导体芯片堆叠构造
CN101887886A (zh) 一种多芯片封装及制造方法
CN100446230C (zh) 半导体封装结构及其制法
CN101350318A (zh) 电子封装及电子装置
CN100411123C (zh) 半导体芯片埋入基板的结构及制法
CN101131978A (zh) 集成电路封装构造及其使用的多层导线架
CN100446231C (zh) 半导体封装结构及其制法
CN101090077A (zh) 半导体封装件及其制法
CN212587519U (zh) 一种led晶元封装结构
CN101944520A (zh) 半导体封装结构与半导体封装工艺
CN103107145A (zh) 半导体封装件、预制导线架及其制法
CN102468261A (zh) 四方扁平无引脚封装及与其相适应电路板
US9099453B2 (en) Methods, circuits and systems for a package structure having wireless lateral connections
CN207966971U (zh) 用于半导体封装结构的万用转接电路层
CN106298709A (zh) 低成本扇出式封装结构
CN101459154B (zh) 导线架及应用该导线架的封装结构
CN100362639C (zh) 堆栈芯片的半导体封装件及其制法
CN101378023B (zh) 半导体封装件及其制法
CN104778455A (zh) 具有不同感应面积的主动式指纹感测装置及其制造方法
CN101019228B (zh) 半导体器件及其制造方法
CN100395888C (zh) 半导体封装件及其制法
CN204464262U (zh) 一种三维叠层封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081224

Termination date: 20100225