DE112012006656B4 - Halbleitervorrichtung - Google Patents
Halbleitervorrichtung Download PDFInfo
- Publication number
- DE112012006656B4 DE112012006656B4 DE112012006656.1T DE112012006656T DE112012006656B4 DE 112012006656 B4 DE112012006656 B4 DE 112012006656B4 DE 112012006656 T DE112012006656 T DE 112012006656T DE 112012006656 B4 DE112012006656 B4 DE 112012006656B4
- Authority
- DE
- Germany
- Prior art keywords
- insulating substrate
- circuit pattern
- heat sink
- coating film
- synthetic resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/3754—Coating
- H01L2224/37599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Abstract
Halbleitervorrichtung, aufweisendein isolierendes Substrat (1), mit einer ersten und einer zweiten Hauptoberfläche, die einander gegenüberliegen;ein Schaltungsmuster (2), das an die erste Hauptoberfläche des isolierenden Substrats (1) gebondet ist;einen Kühlkörper (3), der an die zweite Hauptoberfläche des isolierenden Substrats (1) gebondet ist;ein Halbleiterelement (4, 5) auf dem Schaltungsmuster (2) ;einen Beschichtungsfilm (16), der eine Verbindung zwischen dem isolierenden Substrat (1) und dem Schaltungsmuster (2) und eine Verbindung zwischen dem isolierenden Substrat (1) und dem Kühlkörper (3) überdeckt; undein das isolierende Substrat (1), das Schaltungsmuster (2), das Halbleiterelement (4, 5), den Kühlkörper (3) und den Beschichtungsfilm (16) kapselndes Kunstharz (17),wobei das isolierende Substrat (1) eine höhere thermische Leitfähigkeit als der Beschichtungsfilm (16) hat, undwobei der Beschichtungsfilm (16) eine geringere Härte als das Kunstharz (17) hat und eine von dem Kunstharz (17) auf das isolierende Substrat (1) ausgeübte Spannung vermindert,dadurch gekennzeichnet, dasswenigstens eine Komponente des Schaltungsmusters (2) und des Kühlkörpers (3) eine Nut (18) oder einen Vorsprung enthält, die/der das Kunstharz (17) kontaktiert, ohne von dem Beschichtungsfilm (16) überdeckt zu sein.
Description
- Technisches Gebiet
- Die vorliegende Erfindung betrifft eine Halbleitervorrichtung des kunstharzvergossenen Typs, die mit Formharz vergossen ist.
- Technischer Hintergrund
- Bei einer Halbleitervorrichtung des kunstharzvergossenen Typs, die ein Keramiksubstrat verwendet, findet zwischen dem Formharz und dem Keramiksubstrat ein Abschälen statt. Außerdem besteht Grund zur Sorge über die dauerhafte Zuverlässigkeit, wenn eine von dem Formharz auf das Keramiksubstrat ausgeübte Spannung groß ist. Deshalb werden verschiedene Techniken vorgeschlagen, wie beispielsweise eine Technik, die eine Nut oder einen Vorsprung in einer Metallbasisplatte vorsieht, um eine Haftwirkung zu verbessern, und eine Technik, die einen Beschichtungsfilm weniger hart als das Formharz über den gesamten Bereich einer Schnittstelle mit dem Formharz vorsieht, um die Spannung zu vermindern (siehe z. B. Patentliteratur 1).
- Ferner ist aus Patentliteratur 2 eine Halbleitervorrichtung gemäß dem Oberbegriff des Anspruchs 1 bzw. 3 bekannt.
- Zudem offenbart Patentliteratur 3 eine Halbleitervorrichtung, bei welcher eine Haftung zwischen einem kapselnden Formharz und einem Kühlkörper durch eine mechanische Hinterschneidung in der Oberfläche des Kühlkörpers verbessert werden kann.
- Entgegenhaltungen
- Patentliteratur
-
- Patentliteratur 1:
JP 2007-184315 A - Patentliteratur 2:
JP 2006-032617 A - Patentliteratur 3:
JP 2005-191178 A - Zusammenfassung der Erfindung
- Technisches Problem
- Gemäß der Technik, die eine Nut oder einen Vorsprung in der Metallbasisplatte vorsieht, hat jedoch die Metallbasisplatte eine komplizierte Form, und diese Technik ist nicht auf eine Konstruktion anwendbar, welche keine Metallbasisplatte verwendet. Andererseits erfordert die Technik, die einen Beschichtungsfilm über den gesamten Bereich vorsieht, eine Prüfung des Auftretens irgendwelcher unbeschichteter Abschnitte über den gesamten Bereich und eine Nacharbeit wie beispielsweise ein erneutes Beschichten für den unbeschichteten Abschnitt. Dies resultiert in einem Problem, dass die Herstellung schwierig ist.
- Die vorliegende Erfindung wurde entwickelt, um die oben beschriebenen Probleme zu lösen, und es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung zu schaffen, die ein Abschälen verhindern, die Zuverlässigkeit verbessern und die Herstellung vereinfachen kann.
- Maßnahmen zum Lösen der Probleme
- Gemäß einem ersten Aspekt der Erfindung wird die genannte Aufgabe durch eine Halbleitervorrichtung mit den Merkmalen des Anspruchs 1 gelöst. Gemäß einem zweiten Aspekt der Erfindung wird die genannte Aufgabe durch eine Halbleitervorrichtung mit den Merkmalen des Anspruchs 3 gelöst.
- Vorteilhafte Wirkungen der Erfindung
- Die vorliegende Erfindung macht es möglich, ein Abschälen zu verhindern, die Zuverlässigkeit zu verbessern und die Herstellung zu vereinfachen.
- Figurenliste
-
-
1 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung. -
2 ist eine Draufsicht einer Struktur auf einem Keramiksubstrat der Vorrichtung in1 . -
3 ist eine Querschnittsansicht einer Modifikation der Halbleitervorrichtung gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung. -
4 ist eine Draufsicht einer Struktur auf einem Keramiksubstrat einer Halbleitervorrichtung gemäß Ausführungsbeispiel 2 der vorliegenden Erfindung. -
5 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß Ausführungsbeispiel 3 der vorliegenden Erfindung. -
6 ist eine Draufsicht eines Keramiksubstrats der Vorrichtung in5 . - Beschreibung der Ausführungsbeispiele
- Eine Halbleitervorrichtung gemäß den Ausführungsbeispielen der vorliegenden Erfindung wird bezugnehmend auf die Zeichnungen beschrieben. Die gleichen Komponenten werden mit den gleichen Bezugszeichen bezeichnet und auf ihre wiederholte Beschreibung wird verzichtet.
- Ausführungsbeispiel 1
-
1 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß Ausführungsbeispiel1 der vorliegenden Erfindung.2 ist eine Draufsicht einer Struktur auf einem Keramiksubstrat der Vorrichtung in1 . Das Keramiksubstrat1 hat eine obere Oberfläche und eine untere Oberfläche, die einander gegenüberliegen. Ein Schaltungsmuster2 ist an die obere Oberfläche des Keramiksubstrats1 gebondet. Ein metallischer Kühlkörper3 ist an die untere Oberfläche des Keramiksubstrats1 gebondet. - Ein IGBT (Isolierschicht-Bipolartransistor, Insulated Gate Bipolar Transistor) 4 und eine FWD (Freilaufdiode, Free Wheeling Diode) 5 sind auf dem Schaltungsmuster
2 montiert. Eine Kollektorelektrode6 des IGBT4 und eine Kathodenelektrode7 der FWD5 sind an die obere Oberfläche des Schaltungsmusters2 über ein Lot8 gebondet. Eine Emitterelektrode 9 des IGBT4 und eine Anodenelektrode 10 der FWD5 sind an eine Hochspannungselektrode 12 über ein Lot 11 gebondet. Eine Gate-Elektrode 13 des IGBT4 ist über einen Aluminiumdraht 14 mit einer Signalelektrode 15 elektrisch verbunden. Ein Steuersignal wird dem IGBT4 von einem höheren System (nicht dargestellt) über die Signalelektrode 15 eingegeben. - Ein Beschichtungsfilm
16 überdeckt eine Verbindung zwischen dem Keramiksubstrat1 und dem Schaltungsmuster2 und eine Verbindung zwischen dem Keramiksubstrat1 und dem Kühlkörper3 . Formharz17 kapselt das Keramiksubstrat1 , das Schaltungsmuster2 , den IGBT4 , die FWD5 , den Kühlkörper3 und den Beschichtungsfilm16 oder dergleichen. Auf diese Weise ist der IGBT4 oder dergleichen von der Umgebung isoliert. Die untere Oberfläche des Kühlkörpers3 liegt jedoch aus dem Formharz17 frei. Durch Kühlen der unteren Oberfläche des Kühlkörpers3 durch eine Wärmesenke (nicht dargestellt) werden der IGBT4 und die FWD5 gekühlt. - Hier ist das Keramiksubstrat
1 z. B. aus AlN, Aluminiumoxid, SiN oder dergleichen gemacht. Der Beschichtungsfilm16 ist z. B. aus einem Polyimidharz (linearer Expansionskoeffizient in der Größenordnung von 50 ppm, Elastizitätskoeffizient in der Größenordnung von 2,6 GPa) gemacht. Das Formharz17 ist z. B. Epoxidharz (linearer Expansionskoeffizient in der Größenordnung von 16 ppm, Elastizitätskoeffizient in der Größenordnung von 16 GPa). Das Schaltungsmuster2 , die Hochspannungselektrode 12 und der Kühlkörper3 sind z. B. aus Cu gemacht. - Das Keramiksubstrat
1 hat eine höhere thermische Leitfähigkeit als der Beschichtungsfilm16 . Der Beschichtungsfilm16 hat eine geringere Härte als das Formharz17 und vermindert dadurch eine von dem Formharz17 auf das Keramiksubstrat1 ausgeübte Spannung. Das Schaltungsmuster2 und der Kühlkörper3 enthalten Nuten18 , die das Formharz17 kontaktieren, ohne von dem Beschichtungsfilm16 überdeckt zu sein. - Als nächstes werden die Wirkungen des vorliegenden Ausführungsbeispiels beschrieben. Durch Montieren des IGBT
4 und der FWD5 auf dem Keramiksubstrat1 mit der hohen thermischen Leitfähigkeit ist es möglich, Wärmeabstrahleigenschaften zu sichern. Außerdem ist es durch Überdecken des Keramiksubstrats1 mit dem Beschichtungsfilm16 , welcher eine geringere Härte als das Formharz17 hat, möglich, eine von dem Formharz17 auf das Keramiksubstrat1 ausgeübte Spannung zu vermindern und dadurch die Zuverlässigkeit zu verbessern. - Da die Haftwirkung zwischen dem Beschichtungsfilm
16 und dem Keramiksubstrat1 oder dem Formharz17 stärker ist als die Haftwirkung zwischen dem Keramiksubstrat1 und dem Formharz17 , ist es außerdem möglich, ein Abschälen zwischen dem Keramiksubstrat1 und dem Formharz17 zu verhindern. - Hier muss der Beschichtungsfilm
16 nicht auf die gesamte Oberfläche aufgebracht werden, sondern er muss nur auf den notwendigen Teil aufgebracht werden. Deshalb ist ein Erzeugnis möglich, bei dem der notwendige Abschnitt einschließlich des nicht notwendigen Abschnitts immer beschichtet ist. Selbst wenn eine Prüfung des Auftretens irgendeines unbeschichteten Abschnitts im Beschichtungsfilm16 oder eine Nacharbeit durchgeführt wird, kann der zu prüfende oder nachzuarbeitende Bereich reduziert werden. Als Ergebnis ist es möglich, Zeit und Aufwand zu sparen und die Herstellung zu vereinfachen. - Ferner ist wenigstens eine keilförmige Nut
18 in dem Schaltungsmuster2 und dem Kühlkörper3 vorgesehen. Das Formharz17 tritt in diese Nut18 ein und es ist dadurch möglich, ein Abschälen des Formharzes17 zu verhindern. Anstelle der Nut18 kann jedoch auch ein keilförmiger Vorsprung vorgesehen werden. Ohne darauf beschränkt zu sein, können eine Nut oder ein Vorsprung in wenigstens einer Komponente des Schaltungsmusters2 und des Kühlkörpers3 vorgesehen sein. -
3 ist eine Querschnittsansicht einer Modifikation der Halbleitervorrichtung gemäß Ausführungsbeispiel1 der vorliegenden Erfindung. Die Breite des Kühlkörpers3 in Querrichtung ist gleich oder größer als die Breite des Keramiksubstrats1 in Querrichtung. Deshalb kann das gesamte Keramiksubstrat1 in Draufsicht in den Bereich des Kühlkörpers3 eingepasst werden. Dies gewährleistet, dass die auf das Keramiksubstrat1 ausgeübte Spannung an den Kühlkörper3 abgegeben wird, und dadurch kann die Zuverlässigkeit weiter verbessert werden. - Ausführungsbeispiel 2
-
4 ist eine Draufsicht einer Struktur auf einem Keramiksubstrat einer Halbleitervorrichtung gemäß Ausführungsbeispiel2 der vorliegenden Erfindung. Der Beschichtungsfilm16 umgibt einen Bereich, in dem der IGBT4 und die FWD5 auf der oberen Oberfläche des Schaltungsmusters2 montiert sind. Auf diese Weise hat der Beschichtungsfilm16 die Funktion einer Schutzschicht zur Positionierung, wenn der IGBT4 und die FWD5 verlötet werden. Dies beseitigt die Notwendigkeit zum Ausbilden einer Schutzschicht separat von dem Beschichtungsfilm16 und kann dadurch die Anzahl der Fertigungsschritte reduzieren. - Ausführungsbeispiel 3
-
5 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß Ausführungsbeispiel3 der vorliegenden Erfindung.6 ist eine Draufsicht eines Keramiksubstrats der Vorrichtung in5 . Ein isolierendes Substrat 19 enthält eine Isolierplatte20 , die direkt unterhalb und umfänglich des IGBT4 und der FWD5 angeordnet ist, und ein Isolierharz21 , das zwischen dem Formharz17 und der Isolierplatte20 angeordnet ist. Genau genommen ist die Isolierplatte20 in einem Wärmeleitbereich angeordnet, der sich in einem Winkel von 45° von den Montagepositionen des IGBT4 und der FWD5 ausdehnt. - Die Isolierplatte
20 ist z. B. aus AlN, Aluminiumoxid, SiN oder dergleichen gemacht. Das Isolierharz21 ist z. B. ein Polyimidharz (linearer Expansionskoeffizient in der Größenordnung von 50 ppm, Elastizitätskoeffizient in der Größenordnung von 2,6 GPa). Deshalb hat die Isolierplatte20 eine höhere thermische Leitfähigkeit als das Isolierharz21 . Außerdem hat das Isolierharz21 eine geringere Härte als das Formharz17 und vermindert dadurch eine von dem Formharz17 auf die Isolierplatte20 ausgeübte Spannung. - Da die Isolierplatte
20 mit der hohen thermischen Leitfähigkeit direkt unterhalb und umfänglich des IGBT4 und der FWD5 angeordnet ist, ist es möglich, die Wärmeabstrahleigenschaften zu sichern. Da das Isolierharz21 mit der geringen Härte zwischen dem Formharz17 und der Isolierplatte20 angeordnet ist, ist es außerdem möglich, die von dem Formharz17 auf die Isolierplatte20 ausgeübte Spannung zu vermindern und die Zuverlässigkeit zu verbessern. - Im Ausführungsbeispiel
3 ist die Breite des Kühlkörpers3 in Querrichtung vorzugsweise gleich oder größer als die Breite des Keramiksubstrats1 in Querrichtung. Dies erlaubt die Abgabe der auf das Keramiksubstrat1 ausgeübten Spannung auf den Kühlkörper3 und kann die Zuverlässigkeit weiter verbessern. - Man beachte, dass der IGBT
4 und die FWD5 nicht auf jene beschränkt sind, die aus Silizium gebildet sind, sondern sie können auch aus einem Halbleiter mit weitem Bandabstand gebildet sein, der einen Bandabstand größer als jenen von Silizium hat. Der Halbleiter mit weitem Bandabstand ist z. B. Siliziumcarbid, ein Material auf Galliumnitrid-Basis oder Diamant. Ein Leistungshalbleiterelement, das aus einem solchen Halbleiter mit weitem Bandabstand gebildet ist, hat eine hohe Spannungsfestigkeit oder eine hohe zulässige Stromdichte und kann dadurch kleiner gemacht werden. Das Verwenden dieses verkleinerten Elements macht es auch möglich, eine dieses Element verwendende Halbleitervorrichtung zu verkleinern. Da das Element eine hohe Wärmebeständigkeit zeigt, ist es außerdem möglich, Kühlrippen einer Wärmesenke zu verkleinern, einen Wasserkühlabschnitt zu kühlen und dadurch die Halbleitervorrichtung weiter zu verkleinern. Da ein Energieverlust des Elements gering ist, und eine hohe Effizienz erzielt wird, ist es ferner möglich, die Effizienz der Halbleitervorrichtung zu erhöhen. - Bezugszeichenliste
-
- 1
- Keramiksubstrat (isolierendes Substrat)
- 2
- Schaltungsmuster
- 3
- Kühlkörper
- 4
- IGBT (Halbleiterelement)
- 5
- FWD (Halbleiterelement)
- 6
- Kollektorelektrode (Elektrode der unteren Oberfläche)
- 7
- Kathodenelektrode (Elektrode der unteren Oberfläche)
- 8
- Lot
- 16
- Beschichtungsfilm
- 17
- Formharz
- 18
- Nut
- 20
- Isolierplatte (erstes Teil)
- 21
- Isolierharz (zweites Teil)
Claims (4)
- Halbleitervorrichtung, aufweisend ein isolierendes Substrat (1), mit einer ersten und einer zweiten Hauptoberfläche, die einander gegenüberliegen; ein Schaltungsmuster (2), das an die erste Hauptoberfläche des isolierenden Substrats (1) gebondet ist; einen Kühlkörper (3), der an die zweite Hauptoberfläche des isolierenden Substrats (1) gebondet ist; ein Halbleiterelement (4, 5) auf dem Schaltungsmuster (2) ; einen Beschichtungsfilm (16), der eine Verbindung zwischen dem isolierenden Substrat (1) und dem Schaltungsmuster (2) und eine Verbindung zwischen dem isolierenden Substrat (1) und dem Kühlkörper (3) überdeckt; und ein das isolierende Substrat (1), das Schaltungsmuster (2), das Halbleiterelement (4, 5), den Kühlkörper (3) und den Beschichtungsfilm (16) kapselndes Kunstharz (17), wobei das isolierende Substrat (1) eine höhere thermische Leitfähigkeit als der Beschichtungsfilm (16) hat, und wobei der Beschichtungsfilm (16) eine geringere Härte als das Kunstharz (17) hat und eine von dem Kunstharz (17) auf das isolierende Substrat (1) ausgeübte Spannung vermindert, dadurch gekennzeichnet, dass wenigstens eine Komponente des Schaltungsmusters (2) und des Kühlkörpers (3) eine Nut (18) oder einen Vorsprung enthält, die/der das Kunstharz (17) kontaktiert, ohne von dem Beschichtungsfilm (16) überdeckt zu sein.
- Halbleitervorrichtung nach
Anspruch 1 , bei welcher eine Elektrode (6, 7) der unteren Oberfläche des Halbleiterelements (4, 5) an eine obere Oberfläche des Schaltungsmusters (2) über ein Lot (8) gebondet ist, und der Beschichtungsfilm (16) einen Bereich umgibt, in dem das Halbleiterelement (4, 5) auf der oberen Oberfläche des Schaltungsmusters (2) montiert ist. - Halbleitervorrichtung, aufweisend: ein isolierendes Substrat (1) mit einer ersten und einer zweiten Hauptoberfläche, die einander gegenüberliegen; ein Schaltungsmuster (2), das an die erste Hauptoberfläche des isolierenden Substrats (1) gebondet ist; einen Kühlkörper (3), der an die zweite Hauptoberfläche des isolierenden Substrats (1) gebondet ist; ein Halbleiterelement (4, 5) auf dem Schaltungsmuster (2), und ein das isolierende Substrat (1), das Schaltungsmuster (2), das Halbleiterelement (4, 5) und den Kühlkörper (3) kapselndes Kunstharz (17), wobei wenigstens eine Komponente des Schaltungsmusters (2) und des Kühlkörpers (3) eine Nut (18) oder einen Vorsprung enthält, die/der das Kunstharz (17) kontaktiert, dadurch gekennzeichnet, dass das isolierende Substrat (1) eine Isolierplatte (20), die ausschließlich direkt unterhalb und umfänglich des Halbleiterelements (4, 5) angeordnet ist, und ein Isolierharz (21), das in der Ebene der Isolierplatte (20) zwischen dem Kunstharz (17) und der Isolierplatte (20) angeordnet ist und dessen Schichtdicke der Schichtdicke der Isolierplatte entspricht, enthält, wobei die Isolierplatte (20) eine höhere thermische Leitfähigkeit als das Isolierharz (21) hat, und das Isolierharz (21) eine geringere Härte als das Kunstharz (17) hat und eine von dem Kunstharz (17) auf die Isolierplatte (20) ausgeübte Spannung vermindert.
- Halbleitervorrichtung nach einem der
Ansprüche 1 bis3 , bei welcher eine Breite des Kühlkörpers (3) in Querrichtung gleich oder größer als eine Breite des isolierenden Substrats (1) in Querrichtung ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2012/067219 WO2014006724A1 (ja) | 2012-07-05 | 2012-07-05 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE112012006656T5 DE112012006656T5 (de) | 2015-03-19 |
DE112012006656B4 true DE112012006656B4 (de) | 2021-08-05 |
Family
ID=49881514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112012006656.1T Active DE112012006656B4 (de) | 2012-07-05 | 2012-07-05 | Halbleitervorrichtung |
Country Status (5)
Country | Link |
---|---|
US (1) | US9418910B2 (de) |
JP (1) | JP5900620B2 (de) |
CN (1) | CN104412382B (de) |
DE (1) | DE112012006656B4 (de) |
WO (1) | WO2014006724A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112018003636B4 (de) | 2017-08-30 | 2023-06-29 | Hitachi Power Semiconductor Device, Ltd. | Leistungshalbleitermodul |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6210818B2 (ja) * | 2013-09-30 | 2017-10-11 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
CN105900234B (zh) * | 2014-01-10 | 2018-09-28 | 三菱电机株式会社 | 电力半导体装置 |
JP2015220429A (ja) * | 2014-05-21 | 2015-12-07 | ローム株式会社 | 半導体装置 |
JP6405810B2 (ja) * | 2014-09-08 | 2018-10-17 | 日本電気株式会社 | モジュール部品製造方法 |
EP3451372B1 (de) * | 2016-04-26 | 2021-09-15 | KYOCERA Corporation | Leistungsmodulsubstrat, leistungsmodul und verfahren zur herstellung des leistungsmodulsubstrats |
US10707141B2 (en) * | 2016-10-24 | 2020-07-07 | Mitsubishi Electric Corporation | Semiconductor device and manufacturing method thereof |
JP6829809B2 (ja) * | 2016-12-16 | 2021-02-17 | 富士電機株式会社 | 半導体装置 |
JP7158392B2 (ja) | 2017-02-03 | 2022-10-21 | ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト | パワー半導体モジュール |
JP6790226B2 (ja) * | 2017-03-03 | 2020-11-25 | 三菱電機株式会社 | 半導体装置 |
JP6771412B2 (ja) * | 2017-03-16 | 2020-10-21 | 三菱電機株式会社 | 半導体装置 |
JP6907670B2 (ja) | 2017-04-17 | 2021-07-21 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
DE112018007492T5 (de) * | 2018-04-18 | 2020-12-31 | Mitsubishi Electric Corporation | Halbleitermodul |
JP7176397B2 (ja) * | 2018-12-21 | 2022-11-22 | 株式会社デンソー | 半導体装置とその製造方法 |
JPWO2020255558A1 (de) * | 2019-06-21 | 2020-12-24 | ||
JP7079809B2 (ja) * | 2020-04-23 | 2022-06-02 | ローム株式会社 | 半導体装置 |
JP7407679B2 (ja) | 2020-09-09 | 2024-01-04 | 三菱電機株式会社 | 半導体装置 |
JP2023122391A (ja) * | 2022-02-22 | 2023-09-01 | 株式会社デンソー | 半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005191178A (ja) | 2003-12-25 | 2005-07-14 | Mitsubishi Electric Corp | 半導体装置 |
JP2006032617A (ja) | 2004-07-15 | 2006-02-02 | Hitachi Ltd | 半導体パワーモジュール |
JP2007184315A (ja) | 2006-01-04 | 2007-07-19 | Hitachi Ltd | 樹脂封止型パワー半導体モジュール |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4835598A (en) * | 1985-06-13 | 1989-05-30 | Matsushita Electric Works, Ltd. | Wiring board |
JP3429921B2 (ja) * | 1995-10-26 | 2003-07-28 | 三菱電機株式会社 | 半導体装置 |
JP2003163315A (ja) * | 2001-11-29 | 2003-06-06 | Denki Kagaku Kogyo Kk | モジュール |
KR20060121823A (ko) * | 2003-08-26 | 2006-11-29 | 어드밴스드 인터커넥트 테크놀로지스 리미티드 | 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법 |
CN1316611C (zh) * | 2004-03-19 | 2007-05-16 | 矽品精密工业股份有限公司 | 具有增层结构的晶圆级半导体封装件及其制法 |
CN100446230C (zh) * | 2006-01-25 | 2008-12-24 | 矽品精密工业股份有限公司 | 半导体封装结构及其制法 |
JP5480320B2 (ja) * | 2012-03-13 | 2014-04-23 | 株式会社デンソー | 電子装置およびその製造方法 |
-
2012
- 2012-07-05 DE DE112012006656.1T patent/DE112012006656B4/de active Active
- 2012-07-05 JP JP2014523501A patent/JP5900620B2/ja active Active
- 2012-07-05 WO PCT/JP2012/067219 patent/WO2014006724A1/ja active Application Filing
- 2012-07-05 US US14/385,311 patent/US9418910B2/en active Active
- 2012-07-05 CN CN201280074526.3A patent/CN104412382B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005191178A (ja) | 2003-12-25 | 2005-07-14 | Mitsubishi Electric Corp | 半導体装置 |
JP2006032617A (ja) | 2004-07-15 | 2006-02-02 | Hitachi Ltd | 半導体パワーモジュール |
JP2007184315A (ja) | 2006-01-04 | 2007-07-19 | Hitachi Ltd | 樹脂封止型パワー半導体モジュール |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112018003636B4 (de) | 2017-08-30 | 2023-06-29 | Hitachi Power Semiconductor Device, Ltd. | Leistungshalbleitermodul |
Also Published As
Publication number | Publication date |
---|---|
CN104412382A (zh) | 2015-03-11 |
US9418910B2 (en) | 2016-08-16 |
US20150035138A1 (en) | 2015-02-05 |
DE112012006656T5 (de) | 2015-03-19 |
WO2014006724A1 (ja) | 2014-01-09 |
JP5900620B2 (ja) | 2016-04-06 |
CN104412382B (zh) | 2017-10-13 |
JPWO2014006724A1 (ja) | 2016-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112012006656B4 (de) | Halbleitervorrichtung | |
DE112013007390B4 (de) | Halbleitermodul, Halbleitervorrichtung und Fahrzeug | |
DE102008057707B4 (de) | Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat | |
DE112013007047B4 (de) | Halbleitermodul | |
DE102014102006B4 (de) | Halbleitermodul | |
DE112014003966B4 (de) | Halbleitervorrichtung mit einem harzvergossenen Halbleiterchip | |
DE112015000446B4 (de) | Wasserdichte elektronische Vorrichtung und Verfahren zu ihrer Herstellung | |
DE102018124171A1 (de) | Halbleitervorrichtung | |
DE102019129234A1 (de) | Halbleiltervorrichtung mit verbesserter wärmeabfuhr undverfahren zur herstellung derselben | |
DE102014213564A1 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE102015122259B4 (de) | Halbleitervorrichtungen mit einer porösen Isolationsschicht | |
DE102015109073B4 (de) | Elektronische Vorrichtungen mit erhöhten Kriechstrecken | |
DE102008064373B4 (de) | Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung | |
DE102011083927A1 (de) | Leistungsmodul und Verfahren zur Herstellung desselben | |
DE102015103849B4 (de) | Elektronisches Modul und Verfahren zu seiner Fertigung | |
DE102015108246B4 (de) | Gemoldete Chippackung und Verfahren zum Herstellen derselben | |
DE102011079708A1 (de) | Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser | |
DE102014118080A1 (de) | Wärmespreizer, elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon | |
DE102013109558A1 (de) | Integrierte schaltkreise und verfahren zur herstellung eines integrierten schaltkreises | |
DE102013219959A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
DE102017222377A1 (de) | Leistungsmodul und Leistungsumwandlungssystem mit diesem | |
DE102014102910A1 (de) | Chipträgerstruktur, Chipgehäuse und Verfahren zu deren Herstellung | |
DE102019201158A1 (de) | Halbleiterbaugruppe | |
DE102013112029B4 (de) | Halbleiterbauelement mit Kapselung | |
DE102018128414A1 (de) | Verstärkung für elektrische verbindungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R082 | Change of representative |
Representative=s name: PRUEFER & PARTNER GBR, DE Representative=s name: PRUEFER & PARTNER MBB PATENTANWAELTE RECHTSANW, DE |
|
R083 | Amendment of/additions to inventor(s) | ||
R016 | Response to examination communication | ||
R084 | Declaration of willingness to licence | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |