JP2006032617A - 半導体パワーモジュール - Google Patents

半導体パワーモジュール Download PDF

Info

Publication number
JP2006032617A
JP2006032617A JP2004208703A JP2004208703A JP2006032617A JP 2006032617 A JP2006032617 A JP 2006032617A JP 2004208703 A JP2004208703 A JP 2004208703A JP 2004208703 A JP2004208703 A JP 2004208703A JP 2006032617 A JP2006032617 A JP 2006032617A
Authority
JP
Japan
Prior art keywords
resin
power module
insulating substrate
semiconductor power
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004208703A
Other languages
English (en)
Other versions
JP4319591B2 (ja
Inventor
Tasao Soga
太佐男 曽我
Daisuke Kawase
大助 川瀬
Chikara Tanaka
主税 田中
Hidekazu Morizaki
英一 森崎
Kazuhiro Suzuki
和弘 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2004208703A priority Critical patent/JP4319591B2/ja
Publication of JP2006032617A publication Critical patent/JP2006032617A/ja
Application granted granted Critical
Publication of JP4319591B2 publication Critical patent/JP4319591B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909Post-treatment of the layer connector or bonding area
    • H01L2224/83951Forming additional members, e.g. for reinforcing, fillet sealant
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/157Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 耐パワーサイクル、耐温度サイクル及び耐湿性に優れ、経済的で長寿命の樹脂封止形半導体パワーモジュールの提供。
【解決手段】 セラミック絶縁基板102に高純度溶融アルミの放熱基板4、高純度溶融アルミの導電部6,15を直接接合した絶縁基板を使用し、予め耐熱性、耐湿性に優れるポリイミド系被覆樹脂9を薄く塗布し硬化させ、その上に、低ヤング率で、はんだ3の線膨張係数に合わせたエポキシ系の封止樹脂10を充填することで、単一層のはんだ工程などにより大幅にコストを低減しつつ、高信頼性、小型・軽量化パワーモジュールを実現する。
【選択図】 図1

Description

本発明は、家電用、産業用、自動車用等に広く用いられる半導体パワーモジュールの改良に関する。
半導体スイッチング素子を内蔵した半導体パワーモジュールは、スイッチング素子の発熱量の大きさを考慮し、高熱伝導性でかつ高電気絶縁性の材料からなる絶縁板を用いるのが一般的である。発熱量の大きな中〜大容量の製品では、絶縁板として、熱伝導率の高いセラミックが主として用いられているが、より低コスト化と同時に、長寿命化による信頼性の向上の両立が要求されている。
特許文献1には、半導体モジュールの低コスト化及び長寿命化封止技術として、モジュール内の部品をプリコート材あるいはバッファコート材で全面保護し、その上にエポキシ系樹脂を注入することにより封止する構造が開示されている。具体的には、その図2に示すように、シリコーンゲルなどのゲル状物をバッファコート材として用いている。
また、特許文献2には、樹脂封止型半導体装置において、封止樹脂とリードフレームとの間に軟らかい樹脂を介在させることにより、温度変化に対してリードフレームと封止樹脂との界面に生ずるせん断応力を緩和し、耐湿性を向上させる技術が示されている。
なお、特許文献3,4には、パワー素子実装用の絶縁基板として、セラミック絶縁基板に高純度溶融アルミを直接に接合させた複合部材が開示されている。
特開平6−5742号公報(段落番号0003〜0006、図2) 特開平11−163023号公報(要約、その他全体) 特開平11−263676号公報(全体) 特開2001−144224号公報(全体)
特許文献1に開示されたシリコーンゲルなどのバッファコート材は、その図2に示されたように、部品類を厚く全面保護しており、部品類に対して、エポキシ樹脂による保持力が活かされず、素子表面のはんだ等の寿命向上には繋がらない。
また、特許文献2では、温度変化に対してリードフレームと封止樹脂との界面に生ずるせん断応力が緩和され、この部分の耐湿性は向上するものの、半導体素子等のモジュール内収納部品に対する応力的拘束力の配慮が無く、寿命向上には結びつかない。
本発明の目的は、低コストで、耐湿性及び耐温度サイクル性に富み、長寿命の半導体パワーモジュールを提供することである。
本発明の望ましい実施態様によれば、セラミック絶縁基板に直接アルミを接合した複合材を絶縁基板とし、これにはんだにより半導体素子を接着し、この半導体素子を含む部品を収納するケース内において、これら収納部品の表面を軟らかい被覆樹脂で薄く覆うとともに、その上から封止樹脂を充填して比較的硬く硬化させ、半導体パワーモジュールを構成する。
また、本発明の望ましい実施態様においては、絶縁基板上に半導体チップをはんだ付けし、この半導体チップとその表面に接続されたワイヤを含む部品をケースに収納し、これら収納部品を比較的軟らかい被覆樹脂で覆い、この被覆樹脂の上から、この被覆樹脂よりも硬い封止樹脂を充填した半導体パワーモジュールにおいて、前記絶縁基板を、セラミック絶縁基板に直接アルミを接合した複合基板で形成し、前記被覆樹脂を、ポリイミド系又はポリアミドイミド系の樹脂で形成し、前記封止樹脂を、線膨張係数が14〜24×10−6/℃、室温(15〜20℃)におけるヤング率が3〜20GPaのエポキシ系樹脂で形成する。
さらに、本発明の望ましい実施態様においては、被覆樹脂の上から、この被覆樹脂よりも硬い封止樹脂を充填した半導体パワーモジュールにおいて、前記絶縁基板を、セラミック絶縁基板に直接アルミを接合した複合基板で形成し、前記被覆樹脂を、前記収納部品の表面の実質的全域を、50μm以下の厚さで覆うポリイミド系又はポリアミドイミド系の樹脂で形成し、前記封止樹脂を、線膨張係数が14〜24×10−6/℃のエポキシ系樹脂で形成する。
本発明の望ましい実施態様によれば、複合材絶縁基板と、軟らかい被覆樹脂及び所定の物性の封止樹脂の組合せによって、耐温度サイクル性や対湿性に富み長寿命の半導体パワーモジュールを、1層だけのはんだ付け工程などにより経済的に提供することができる。
より具体的には、従来、2階層ではんだ付けした工程が、(1)メタライズ、はんだ材等の材料、プロセス工程が簡素化され、はんだ付けは1階層で済む大幅なコストの低減、(2)界面及びろう付け部での熱損出がなくなることによる熱性能向上、(3)柔らかい純アルミ(99〜99.999%)を直接接合した複合絶縁基板と、軟らかい被覆樹脂、並びに、エポキシ系封止樹脂の組合せによって、低コストで、小型・軽量、高信頼性で長寿命の半導体パワーモジュールを提供できる。
本発明のその他の目的と特徴は、以下に述べる実施形態の中で明らかにする。
以下に、本発明による実施形態について図面を参照して詳細に説明する。
図1は、本発明の第1の実施形態による半導体パワーモジュールの断面図である。Al、AlN、Si等のセラミック絶縁基板102の両面に、高純度アルミ放熱基板4、溶融アルミによる導電部6,15を直接接合したAl・セラミックス複合絶縁部材を用いる。Al−セラミックス界面の接合原理は特許文献4に開示されている。基板102の反りを柔らかい高純度Alの変形で開放する構造であり、脆いセラミック基板102の場合にも界面破壊発生を未然に防いでいる。
このAlセラミック絶縁基板102上には、99〜99.99%純度のAlが直接張り合わされており、このAl表面の接続に必要な箇所をNiもしくはNi/Auフラッシュめっきを施す。また、Sn−3Ag−0.5CuのPbフリーはんだペーストを塗布し、この上に、薄膜メタライズを施したMOSFET、IGBTなどのパワー半導体チップ1及び外部リード2を位置決めする。その後、チップ1、リード2等の部品を一括して窒素で置換後、真空はんだ3付けでリフロー接続を行う。洗浄後、Al線8の超音波ワイヤボンド(WBと略す)接続により、導電部6を介して外部リード2が接続される。
次に、柔軟なポリイミド系あるいはポリアミドイミド系樹脂9を、実装した基板表面側の全域に溶媒で薄め、均一に薄く散布もしくは塗布し、硬化させる。この被覆樹脂9は、硬化後の厚さが10〜50μmであり、Siチップ、Al等に対して密着力がある。なお、ポリアミドイミド系樹脂9は、ケース110内に収納した部品の全体に亘って均一に散布もしくは塗布するが、部分的に厚くなっても良い。この被覆樹脂9の上から、エポキシ系封止樹脂10をポッテイングして硬化させる。封止樹脂10は、低ヤング率で、かつはんだの線膨張係数(21×10−6/℃)にほぼ合わせた線膨張係数(14〜24×10−6/℃)を持つエポキシ系樹脂である。
この構造により、パワーサイクル、温度サイクル試験においても、エポキシ系樹脂構造の弱点とされる樹脂とSiチップ、セラミック絶縁基板、Al等の界面における応力による剥離破壊及びそれに伴う耐湿性の低下を防止する。ポリイミド系樹脂9は、チップ1、セラミック絶縁基板102、アルミ4,6,15及びエポキシ系封止樹脂10との密着力に優れ、柔らかく変形性に富み、かつ耐熱性でTgが高い(約260℃)。これを薄く塗布することで、応力、歪みが強く作用する界面において、ポリイミド系樹脂9自体が変形し、界面における剥離、破壊等を防止し、耐湿性を確保する。
他方、はんだ3の寿命向上には、低ヤング率で、はんだ3に合わせた線膨張係数を有するエポキシ系封止樹脂10の拘束効果が必要である。封止樹脂10は、Siチップ1、セラミック絶縁基板102、Alベース基板4等を拘束し、かつ素子部、チップ外周部の応力集中を緩和させる。
本発明の第1の実施態様において採用したセラミック基板は、セラミック絶縁基板102に、高純度溶融アルミ(Al)の放熱基板4と、同じく高純度溶融アルミ(Al)の導電部6及び15を直接に接合した構造である。これに、1階層のはんだ付けで、はんだ3により半導体チップ1等を固着する。これらをケース110内に収納し、まず、実装面全体を軟らかい被覆樹脂9及び比較的硬い封止樹脂10で封止することによって、チップ1、セラミック基板102、Al基板4等をポリイミドを介して応力的に拘束し、はんだ3の寿命を向上させる。これにより、チップ端部、素子部、セラミック端部等の応力集中を緩和させ、樹脂との界面剥離防止、チップ及びセラミック破壊防止、Alの疲労破壊防止を図る。この結果、低コスト、高性能、高信頼半導体パワーモジュールを実現することができる。
ところで、樹脂封止半導体パワーモジュールでは、封止樹脂10のヤング率が高すぎると、チップ1、セラミック102等の割れ等の破壊が起き、耐圧破壊の惧れがある。そこで、室温(15〜20℃)における前記エポキシ系封止樹脂10のヤング率を3〜20GPaとする。より望ましくは、ヤング率を5〜10GPaとする。エポキシ系封止樹脂10のヤング率が比較的高くても可能な理由は、軟らかいポリイミド被覆樹脂9との複合作用による。このはんだ3の寿命向上とともに、チップ端部、素子部の応力による樹脂との界面剥離防止、チップ破壊防止及びモジュール反り防止を図ることができる。また、パワーモジュールの熱放散性を考慮し、下面は柔らかく接触し易い高純度Al4が露出した構造としている。
さらに、ワイヤ8が、テープ、リードフレーム構造とした場合は、チップ上はんだの大幅な寿命向上、素子部の破壊防止を図ることができる。ポリイミド系被覆樹脂9を50μm以下に薄く塗布することで、弱点であるエポキシ樹脂10の界面近傍での見掛け上のヤング率を大幅に下げ、かつ、エポキシ樹脂10による拘束力で端部での応力集中を緩和することができる。
このように、高純度溶融アルミの導電部を直接に接合した複合材セラミック絶縁基板と組合せて、軟らかく比較的線膨張係数及びヤング率が低く密着力のあるポリイミド被覆樹脂9と、低膨張化したエポキシ系封止樹脂10の保持力とで機能を分担させた。これによって、工程を簡易化して経済的に、厳しい環境においても耐えられる高信頼、長寿命の半導体パワーモジュールを提供することができる。
なお、被覆樹脂9は、ポリイミド樹脂に限らずポリイミドとシリコーンの変性体、フィラーを含むポリイミド等、封止樹脂10より硬度が低いものであれば適用できる。
また、封止樹脂10は、前記物性の選定に加え、ガラス転移温度(Tg)が150℃以上の樹脂を使用することにより、ガラス転移温度に達することによる線膨張係数の急激な(2〜3倍)上昇を避けることで、半導体パワーモジュールの信頼性を向上できる。
以上に述べた本発明の第1の実施形態を要約すると次の通りである。まず、絶縁基板102と、この絶縁基板上にはんだ3を介して固着された半導体チップ1と、この半導体チップ表面に接続されたワイヤ8を備えている。これらの部品は、ケース110に収納され、このケース内で前記半導体チップ1と前記ワイヤ8を含む収納部品の表面を、比較的軟らかい被覆樹脂9で薄く覆っている。そして、この被覆樹脂9の上に、この被覆樹脂9よりも硬い封止樹脂10を充填した半導体パワーモジュールを対象とする。
ここで、前記絶縁基板は、セラミック絶縁基板102に直接アルミ導電部4及び6を接合した複合基板で形成され、前記はんだ3は、線膨張係数が約21×10−6/℃のはんだ材で形成されている。また、前記被覆樹脂9は、前記収納部品の表面の実質的全域を、50μm以下の厚さで覆うポリイミド系又はポリアミドイミド系の樹脂で形成されている。最後に、前記封止樹脂10は、線膨張係数が14〜24×10−6/℃、室温(15〜20℃)におけるヤング率が3〜20GPaのエポキシ系樹脂で形成されている。
封止用のエポキシ系樹脂の条件としてはチップ寸法、試験条件の厳しさ等にもよるが、低ヤング率で、かつはんだの線膨張係数に合わせることは言うまでもない。軟らかいポリイミド樹脂の塗布によりエポキシ系樹脂のヤング率としては、高めの最大20GPaでもチップ破壊を防止できる。
図2は、本発明の実施例に用いる封止樹脂のゴム配合率と石英フィラーの配合量を示す図であり、フィラーとゴムの配合率に対する基板の端子部破壊による断線を調べた評価結果である。薄膜で配線を施した破壊し易いソーダガラス基板(熱膨張係数;9.3×10−6/℃)上にSiチップをはんだバンプで接続した。その隙間及び周囲に樹脂を充填し、硬化後、温度サイクル試験(−40〜100℃)を実施し、樹脂物性による素子、基板の端子部破壊による断線を調べる評価法を採用した。パワーモジュール構造そのものではないが、樹脂の基板及びチップへの熱応力的影響を調べるのに適した評価法である。フィラーの適正範囲は広く見積もると20〜60vol%である。ゴムはエポキシ樹脂100gfに対する重量部で表示した。ゴムを分散する配合率が20重量部(16.7%に相当)以上では分散が不均一になると共に、それ自体の線膨張係数が大きく、混入後の線膨張係数が大となり、耐熱疲労性を低下させる原因となる。判定法として、樹脂のない裸チップ構造(シリコーンゲル構造と同等)の寿命よりも短い場合を×とし、長い場合を程度に応じ、優れる:△印、大幅に優れる:○印とした。その結果から、ゴム配合量としては、均一分散性を考慮し、10±5mass%(5〜15mass%)が望ましいことが分かる。なお、ゴムの効果はヤング率をそれ程大きく変えないが、入っていないとガラス割れを起こしていることから、熱衝撃時の急激な温度変化に対し、衝撃緩和効果がある。
図3は、本発明の実施例に用いる封止樹脂の線膨張係数とヤング率のグラフであり、エポキシ系樹脂に対するフィラー、可撓化剤添加と充填樹脂物性との関係を示す。Siチップ等への密着性に優れるエポキシ系樹脂の機械的性質を決めるフィラー配合量と可撓化剤添加量が、線膨張係数及びヤング率に及ぼす影響、及び可撓化剤添加量による線膨張係数対ヤング率の関係への影響について示す。エポキシ化合物としてAER−8501(アデカ社製)、CEL−2021P(ダイセル社製)を用い、硬化剤は酸無水物でMHAC−P(日立化成社製)、可撓化剤はX−22−166C(信越化学社製)を用いた。他に、分散剤S−2(日立化成社製)、界面活性剤A−187(日本ユニカ社製)、充填剤FB−30X(電気化学社製)を用いた。一液性の無溶剤系で、25℃での粘度は520Poiseで、ポッテイング用として使用した。不純物濃度測定は硬化物を100メッシュ以下に粉砕し、この微粉末5gfと脱イオン水50mlをテフロン(登録商標)〜SUS二重容器に入れ、120℃で240h保持し、抽出イオン成分をイオンクロマトグラフを用いて行った。Na,K;1ppm、Cl;5ppmである。硬化条件は110℃(10h)/200℃(10h)で、Tgは170℃ある。なお、パワーモジュールのポッテイング用、モールド用としては一液性樹脂である必要はなく、使い易い二液性樹脂で良い。また、溶剤が抜け易い構造であれば、無溶剤系でなく樹脂組成等の制約の少ない溶剤系で良いので、流動性から開放され、広い範囲の樹脂系が選べる利点がある。上記組成で配合量を変えた各種の検討を行った。
図3(a)は、上記エポキシ系樹脂に石英フィラーの配合量(vol%)を変えた場合の線膨張係数とヤング率の関係を示す。エポキシ化合物と充填剤を合計した体積%(vol%)である。エポキシの線膨張係数とヤング率の関係は逆相関の関係にあり、図2で得た結果の適正フィラー配合量;20〜60vol%に相当する線膨張係数の範囲は概略(50〜14)×10−6/℃である。線膨張係数が大きくなっても、ヤング率が下がることにより寿命は向上するが、モジュールの反りが大きくなるので、線膨張係数を上げられない制約がある。
Pbフリーの代表的なSn−3Ag−0.5Cuはんだの線膨張係数;21×10−6/℃に相当するフィラー配合量は、この樹脂系では約55vol%である。その時のヤング率はこのエポキシ素材では室温で約8GPaになる。従って、はんだに近く、モジュール基板が反らないエポキシ系樹脂の線膨張係数の適正な範囲として、(14〜24)×10−6/℃と定めると、この樹脂系における適正フィラー配合量としては、概略45〜60vol%になる。エポキシの素材が柔らかい場合は、フィラーを配合しても配合比率の割りにヤング率が低い樹脂となる。また、粒度分布等でも配合量が変わるので、配合量と線膨張係数の関係は一つの目安である。但し、エポキシ系樹脂材料のアプローチとして、線膨張係数をはんだに合わせて、ヤング率を下げることは困難な状況にあるので、予め界面により柔らかいポリイミド系樹脂薄く塗布する2層化した複合樹脂構造で、物性としての評価はできないが、各々の機能を引き出すことを考えた。
図3(b)は、同一エポキシ樹脂系でフィラーが50vol%の入っている樹脂にゴムの可撓化剤を添加した場合の物性を示す。可撓化剤として高温で変質しないシリコーン系としてエポキシシリコーン、アミノシリコーン、ヒドロキシシリコーン等が可能である。ここでは溶解度の観点で優れるエポキシシリコーン;信越化学(株)社製X−22−166Cを用いた。ベースの樹脂が決まると線膨張係数とヤング率はフィラー量で決まり、可撓化剤の添加量の及ぼす影響は少ない。可撓化剤は微細粒として分散することが前提であり、15mass%以上では均一分散できなくなり、逆に、線膨張係数が増すデメリットから10±5%レベルが望ましい。
図4は、本発明の実施例に用いる封止樹脂の線膨張係数、チップ応力、はんだ歪のグラフであり、樹脂構造パワーモジュールの設計指針を得るための封止用エポキシ系樹脂の線膨張係数に対するチップ応力、はんだ歪を示している。図4(a)のグラフ中に示す断面モデル構造で、パワーサイクル試験における半導体チップ端部Bの相当応力、はんだのクラック起点Aの相当歪の有限要素法による3次元弾塑性解析を行った。温度プロファイルは、実績のある120℃→20℃→120℃→20℃の変化で、1.5サイクルの温度変化で発生した半導体チップ端部Bの相当応力振幅及びはんだのクラック起点Aでの相当歪振幅を求めた。なお、半導体チップ表面に作用する応力として、相当応力の他に主応力、σx、σy、σz等での評価も行ったが、ほぼ相当応力に比例していることから、ここでは相当応力で評価した。図4(a),(b)中に示した枠は樹脂の線膨張係数の適正領域(14〜24)×10−6/℃を示す。
図4(a)から、樹脂のヤング率はチップ端部の応力に直接に影響を与えることが分かる。同一ヤング率の場合、ヤング率が低い15GPaレベルでは、樹脂の線膨張係数が(14〜24)×10−6/℃の広い範囲で、相当応力は変わらない。適正領域では更にその傾向が強い。ヤング率が約20GPaを超える(ここでは曲線は省略)とチップ表面部にかかる相当応力は、線膨張係数が30×10−6/℃以上になると急激に上昇する傾向がある。樹脂のヤング率が高いと、相当応力は樹脂の線膨張係数が低い程小さくなる。即ち、ヤング率が約20GPaレベルまでは、チップに作用する相当応力は樹脂のヤング率に依存し、線膨張係数に余り依存しない。
図4(b)から、同一ヤング率の場合、樹脂10のヤング率が高い程、はんだのクラック起点Aの相当歪は小さくなり、かつ樹脂10の線膨張係数が下がる程、相当歪は小さくなることが分かる。しかも、破線で示したシリコーンゲル充填構造の値と比べると、樹脂の線膨張係数が(10〜40)×10−6/℃の広い範囲で、はんだの相当歪は低い値を示し、はんだの寿命はシリコーンゲル充填構造より長いことを意味している。実際のパワーサイクル加速試験でも、この樹脂構造では、Al線のワイヤボンド部でショートしても、はんだに起因する寿命低下は生じていないことを確認した。これは、樹脂10によりはんだ3の応力集中を緩和する作用と考えられ、有限要素法解析でも確認できた。
図5は、本発明の実施例に用いる封止樹脂の線膨張係数に対するチップ応力とはんだ歪みのグラフである。図5中に示した枠は、樹脂の線膨張係数の適正領域(14〜24)×10−6/℃を示す。横軸に樹脂の線膨張係数をとり、縦軸にはんだのクラック起点Aの相当歪(左)と半導体チップ表面素子端部Bに作用する相当応力(右)をプロットしたものである。破線は、シリコーンゲルで全体を充填した場合のはんだのクラック起点の相当歪である。樹脂10の線膨張係数が(14〜24)×10−6/℃の範囲で、本実施形態の樹脂被覆構造(窓枠部の上段)は、シリコーンゲルで全体を被覆した構造よりも、はんだ3のクラック起点Aでの相当歪は小さい。従って、本実施形態の物性を有する樹脂10を用いると、シリコーンゲル封止構造に比べ、はんだの歪は小さいことから、はんだによる断線はより少なくなる。また、半導体チップ端部Bの相当応力σ(窓枠部)も小さく、Siの破壊応力(100MPa)以下にあり、素子部の破壊、界面での剥離等が起こり難いことから、良好な結果が得られた。
図6は、本発明の実施例に用いる封止樹脂のヤング率と樹脂による拘束の関係を示す解析結果のグラフである。樹脂のヤング率を変えた場合に、半導体チップ1(10×0.5mm厚さ)とAl基板103(10×1mm厚さ)間に樹脂10を入れ、150℃から−55℃に変化させた。このとき、最外周部の両者の相対変位(ΔL)を2次元熱弾塑性解析で求め縦軸に示した。樹脂10の線膨張係数は25×10−6/℃として計算した。図6より、変位を拘束する樹脂10のヤング率は少なくとも1GPa以上であることが分かる。更に、チップを拘束する効果が確実に現われる樹脂10のヤング率は3GPa以上である。15GPa以上では変位は余り変わらないが、Siチップ1の界面に作用する応力が大きくなり、チップ素子部への影響、チップ界面剥離、素子部の破壊、チップ割れ等を起こしやすくなる。このため、弱い半導体チップ表面を保護する意味からも、ヤング率の高い樹脂は問題である。また、製品により、弱い素子もあり、高歩留まりで高信頼性を確保するにはヤング率を下げることが重要である。有限要素法による3次元弾塑性解析でも物性による違いを確認できた。なお、ヤング率(曲げ弾性率)の測定に当っては、硬化物を5×10×100mmに切削し、JIS−6911規定の曲げ試験片を作製した。これを、島津製作所製オートグラフDSS−5000を用い、曲げ速度1mm/min、支点間距離80mmの両端指示中央集中荷重法によって測定した。
図7は、本発明の第2の実施形態による半導体パワーモジュールの断面構造図である。同図(a)はトランスファモールド方式で作製する工程を示し、この場合はフェライト板116を上面の金型117の離型剤が施された裏面に固定して作製した場合の断面を示す一例である。上下の金型117は、ヒータを埋め込んだ上下のプラテンで固定される。図1と同一符号は同一物を示す。118は樹脂注入口、119は樹脂排出口である。
図7(b)は金型を取り外したパワーモジュールの断面である。モールドした樹脂10は、ベース基板4から離れ難い形状になっている。
一般にはフェライト層(板)がない構造であるが、この場合はチップ上部及びその周辺をフェライト層(板)を取り付け、応力的負担のない位置に高周波ノイズ対策、電磁的遮断効果を持たせた構造とした。フェライト板116を上面の金型117の離型剤が施された裏面に固定して作製した場合の断面を示す一例である。該フェライトの板、フェライト層は応力的には影響のない場所にあるので、フェライト粉末を耐熱性のある接着剤で固着した板でも良く、あるいは封止用樹脂のフィラー材として混合しても可能である。この場合、低熱膨張の石英フィラーとは異なるので、強度面、低膨張化で劣るフェライトフィラーは密着力、強度には影響しない場所での使用が可能である。フェライト粉末として一例として、NiFe・ZnFeがあるが、これに限定されるものではない。
上下の金型117はヒータを埋め込んだ上下のプラテンで固定される。図7(b)は金型を取り外したパワーモジュールの断面である。モールドした樹脂10はベース基板4から剥がれ難いようにAl板の端部は加工されている。
以上の構造でパワーサイクル試験を行った結果、ジャンクション温度Tj:50〜150℃では、10000サイクルでも破壊せず、はんだのクラック進展は殆ど認められないことが分かった。
以上の実施形態によれば、セラミック絶縁基板に高純度Alを直接に接合した構造を使用することで、材料、工程が不要になる。また、Pbフリー化も容易になり、トータルでの大幅なコスト削減を可能にし、かつ信頼性を向上し、小型・軽量の半導体パワーモジュールを提供することができる。
図8は、本発明の第3の実施形態による半導体パワーモジュールの平面構造図である。この実施形態では、エポキシ系樹脂によるチップへの応力緩和、界面における水の侵入経路を長く、複雑にすることによる耐湿性向上策を施したものであり、Al溶湯で直接に接合せしめたAl−セラミック複合基板のAl電極部を加工した例である。
図8(a)は、切削加工、ダイシング加工等で溝71,72を形成した例である。一方、図8(b)は、エポキシ系樹脂による応力集中の激しい場所であるチップ四隅の位置に、エッチングによる窪み721を加工した例である。
図9は、図8のA−A´断面図である。図1と同一符号は同一物を示す。これらより、チップ1、セラミック基板102、樹脂間で作用する応力集中部の応力を分散させて、端部界面での樹脂との剥離防止、チップ破壊防止を図る。なお、四隅の溝721は、チップ等の位置決め用としても活用できる。また、樹脂はチップ表面側の全体を覆うので、セラミック基板102端部近傍での応力集中を緩和する。このため、Alベース基板4の周囲に溝71を加工を施すことで、セラミック基板の強度が低い場合、セラミック破壊を防止することができる。溝は71は、四角にする必要はなく、図8(a)に示すように、直線的にして交叉させても良い。
図10は、図9の実施形態における丸く破線で囲ったC部の拡大図である。図1と同一符号は同一物を示す。セラミック絶縁基板102の表面には、溶融アルミによる導電部6,15が直接接合されている。これら導電部6と15の隙間で溝72を形成している。この溝72を含めた収納部品の表面全体に、ポリイミド被覆樹脂9が塗布され、更に、エポキシ系封止樹脂10を充填した状態を示している。
図11は、本発明の第4の実施形態による半導体パワーモジュールの断面構造図である。図1と同一符号は同一物を示す。この実施形態は、Alベース基板4の実装面側で、セラミック絶縁基板102の周囲を取り囲むように、溝71を形成したものである。この溝71は、予め機械加工、エッチング等により形成することで、セラミック絶縁基板102とAlベース基板4間の外周部界面において、エポキシ系樹脂10からの応力がストレートに伝わらないように開放させている。また、図9及び図10と同様に、チップ1のAl導電部15と、リード線2のAl導電部6との間にも溝72を形成している。この溝72は、界面における水の浸透する距離を長くする役割を果たすので耐湿性を向上させる効果もある。
図12は、本発明の第5の実施形態による半導体パワーモジュールの断面構造図である。図1と同一符号は同一物を示す。この実施形態では、リードフレームの伸び剛性による影響が、直接に素子部に及ぼさないようにベローズ型リードフレーム17を採用した例である。パワー素子のため大電流を流す必要から、チップ当たり10本レベルの直径300μmのAl線を超音波ワイヤボンディング(WB)で接続する方式に比べ、WBより放熱効果に優れるリードフレームが注目されている。Al線の代わりに、Cuリードフレーム等をはんだ付けする方式である。チップのジャンクション部の真上にCuリードがあるため、熱はリード上で均熱化され、熱衝撃は緩和される。しかし、ジャンクション部で直接はんだ付けされる構造のため、接合部の温度は高く、融点が低いはんだでは熱疲労による劣化に課題がある。そこで、耐熱性のあるポリイミド樹脂及び既述の物性を有し、かつ、170℃レベルの高Tgエポキシ系樹脂で封止することで、樹脂によるはんだの熱疲労劣化を防止し、大幅な寿命向上が期待できる。リードフレームとしては、無酸素Cu以外は、軟らかい高純度Alリード(NiもしくはNi/Auフラッシュめっき)、熱伝導率がCu並みに優れ、線膨張係数が約6×10−6/℃であるCu−C複合板等が望ましい。Cu−C複合板は、Cuと高純度カーボングラファイトのナノレベルの粒径で作られた粉末もしくは繊維を焼結した複合材である。Cu−Cの場合は、アルミナ並みの線膨張係数であることから、Cuに比べSiチップへの応力的負担が少なく、樹脂で補強することで高信頼性を確保できる。
鉛フリーはんだとしては高温のSn−5Sb(融点:232〜240℃)を使用することで、パワーサイクルに対してもジャンクション部での温度上昇に対しての温度マージンを確保できる。更に、高温対応としては、280℃でも強度を確保できるCu粒子混入Sn系はんだ複合材等がある。
以上の実施形態によれば、汎用のAl基板、AlN基板、Si基板、SiC基板等の絶縁基板に対して、実用的には99〜99.99%の純度の柔らかいAlを直接接合した基板の使用により、基板の反りを抑制し、基板破壊を防止することができる。
また、2つの異なった機能を有する樹脂の組合せにより、大型チップ、厳しいパワーサイクル、温度サイクル試験に対してもより耐えられる構造となり、はんだの熱疲労寿命と耐湿性を同時に向上させる。これに伴ない、モジュールの反りを抑え、かつ素子部の保護を兼ねた長寿命の半導体パワーモジュールを提供することができる。
本発明の第1の実施形態による半導体パワーモジュールの断面図。 本発明の実施例に用いる封止樹脂のゴム配合率と石英フィラー配合量図。 本発明の実施例に用いる封止樹脂の線膨張係数とヤング率のグラフ。 本発明の実施例に用いる封止樹脂の線膨張係数、チップ応力、はんだ歪のグラフ。 本発明の実施例に用いる封止樹脂の線膨張係数に対するチップ応力とはんだ歪みのグラフ。 本発明の実施例に用いる封止樹脂のヤング率と樹脂による拘束の関係を示す解析結果のグラフ。 本発明の第2の実施形態による半導体パワーモジュールの断面構造図。 本発明の第3の実施形態による半導体パワーモジュールの平面構造図。 図8のA−A´断面図。 図9の実施形態における丸く破線で囲ったC部の拡大図。 本発明の第4の実施形態による半導体パエアーモジュールの断面構造図。 本発明の第5の実施形態による半導体パワーモジュールの断面構造図。
符号の説明
1…半導体チップ、2…外部リード、3…はんだ、4…ベース基板(溶融Al)、5…メタライズ膜(溶融Al/Ni/Auフラッシュめっき)、6…導電部(溶融Al)、7,71,72…溝、721…窪み、8…Al線、9…ポリイミド系の被覆樹脂、10…エポキシ系の封止樹脂、14…薄膜導電部、15…導電部(溶融Al)、17…ベローズ型リードフレーム、102…セラミックス絶縁基板、110…ケース、116…フェライト。

Claims (20)

  1. 絶縁基板と、この絶縁基板上にはんだを介して固着された半導体チップと、この半導体チップ表面に接続されたワイヤと、前記半導体チップと前記ワイヤを含む収納部品の表面を覆う比較的軟らかい被覆樹脂と、これらの部品を収納するケースと、前記被覆樹脂の上に、前記被覆樹脂よりも硬い封止樹脂を充填した半導体パワーモジュールにおいて、
    前記絶縁基板を、セラミック絶縁基板に直接アルミを接合した複合基板で形成し、
    前記被覆樹脂を、ポリイミド系又はポリアミドイミド系の樹脂で形成し、
    前記封止樹脂を、線膨張係数が14〜24×10−6/℃、室温(15〜20℃)におけるヤング率が3〜20GPaのエポキシ系樹脂で形成したことを特徴とする半導体パワーモジュール。
  2. 請求項1において、前記被覆樹脂は、前記ケースに収納された前記収納部品全体の表面に、ポリイミド系又はポリアミドイミド系の樹脂を散布又は塗布し、その後、硬化させたことを特徴とする半導体パワーモジュール。
  3. 請求項1において、前記被覆樹脂は、前記収納部品の表面の実質的全域を、50μm以下の厚さで覆うポリイミド系又はポリアミドイミド系の樹脂で形成したことを特徴とする半導体パワーモジュール。
  4. 請求項1において、前記被覆樹脂を、線膨張係数が60×10−6/℃以下で、室温(15〜20℃)におけるヤング率が3GPa以下のポリイミド系又はポリアミドイミド系の樹脂で形成したことを特徴とする半導体パワーモジュール。
  5. 請求項1において、前記封止樹脂は、その中にシリコーン系ゲルの可撓化剤を、10±5mass%分散されたエポキシ系樹脂であることを特徴とする半導体パワーモジュール。
  6. 請求項1において、前記封止樹脂を、ガラス転移温度(Tg)が150℃以上のエポキシ系樹脂としたことを特徴とする半導体パワーモジュール。
  7. 請求項1において、前記半導体チップの表面に接続されたワイヤは、テープ又はリードフレームであることを特徴とする半導体パワーモジュール。
  8. 請求項1において、前記絶縁基板の他面に固着されたベース基板と、前記絶縁基板の外側で前記ベース基板に形成した溝を備えたことを特徴とする半導体パワーモジュール。
  9. 請求項1において、前記絶縁基板の一面に形成した電子部品搭載のための導電部と、この導電部に前記半導体チップを固着するはんだと、前記半導体チップの外側で前記導電部に形成した溝を備えたことを特徴とする半導体パワーモジュール。
  10. 絶縁基板と、この絶縁基板上にはんだを介して固着された半導体チップと、この半導体チップ表面に接続されたワイヤと、これらの部品を収納するケースと、このケース内で前記半導体チップと前記ワイヤを含む収納部品の表面を覆う比較的軟らかい被覆樹脂と、この被覆樹脂の上に、この被覆樹脂よりも硬い封止樹脂を充填した半導体パワーモジュールにおいて、
    前記絶縁基板を、セラミック絶縁基板に直接アルミを接合した複合基板で形成し、
    前記被覆樹脂は、前記収納部品の表面の実質的全域を、50μm以下の厚さで覆うポリイミド系又はポリアミドイミド系の樹脂で形成され、
    前記封止樹脂を、線膨張係数が14〜24×10−6/℃のエポキシ系樹脂で形成したことを特徴とする半導体パワーモジュール。
  11. 請求項10において、前記被覆樹脂は、前記ケースに収納された前記収納部品全体の表面に、ポリイミド系又はポリアミドイミド系の樹脂を散布又は塗布し、その後、硬化させたことを特徴とする半導体パワーモジュール。
  12. 請求項10において、前記被覆樹脂を、線膨張係数が60×10−6/℃以下で、室温(15〜20℃)におけるヤング率が3GPa以下のポリイミド系又はポリアミドイミド系の樹脂で形成したことを特徴とする半導体パワーモジュール。
  13. 請求項10において、前記封止樹脂を、室温(15〜20℃)におけるヤング率が3〜20GPaのエポキシ系樹脂で形成したことを特徴とする半導体パワーモジュール。
  14. 請求項10において、前記封止樹脂は、その中にシリコーン系ゲルの可撓化剤を、10±5mass%分散されたエポキシ系樹脂であることを特徴とする半導体パワーモジュール。
  15. 請求項10において、前記封止樹脂を、ガラス転移温度(Tg)が150℃以上のエポキシ系樹脂としたことを特徴とする半導体パワーモジュール。
  16. 請求項10において、前記半導体チップの表面に接続されたワイヤは、テープ又はリードフレームであることを特徴とする半導体パワーモジュール。
  17. 絶縁基板と、この絶縁基板上にはんだを介して固着された半導体チップと、この半導体チップ表面に接続されたワイヤと、これらの部品を収納するケースと、このケース内で前記半導体チップと前記ワイヤを含む収納部品の表面を覆う比較的軟らかい被覆樹脂と、この被覆樹脂の上に、この被覆樹脂よりも硬い封止樹脂を充填した半導体パワーモジュールにおいて、
    前記絶縁基板は、セラミック絶縁基板に直接アルミを接合した複合基板で形成され、
    前記被覆樹脂は、前記収納部品の表面の実質的全域を、50μm以下の厚さで覆うポリイミド系又はポリアミドイミド系の樹脂で形成され、
    前記封止樹脂は、線膨張係数が14〜24×10−6/℃、室温(15〜20℃)におけるヤング率が3〜20GPaのエポキシ系樹脂で形成されたことを特徴とする半導体パワーモジュール。
  18. 請求項17において、前記被覆樹脂は、前記ケースに収納された前記収納部品全体の表面に、ポリイミド系又はポリアミドイミド系の樹脂を散布又は塗布し、その後、硬化させたことを特徴とする半導体パワーモジュール。
  19. 請求項17において、前記絶縁基板の他面に固着されたベース基板と、前記絶縁基板の外側で前記ベース基板に形成した溝を備えたことを特徴とする半導体パワーモジュール。
  20. 請求項17において、前記絶縁基板の一面に形成した電子部品搭載のための導電部と、この導電部に前記半導体チップを固着するはんだと、前記半導体チップの外側で前記導電部に形成した溝を備えたことを特徴とする半導体パワーモジュール。
JP2004208703A 2004-07-15 2004-07-15 半導体パワーモジュール Expired - Lifetime JP4319591B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004208703A JP4319591B2 (ja) 2004-07-15 2004-07-15 半導体パワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004208703A JP4319591B2 (ja) 2004-07-15 2004-07-15 半導体パワーモジュール

Publications (2)

Publication Number Publication Date
JP2006032617A true JP2006032617A (ja) 2006-02-02
JP4319591B2 JP4319591B2 (ja) 2009-08-26

Family

ID=35898597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004208703A Expired - Lifetime JP4319591B2 (ja) 2004-07-15 2004-07-15 半導体パワーモジュール

Country Status (1)

Country Link
JP (1) JP4319591B2 (ja)

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251076A (ja) * 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
JP2007329362A (ja) * 2006-06-09 2007-12-20 Hitachi Ltd パワーモジュール
JP2008141052A (ja) * 2006-12-04 2008-06-19 Denso Corp 電子パッケージ
JP2008177461A (ja) * 2007-01-22 2008-07-31 Denso Corp 電子装置およびその製造方法
JP2008288495A (ja) * 2007-05-21 2008-11-27 Toyota Motor Corp パワーモジュールの冷却器及びパワーモジュール
JP2009070863A (ja) * 2007-09-11 2009-04-02 Hitachi Ltd 半導体パワーモジュール
JP2009285810A (ja) * 2008-05-30 2009-12-10 Toshiba Corp 半導体装置およびその製造方法
JP2010141158A (ja) * 2008-12-12 2010-06-24 Denso Corp 電子装置
JP2011171395A (ja) * 2010-02-16 2011-09-01 Toshiba Corp 半導体装置
CN102214622A (zh) * 2010-04-12 2011-10-12 三菱电机株式会社 功率半导体模块
JP2012174996A (ja) * 2011-02-23 2012-09-10 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2013026234A (ja) * 2011-07-14 2013-02-04 Mitsubishi Electric Corp 半導体装置
JP2013038224A (ja) * 2011-08-08 2013-02-21 Honda Motor Co Ltd 電子装置の製造方法及び電子装置
CN103250242A (zh) * 2010-11-25 2013-08-14 三菱电机株式会社 半导体装置以及半导体装置的制造方法
WO2013141154A1 (ja) * 2012-03-22 2013-09-26 富士電機株式会社 放熱フィン付き半導体モジュール
US8598458B2 (en) 2010-02-09 2013-12-03 Denso Corporation Electronic device and method of manufacturing the same
WO2014006724A1 (ja) * 2012-07-05 2014-01-09 三菱電機株式会社 半導体装置
JP2014187135A (ja) * 2013-03-22 2014-10-02 Toyota Motor Corp 半導体装置
DE102014213564A1 (de) 2013-09-30 2015-04-02 Mitsubishi Electric Corp. Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US9006881B2 (en) 2013-03-25 2015-04-14 Kabushiki Kaisha Toshiba Semiconductor device
WO2015104808A1 (ja) * 2014-01-09 2015-07-16 株式会社日立製作所 パワー半導体装置および電力変換装置
US9117795B2 (en) 2012-02-09 2015-08-25 Fuji Electric Co., Ltd. Semiconductor device
DE102015215132A1 (de) 2014-09-10 2016-03-10 Mitsubishi Electric Corporation Halbleitervorrichtung
JPWO2014009997A1 (ja) * 2012-07-11 2016-06-20 三菱電機株式会社 半導体装置およびその製造方法
JP2017152603A (ja) * 2016-02-26 2017-08-31 三菱電機株式会社 パワー半導体モジュール及びその製造方法
JP2017174927A (ja) * 2016-03-23 2017-09-28 三菱マテリアル株式会社 パワーモジュール及びその製造方法
JP2017201726A (ja) * 2017-08-16 2017-11-09 三菱電機株式会社 半導体装置およびその製造方法
JP2018195726A (ja) * 2017-05-18 2018-12-06 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2019035413A1 (ja) * 2017-08-18 2019-02-21 ナミックス株式会社 半導体装置
WO2019189543A1 (ja) * 2018-03-29 2019-10-03 信越化学工業株式会社 パワーモジュール
US10468314B2 (en) 2017-03-02 2019-11-05 Mitsubishi Electric Corporation Semiconductor power module and power conversion apparatus
JP2020513157A (ja) * 2017-04-07 2020-04-30 ▲寧▼波舜宇光▲電▼信息有限公司 成形プロセスに基づく半導体パッケージング方法および半導体装置
DE102013226544B4 (de) * 2013-02-13 2021-02-18 Arigna Technology Ltd. Halbleitervorrichtung
JP2021150458A (ja) * 2020-03-18 2021-09-27 富士電機株式会社 半導体装置
US11239123B2 (en) 2013-08-29 2022-02-01 Mitsubishi Electric Corporation Semiconductor module, semiconductor device, and vehicle
US11315850B2 (en) 2017-08-24 2022-04-26 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
US11728368B2 (en) 2017-04-07 2023-08-15 Ningbo Sunny Opotech Co., Ltd. Semiconductor packaging method and semiconductor device based on molding process
EP4283670A3 (en) * 2022-05-04 2024-01-17 Semiconductor Components Industries, LLC Molded power modules

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103222053A (zh) * 2010-09-24 2013-07-24 半导体元件工业有限责任公司 电路装置

Cited By (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251076A (ja) * 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
JP2007329362A (ja) * 2006-06-09 2007-12-20 Hitachi Ltd パワーモジュール
JP4525636B2 (ja) * 2006-06-09 2010-08-18 株式会社日立製作所 パワーモジュール
JP2008141052A (ja) * 2006-12-04 2008-06-19 Denso Corp 電子パッケージ
JP2008177461A (ja) * 2007-01-22 2008-07-31 Denso Corp 電子装置およびその製造方法
JP2008288495A (ja) * 2007-05-21 2008-11-27 Toyota Motor Corp パワーモジュールの冷却器及びパワーモジュール
WO2008142892A1 (ja) * 2007-05-21 2008-11-27 Toyota Jidosha Kabushiki Kaisha パワーモジュールの冷却器及びパワーモジュール
US7839641B2 (en) 2007-05-21 2010-11-23 Toyota Jidosha Kabushiki Kaisha Condenser for power module and power module
JP4697475B2 (ja) * 2007-05-21 2011-06-08 トヨタ自動車株式会社 パワーモジュールの冷却器及びパワーモジュール
JP2009070863A (ja) * 2007-09-11 2009-04-02 Hitachi Ltd 半導体パワーモジュール
JP2009285810A (ja) * 2008-05-30 2009-12-10 Toshiba Corp 半導体装置およびその製造方法
JP2010141158A (ja) * 2008-12-12 2010-06-24 Denso Corp 電子装置
US8598458B2 (en) 2010-02-09 2013-12-03 Denso Corporation Electronic device and method of manufacturing the same
JP2011171395A (ja) * 2010-02-16 2011-09-01 Toshiba Corp 半導体装置
JP2011222805A (ja) * 2010-04-12 2011-11-04 Mitsubishi Electric Corp パワー半導体モジュール
CN102214622A (zh) * 2010-04-12 2011-10-12 三菱电机株式会社 功率半导体模块
US8558361B2 (en) 2010-04-12 2013-10-15 Mitsubishi Electric Corporation Power semiconductor module
JP5638623B2 (ja) * 2010-11-25 2014-12-10 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN103250242A (zh) * 2010-11-25 2013-08-14 三菱电机株式会社 半导体装置以及半导体装置的制造方法
JPWO2012070261A1 (ja) * 2010-11-25 2014-05-19 三菱電機株式会社 半導体装置および半導体装置の製造方法
US9082707B2 (en) 2010-11-25 2015-07-14 Mitsubshi Electric Corporation Semiconductor device and method for manufacturing semiconductor device
JP2012174996A (ja) * 2011-02-23 2012-09-10 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2013026234A (ja) * 2011-07-14 2013-02-04 Mitsubishi Electric Corp 半導体装置
JP2013038224A (ja) * 2011-08-08 2013-02-21 Honda Motor Co Ltd 電子装置の製造方法及び電子装置
US9117795B2 (en) 2012-02-09 2015-08-25 Fuji Electric Co., Ltd. Semiconductor device
WO2013141154A1 (ja) * 2012-03-22 2013-09-26 富士電機株式会社 放熱フィン付き半導体モジュール
CN104067388A (zh) * 2012-03-22 2014-09-24 富士电机株式会社 带散热鳍片的半导体模块
JPWO2013141154A1 (ja) * 2012-03-22 2015-08-03 富士電機株式会社 放熱フィン付き半導体モジュール
JP5900620B2 (ja) * 2012-07-05 2016-04-06 三菱電機株式会社 半導体装置
CN104412382A (zh) * 2012-07-05 2015-03-11 三菱电机株式会社 半导体装置
DE112012006656B4 (de) 2012-07-05 2021-08-05 Mitsubishi Electric Corporation Halbleitervorrichtung
US9418910B2 (en) 2012-07-05 2016-08-16 Mitsubishi Electric Corporation Semiconductor device
WO2014006724A1 (ja) * 2012-07-05 2014-01-09 三菱電機株式会社 半導体装置
US9385007B2 (en) 2012-07-11 2016-07-05 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
DE112012006692B4 (de) 2012-07-11 2023-04-20 Mitsubishi Electric Corporation Verfahren zum Herstellen einer Halbleitervorrichtung
JPWO2014009997A1 (ja) * 2012-07-11 2016-06-20 三菱電機株式会社 半導体装置およびその製造方法
DE102013226544B4 (de) * 2013-02-13 2021-02-18 Arigna Technology Ltd. Halbleitervorrichtung
JP2014187135A (ja) * 2013-03-22 2014-10-02 Toyota Motor Corp 半導体装置
US9006881B2 (en) 2013-03-25 2015-04-14 Kabushiki Kaisha Toshiba Semiconductor device
US11239123B2 (en) 2013-08-29 2022-02-01 Mitsubishi Electric Corporation Semiconductor module, semiconductor device, and vehicle
CN104517913A (zh) * 2013-09-30 2015-04-15 三菱电机株式会社 半导体装置及其制造方法
DE102014213564A1 (de) 2013-09-30 2015-04-02 Mitsubishi Electric Corp. Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US10104775B2 (en) 2013-09-30 2018-10-16 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the same
JP2015070107A (ja) * 2013-09-30 2015-04-13 三菱電機株式会社 半導体装置およびその製造方法
DE102014213564B4 (de) 2013-09-30 2021-08-05 Mitsubishi Electric Corp. Halbleitervorrichtung und Verfahren zu ihrer Herstellung
WO2015104808A1 (ja) * 2014-01-09 2015-07-16 株式会社日立製作所 パワー半導体装置および電力変換装置
DE102015215132A1 (de) 2014-09-10 2016-03-10 Mitsubishi Electric Corporation Halbleitervorrichtung
DE102015215132B4 (de) 2014-09-10 2021-07-29 Mitsubishi Electric Corporation Halbleitervorrichtung
JP2017152603A (ja) * 2016-02-26 2017-08-31 三菱電機株式会社 パワー半導体モジュール及びその製造方法
JP2017174927A (ja) * 2016-03-23 2017-09-28 三菱マテリアル株式会社 パワーモジュール及びその製造方法
US10468314B2 (en) 2017-03-02 2019-11-05 Mitsubishi Electric Corporation Semiconductor power module and power conversion apparatus
JP7041167B2 (ja) 2017-04-07 2022-03-23 ▲寧▼波舜宇光▲電▼信息有限公司 成形プロセスに基づく半導体パッケージング方法および半導体装置
JP2020513157A (ja) * 2017-04-07 2020-04-30 ▲寧▼波舜宇光▲電▼信息有限公司 成形プロセスに基づく半導体パッケージング方法および半導体装置
US11728368B2 (en) 2017-04-07 2023-08-15 Ningbo Sunny Opotech Co., Ltd. Semiconductor packaging method and semiconductor device based on molding process
JP2018195726A (ja) * 2017-05-18 2018-12-06 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2017201726A (ja) * 2017-08-16 2017-11-09 三菱電機株式会社 半導体装置およびその製造方法
US11315846B2 (en) 2017-08-18 2022-04-26 Namics Corporation Semiconductor device
CN110892525A (zh) * 2017-08-18 2020-03-17 纳美仕有限公司 半导体装置
KR20200040700A (ko) * 2017-08-18 2020-04-20 나믹스 가부시끼가이샤 반도체 장치
KR102523694B1 (ko) * 2017-08-18 2023-04-19 나믹스 가부시끼가이샤 반도체 장치
JP2019036666A (ja) * 2017-08-18 2019-03-07 ナミックス株式会社 半導体装置
WO2019035413A1 (ja) * 2017-08-18 2019-02-21 ナミックス株式会社 半導体装置
US11315850B2 (en) 2017-08-24 2022-04-26 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
JP2019176085A (ja) * 2018-03-29 2019-10-10 信越化学工業株式会社 パワーモジュール
TWI780305B (zh) * 2018-03-29 2022-10-11 日商信越化學工業股份有限公司 電源模組
US11551987B2 (en) 2018-03-29 2023-01-10 Shin-Etsu Chemical Co., Ltd. Power module comprising a primer layer
WO2019189543A1 (ja) * 2018-03-29 2019-10-03 信越化学工業株式会社 パワーモジュール
KR20200139194A (ko) * 2018-03-29 2020-12-11 신에쓰 가가꾸 고교 가부시끼가이샤 파워 모듈
CN111919291A (zh) * 2018-03-29 2020-11-10 信越化学工业株式会社 功率模块
KR102615879B1 (ko) * 2018-03-29 2023-12-21 신에쓰 가가꾸 고교 가부시끼가이샤 파워 모듈
CN111919291B (zh) * 2018-03-29 2024-05-17 信越化学工业株式会社 功率模块
JP2021150458A (ja) * 2020-03-18 2021-09-27 富士電機株式会社 半導体装置
US11462450B2 (en) 2020-03-18 2022-10-04 Fuji Electric Co., Ltd. Semiconductor device
JP7454129B2 (ja) 2020-03-18 2024-03-22 富士電機株式会社 半導体装置
EP4283670A3 (en) * 2022-05-04 2024-01-17 Semiconductor Components Industries, LLC Molded power modules

Also Published As

Publication number Publication date
JP4319591B2 (ja) 2009-08-26

Similar Documents

Publication Publication Date Title
JP4319591B2 (ja) 半導体パワーモジュール
JP4492448B2 (ja) 半導体パワーモジュール
JP5602077B2 (ja) 半導体装置
JP4525636B2 (ja) パワーモジュール
EP0421005B1 (en) Process of assembling an electronic package
JP4030930B2 (ja) 半導体パワーモジュール
JP2013016629A (ja) 半導体モジュール
KR20070104497A (ko) 반도체 장치 및 그 제조 방법
JP2006179538A (ja) 半導体パワーモジュール
US10991650B2 (en) Semiconductor device and method of manufacturing semiconductor device
US9991220B2 (en) Semiconductor device
JP6057926B2 (ja) 半導体装置
JP2016012673A (ja) 半導体装置および半導体装置の製造方法
JP6057927B2 (ja) 半導体装置
JP2005311019A (ja) 半導体パワーモジュール
JP4521015B2 (ja) 半導体装置の製造方法
JP3702877B2 (ja) 樹脂封止型半導体装置、これに用いるダイボンド材および封止材
JP2016143846A (ja) 半導体装置
JP2006179732A (ja) 半導体パワーモジュール
JP2009147123A (ja) 半導体装置及びその製造方法
JP6157320B2 (ja) 電力用半導体装置、電力用半導体モジュール、および電力用半導体装置の製造方法
JP2008078679A (ja) 半導体装置
JP4376798B2 (ja) 半導体装置
JP7297148B2 (ja) 金属接合体、半導体装置、導波管及び被接合部材の接合方法
JP2014120727A (ja) 電力用半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060607

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090526

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090528

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120605

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4319591

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120605

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130605

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term