JP2009285810A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2009285810A
JP2009285810A JP2008143323A JP2008143323A JP2009285810A JP 2009285810 A JP2009285810 A JP 2009285810A JP 2008143323 A JP2008143323 A JP 2008143323A JP 2008143323 A JP2008143323 A JP 2008143323A JP 2009285810 A JP2009285810 A JP 2009285810A
Authority
JP
Japan
Prior art keywords
resin
substrate
mems
sealing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008143323A
Other languages
English (en)
Inventor
Atsuko Iida
敦子 飯田
Yutaka Onozuka
豊 小野塚
Kazuhiko Itaya
和彦 板谷
Michihiko Nishigaki
亨彦 西垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008143323A priority Critical patent/JP2009285810A/ja
Publication of JP2009285810A publication Critical patent/JP2009285810A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating

Landscapes

  • Micromachines (AREA)

Abstract

【課題】MEMS素子を保護するパッケージの変形を防ぎ、信頼性を向上させることを可能とする半導体装置およびその製造方法を提供すること。
【解決手段】MEMS可動部6を有するMEMS素子2と、MEMS可動部6の間に中空領域7を形成して中空構造となるようにMEMS素子2を封止する封止部材3と、を備え、封止部材3は、MEMS可動部6を覆うように形成された封止キャップ9と、MEMS素子2と封止キャップ9とを接着する、無機材料を主成分とするフィラーが添加された樹脂からなる封止枠10と、MEMS素子2の電極8に接続され、MEMS素子2と電気的に接続する外部接続電極11と、で構成されている。
【選択図】 図8

Description

本発明は、半導体装置およびその製造方法に関し、特に、MEMS(Micro Electro Mechanical System)素子に小型パッケージング技術を用いた半導体装置、または、MEMS素子を擬似SOC技術を用いて他の素子と集積化した半導体装置、および、その製造方法に関する。
近年、微細な可動部分を動かすことで特定の機能を実現させるMEMS技術が実用化されている。MEMS素子とは、シリコン微細加工プロセスを用いて製作されるミクロな構造体の総称であり、圧力センサ、加速度センサ、インクジェットプリンタ、フィルタなど幅広い分野で応用が期待されている。MEMS素子は基板上に可動部を持つことから、MEMS素子を用いてシステムを構築するためには、可動部を覆う中空構造を形成する必要があり、さらに、MEMS素子と他の半導体チップ(ロジック、アナログアンプ、メモリなど)とを同一基板上に集積化する必要がある。
また、近年における携帯電話、携帯情報端末、および、デジタル家電などの精密電子機器のデジタル化、および、通信のブロードバンド化の著しい進展に伴い、半導体装置に対する多機能化、高性能化、低コスト化、および、高密度実装化などの要求は高まっている。この結果、ロジック、メモリ、センサ、アナログアンプ、および、受動部品などの半導体デバイスと、MEMS素子、発光デバイス、高速デバイスなどの異種デバイスとを、より高密度かつ低コストで基板に実装する新しい実装技術が求められている。
従来のSMT(表面実装技術)やMCM(マルチチップモジュール)といった実装技術の問題点を解決し、MEMS素子と他の半導体デバイスとを同一基板上に集積化する方法として、現在、2つの集積化方法が検討されている。その1つはSOC(システムオンチップ)と呼ばれるものであり、複数のデバイスを1チップ上に全て直接形成することにより集積するという方法である。この方法ではデバイスの集積度も高く、1チップ上に全てのデバイスが形成されていることからデバイス間のグローバル配線の微細化も可能となる。このため高集積化、高性能化、および、パッケージの薄化が可能であるという利点がある。
しかしながら、SOCは集積できるデバイスに制限があるという問題がある。例えば、Si基板上にGaAsなどの別の結晶系からなるデバイスを形成することは、格子定数の違い、熱膨張係数の違いなどから困難である。また、LSIなどの高精細なデザインルールを必要とするデバイスとMEMS素子などの低精細なデザインルールで形成されるデバイスとを同一工程で作製することは効率的でない。特に、新しいデバイスを組み込んだ新規のSOCを作製する場合には、全ての製造プロセスを変更する必要があり、開発コストが高くなるとともに、開発期間も長くなるという問題がある。
もう1つの集積化方法は、SIP(システムインパッケージ)と呼ばれるものであり、様々な特性を有するチップ(デバイス)を別々に複数形成し、各チップを個片に分割した上で、それらをインターポーザーと呼ばれる基板上に実装するという方法である。この方法では、各々のデバイスは個々にチップとして形成できるので、デバイスに対する制限が少ない。また、新規システムを開発する際にも既存のチップの利用が可能であり、開発コストが安く、開発期間も短くすることができるという利点がある。
しかしながら、SIPは、インターポーザーと各チップとの間をボンディングワイヤーやバンプなどにより接続する必要があり、チップ配置の高密度化、配線の微細化、および、パッケージの薄化が難しいという問題がある。
このような状況のもと、SOCとSIPの両方法のメリットを同時に実現する新しい集積化技術として、擬似SOC技術の検討が始まっている。擬似SOC技術とは、複数の異種デバイスを、接着樹脂を用いて再配置、再結合させ、擬似的に一枚の基板上に形成するという方法である。この方法では、SIPのように既存のチップを組み合わせることができるので、短期間で低コストの新規デバイス開発が可能となる。さらに、異種チップを集積化した基板上に絶縁層やメタル薄膜を形成することにより、チップ間のグローバル多層配線層を形成することができるので、SOCと同様の微細配線構造を形成することができ、高性能化、高集積化を実現することも可能である。
また、中空構造を有するMEMS素子のパッケージ技術としては、例えば、特許文献1に、中空構造を封止する部分の構成要素の1つであるMEMS素子が形成された基板に対向するいわゆるキャップ部分を樹脂材料で、さらに、もう1つの構成要素であるMEMS素子が形成された基板とキャップ部分とをつなぐいわゆる枠部分を樹脂材料とメッキ電極(金属)とからなる層で形成する方法が開示されている。
特開2007−88189号公報
しかしながら、この方法では、熱硬化性樹脂を用いてキャップを形成する場合、樹脂の硬化収縮時に樹脂内部と素子に応力が生じ、キャップが変形してMEMS素子を機械的な変形から保護することができず、高い気密性も保持できないため信頼性が低いという問題点があった。
さらに、パッケージ化されたMEMS素子を用いて擬似SOC基板を形成する場合にも、埋め込み樹脂の硬化時に発生する応力と基板変形のため、埋め込んだMEMS素子の位置ずれや変形が生じ、基板自体の機械的強度も確保できないため信頼性が低いという問題点があった。また、形成された擬似SOC基板に、素子間を接続するグローバル配線を形成する工程においても、良好な電気接続が確保できないため信頼性が低いという問題点があった。
本発明は、上記に鑑みてなされたものであって、MEMS素子を保護するパッケージの変形を防ぎ、信頼性を向上させることを可能とする半導体装置およびその製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、可動部を有するMEMS素子と、前記可動部の間に空隙を形成して中空構造となるように前記MEMS素子を封止する封止部材と、を備え、前記封止部材は、前記可動部の上側を覆うように形成された封止キャップと、前記MEMS素子と前記封止キャップとを接着する、無機材料を主成分とするフィラーが添加された第1の樹脂からなる封止枠と、前記MEMS素子の電極と電気的に接続する外部接続電極と、を備えたこと、を特徴とする。
また、本発明は、可動部を有するMEMS素子と、前記可動部の間に空隙を形成して中空構造となるように前記MEMS素子を封止する封止部材と、を備え、前記封止部材が、前記可動部の上側を覆うように形成された封止キャップと、前記MEMS素子と前記封止キャップとを接着する、無機材料を主成分とするフィラーが添加された第1の樹脂からなる封止枠と、前記MEMS素子の電極と電気的に接続する外部接続電極と、を備えたチップと、前記チップとは異なる種類の半導体素子と、前記チップの側面と前記半導体素子の側面とを接着する、無機材料を主成分とするフィラーが添加された第2の樹脂からなる埋め込み樹脂と、を備えたこと、を特徴とする。
また、本発明は、封止キャップが複数形成された第1の基板を形成する工程と、前記第1の基板と、可動部を有するMEMS素子が複数形成された第2の基板とを、前記封止キャップが前記可動部の上側を覆い、前記可動部の間に空隙を形成して中空構造となるように、無機材料を主成分とするフィラーが添加された樹脂からなる封止枠で接着する工程と、前記封止キャップと前記封止枠とにより前記可動部が封止された状態で、前記MEMS素子を個片化する工程と、を含むこと、を特徴とする。
本発明によれば、封止部材を構成する封止枠に、無機材料を主成分とするフィラーが添加された樹脂を使用しているので、樹脂の硬化時に発生する応力と反りとを抑制することができ、半導体装置内の中空構造の変形を防ぎ、機械的強度と気密性を保持する結果、信頼性が向上するという効果を奏する。
また、本発明によれば、MEMS素子の封止部材を構成する封止枠に、無機材料を主成分とするフィラーが添加された樹脂を使用するとともに、MEMS素子が封止部材で封止されたチップの側面と、他の半導体素子の側面とを接着する埋め込み樹脂に、無機材料を主成分とするフィラーが添加された樹脂を使用しているので、樹脂の硬化時に発生する応力と変形とを低減することができ、信頼性が高いという効果を奏する。
以下に添付図面を参照して、この発明にかかる半導体装置およびその製造方法の最良な実施の形態を詳細に説明する。
一般に、樹脂を接着剤として用いる場合には、充填剤を添加することにより樹脂が硬くなり、接着強度(剥離強度)は低下すると言われている。図1は、酸無水物系エポキシ樹脂に、20μmから55μmの粒径分布を有するシリカを主成分とするフィラーを充填した場合に、フィラーの充填率(重量%)と剥離強度(MPa)との関係を示す図である。なお、シリカは無機材料である。
ここで、図1の黒△の箇所は、JIS K6850に示す接着強度の測定法で測定した引っ張りせん断強度(剥離強度)を示す。図2は、JIS K6850に示す樹脂の引っ張りせん断強度(剥離強度)の測定法を説明する図である。本測定法では、JIS H−4000A−5052Pの規格を満たす2枚のアルミ合金101の間に樹脂層102を形成し、両側のつかみ部分103を外側方向へ1mm/分で引張り、破断荷重を接着面積で割った値を樹脂の引っ張りせん断強度(剥離強度)として算出している。
図1の黒△の箇所をみると、フィラーの充填率が増えるにしたがって引っ張りせん断強度(剥離強度)は低下し、85重量%添加した樹脂(後ほど説明する表2および表3のC3に相当)の引っ張りせん断強度(剥離強度)は、樹脂のみ(後ほど説明する表2および表3のAに相当)の場合の引っ張りせん断強度(剥離強度)の半分に低下している。
一方、発明者らは、シリコン基板と樹脂との接着強度(剥離強度)がMEMSパッケージの強度に実際に関係していると考え、シリコン基板上で樹脂のシェア強度(剥離強度)を測定した。図3は、シリコン基板上での樹脂のシェア強度(剥離強度)を測定する方法を説明する図である。本測定法では、シリコン基板104上に、下面が直径3mm、上面が直径2mm、高さが4mmであるプリン型の樹脂105を作製し、本例では、ボンドテスタDAGE2400で、基板から50μmの高さの部分に真横から爪106を当て、80μm/秒で爪106を横に移動させて、破断荷重を下面面積で割った値を樹脂のシェア強度(剥離強度)として算出している。
ここで、図1の黒□の箇所は、本方法で測定したシェア強度(剥離強度)を示す。図1の黒□の箇所をみると、JIS K6850の測定法で測定した場合と異なり、フィラーの充填率(重量%)が高い樹脂の方が高いシェア強度(剥離強度)を得られることが分かった。なお、前述したフィラーを85重量%添加した樹脂(C3)のシェア強度(剥離強度)は、樹脂のみ(A)の場合のシェア強度(剥離強度)の3倍となっている。
さらに、樹脂/シリコンチップと、樹脂/アルミ小片の構成において、界面付近の樹脂層に掛かる内部応力を解析した。解析は、樹脂の硬化収縮を考慮し、構造解析ソフトABAQUSを用いた有限要素法の応力シミュレーションで行った。図4は、応力解析モデルを示す図である。模式的に、シリコンチップを樹脂で埋め込んだ擬似SOC基板の構成、および、アルミ小片を樹脂で埋め込んだ擬似SOC基板の構成において、シリコンチップの裏面側のシリコンチップ/樹脂界面付近、および、アルミ小片の裏面側のアルミ小片/樹脂界面付近における樹脂内部の残留応力を比較検討した。
これらの擬似SOC基板は、厚さ0.55mmで3mm角のチップ(シリコンチップまたはアルミ小片)107を樹脂108で埋め込んだ仕様となっており、その樹脂厚をT=0.8mm、チップ間ギャップをG=3mmとした。応力は、図4の(A)に示すP1の位置の値で、チップ107裏面近傍の樹脂108内部に掛かるX方向直応力である。
表1に、応力シミュレーションの計算に用いたシリコンとアルミの材料定数を示す。また、表2に応力シミュレーションの計算結果である樹脂の内部応力を示す。なお、参考として表2には、前述したシリコン基板上での樹脂のシェア強度の実測値と、JIS法によるアルミ合金間に形成した樹脂層の引っ張りせん断強度の実測値とを付記した。
Figure 2009285810
Figure 2009285810
表2をみると、シリコンチップの場合およびアルミ小片の場合ともに、フィラー充填率が高くなると樹脂内部の応力は低減しており、フィラー充填の効果が見られる。また、シリコンチップ/樹脂の構成では、フィラー充填率が高い樹脂(C3)の内部応力は、樹脂のみ(A)の場合および充填率の低い樹脂(B1)の場合の2/3となり、内部応力の低減によって、樹脂のシェア強度が向上したと推測される。一方、アルミ小片/樹脂の構成では、フィラー充填率が高い樹脂(C3)で、内部応力がそれまでの引張りから圧縮に転じている。アルミ合金を用いたJIS法での引っ張りせん断強度評価で、フィラー高充填樹脂の接着強度が低下した実験結果に関連すると思われるが、現時点においてこれ以上の知見は得られていない。
上記の結果から、MEMS素子はシリコン基板を用いた構成がほとんどであるため、高充填率でフィラーを添加した樹脂を封止枠の接着剤として用いることにより、シリコン基板に対する高いシェア強度が得られ、封止部材の機械的強度を確保できることが分かった。
次に、擬似SOC基板の埋め込み樹脂として熱硬化性樹脂を用いる構成において、樹脂の硬化収縮に起因する応力を解析することにより、フィラーの添加効果を検討し、フィラー充填率の最適化を行った。解析は、樹脂の硬化収縮を考慮し、構造解析ソフトABAQUSを用いた有限要素法の応力シミュレーションで行った。なお、解析モデルは図4と同じである。擬似SOC基板は、厚さ0.55mmで3mm角のチップ(シリコンチップ)107を樹脂108で埋め込んだ仕様となっており、その樹脂厚をT=0.551mm、チップ間ギャップをG=1mmとした。応力は、図4の(A)の擬似SOC基板表面109の点線で囲まれた部分110の拡大図である図4の(B)に示すP2の位置における値で、チップ107と樹脂108の界面付近のシリコンチップ端部の表面に発生するX方向直応力である。
表3に、20μmから55μmの粒径分布を有するシリカを主成分とするフィラーを、異なる充填率で酸無水物系エポキシ樹脂に添加した各場合における、ガラス転移点(Tg)、体積硬化収縮率、ヤング率、および、熱膨張係数(CTE)の材料定数を示す。なお、フィラー充填率が50重量%の樹脂(B1)、60重量%の樹脂(B2)、および、70重量%の樹脂(B3)を充填率の低い樹脂とし、フィラー充填率が75重量%の樹脂(C1)、80重量%の樹脂(C2)、および、85重量%の樹脂(C3)を充填率の高い樹脂としている。
Figure 2009285810
図5は、埋め込み樹脂のフィラー充填率を変えることにより、埋め込み樹脂のヤング率を変えた場合におけるチップ端部の表面に掛かる応力の変化を示すグラフである。フィラー添加量の増加に伴って樹脂のヤング率が増加し、応力は低減され、フィラー高充填率樹脂(C1、C2、C3)において、フィラー添加の効果が顕著であることが分かった。図6は、埋め込み樹脂のフィラー充填率を変えることにより、埋め込み樹脂の熱膨張係数(CTE)を変えた場合におけるチップ端部の表面に掛かる応力の変化を示すグラフである。フィラー添加量の増加に伴って樹脂の熱膨張係数(CTE)は小さくなり、応力は低減され、フィラー高充填率樹脂(C1、C2、C3)において、フィラー添加の効果が顕著であることが分かった。
ここで、図5および図6における材料定数と応力の相関から、フィラー充填率が70重量%の近傍に変局点があることが分かる。充填率が60重量%以下の樹脂ライクな状態から、70重量%の中間領域を経て、75重量%以上のより剛性の高い状態へと変わっている。
図7は、フィラー充填率70重量%のモデル図である。酸無水物系エポキシ樹脂の比重を1.1、シリカの比重を2.2とすると、フィラー充填率70重量%(=54体積%)は図に示すように、粒径の揃ったフィラー111が層状に並んでいると想定したモデルにおいて、フィラー111の隙間をベース樹脂112が満たした状態に近い。フィラー充填率が70重量%より低い樹脂では、ベース樹脂112にフィラー111を添加した状態であるが、70重量%を超える樹脂では、逆にフィラー111のマトリックスの中にベース樹脂112が添加された状態になる。
特に、前述の酸無水物系樹脂に、20μmから55μmの粒径分布を有するシリカを主成分とするフィラーを添加した場合、75重量%以上のフィラーを添加した樹脂を用いることにより、硬化収縮に起因する応力が低減され、剛性の高い擬似SOC基板が得られることが分かった。フィラー充填率75重量%から85重量%の樹脂で、ガラス転移点(Tg)が180〜190℃の範囲内にあり、ガラス転移点(Tg)以下において、ヤング率は9〜14GPa、熱膨張係数(CTE)は10〜19×10−6−1の数値であった。埋め込み樹脂は硬化後、擬似SOC基板として、グローバル配線の形成工程において、ガラス転移点(Tg)以上にさらされるが、ガラス転移点(Tg)以上のヤング率は0.6〜1.6GPaの範囲の値であった。
また、前述の酸無水物系エポキシ樹脂に、5μmから20μmの粒径分布を有するシリカを主成分とするフィラーを添加した場合、75重量%から90重量%添加した樹脂で、ガラス転移点(Tg)が180〜190℃の範囲にあり、ガラス転移点(Tg)以下において、ヤング率は9〜15GPa、熱膨張係数(CTE)は8〜19×10−6−1の数値であった。
また、別の種類の酸無水物系エポキシ樹脂を用いて、1μmから50μmの幅広い粒径分布を有するシリカを主成分とするフィラーを添加した場合、70重量%から90重量%添加した樹脂で、ガラス転移点(Tg)が190〜200℃の範囲にあり、ガラス転移点(Tg)以下において、ヤング率は10〜18GPa、熱膨張係数(CTE)は8〜20×10−6−1の数値であった。
他に、アミン系エポキシ樹脂を用いて、5μmから30μmの粒径分布を有するシリカを主成分とするフィラーを添加した場合、70重量%から90重量%添加した樹脂で、ガラス転移点(Tg)が160〜170℃の範囲にあり、ガラス転移点(Tg)以下において、ヤング率は11〜15GPa、熱膨張係数(CTE)は12〜23×10−6−1の数値であった。
従って、これらの結果から、擬似SOC基板の埋め込み樹脂は、ガラス転移点(Tg)が160〜200℃の範囲にあり、ガラス転移点(Tg)以下で、ヤング率が9〜18GPa、熱膨張係数(CTE)が8〜23×10−6−1であるような樹脂が望ましいことが分かる。
また、擬似SOC基板の埋め込み樹脂におけるフィラーの充填率として望ましい範囲は、ベースとなる樹脂や、フィラーの粒径分布の範囲によっても異なるが、おおむね70重量%以上である。フィラーの充填率を90重量%より大きくすることは、樹脂の製造上の問題で非常に困難であり、実質的に充填率が90重量%を越えた樹脂を作るのは技術的に難しい。よって、充填率の上限は、90重量%となる。
上記の結果から、高充填率でフィラーを添加した樹脂を擬似SOC基板の埋め込み樹脂として用いることにより、埋め込み樹脂の硬化時の応力と変形を低減し、機械的強度を確保できることが分かった。
さらに、MEMS封止部材の構成要素である封止キャップおよび封止枠に関しても、熱硬化性樹脂を用いる場合、樹脂の硬化収縮時の応力を低減し、機械的強度を確保するという観点から、やはり、ガラス転移点(Tg)が160〜200℃の範囲にあり、ガラス転移点(Tg)以下で、ヤング率が9〜18GPa、熱膨張係数(CTE)が8〜23×10−6−1であるような樹脂を用いるのが望ましい。
また、MEMS封止部材の構成要素である封止キャップおよび封止枠におけるフィラーの充填率として望ましい範囲も、ベースとなる樹脂や、フィラーの粒径分布の範囲によっても異なるが、おおむね70重量%以上である。フィラーの充填率を90重量%より大きくすることは、樹脂の製造上の問題で非常に困難であり、実質的に充填率が90重量%を越えた樹脂を作るのは技術的に難しい。よって、充填率の上限は、90重量%となる。
以上より、シリカなどの無機材料を高い充填率で添加した樹脂は高い機械的強度を有するため、これをMEMS封止部材(封止キャップおよび封止枠)に使用することにより、気密性の保持された信頼性の高いMEMSパッケージ(半導体装置)を得ることができる。また、シリカなどの無機材料を高い充填率で添加した樹脂を擬似SOC基板の埋め込み樹脂に使用することにより、気密性の保持された信頼性の高い擬似SOC基板(半導体装置)を得ることができる
(第1の実施の形態)
図8は、第1の実施の形態にかかる半導体装置の構成を示す断面図である。なお、本実施の形態にかかる半導体装置は、MEMS素子をパッケージしたMEMSパッケージである。なお、上記の知見を基にして、第1の実施の形態のMEMSパッケージには、シリカなどの無機材料を主成分としたフィラーを高充填率で添加した樹脂を封止キャップおよび封止枠に用いている。
MEMSパッケージ1は、MEMS素子2、封止部材3、および、電極パッド4を備えて構成されている。MEMS素子2は、シリコン基板5、MEMS可動部6、中空領域7、および、電極8を備えて構成されている。シリコン基板5は、MEMS可動部6を支持する部分であり、本例では、厚さが400μmである。MEMS可動部6は、微細加工により形成された、機械的駆動を行う部分である。中空領域7は、封止部材3とMEMS可動部6の間に形成された空間である。電極8は、MEMS素子2の内部と電気的に接続し、本例では、アルミが用いられる。
封止部材3は、MEMS可動部6を中空領域7を形成するように封止する。従って、封止部材3とシリコン基板5とにより、MEMS可動部6が封止された中空構造を形成する。封止部材3は、封止キャップ9、封止枠10、および、外部接続電極11を備えて構成されている。封止キャップ9は、MEMS可動部6の上面側を覆う。封止キャップ9は、本例では、厚さが70μmであり、酸無水物系エポキシ樹脂に20μmから55μmの粒径分布を有するシリカを主成分とするフィラーを85重量%添加した樹脂を硬化させたものである。封止キャップ9は、ガラス転移点(Tg)が183℃で、ガラス転移点(Tg)以下において、ヤング率は14GPa、熱膨張係数(CTE)は10×10−6−1である。
封止枠10は、MEMS素子2と、封止キャップ9または外部接続電極11(後述する引き出し配線13)とを接着する。封止枠10は、MEMS素子2のMEMS可動部6以外の上面と、封止キャップ9または外部接続電極11(引き出し配線13)との間に設けられ、実際には、MEMS可動部6を取り囲むような枠状または環状をしている。封止枠10は、本例では、断面形状において高さが50μm、幅が50μmであり、封止キャップ9と同じ種類の酸無水物系エポキシ樹脂に、5μmから20μmの粒径分布を有するシリカを主成分とするフィラーを75重量%添加した樹脂を硬化させたものである。封止枠10は、ガラス転移点(Tg)が183℃で、ガラス転移点(Tg)以下において、ヤング率は9GPa、熱膨張係数(CTE)は19×10−6−1である。
外部接続電極11は、MEMS素子2の電極8と電極パッド4とを電気的に接続し、MEMSパッケージ1の外部とMEMS素子2の内部とを電気的に接続する。外部接続電極11は、貫通ビア12、引き出し配線13、および、Auバンプ14を備えて構成されている。貫通ビア12は、封止キャップ9を貫通し、電極パッド4と引き出し配線13とを電気的に接続する。貫通ビア12は、本例では、直径が100μmであり、Agが用いられる。引き出し配線13は、封止キャップ9の下面に形成され、貫通ビア12とAuバンプ14とを電気的に接続する。引き出し配線13は、本例では、厚さが5μmであり、アルミが用いられる。Auバンプ14は、引き出し配線13とMEMS素子2の電極8とを電気的に接続し、本例では、高さ50μm、直径50μmの形状をしている。
電極パッド4は、外部接続電極11と電気的に接続する外部電極であり、封止部材3(封止キャップ9および貫通ビア12)の上面に形成される。電極パッド4は、本例では、厚さが10μmであり、アルミが用いられる。
(半導体装置の製造方法)
次に、本実施の形態にかかる半導体装置(MEMSパッケージ)の製造方法について説明する。図9−1〜図9−7は、本実施の形態にかかるMEMSパッケージ1の工程断面図である。
最初に、封止キャップ9となる基板を形成する。具体的には、0.8mm厚のガラス基板15上に、厚さ100μmのポリエチレンテレフタレート(PET)樹脂フィルムの両面に厚さ10μmのアクリル系粘着層を形成した両面粘着シート16を貼付した支持基板17を用意する。そして、支持基板17上に、酸無水物系エポキシ樹脂に20μmから55μmの粒径分布を有するシリカフィラーを85重量%添加した樹脂を70μmの厚さに印刷形成する。図9−1は、封止キャップ9となる基板が形成された後のMEMSパッケージ1の工程断面図である。その後、封止キャップ9となる基板が形成された支持基板17を、100℃で仮焼成し、封止キャップ9となる基板から支持基板17を剥離する。
次に、封止キャップ9となる基板に、貫通ビア12および引き出し配線13を形成する。具体的には、炭酸ガスレーザにより、封止キャップ9となる基板の所望の位置に直径100μmの開口部を設けた後、印刷マスク基板を用いて、開口部にAgペーストを印刷し、埋め込む。そして、封止キャップ9となる基板を180℃で焼成し、樹脂の本焼成とAgペーストの硬化を行い、貫通ビア12を形成した後、薄膜プロセスとフォトリソグラフィ法により膜厚5μmのアルミからなる引き出し配線13を形成する。図9−2は、引き出し配線13が形成された後のMEMSパッケージ1の工程断面図である。この時、封止キャップ9となる基板は、フィラーの高充填樹脂で形成されていることから、焼成後も基板の変形と反りはほとんどなく、その後の引き出し配線13の形成工程においても基板の変形や反りは発生しない。
次に、封止キャップ9となる基板上に、未硬化のフィラー高充填樹脂で封止枠10およびAuバンプ14を形成する。具体的には、封止キャップ9となる基板上に、印刷マスク基板を用いて、封止キャップ9となる基板の形成に用いたのと同じ種類の酸無水物系エポキシ樹脂に5μmから20μmの粒径分布を有するシリカフィラーを75重量%添加した樹脂を印刷し、所望の位置に断面形状において高さ50μm、幅50μmの封止枠10を形成する。そして、所望の位置に高さ50μmで直径50μmの形状のAuバンプ14を形成する。図9−3は、Auバンプ14が形成された後のMEMSパッケージ1の工程断面図である。この時、封止枠10となる樹脂に、フィラーを85重量%ではなく75重量%添加したのは、印刷による形成を容易にするためである。それでも、封止枠10の樹脂は粘度が高く、印刷形成した封止枠10の形状は、次の工程まで崩れることなく保持される。
次に、真空チャンバー(図示せず)内において、MEMS素子2が複数形成された基板と封止キャップ9となる基板とを対向させて、MEMS素子2の電極8(アルミ)とAuバンプ14の間の電気的接続が確保できるように位置合わせする。図9−4は、MEMS素子2が複数形成された基板と封止キャップ9となる基板とを位置合わせ中のMEMSパッケージ1の工程断面図である。
次に、MEMS素子2が複数形成された基板と封止キャップ9となる基板とを封止枠10を硬化させることにより接合し、封止キャップ9、封止枠10、および、外部接続電極11からなる封止部材3を形成する。具体的には、MEMS素子2が複数形成された基板と封止キャップ9となる基板とを貼り合わせた状態で、120℃まで昇温し、1時間保持した後、180℃で30分保持し、さらに250℃で30分保持する。封止枠10を形成する樹脂の硬化には、180℃で30分保持するだけで十分であるが、この工程では樹脂の硬化とともに、電極8(アルミ)とAuバンプ14間の固相拡散を進め、電気的・機械的にも強固なバンプ接続を得るために、さらに250℃で30分保持する。
封止キャップ9と封止枠10とを形成する樹脂は、ガラス転移点(Tg)以上のヤング率が、それぞれ1.6GPaと0.6GPaであり、250℃で30分の処理後における樹脂層の変形や応力の発生はほとんど見られない。この工程により、封止枠10の樹脂部分が完全に硬化するとともに、MEMS素子2の電極8と、封止キャップ9に形成されたAuバンプ14との接合界面においてAu−Al固相拡散による電気的、かつ、機械的に強固な接合層が形成される。同時に、封止部材3により、高真空を保持したままMEMS可動部6および中空領域7が封止される。図9−5は、MEMS可動部6および中空領域7が封止された後のMEMSパッケージ1の工程断面図である。
次に、電極パッド4を、封止キャップ9となる基板に形成された貫通ビア12の上面に形成する。具体的には、互いに接合された、MEMS素子2が複数形成された基板および封止キャップ9となる基板を、真空チャンバー(図示せず)から取り出し、薄膜プロセスとフォトリソグラフィ法により膜厚10μmのアルミからなる電極パッド4を形成する。図9−6は、電極パッド4が形成された後のMEMSパッケージ1の工程断面図である。ここまでの工程で、複数のMEMSパッケージ1がつながった状態の基板が完成する。
最後に、完成した基板をダイシングによりMEMSパッケージ1に個片化する。図9−7は、完成した基板をダイシング中のMEMSパッケージ1の工程断面図である。以上の工程を経て、MEMSパッケージ1が完成する。
本実施の形態において、封止枠10は、封止キャップ9と同じ樹脂からなり、封止キャップ9上の所望の位置に未硬化の状態で形成し、封止キャップ9とシリコン基板5(MEMS素子2)とを対向位置で貼り合わせた後、樹脂を硬化させて封止キャップ9とシリコン基板5(MEMS素子2)とを接合する。
ここで、封止枠10は、フィラー充填率の高い樹脂を用いているため、樹脂の硬化収縮率が小さく、封止部材3の変形を抑制できる。従って、接合工程で250℃まで昇温した状態でも、封止部材3の変形は一切ない。また、硬化後の樹脂の材料定数は、ヤング率が大きく、熱膨張係数(CTE)が小さいことから、樹脂硬化後のフォトリソグラフィ工程においても、封止部材として高い機械的強度を有し、気密性の保持された信頼性の高いMEMSパッケージを得ることができる。
また、封止キャップ9も、フィラー高充填樹脂を予め硬化させた基板を用いているため、樹脂のみの材料からなるフィルムキャップの場合に比べ、MEMS素子2と封止キャップ9の接合時の変形をさらに低減することが可能となり、封止枠10の硬化時に発生する機械的収縮にも十分な強度で中空構造を保持することができる。
このように、第1の実施の形態にかかる半導体装置によれば、封止部材を構成する封止枠に、無機材料を主成分とするフィラーが添加された樹脂を使用しているので、樹脂の硬化時に発生する応力と反りとを抑制することができ、MEMSパッケージ内の中空構造の変形を防ぎ、機械的強度と気密性を保持する結果、信頼性を向上させることが可能となる。
さらに、第1の実施の形態にかかる半導体装置によれば、封止部材を構成する封止キャップに、無機材料を主成分とするフィラーが添加された樹脂を使用しているので、MEMS素子と封止キャップの接合時の変形を低減する結果、信頼性を向上させることが可能となる。
(第2の実施の形態)
第2の実施の形態にかかる半導体装置は、第1の実施の形態にかかるMEMSパッケージを用いた擬似SOC基板である。なお、上記の知見を基にして、第2の実施の形態の擬似SOC基板には、シリカなどの無機材料を主成分としたフィラーを高充填率で添加した樹脂を埋め込み樹脂として用いている。第2の実施の形態について、添付図面を参照して説明する。本実施の形態にかかる半導体装置の構成のうち、第1の実施の形態と異なる部分を説明する。他の部分については第1の実施の形態と同様であるので、上述した説明を参照し、ここでの説明を省略する。
図10は、第2の実施の形態にかかる半導体装置の構成を示す断面図である。なお、本実施の形態にかかる半導体装置は、第1の実施の形態にかかるMEMSパッケージと他のチップとを接着樹脂(埋め込み樹脂)を用いて、再配置、再結合させ、擬似的に一枚の基板上に形成した擬似SOC基板である。
擬似SOC基板21は、MEMSパッケージ1、ICチップ22、受動部品23、および、埋め込み樹脂24を備えて構成されている。擬似SOC基板21は、本例では、厚さが600μmである。ICチップ22は、半導体素子であるICが形成されたウェハを検査選別後ダイシングにより個別のチップにしたものである。ICチップ22は、接続パッド25を備えて構成されている。接続パッド25は、ICチップ22の内部と電気的に接続する外部電極であり、ICチップ22の上面に形成されている。受動部品23は、抵抗やコンデンサなどの電子部品である。
埋め込み樹脂24は、MEMSパッケージ1、ICチップ22、および、受動部品23を埋め込み、それらのチップの間、それらのチップの下面、および、擬似SOC基板21としての外周部に配置され、それらのチップを接着する。埋め込み樹脂24は、本例では、MEMSパッケージ1、ICチップ22、および、受動部品23の全てが埋まる600μmの厚さを有し、封止キャップ9と同じ種類の酸無水物系エポキシ樹脂に20μmから55μmの粒径分布を有するシリカを主成分とするフィラーを85重量%添加した樹脂を硬化させたものである。埋め込み樹脂24は、ガラス転移点(Tg)が183℃で、ガラス転移点以下において、ヤング率は14GPa、熱膨張係数(CTE)は10×10−6−1である。
(半導体装置の製造方法)
次に、本実施の形態にかかる半導体装置(擬似SOC基板)の製造方法について説明する。図11−1〜図11−3は、本実施の形態にかかる擬似SOC基板21の工程断面図である。
最初に、MEMSパッケージ1、ICチップ22、および、受動部品23を、支持基板26上に仮接着する。具体的には、0.8mm厚のガラス基板27上に、厚さ100μmのPETフィルムの両面に厚さ10μmのアクリル系粘着層を形成した両面粘着シート28を貼付した支持基板26を用いて、支持基板26上に、MEMSパッケージ1、ICチップ22、および、受動部品23を、チップマウンターによりチップ間ギャップ1mmで搭載し、粘着層28上に仮接着する。図11−1は、仮接着後の擬似SOC基板21の工程断面図である。
次に、埋め込み樹脂24からなる層を形成する。具体的には、MEMSパッケージ1の封止キャップ9および封止枠10の形成に用いたのと同じ種類の酸無水物系エポキシ樹脂に20μmから55μmの粒径分布を有するシリカフィラーを85重量%添加した樹脂を、各チップの裏面が埋まる高さである600μmの厚さに印刷形成する。図11−2は、埋め込み樹脂24からなる層が形成された後の擬似SOC基板21の工程断面図である。その後、各チップが埋め込まれた埋め込み樹脂24からなる層と支持基板26とを、そのまま100℃で仮焼成する。
最後に、支持基板26を剥離し、各チップが埋め込まれた埋め込み樹脂24からなる層を180℃で本焼成する。図11−3は、支持基板26を剥離後の擬似SOC基板21の工程断面図である。以上の工程を経て、擬似SOC基板21が完成する。
MEMSパッケージ1は、フィラー高充填樹脂からなる封止キャップ9および封止枠10を用いていることから、埋め込み樹脂24の形成工程において生じる応力と変形にも十分な機械的強度と気密性とを確保することができる。また、埋め込み樹脂24として、フィラー高充填樹脂を用いることにより、硬化時の応力と変形を低減し、中空構造を持つMEMSパッケージ1を埋め込んだ場合でも十分な機械的強度と気密性を保持した擬似SOC基板21を実現することができる。さらに、簡単な製造方法で異種チップを高密度に集積化することが可能であることから、信頼性の高い擬似SOC基板21を高歩留まりで製造することが可能となる。
さらに、擬似SOC基板21では、埋め込み樹脂24は、チップの間および擬似SOC基板21としての外周部のみならず、チップの下面にも形成されている。このような層を設けることにより、上面側に凸または凹となるような基板変形が生じやすいチップ配置の場合においても、基板の反りを緩和する効果を得ることができる。また、必要に応じて、埋め込み樹脂24をフィラーの種類の異なる樹脂やフィラーの充填率の異なる樹脂の積層構造とすることで、さらに基板の反りを低減することも可能である。
このように、第2の実施の形態にかかる半導体装置によれば、MEMSパッケージの封止部材を構成する封止キャップおよび封止枠に、無機材料を主成分とするフィラーが添加された樹脂を使用するとともに、MEMSパッケージ、ICチップ、および、受動部品を接着する埋め込み樹脂に、無機材料を主成分とするフィラーが添加された樹脂を使用しているので、樹脂の硬化時に発生する応力と変形とを低減することができる結果、信頼性を向上させることが可能となる。
(第3の実施の形態)
第3の実施の形態にかかる半導体装置は、第2の実施の形態にかかる擬似SOC基板に電気配線を施した擬似SOCモジュールである。第3の実施の形態について、添付図面を参照して説明する。本実施の形態にかかる半導体装置の構成のうち、第2の実施の形態と異なる部分を説明する。他の部分については第2の実施の形態と同様であるので、上述した説明を参照し、ここでの説明を省略する。
図12は、第3の実施の形態にかかる半導体装置の構成を示す断面図である。なお、本実施の形態にかかる半導体装置は、第2の実施の形態にかかる擬似SOC基板に異種チップ間の配線を再配置したグローバル配線層を形成した擬似SOCモジュールである。
擬似SOCモジュール31は、異種チップを高密度かつ高集積に再構築した高機能モジュールである。擬似SOCモジュール31は、擬似SOC基板21とグローバル配線層32とを備えて構成されている。擬似SOC基板21は、MEMSパッケージ1、ICチップ22、受動部品23、および、埋め込み樹脂24を備えて構成されている。グローバル配線層32は、MEMSパッケージ1、ICチップ22、および、受動部品23間の配線を行う多層配線層である。グローバル配線層32は、第1平坦化膜33、第2平坦化膜34、第1コンタクト35、第2コンタクト36、第1配線層37、および、第2配線層38を備えて構成されている。
第1平坦化膜33は、擬似SOC基板21上に形成され、MEMSパッケージ1の電極パッド4、ICチップ22の接続パッド25、および、受動部品23の電極(図示せず)と、第1配線層37とを電気的に絶縁する絶縁膜である。第2平坦化膜34は、第1平坦化膜33または第1配線層37上に形成され、第1配線層37と第2配線層38とを電気的に絶縁する絶縁膜である。本例では、第1平坦化膜33および第2平坦化膜34は、エポキシ樹脂が用いられる。
第1コンタクト35は、第1平坦化膜33内に形成され、MEMSパッケージ1の電極パッド4、ICチップ22の接続パッド25、および、受動部品23の電極(図示せず)と、第1配線層37とを電気的に接続する。第2コンタクト36は、第2平坦化膜34内に形成され、第1配線層37と第2配線層38とを電気的に接続する。本例では、第1コンタクト35および第2コンタクト36は、Cuが用いられる。
第1配線層37は、第1平坦化膜33上に形成され、第1コンタクト35と第2コンタクト36を電気的に接続する。第2配線層38は、第2平坦化膜34上に形成され、第2コンタクト36と電気的に接続し、その上に半田パンプを形成することができるパッド(図示せず)が形成されている。本例では、第1配線層37および第2配線層38は、Cuが用いられる。
(半導体装置の製造方法)
次に、本実施の形態にかかる半導体装置(擬似SOCモジュール)の製造方法について説明する。図13−1〜図13−5は、本実施の形態にかかる擬似SOCモジュール31の工程断面図である。
最初に、擬似SOC基板21上に第1平坦化膜33を形成する。具体的には、擬似SOC基板21の上面に感光性エポキシ樹脂シートからなる第1平坦化膜33を形成し、70℃で仮焼成する。図13−1は、第1平坦化膜33が形成された後の擬似SOCモジュール31の工程断面図である。
次に、第1平坦化膜33に第1ビアホール39を形成する。具体的には、フォトリソグラフィ法により、ネガパターンを用いて、第1平坦化膜33の所望の位置に第1ビアホール39を形成する。パターニング後、200℃で焼成する。図13−2は、第1ビアホール39が形成された後の擬似SOCモジュール31の工程断面図である。
次に、第1コンタクト35を第1ビアホール39に形成後、第1配線層37を形成する。具体的には、Cu無電解メッキ法により、第1ビアホール39にCuを埋め込むことにより、第1コンタクト35を形成し、その後、薄膜プロセスとフォトリソグラフィ法により厚さ5μmのCuからなる第1配線層37を形成する。図13−3は、第1配線層37が形成された後の擬似SOCモジュール31の工程断面図である。
同様に、第1平坦化膜33または第1配線層37上に第2平坦化膜34を形成し、第2平坦化膜34に第2ビアホール40を形成する。具体的には、第1平坦化膜33または第1配線層37の上面に感光性エポキシ樹脂シートからなる第2平坦化膜34を形成し、70℃で仮焼成する。その後、フォトリソグラフィ法により、ネガパターンを用いて、第2平坦化膜34の所望の位置に第2ビアホール40を形成する。パターニング後、200℃で焼成する。図13−4は、第2ビアホール40が形成された後の擬似SOCモジュール31の工程断面図である。
最後に、第2コンタクト36を第2ビアホール40に形成後、第2配線層38を形成する。具体的には、Cu無電解メッキ法により、第2ビアホール40にCuを埋め込むことにより、第2コンタクト36を形成し、その後、薄膜プロセスとフォトリソグラフィ法により厚さ10μmのCuからなる第2配線層38を形成する。図13−5は、第2配線層38が形成された後の擬似SOCモジュール31の工程断面図である。以上の工程を経て、擬似SOCモジュール31が完成する。
なお、第1平坦化膜33、第2平坦化膜34、第1配線層37、および、第2配線層38の形成工程では、200℃を超える温度での処理工程が含まれるが、擬似SOC基板21の埋め込み樹脂24、MEMパッケージ1の封止キャップ9、および、封止枠10を形成する樹脂は、ガラス転移点(Tg)以上のヤング率が、それぞれ1.6GPa、1.6GPa、および、0.6GPaであり、ガラス転移点(Tg)以上の温度での処理において樹脂層の変形や応力の発生はほとんど見られない。
擬似SOCモジュール31は、MEMSパッケージ1については、フィラー高充填樹脂からなる封止キャップ9および封止枠10を用いていることから、十分な機械的強度と気密性が確保されており、さらに、擬似SOC基板21についても、フィラー高充填樹脂からなる埋め込み樹脂24でチップを埋め込んでいることから、機械的強度が高く変形が少ない。よって、グローバル配線層32の形成工程においても、チップ間の位置ずれに起因する配線の段切れや接続不良のない良好な配線層が形成できる。
なお、擬似SOCモジュール31において、第2配線層38のパッド上に半田バンプ層を形成することも可能である。具体的には、印刷法を用い、印刷版を介して半田ペーストによる島パターンを第2配線層38のパッド上に形成した後、リフロープロセスを経てボール形状のバンプ層を形成する。これにより、擬似SOCモジュール31を、半田バンプを介して他の配線基板に搭載することが可能となる。
また、本実施の形態では、平坦化膜として、シート状の感光性エポキシ樹脂を用いたが、他にワニス状の感光性エポキシ樹脂、感光性エポキシ・フェノール共重合体樹脂、感光性ポリイミド樹脂、または、感光性ベンゾシクロブテン樹脂など、ビアホールなどの微細加工性に優れ、平坦性と電気的特性に優れ、埋め込み樹脂材料と高い接着性とを有する樹脂材料であれば、同様の効果を挙げることができる。
このように、第3の実施の形態にかかる半導体装置によれば、MEMSパッケージの封止部材を構成する封止キャップおよび封止枠に、無機材料を主成分とするフィラーが添加された樹脂を使用するとともに、MEMSパッケージ、ICチップ、受動部品、および、埋め込み樹脂からなる擬似SOC基板において、埋め込み樹脂に、無機材料を主成分とするフィラーが添加された樹脂を使用しているので、樹脂の硬化時に発生する応力と変形とを低減することができ、チップ間の位置ずれに起因する配線の段切れや接続不良を防ぐことができる結果、信頼性を向上させることが可能となる。
(第4の実施の形態)
第4の実施の形態にかかる半導体装置は、第1の実施の形態にかかるMEMSパッケージを、シリカなどの無機材料を主成分としたフィラーを高充填率で添加した樹脂で埋め込んだ構造となっている。第4の実施の形態について、添付図面を参照して説明する。本実施の形態にかかる半導体装置の構成のうち、第1の実施の形態と異なる部分を説明する。他の部分については第1の実施の形態と同様であるので、上述した説明を参照し、ここでの説明を省略する。
図14は、第4の実施の形態にかかる半導体装置の構成を示す断面図である。MEMSパッケージ41は、MEMS素子2、封止部材42、電極パッド4、および、埋め込み樹脂43を備えて構成されている。MEMS素子2は、シリコン基板5、MEMS可動部6、中空領域7、および、電極8を備えて構成されている。MEMSパッケージ41は、本例では、厚さが600μmである。
封止部材42は、MEMS可動部6を中空領域7を形成するように封止する。従って、封止部材42とシリコン基板5とにより、MEMS可動部6が封止された中空構造を形成する。封止部材42は、封止キャップ44、封止枠45、および、外部接続電極46を備えて構成されている。封止キャップ44は、MEMS可動部6の上面側を覆う。封止キャップ44は、本例では、厚さが70μmであり、アミン系エポキシ樹脂に5μmから30μmの粒径分布を有するシリカフィラーを90重量%添加した樹脂を硬化させたものである。封止キャップ44は、ガラス転移点(Tg)が162℃で、ガラス転移点以下において、ヤング率は15GPa、熱膨張係数(CTE)は12×10−6−1である。
封止枠45は、MEMS素子2と、封止キャップ44または外部接続電極46(後述する引き出し配線47)とを接着する。封止枠45は、MEMS素子2のMEMS可動部6以外の上面と、封止キャップ44または外部接続電極46(引き出し配線47)との間に設けられ、実際には、MEMS可動部6を取り囲むような枠状または環状をしているが、部分的に長さ20〜40μm程度の切り欠き部を有している。封止枠45は、本例では、断面形状において高さが50μm、幅が50μmであり、封止キャップ44と同じ種類のアミン系エポキシ樹脂に5μmから30μmの粒径分布を有するシリカフィラーを70重量%添加した樹脂を硬化させたものである。封止枠45は、ガラス転移点(Tg)が166℃で、ガラス転移点以下において、ヤング率は11GPa、熱膨張係数(CTE)は23×10−6−1である。
外部接続電極46は、MEMS素子2の電極8と電極パッド4とを電気的に接続し、MEMSパッケージ41の外部とMEMS素子2の内部とを電気的に接続する。外部接続電極46は、貫通ビア12、引き出し配線47、および、半田バンプ48を備えて構成されている。引き出し配線47は、封止キャップ44の下面に形成され、貫通ビア12と半田バンプ48とを電気的に接続する。引き出し配線47は、本例では、厚さが30μmであり、Agが用いられる。半田バンプ48は、引き出し配線47とMEMS素子2の電極8とを電気的に接続し、本例では、高さ50μm、直径50μmの形状をしている。
埋め込み樹脂43は、MEMS素子2と封止部材42とを埋め込む。埋め込み樹脂43は、本例では、厚さが600μmであり、封止キャップ44と同じ種類のアミン系エポキシ樹脂に5μmから30μmの粒径分布を有するシリカフィラーを80重量%添加した樹脂を硬化させたものである。埋め込み樹脂43は、ガラス転移点(Tg)が164℃で、ガラス転移点以下において、ヤング率は13GPa、熱膨張係数(CTE)は18×10−6−1である。
(半導体装置の製造方法)
次に、本実施の形態にかかる半導体装置(MEMSパッケージ)の製造方法について説明する。図15−1〜図15−6は、本実施の形態にかかるMEMSパッケージ41の工程断面図である。
最初に、個片化されたMEMS素子2の電極8上に、ディスペンサにより半田ペーストを塗布し、半田バンプ48を形成する。さらに、ディスペンサにより、アミン系エポキシ樹脂に5μmから30μmの粒径分布を有するシリカフィラーを70重量%添加した樹脂で、幅30μm、高さ30μmの封止枠45を形成する。封止枠45は部分的に長さ20〜40μm程度の切り欠き部を有している。図15−1は、封止枠45が形成された後のMEMSパッケージ41の工程断面図である。
次に、封止キャップ44となる基板を形成する。具体的には、0.8mm厚のガラス基板15上に、厚さ100μmのポリエチレンテレフタレート(PET)樹脂フィルムの両面に厚さ10μmのアクリル系粘着層を形成した両面粘着シート16を貼付した支持基板17を用意する。そして、支持基板17上に、アミン系エポキシ樹脂に5μmから30μmの粒径分布を有するシリカフィラーを90重量%添加した樹脂を70μmの厚さに印刷形成する。その後、封止キャップ44となる基板が形成された支持基板17を、100℃で仮焼成する。
次に、封止キャップ44となる基板に、貫通ビア12および引き出し配線47を形成する。具体的には、炭酸ガスレーザにより、封止キャップ44となる基板の所望の位置に直径100μmの開口部を設けた後、印刷マスク基板を用いて、開口部にAgペーストを印刷し、埋め込み貫通ビア12を形成する。さらに、印刷マスク基板を用いて、厚さ30μmのAgペースト層を印刷し、引き出し配線47を形成する。図15−2は、引き出し配線47が形成された後のMEMSパッケージ41の工程断面図である。
次に、封止キャップ44となる基板から支持基板17を剥離し、封止キャップ44となる基板を160℃で焼成し、樹脂の本焼成とAgペーストの硬化を行う。この時、封止キャップ44となる基板は、フィラーの高充填樹脂で形成されていることから、焼成後も基板の変形と反りはほとんどなかった。
次に、封止キャップ44となる基板の所望の位置に、チップマウンターによりMEMS素子2を、高さ30μm、直径50μmの半田バンプ48と引き出し配線47の間の電気的接続が確保できるように位置合わせをして搭載する。図15−3は、封止キャップ44となる基板にMEMS素子2が搭載中のMEMSパッケージ41の工程断面図である。
次に、MEMSパッケージ41が搭載された基板を真空印刷機(図示せず)に設置し、真空チャンバー(図示せず)内で、封止キャップ44となる基板の形成に用いたのと同じ種類のアミン系エポキシ樹脂に5μmから30μmの粒径分布を有するシリカフィラーを80重量%添加した樹脂を印刷し、厚さ600μmの樹脂層からなる埋め込み樹脂43を形成する。そして、真空チャンバー(図示せず)内で100℃に昇温し、1時間保持した後、150℃で1時間保持することにより、封止枠45と埋め込み樹脂43の硬化を同時に行う。埋め込み樹脂43は高粘度であり、20〜40μm程度の狭ギャップでは封止枠45の切り欠き部から内部に流れ込むことはない。また、印刷後の焼成で100℃に昇温した状態でも流れ込みは見られなかった。よって、MEMS中空領域7は高真空を保持したまま、埋め込み樹脂43の印刷形成によって封止される。
さらに、チャンバー内で260℃に昇温し、30秒保持することで、封止キャップ44上の引き出し配線47(Ag)と半田バンプ48との電気的接続を確保する。これらの工程により、MEMS可動部6および中空領域7は高真空を保持したまま封止されると同時に、半田バンプ48のリフローにより、電極8(アルミ)と、半田バンプ48との電気的接続が得られる。図15−4は、MEMS可動部6および中空領域7が封止された後のMEMSパッケージ41の工程断面図である。
次に、真空チャンバー(図示せず)からMEMSパッケージ41が搭載された基板を取り出し、薄膜プロセスとフォトリソグラフィ法により膜厚10μmのアルミからなる電極パッド4を形成する。図15−5は、電極パッド4が形成された後のMEMSパッケージ41の工程断面図である。ここまでの工程で、複数のMEMSパッケージ41がつながった状態の基板が完成する。
最後に、完成した基板をダイシングによりMEMSパッケージ41に個片化する。図15−6は、完成した基板をダイシング中のMEMSパッケージ41の工程断面図である。以上の工程を経て、MEMSパッケージ41が完成する。
ここで、埋め込み樹脂43、封止キャップ44、および、封止枠45は、いずれもフィラー充填率の高い樹脂を用いているため、樹脂の硬化収縮率が小さく、硬化後の樹脂の材料定数として、ヤング率が大きく、熱膨張係数(CTE)が小さいことから、高い機械的強度を有し、気密性の保持された信頼性の高いMEMSパッケージを得ることができる。
このように、第4の実施の形態にかかる半導体装置によれば、MEMS素子と封止部材とを、無機材料を主成分とするフィラーが添加された樹脂で埋め込んでいるので、MEMSパッケージ内の中空構造の変形を防ぎ、機械的強度と気密性を保持することができる結果、信頼性を向上させることが可能となる。
(第5の実施の形態)
第5の実施の形態にかかる半導体装置は、第1の実施の形態にかかるMEMSパッケージに対して、封止枠が二重構造となっており、全体の厚さが薄くなっている。第5の実施の形態について、添付図面を参照して説明する。本実施の形態にかかる半導体装置の構成のうち、第1の実施の形態と異なる部分を説明する。他の部分については第1の実施の形態と同様であるので、上述した説明を参照し、ここでの説明を省略する。
図16は、第5の実施の形態にかかる半導体装置の構成を示す断面図である。MEMSパッケージ51は、MEMS素子52、封止部材53、および、電極パッド54を備えて構成されている。MEMSパッケージ51は、本例では、厚さが185μmである。MEMS素子52は、シリコン基板55、MEMS可動部6、中空領域7、および、電極8を備えて構成されている。シリコン基板55は、MEMS可動部6を支持する部分であり、本例では、厚さが80μmである。
封止部材53は、MEMS可動部6を中空領域7を形成するように封止する。従って、封止部材53とシリコン基板55とにより、MEMS可動部6が封止された中空構造を形成する。封止部材53は、封止キャップ56、第1封止枠57、第2封止枠58、および、外部接続電極59を備えて構成されている。
封止キャップ56は、MEMS可動部6の上面側(図16では下側)を覆う。封止キャップ56は、本例では、厚さが70μmであり、第1の実施の形態で使用した酸無水物系エポキシ樹脂とは別の種類の酸無水物系エポキシ樹脂に1μmから50μmの粒径分布を有するシリカフィラーを90重量%添加した樹脂を硬化させたものである。封止キャップ56は、ガラス転移点(Tg)が191℃で、ガラス転移点以下において、ヤング率は18GPa、熱膨張係数(CTE)は8×10−6−1である。
第1封止枠57は、MEMS素子52と、封止キャップ56または外部接続電極59(後述する引き出し配線61)とを接着する。第1封止枠57は、MEMS素子52のMEMS可動部6以外の上面と、封止キャップ56または外部接続電極59(引き出し配線61)との間に設けられ、実際には、MEMS可動部6を取り囲むような枠状または環状をしている。第1封止枠57は、本例では、断面形状において高さが20μm、幅が50μmであり、封止キャップ56と同じ種類の酸無水物系エポキシ樹脂に1μmから50μmの粒径分布を有するシリカフィラーを70重量%添加した樹脂を硬化させたものである。第1封止枠57は、ガラス転移点(Tg)が194℃で、ガラス転移点以下において、ヤング率は10GPa、熱膨張係数(CTE)は20×10−6−1である。
第2封止枠58は、MEMS素子52およぶ第1封止枠57を保護する。第2封止枠58は、封止キャップ56または外部接続電極59(後述する引き出し配線61)の下面(図16では上側)に設けられ、実際には、MEMS素子52および第1封止枠57の側面を取り囲むような枠状または環状をしている。第2封止枠58は、さらに、その内部に、後述する貫通ビア60が設けられている。第2封止枠58は、本例では、断面形状において高さが110μm、幅が150μmであり、封止キャップ56と同じ種類の酸無水物系エポキシ樹脂に1μmから50μmの粒径分布を有するシリカフィラーを80重量%添加した樹脂を硬化させたものである。第2封止枠58は、ガラス転移点(Tg)が192℃で、ガラス転移点以下において、ヤング率は14GPa、熱膨張係数(CTE)は15×10−6−1である。従って、本実施の形態では、封止部材を構成する封止枠が二重構造となっている。
外部接続電極59は、MEMS素子52の電極8と電極パッド54とを電気的に接続し、MEMSパッケージ51の外部とMEMS素子52の内部とを電気的に接続する。外部接続電極51は、貫通ビア60、引き出し配線61、および、Auバンプ62を備えて構成されている。貫通ビア60は、第2封止枠58を貫通し、電極パッド54と引き出し配線59とを電気的に接続する。貫通ビア60は、本例では、Cuが用いられる。引き出し配線61は、封止キャップ56の下面(図16では上側)に形成され、貫通ビア60とAuバンプ62とを電気的に接続する。引き出し配線61は、本例では、厚さが1μmであり、Cuが用いられる。Auバンプ62は、引き出し配線61とMEMS素子52の電極8とを電気的に接続し、本例では、高さ20μm、直径50μmの形状をしている。
電極パッド54は、外部接続電極59と電気的に接続する外部電極であり、封止部材53(第2封止枠58または貫通ビア60)の下面(図16では上側)に形成される。電極パッド54は、本例では、厚さが5μmであり、Cuが用いられる。
(半導体装置の製造方法)
次に、本実施の形態にかかる半導体装置(MEMSパッケージ)の製造方法について説明する。図17−1〜図17−9は、本実施の形態にかかるMEMSパッケージ51の工程断面図である。
最初に、封止キャップ56となる基板を形成する。具体的には、0.8mm厚のガラス基板15上に、厚さ100μmのポリエチレンテレフタレート(PET)樹脂フィルムの両面に厚さ10μmのアクリル系粘着層を形成した両面粘着シート16を貼付した支持基板17を用意する。そして、支持基板17上に、第1の実施の形態で使用した酸無水物系エポキシ樹脂とは別の種類の酸無水物系エポキシ樹脂に1μmから50μmの粒径分布を有するシリカフィラーを90重量%添加した樹脂を70μmの厚さに印刷形成する。その後、封止キャップ56となる基板が形成された支持基板17を、120℃で仮焼成し、封止キャップ56となる基板から支持基板17を剥離する。さらに、封止キャップ56となる基板を185℃で30分本焼成する。
次に、封止キャップ56となる基板の所望の位置に、通常の薄膜工程で、スパッタとフォトリソグラフィ法とを用いて、厚み1μm、線幅60μmの引き出し配線61をCuで形成する。そして、高さ20μm、直径50μmのAuバンプ62を形成し、さらに、封止キャップ56となる基板の形成に用いたのと同じ種類の酸無水物系エポキシ樹脂に1μmから50μmの粒径分布を有するシリカフィラーを70重量%添加した樹脂で、ディスペンサにより所望の位置に第1封止枠57を形成する。図17−1は、封止キャップ56となる基板上に、引き出し配線61、Auバンプ62、および、第1封止枠57が形成された後のMEMSパッケージ51の工程断面図である。
次に、真空チャンバー(図示せず)内において、MEMS素子52が複数形成された基板と封止キャップ56となる基板とを対向させて、MEMS素子52の電極8(アルミ)とAuバンプ62の間の電気的接続が確保できるように位置合わせする。なお、MEMS素子52が複数形成された基板のうち、シリコン基板55に相当する部分の厚さは400μmである。図17−2は、MEMS素子52が複数形成された基板と封止キャップ56となる基板とを位置合わせ中のMEMSパッケージ51の工程断面図である。
次に、MEMS素子52が複数形成された基板と封止キャップ56となる基板とを貼り合わせ、120℃で30分、185℃で30分、250℃で30分の三段階で熱処理を行う。この工程により、第1封止枠57の樹脂の硬化を行うと同時に、電極8(アルミ)とAuバンプ62との電気的接続を確保し、高真空を保持したままMEMS可動部6および中空領域7が封止される。図17−3は、MEMS可動部6および中空領域7が封止された後のMEMSパッケージ51の工程断面図である。
次に、前工程で貼り合わせた基板において、MEMS素子52が複数形成された基板の貼り合わせ面と反対側の面(シリコン基板55側)を研磨し、シリコン基板55の厚みを80μmとする。図17−4は、シリコン基板55を研磨後のMEMSパッケージ51の工程断面図である。
次に、この基板をダイシングにより素子に個片化する。図17−5は、基板をダイシング中のMEMSパッケージ51の工程断面図である。
次に、個片化後の素子を、粘着層63が形成されたガラス基板64からなる支持基板65上に搭載する。図17−6は、個片化後の素子を、粘着層63が形成されたガラス基板64からなる支持基板65上に搭載した後のMEMSパッケージ51の工程断面図である。
次に、個片化後の素子が搭載された支持基板65を、印刷機を備えた真空チャンバー(図示せず)に設置する。そして、真空チャンバー(図示せず)内で、封止キャップ56となる基板の形成に用いたのと同じ種類の酸無水物系エポキシ樹脂に1μmから50μmの粒径分布を有するシリカフィラーを80重量%添加した樹脂を、マスクを用いて印刷することにより、直径70μmの貫通ビア60が形成される孔66が設けられた、厚さ110μmの樹脂層からなる第2封止枠58を形成する。図17−7は、第2封止枠58が形成された後のMEMSパッケージ51の工程断面図である。
次に、第2封止枠58が形成された後の個片化後の素子が搭載された支持基板65を、真空チャンバー(図示せず)内で120℃に昇温し、30分保持した後、印刷機から取り出す。そして、支持基板65を剥離して、185℃で30分本焼成を行い、第2封止枠58の硬化を行う。ここで、第2封止枠58が硬化することにより、第2封止枠58と個片化後の素子とが一体化した基板が形成される。この基板を、Cuメッキ浴に浸漬し、貫通ビア60を形成した後、薄膜工程で電極パッド54のサイズに対応する厚さ0.2μmのCuパターンを形成、さらにCuメッキ浴に浸漬し、厚さ5μmのCuの電極パッド54を形成する。図17−8は、貫通ビア60と電極パッド54とが形成された後のMEMSパッケージ51の工程断面図である。ここまでの工程で、複数のMEMSパッケージ51がつながった状態の基板が完成する。
最後に、完成した基板をダイシングによりMEMSパッケージ51に個片化する。図17−9は、完成した基板をダイシング中のMEMSパッケージ51の工程断面図である。以上の工程を経て、MEMSパッケージ51が完成する。
ここで、封止キャップ56、第1封止枠57、および、第2封止枠58は、いずれもフィラー充填率の高い樹脂を用いているため、樹脂の硬化収縮率が小さく、硬化後の樹脂の材料定数として、ヤング率が大きく、熱膨張係数(CTE)が小さいことから、高い機械的強度を有し、気密性の保持された信頼性の高いMEMSパッケージを得ることができる。
また、構成樹脂の剛性が高いことから、研磨工程でも何ら問題が生じることなく、十分な機械的強度を保ったまま、薄化されたMEMSパッケージが得ることができる。さらに、本実施の形態の製造プロセスを用いることにより、簡便な方法で、真空封止されたMEMSパッケージを得ることができるので、製造コストの大幅な低減が可能である。
このように、第5の実施の形態にかかる半導体装置によれば、封止部材を構成する封止枠が二重になっているので、樹脂の硬化時に発生する応力と反りとを抑制することができ、全体の厚さが薄くてもMEMSパッケージ内の中空構造の変形を防ぎ、機械的強度と気密性を保持することができる結果、信頼性を向上させることが可能となる。
(第6の実施の形態)
第6の実施の形態にかかる半導体装置は、第5の実施の形態にかかるMEMSパッケージを用いた擬似SOC基板であり、第2の実施の形態にかかる擬似SOC基板に比べて、全体の厚さが薄くなっている。第6の実施の形態について、添付図面を参照して説明する。本実施の形態にかかる半導体装置の構成のうち、第5の実施の形態と異なる部分を説明する。他の部分については第5の実施の形態と同様であるので、上述した説明を参照し、ここでの説明を省略する。
図18は、第6の実施の形態にかかる半導体装置の構成を示す断面図である。なお、本実施の形態にかかる半導体装置は、第5の実施の形態にかかるMEMSパッケージと他のチップとを接着樹脂(埋め込み樹脂)を用いて、再配置、再結合させ、擬似的に一枚の基板上に形成した擬似SOC基板である。
擬似SOC基板71は、MEMSパッケージ51、ICチップ72、受動部品73、および、埋め込み樹脂74を備えて構成されている。擬似SOC基板71は、本例では、厚さが160μmである。ICチップ72は、半導体素子であるICが形成されたウェハを検査選別後ダイシングにより個別のチップにしたものである。ICチップ72は、接続パッド75を備えて構成されている。接続パッド75は、ICチップ72の内部と電気的に接続する外部電極であり、ICチップ72の上面に形成されている。受動部品73は、抵抗やコンデンサなどの電子部品が形成されたウェハを検査選別後ダイシングにより個別のチップにしたものである。
埋め込み樹脂74は、MEMSパッケージ51、ICチップ72、および、受動部品73のチップの間に配置され、それらのチップを接着する。埋め込み樹脂74は、本例では、160μmの厚さを有し、MEMSパッケージ51の封止キャップ56、第1封止枠57、および、第2封止枠58と同じ種類の酸無水物系エポキシ樹脂に1μmから50μmの粒径分布を有するシリカを主成分とするフィラーを85重量%添加した樹脂を硬化させたものである。埋め込み樹脂74は、ガラス転移点(Tg)が192℃で、ガラス転移点以下において、ヤング率は16GPa、熱膨張係数(CTE)は10×10−6−1である。
(半導体装置の製造方法)
次に、本実施の形態にかかる半導体装置(擬似SOC基板)の製造方法について説明する。図19−1〜図19−5は、本実施の形態にかかる擬似SOC基板71の工程断面図である。
最初に、MEMSパッケージ51、ICチップ72、および、受動部品73を、支持基板26上に仮接着する。具体的には、0.8mm厚のガラス基板27上に、厚さ100μmのPETフィルムの両面に厚さ10μmのアクリル系粘着層を形成した両面粘着シート28を貼付した支持基板26を用いて、支持基板26上に、MEMSパッケージ51、ICチップ72、および、受動部品73を、チップマウンターによりチップ間ギャップ0.5mmで搭載し、粘着層28上に仮接着する。図19−1は、仮接着後の擬似SOC基板71の工程断面図である。
次に、埋め込み樹脂74からなる層を形成する。具体的には、MEMSパッケージ51の封止キャップ56、第1封止枠57、および、第2封止枠58の形成に用いたのと同じ種類の酸無水物系エポキシ樹脂に1μmから50μmの粒径分布を有するシリカフィラーを85重量%添加した樹脂を、各チップの裏面が埋まる高さである600μmの厚さに印刷形成する。図19−2は、埋め込み樹脂74からなる層が形成された後の擬似SOC基板71の工程断面図である。
次に、各チップが埋め込まれた埋め込み樹脂74からなる層と支持基板26とを、120℃で仮焼成し、その後、支持基板26を剥離する。図19−3は、支持基板26を剥離後の擬似SOC基板71の工程断面図である。さらに、各チップが埋め込まれた埋め込み樹脂74からなる層を185℃で本焼成する。ここまでの工程で、埋め込み樹脂74に各チップが埋め込まれた状態の基板が完成する。
最後に、前工程で完成した基板において、埋め込み樹脂74が全面に露出している面側から、埋め込み樹脂74(さらに、各チップ)を研磨する。図19−4は、埋め込み樹脂74に各チップが埋め込まれた状態の基板を研磨中の擬似SOC基板71の工程断面図である。そして、基板の厚さが160μmとなった段階で、研磨を終了する。以上の工程を経て、薄くて高密度な擬似SOC基板71が完成する。図19−5は、完成後の擬似SOC基板71の工程断面図である。
ここで、擬似SOC基板71は、フィラー高充填樹脂からなる埋め込み樹脂74を用いていることから、樹脂の硬化時において生じる応力と変形が低減される。そのため、薄化されたMEMSパッケージ51を埋め込んだ構成においても、十分な機械的強度と気密性とを保持することができる。また、樹脂の剛性が高いことから、研磨工程でも何ら問題が生じることなく、十分な機械的強度を保ったまま、薄化された擬似SOC基板を得ることができる。
このように、第6の実施の形態にかかる半導体装置によれば、MEMSパッケージの側面、ICチップの側面、および、受動部品の側面を接着する埋め込み樹脂に、無機材料を主成分とするフィラーが添加された樹脂を使用しているので、樹脂の硬化時に発生する応力と変形とを低減することができ、全体の厚さが薄くても、信頼性を向上させることが可能となる。
(第7の実施の形態)
第7の実施の形態にかかる半導体装置は、MEMSパッケージがMEMS素子全体を封止する構造となっている。第7の実施の形態について、添付図面を参照して説明する。本実施の形態にかかる半導体装置の構成のうち、第1の実施の形態と異なる部分を説明する。他の部分については第1の実施の形態と同様であるので、上述した説明を参照し、ここでの説明を省略する。
図20は、第7の実施の形態にかかる半導体装置の構成を示す断面図である。MEMSパッケージ81は、MEMS素子2と封止部材82とを備えて構成されている。MEMS素子2は、シリコン基板5、MEMS可動部6、中空領域7、および、電極8を備えて構成されている。
封止部材82は、MEMS素子2全体を封止し、すなわち、MEMS可動部6を中空領域7を形成するように封止する。従って、封止部材82により、MEMS可動部6が封止された中空構造を形成する。封止部材82は、セラミックパッケージ83、封止キャップ84、外部接続電極85、および、封止枠86を備えて構成されている。
セラミックパッケージ83は、MEMS素子2を固定し、パッケージする。セラミックパッケージ83には、引き出し電極87および接続端子ピン88が形成されている。引き出し電極87は、セラミックパッケージ83本体の上面に形成され、ボンディングワイヤ89と電気的に接続する。なお、ボンディングワイヤ89は、電極8と引き出し配線87とを電気的に接続する。接続端子ピン88は、引き出し電極87と電気的に接続する接続端子である。ここで、引き出し電極87およびボンディングワイヤ89は、MEMS素子2の電極8と接続端子ピン88とを電気的に接続し、MEMSパッケージ81の外部とMEMS素子2の内部とを電気的に接続する外部接続電極85に相当する。
封止キャップ84は、MEMS素子2の上面側を覆う。封止キャップ84は、本例では、厚さ200μmで10mm角のパイレックスガラス(登録商標)である。
封止枠86は、セラミックパッケージ83と封止キャップ84とを接続し、MEMS素子2が搭載された内部を密閉する。封止枠86は、セラミックパッケージ83と封止キャップ84間に設けられ、実際には、枠状または環状をしている。封止枠86は、本例では、断面形状において高さが20μm、幅が150μmであり、第1の実施の形態における封止枠10と同じ種類の酸無水物系エポキシ樹脂に5μmから20μmの粒径分布を有するシリカを主成分とするフィラーを90重量%添加した樹脂を硬化させたものである。封止枠86は、ガラス転移点(Tg)が182℃で、ガラス転移点(Tg)以下において、ヤング率は15GPa、熱膨張係数(CTE)は8×10−6−1である。
(半導体装置の製造方法)
次に、本実施の形態にかかる半導体装置(MEMSパッケージ)の製造方法について説明する。初めに、MEMS素子2を搭載したセラミックパッケージ83の上面に、ディスペンサにより、第1の実施の形態における封止枠10と同じ種類の酸無水物系エポキシ樹脂に5μmから20μmの粒径分布を有するシリカを主成分とするフィラーを90重量%添加した樹脂で、高さが35μm、幅が130μmである封止枠86を形成する。
次に、真空チャンバー(図示せず)内で、MEMS素子2を搭載したセラミックパッケージ83をステージ上に載せ、厚さ200μmで10mm角のパイレックスガラス(登録商標)である封止キャップ84を位置合わせして、封止枠86上に載せる。この時、ガラスの自重による封止枠86の変形はない。そして、封止キャップ84に15Nの荷重を掛け、封止枠86をわずかに変形させて封止枠86とセラミックパッケージ83の隙間および封止枠86と封止キャップ84の隙間を埋める。封止枠86の樹脂はフィラー高充填樹脂であるため粘度が高く、隙間を埋めた後の封止枠86の形状は、高さが20μm、幅が150μmの形状となる。その後、ステージを120℃に上昇して30分保持し、さらに、180℃で30分保持した後、チャンバー内から取り出す。以上の工程を経て、MEMSパッケージ81が完成する。
ここで、MEMSパッケージ81は、フィラー高充填樹脂からなる封止枠86を用いていることから、樹脂の硬化時において生じる応力と変形が低減され、硬化後の材料定数もガラス基板やセラミックパッケージに近いことから、高い信頼性を有した真空封止パッケージが得ることができる。また、本実施の形態の製造プロセスを用いることにより、個片化されたMEMS素子を、通常のセラミックパッケージを用いて簡便に封止し、パッケージ化することができるので、製造コストの大幅な低減が可能である。
このように、第7の実施の形態にかかる半導体装置によれば、セラミックパッケージと封止キャップとを無機材料を主成分とするフィラーが添加された樹脂からなる封止枠で接続することにより、MEMS素子を封止することができるので、製造コストを大幅に低減することが可能となる。
上記の実施の形態では、封止キャップ、封止枠、および、埋め込み樹脂として、エポキシ樹脂を用いたが、他にポリイミド樹脂、シリコン樹脂、液晶ポリマーなど、電気的特性に優れ、高い接着性を有する樹脂であり、かつ、フィラーの添加により、樹脂のガラス転移点が160〜200℃で、ガラス転移点以下で、ヤング率が9〜18GPa、熱膨張係数(CTE)が8〜23×10−6−1の範囲の材料定数が得られる樹脂であれば、エポキシ樹脂の代わりに用いても同様の効果を挙げることができる。
また、上記の実施の形態で封止キャップ、封止枠、および、埋め込み樹脂に用いた樹脂は、硬化時にガスが発生しないことから、真空チャンバー内で硬化させて封止する際に中空領域内を高真空に保持する機能を十分果たすものであることは言うまでもない。
また、上記の実施の形態では、各実施の形態における封止キャップ、封止枠、および、埋め込み樹脂を構成する樹脂材料を、それぞれ単一の樹脂としたが、必要に応じて、これらを複数の樹脂材料からなる積層体で構成してもよい。その場合、フィラーの材質、粒径、添加量などを調整して、得られる樹脂の材料定数が所定の範囲に含まれるように最適化することが重要である。
また、上記の実施の形態では、フィラーの材料として、シリカを用いたが、他に、耐熱性、絶縁特性、放熱特性など、必要な半導体装置の特性に応じて、カーボン粒子、窒化アルミニウム、銅・アルミ・銀などの金属粒子、窒化ホウ素やアルミナ、カーボンナノチューブなどを用いた場合でも同様の効果を挙げることが可能である。また、シリカの表面にエポキシ樹脂をコートした複合材料でも同様の効果をあげることができる。
本発明は、全ての半導体装置の気密封止に有用である。
酸無水物系エポキシ樹脂に、20μmから55μmの粒径分布を有するシリカを主成分とするフィラーを充填した場合に、フィラーの充填率(重量%)と剥離強度(MPa)との関係を示す図である。 JIS K6850に示す樹脂の引っ張りせん断強度(剥離強度)の測定法を説明する図である。 シリコン基板上での樹脂のシェア強度(剥離強度)を測定する方法を説明する図である。 応力解析モデルを示す図である。 埋め込み樹脂のフィラー充填率を変えることにより、埋め込み樹脂のヤング率を変えた場合におけるチップ端部の表面に掛かる応力の変化を示すグラフである。 埋め込み樹脂のフィラー充填率を変えることにより、埋め込み樹脂の熱膨張係数(CTE)を変えた場合におけるチップ端部の表面に掛かる応力の変化を示すグラフである。 フィラー充填率70重量%のモデル図である。 第1の実施の形態にかかる半導体装置の構成を示す断面図である。 封止キャップとなる基板が形成された後のMEMSパッケージの工程断面図である。 引き出し配線が形成された後のMEMSパッケージの工程断面図である。 Auバンプが形成された後のMEMSパッケージの工程断面図である。 MEMS素子が複数形成された基板と封止キャップとなる基板とを位置合わせ中のMEMSパッケージの工程断面図である。 MEMS可動部および中空領域が封止された後のMEMSパッケージの工程断面図である。 電極パッドが形成された後のMEMSパッケージの工程断面図である。 完成した基板をダイシング中のMEMSパッケージの工程断面図である。 第2の実施の形態にかかる半導体装置の構成を示す断面図である。 仮接着後の擬似SOC基板の工程断面図である。 埋め込み樹脂からなる層が形成された後の擬似SOC基板の工程断面図である。 支持基板を剥離後の擬似SOC基板の工程断面図である。 第3の実施の形態にかかる半導体装置の構成を示す断面図である。 第1平坦化膜が形成された後の擬似SOCモジュールの工程断面図である。 第1ビアホールが形成された後の擬似SOCモジュールの工程断面図である。 第1配線層が形成された後の擬似SOCモジュールの工程断面図である。 第2ビアホールが形成された後の擬似SOCモジュールの工程断面図である。 第2配線層が形成された後の擬似SOCモジュールの工程断面図である。 第4の実施の形態にかかる半導体装置の構成を示す断面図である。 封止枠が形成された後のMEMSパッケージの工程断面図である。 引き出し配線が形成された後のMEMSパッケージの工程断面図である。 封止キャップとなる基板にMEMS素子が搭載中のMEMSパッケージの工程断面図である。 MEMS可動部および中空領域が封止された後のMEMSパッケージの工程断面図である。 電極パッドが形成された後のMEMSパッケージの工程断面図である。 完成した基板をダイシング中のMEMSパッケージの工程断面図である。 第5の実施の形態にかかる半導体装置の構成を示す断面図である。 封止キャップとなる基板上に、引き出し配線、Auバンプ、および、第1封止枠が形成された後のMEMSパッケージの工程断面図である。 MEMS素子が複数形成された基板と封止キャップとなる基板とを位置合わせ中のMEMSパッケージの工程断面図である。 MEMS可動部および中空領域が封止された後のMEMSパッケージの工程断面図である。 シリコン基板を研磨後のMEMSパッケージの工程断面図である。 基板をダイシング中のMEMSパッケージの工程断面図である。 個片化後の素子を、粘着層が形成されたガラス基板からなる支持基板上に搭載した後のMEMSパッケージの工程断面図である。 第2封止枠が形成された後のMEMSパッケージの工程断面図である。 貫通ビアと電極パッドとが形成された後のMEMSパッケージの工程断面図である。 完成した基板をダイシング中のMEMSパッケージの工程断面図である。 第6の実施の形態にかかる半導体装置の構成を示す断面図である。 仮接着後の擬似SOC基板の工程断面図である。 埋め込み樹脂からなる層が形成された後の擬似SOC基板の工程断面図である。 支持基板を剥離後の擬似SOC基板の工程断面図である。 埋め込み樹脂に各チップが埋め込まれた状態の基板を研磨中の擬似SOC基板の工程断面図である。 完成後の擬似SOC基板の工程断面図である。 第7の実施の形態にかかる半導体装置の構成を示す断面図である。
符号の説明
1、41、51、81 MEMSパッケージ
2、52 MEMS素子
3、42、53、82 封止部材
4、54 電極パッド
5、55、104 シリコン基板
6 MEMS可動部
7 中空領域
8 電極
9、44、56、84 封止キャップ
10、45、86 封止枠
11、46、59、85 外部接続電極
12、60 貫通ビア
13、47、61 引き出し配線
14、62 Auバンプ
15、27、64 ガラス基板
16、28、 両面粘着シート
17、26、65 支持基板
21、71 擬似SOC基板
22、72 ICチップ
23、73 受動部品
24、43、74 埋め込み樹脂
25、75 接続パッド
63 粘着層
31 擬似SOCモジュール
32 グローバル配線層
33 第1平坦化膜
34 第2平坦化膜
35 第1コンタクト
36 第2コンタクト
37 第1配線層
38 第2配線層
39 第1ビアホール
40 第2ビアホール
48 半田バンプ
57 第1封止枠
58 第2封止枠
66 孔
83 セラミックパッケージ
87 引き出し電極
88 接続端子ピン
89 ボンディングワイヤ
101 アルミ合金
102 樹脂層
103 つかみ部分
105、108 樹脂
106 爪
107 チップ
109 擬似SOC基板表面
110 点線で囲まれた部分
111 フィラー
112 ベース樹脂

Claims (12)

  1. 可動部を有するMEMS素子と、
    前記可動部の間に空隙を形成して中空構造となるように前記MEMS素子を封止する封止部材と、を備え、
    前記封止部材は、
    前記可動部の上側を覆うように形成された封止キャップと、
    前記MEMS素子と前記封止キャップとを接着する、無機材料を主成分とするフィラーが添加された第1の樹脂からなる封止枠と、
    前記MEMS素子の電極と電気的に接続する外部接続電極と、を備えたこと、
    を特徴とする半導体装置。
  2. 前記封止キャップは、無機材料を主成分とするフィラーが添加された第2の樹脂からなること、
    を特徴とする請求項1に記載の半導体装置。
  3. 前記第1の樹脂は、ガラス転移点が160〜200℃の範囲にあり、ガラス転移点以下では、ヤング率が9〜18GPaの範囲にあり、熱膨張係数が8〜23×10−6−1の範囲にあること、
    を特徴とする請求項1または2に記載の半導体装置。
  4. 前記第2の樹脂は、ガラス転移点が160〜200℃の範囲にあり、ガラス転移点以下では、ヤング率が9〜18GPaの範囲にあり、熱膨張係数が8〜23×10−6−1の範囲にあること、
    を特徴とする請求項1〜3のいずれか一項に記載の半導体装置。
  5. 可動部を有するMEMS素子と、前記可動部の間に空隙を形成して中空構造となるように前記MEMS素子を封止する封止部材と、を備え、前記封止部材が、前記可動部の上側を覆うように形成された封止キャップと、前記MEMS素子と前記封止キャップとを接着する、無機材料を主成分とするフィラーが添加された第1の樹脂からなる封止枠と、前記MEMS素子の電極と電気的に接続する外部接続電極と、を備えたチップと、
    前記チップとは異なる種類の半導体素子と、
    前記チップの側面と前記半導体素子の側面とを接着する、無機材料を主成分とするフィラーが添加された第2の樹脂からなる埋め込み樹脂と、を備えたこと、
    を特徴とする半導体装置。
  6. 前記封止キャップは、無機材料を主成分とするフィラーが添加された第3の樹脂からなること、
    を特徴とする請求項5に記載の半導体装置。
  7. 前記チップは、前記封止部材の上面に形成され、前記外部接続電極と電気的に接続する第1の接続パッドをさらに備え、
    前記半導体素子は、その上面に形成され、前記半導体素子と電気的に接続する第2の接続パッドをさらに備えたこと、
    を特徴とする請求項5または6に記載の半導体装置。
  8. 前記チップ、前記半導体素子、および、前記埋め込み樹脂の上面を覆う絶縁膜と、
    前記絶縁膜上に形成され、前記第1の接続パッドと前記第2の接続パッドとを電気的に接続する配線と、をさらに備えたこと、
    を特徴とする請求項7に記載の半導体装置。
  9. 前記第1の樹脂は、ガラス転移点が160〜200℃の範囲にあり、ガラス転移点以下では、ヤング率が9〜18GPaの範囲にあり、熱膨張係数が8〜23×10−6−1の範囲にあること、
    を特徴とする請求項5〜8のいずれか一項に記載の半導体装置。
  10. 前記第2の樹脂は、ガラス転移点が160〜200℃の範囲にあり、ガラス転移点以下では、ヤング率が9〜18GPaの範囲にあり、熱膨張係数が8〜23×10−6−1の範囲にあること、
    を特徴とする請求項5〜9のいずれか一項に記載の半導体装置。
  11. 前記第3の樹脂は、ガラス転移点が160〜200℃の範囲にあり、ガラス転移点以下では、ヤング率が9〜18GPaの範囲にあり、熱膨張係数が8〜23×10−6−1の範囲にあること、
    を特徴とする請求項5〜10のいずれか一項に記載の半導体装置。
  12. 封止キャップが複数形成された第1の基板を形成する工程と、
    前記第1の基板と、可動部を有するMEMS素子が複数形成された第2の基板とを、前記封止キャップが前記可動部の上側を覆い、前記可動部の間に空隙を形成して中空構造となるように、無機材料を主成分とするフィラーが添加された樹脂からなる封止枠で接着する工程と、
    前記封止キャップと前記封止枠とにより前記可動部が封止された状態で、前記MEMS素子を個片化する工程と、を含むこと、
    を特徴とする半導体装置の製造方法。
JP2008143323A 2008-05-30 2008-05-30 半導体装置およびその製造方法 Pending JP2009285810A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008143323A JP2009285810A (ja) 2008-05-30 2008-05-30 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008143323A JP2009285810A (ja) 2008-05-30 2008-05-30 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2009285810A true JP2009285810A (ja) 2009-12-10

Family

ID=41455535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008143323A Pending JP2009285810A (ja) 2008-05-30 2008-05-30 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2009285810A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013531387A (ja) * 2010-07-12 2013-08-01 エプコス アーゲー モジュールパッケージ及びその製造方法
JP2014003219A (ja) * 2012-06-20 2014-01-09 Nichicon Corp パワーモジュールの設計方法
JP2014003218A (ja) * 2012-06-20 2014-01-09 Nichicon Corp パワーモジュール
WO2014156834A1 (ja) * 2013-03-28 2014-10-02 日東電工株式会社 中空封止用樹脂シート及び中空パッケージの製造方法
JP2014187354A (ja) * 2013-02-21 2014-10-02 Ricoh Co Ltd デバイス、及びデバイスの作製方法
JP2017534178A (ja) * 2014-10-31 2017-11-16 ゼネラル・エレクトリック・カンパニイ 非磁性パッケージおよび製造方法
KR20200118189A (ko) 2018-03-16 2020-10-14 미쓰비시덴키 가부시키가이샤 기판 본딩 구조 및 기판 본딩 방법
CN111834595A (zh) * 2019-04-16 2020-10-27 住友化学株式会社 非水电解液二次电池用多孔层

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003161896A (ja) * 2001-09-03 2003-06-06 Ngk Insulators Ltd 表示装置及びその製造方法
JP2004255487A (ja) * 2003-02-25 2004-09-16 Nippon Telegr & Teleph Corp <Ntt> Memsの製造方法
JP2006032617A (ja) * 2004-07-15 2006-02-02 Hitachi Ltd 半導体パワーモジュール
JP2006088268A (ja) * 2004-09-24 2006-04-06 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びその製造方法
JP2006179538A (ja) * 2004-12-21 2006-07-06 Hitachi Ltd 半導体パワーモジュール
JP2006179732A (ja) * 2004-12-24 2006-07-06 Hitachi Ltd 半導体パワーモジュール
JP2006202835A (ja) * 2005-01-18 2006-08-03 Kato Denki Seisakusho:Kk 樹脂成形体、半導体パッケージおよび樹脂成形体の製造方法
JP2007007774A (ja) * 2005-06-30 2007-01-18 Toshiba Corp 微小電気機械装置用パッケージおよびその製造方法
JP2007194591A (ja) * 2006-01-16 2007-08-02 Samsung Electronics Co Ltd ウェハレベルパッケージングキャップ及びその製造方法
WO2008023824A1 (fr) * 2006-08-25 2008-02-28 Sanyo Electric Co., Ltd. Dispositif à semi-conducteur et son procédé de fabrication
JP2008093761A (ja) * 2006-10-10 2008-04-24 Honeywell Internatl Inc 選択シリコン融解ボンディングのための表面準備
JP2008114319A (ja) * 2006-11-02 2008-05-22 Seiko Epson Corp 静電アクチュエータ、液滴吐出ヘッド、液滴吐出装置及び静電デバイスの製造方法
JP2008135594A (ja) * 2006-11-29 2008-06-12 Kyocera Corp 微小電子機械部品封止用基板及び複数個取り形態の微小電子機械部品封止用基板、並びに微小電子機械装置及び微小電子機械装置の製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003161896A (ja) * 2001-09-03 2003-06-06 Ngk Insulators Ltd 表示装置及びその製造方法
JP2004255487A (ja) * 2003-02-25 2004-09-16 Nippon Telegr & Teleph Corp <Ntt> Memsの製造方法
JP2006032617A (ja) * 2004-07-15 2006-02-02 Hitachi Ltd 半導体パワーモジュール
JP2006088268A (ja) * 2004-09-24 2006-04-06 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びその製造方法
JP2006179538A (ja) * 2004-12-21 2006-07-06 Hitachi Ltd 半導体パワーモジュール
JP2006179732A (ja) * 2004-12-24 2006-07-06 Hitachi Ltd 半導体パワーモジュール
JP2006202835A (ja) * 2005-01-18 2006-08-03 Kato Denki Seisakusho:Kk 樹脂成形体、半導体パッケージおよび樹脂成形体の製造方法
JP2007007774A (ja) * 2005-06-30 2007-01-18 Toshiba Corp 微小電気機械装置用パッケージおよびその製造方法
JP2007194591A (ja) * 2006-01-16 2007-08-02 Samsung Electronics Co Ltd ウェハレベルパッケージングキャップ及びその製造方法
WO2008023824A1 (fr) * 2006-08-25 2008-02-28 Sanyo Electric Co., Ltd. Dispositif à semi-conducteur et son procédé de fabrication
JP2008093761A (ja) * 2006-10-10 2008-04-24 Honeywell Internatl Inc 選択シリコン融解ボンディングのための表面準備
JP2008114319A (ja) * 2006-11-02 2008-05-22 Seiko Epson Corp 静電アクチュエータ、液滴吐出ヘッド、液滴吐出装置及び静電デバイスの製造方法
JP2008135594A (ja) * 2006-11-29 2008-06-12 Kyocera Corp 微小電子機械部品封止用基板及び複数個取り形態の微小電子機械部品封止用基板、並びに微小電子機械装置及び微小電子機械装置の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9576870B2 (en) 2010-07-12 2017-02-21 Epcos Ag Module package and production method
JP2013531387A (ja) * 2010-07-12 2013-08-01 エプコス アーゲー モジュールパッケージ及びその製造方法
JP2014003219A (ja) * 2012-06-20 2014-01-09 Nichicon Corp パワーモジュールの設計方法
JP2014003218A (ja) * 2012-06-20 2014-01-09 Nichicon Corp パワーモジュール
JP2014187354A (ja) * 2013-02-21 2014-10-02 Ricoh Co Ltd デバイス、及びデバイスの作製方法
WO2014156834A1 (ja) * 2013-03-28 2014-10-02 日東電工株式会社 中空封止用樹脂シート及び中空パッケージの製造方法
JP2014209566A (ja) * 2013-03-28 2014-11-06 日東電工株式会社 中空封止用樹脂シート及び中空パッケージの製造方法
JP2017534178A (ja) * 2014-10-31 2017-11-16 ゼネラル・エレクトリック・カンパニイ 非磁性パッケージおよび製造方法
KR20200118189A (ko) 2018-03-16 2020-10-14 미쓰비시덴키 가부시키가이샤 기판 본딩 구조 및 기판 본딩 방법
US11244874B2 (en) 2018-03-16 2022-02-08 Mitsubishi Electric Corporation Substrate bonding structure and substrate bonding method
CN111834595A (zh) * 2019-04-16 2020-10-27 住友化学株式会社 非水电解液二次电池用多孔层
JP2020177771A (ja) * 2019-04-16 2020-10-29 住友化学株式会社 非水電解液二次電池用多孔質層
JP7215955B2 (ja) 2019-04-16 2023-01-31 住友化学株式会社 非水電解液二次電池用多孔質層

Similar Documents

Publication Publication Date Title
KR100621438B1 (ko) 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
JP4390775B2 (ja) 半導体パッケージの製造方法
JP5728423B2 (ja) 半導体装置の製造方法、半導体集積装置及びその製造方法
JP2009285810A (ja) 半導体装置およびその製造方法
TWI763666B (zh) 連接電子組件至基板
JP5657908B2 (ja) インターポーザ基板アセンブリ、電子デバイス・アセンブリ及びこれの製造方法
JP4188337B2 (ja) 積層型電子部品の製造方法
JP5864180B2 (ja) 半導体パッケージ及びその製造方法
KR101157726B1 (ko) 극박 적층 칩 패키징
US20050110156A1 (en) Wafer level packages for chips with sawn edge protection
JP5588620B2 (ja) ウェーハ・レベル・パッケージ及びその形成方法
US20110303993A1 (en) Semiconductor sensor device, method of manufacturing semiconductor sensor device, package, method of manufacturing package, module, method of manufacturing module, and electronic device
JP2010034403A (ja) 配線基板及び電子部品装置
TW200834840A (en) Semiconductor image device package with die receiving through-hole and method of the same
JP2009071095A (ja) 半導体装置の製造方法
JP2010093257A (ja) ウェーハレベルの気密インターフェイスチップを実施するためのシステム及び方法
JP2013069807A (ja) 半導体パッケージ及びその製造方法
JP2008258604A (ja) 並列構成のマルチチップを有する半導体デバイスパッケージおよびその製造方法
JP2014017485A (ja) ダイおよび基板を接続する剛性相互接続構造を有するデバイスパッケージならびにその方法
JP4923486B2 (ja) 電子デバイス、電子デバイスの製造方法
JP2007017199A (ja) チップスケールパッケージおよびその製造方法
JP4175138B2 (ja) 半導体装置
JP4828515B2 (ja) 半導体装置の製造方法
JP4869322B2 (ja) 半導体装置および半導体装置の製造方法
TWI676266B (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111018