JP2014017485A - ダイおよび基板を接続する剛性相互接続構造を有するデバイスパッケージならびにその方法 - Google Patents

ダイおよび基板を接続する剛性相互接続構造を有するデバイスパッケージならびにその方法 Download PDF

Info

Publication number
JP2014017485A
JP2014017485A JP2013142648A JP2013142648A JP2014017485A JP 2014017485 A JP2014017485 A JP 2014017485A JP 2013142648 A JP2013142648 A JP 2013142648A JP 2013142648 A JP2013142648 A JP 2013142648A JP 2014017485 A JP2014017485 A JP 2014017485A
Authority
JP
Japan
Prior art keywords
die
metal
conductive
interconnect structure
bond pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013142648A
Other languages
English (en)
Inventor
Foong Yap Weng
フーン ヤプ ウェン
Cheng Law Lai
チェン ロー ライ
Kid Wong Boh
キッド ウォン ボー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of JP2014017485A publication Critical patent/JP2014017485A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861Lead-frames fixed on or encapsulated in insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】ワイヤ短絡をなくしながら、CTE不整合に対する耐性を有するデバイスパッケージを提供する。
【解決手段】デバイスパッケージ102は、基板104であって、当該基板104の第1の表面に配置される第1の複数のボンドパッド124を有する、前記基板と、基板104の第1の表面と向き合う第1の表面、および第1の表面と反対の第2の表面を有するダイ106であって、当該ダイ106は、第2の表面に配置される第2の複数のボンドパッド122を備える、前記ダイ106とを備える。デバイスパッケージ102は、絶縁体構造128内に包含される複数の導電性相互接続126を備える相互接続構造108をさらに備え、導電性相互接続126の各々は、第1の複数のボンドパッド124のうちの対応するボンドパッドおよび第2の複数のボンドパッド122のうちの対応するボンドパッドに結合される。
【選択図】図1

Description

本開示は、一般的には半導体デバイスまたは微小電気機械デバイスに関し、より詳細にはそのようなデバイスのパッケージングに関する。
半導体デバイスおよび微小電気機械(MEMS)デバイスの製造は、ダイのボンドパッドをパッケージ基板の対応するボンドパッドに電気的に接続することを含むことが多い。C4(Controlled Collapse Chip Connection)(口語的には「フリップチップ」とも称される)およびワイヤボンディングが、これらの電気接続を確立するために最も頻繁に使用される相互接続技法のうちの2つである。
米国特許出願公開第2008/0246165号明細書 米国特許出願公開第2010/0270663号明細書 米国特許出願公開第2012/0025401号明細書 米国特許第7355289号明細書
ワイヤボンディング技法は、一般的に、ダイとパッケージ基板との間の熱膨張率(CTE)不整合により耐性があるが、ワイヤの短絡に起因する高い収率損失の影響を受けやすい。フリップチップ相互接続技法はワイヤボンディングよりもパッケージフットプリントを小さくすることを可能にするが、フリップ・チップ・パッケージ内にキャリア(carrier)がないことによって、ダイの交換または手作業による取り付けが実行不可能になることが多い。その上、フリップチップ相互接続技法は、一般的に据え付けに非常に平坦な表面を必要とし、ダイとパッケージ基板との間のCTE不整合に起因するはんだ接合亀裂の影響をより受けやすい。
本発明の一側面の方法は、絶縁体構造内に包含される複数の導電性相互接続を含む相互接続構造を提供することであって、前記絶縁体構造は第1の表面にある空洞を含み、各導電性相互接続は、前記空洞の表面にある第1の端部と前記第1の表面にある第2の端部とを含む、前記相互接続構造を提供すること、前記複数の導電性相互接続の各々をパッケージ基板の対応するボンドパッドおよびダイの対応するボンドパッドに結合することを備える。
本発明の一側面の方法は、絶縁体成形コンパウンド内に複数の金属ワイヤを封入して、成形された相互接続構造を形成すること、前記複数の金属ワイヤを封入した後に、前記複数の金属ワイヤの各々をパッケージ基板の対応するボンドパッドおよびダイの対応するボンドパッドに結合することを備える。
本発明の一側面は、デバイスパッケージである。デバイスパッケージは、基板であって、該基板の第1の表面に配置される第1の複数のボンドパッドを有する、前記基板と、前記基板の前記第1の表面と向き合う第1の表面、および該第1の表面と反対の第2の表面を有するダイであって、該ダイは、該ダイの前記第2の表面に配置される第2の複数のボンドパッドをさらに含む、前記ダイと、絶縁体構造内に包含される複数の導電性相互接続を備える相互接続構造であって、前記複数の導電性相互接続の各々は、前記第1の複数のボンドパッドのうちの対応するボンドパッドおよび前記第2の複数のボンドパッドのうちの対応するボンドパッドに結合される、前記相互接続構造と、前記相互接続構造と前記基板の前記第1の表面および前記ダイの前記第1の表面のうちの少なくとも一方との間に配置されるアンダーフィル層とを備える。
本開示の少なくとも1つの実施形態による、ダイのボンドパッドをパッケージ基板のボンドパッドに電気的に接続する剛性相互接続構造を備えるデバイスパッケージの断面図。 本開示の少なくとも1つの実施形態による剛性相互接続構造のダイと対向する側の斜視図。 本開示の少なくとも1つの実施形態による、剛性相互接続構造内に封入する金属ワイヤ層を準備するプロセスを示す図。 本開示の少なくとも1つの実施形態による、封入準備において金属ワイヤ層を積層するプロセスを示す図。 本開示の少なくとも1つの実施形態による、剛性相互接続構造を形成するために積層された金属ワイヤ層を成形コンパウンド内に封入するプロセスを示す図。 本開示の少なくとも1つの実施形態による、剛性相互接続構造を使用してデバイスパッケージを製造するプロセスを示す図。 本開示の少なくとも1つの実施形態による、対応するダイに寸法を合わせた空洞を有する剛性相互接続構造を形成するために、成形フレームを使用して積層された金属ワイヤ層を成形コンパウンド内に封入するプロセスを示す図。 本開示の少なくとも1つの実施形態による、積層を使用して剛性相互接続構造を製造するプロセスを示す図。
本開示は、添付の図面を参照することによってよりよく理解されることができ、その多数の特徴および利点が当業者に明らかとなる。
図1〜図8は、剛性相互接続構造(rigid interconnect structure)を使用してダイのボンドパッドをパッケージ基板のボンドパッドと電気的に接続するデバイスパッケージを製造するための例示的な技法を示す。ダイの底面が、パッケージ基板の上面に接合または他の様態で固定される。剛性相互接続構造は、エポキシ樹脂、プラスチック、またはセラミックのような、剛性絶縁体物質内に埋め込まれるかまたは封入される導電性相互接続を含む。導電性相互接続の少なくともサブセットの各々は、剛性相互接続構造の底面に配置され、当該底面を介してアクセス可能な一方の端部と、剛性相互接続構造の底面にある空洞内に配置され、当該空洞を介してアクセス可能な他方の端部とを含む。空洞は、ダイの上部を包含し、それによって、1セットのはんだバンプが空洞内に配置される導電性相互接続の端部をダイの上面にある対応するボンドパッドと電気的に接続し、もう1セットのはんだバンプが、剛性相互接続構造の底面に配置される金属接点の端部をパッケージ基板の上面にある対応するボンドパッドと電気的に接続する。このように、剛性相互接続構造は、ワイヤボンディング技法に多く見られるワイヤ短絡の欠点を低減するかまたはなくしながら、ワイヤボンディング技法によって提供される、さほど平坦ではない表面およびより大きなCTE不整合に対する耐性の利点を組み合わせる。
一実施形態では、剛性相互接続構造は、成形プロセスを通じて製造され、それによって、対応する金属ワイヤのセットを含む1つまたは複数の金属ワイヤ層が成形フレーム内に配置され、これはその後、エポキシ樹脂またはプラスチックのような成形コンパウンドを充填される。成形コンパウンドが硬化または固まると、結果生じる剛性相互接続構造が成形フレームから取り外され、ダイの上面を剛性相互接続構造内に収容するように、たとえば、研削、化学エッチング、またはレーザアブレーションを通じて空洞が形成される。別の実施形態では、空洞は、成形フレーム内の対応する突出部分(projection)を使用することによって、成形プロセス中に形成される。代替的には、剛性相互接続構造は、積層プロセスにおいて形成されてもよく、それによって、絶縁体部材および導電性相互接続の水平導電性構成要素を形成するために交互になった絶縁体層および導電層が製造される。その後、導電性相互接続の垂直導電性構成要素を提供するために、結果生じる構造内に金属化ビア(metalized via)が形成され得る。
説明を容易にするために、本開示の技法は、単一のダイが剛性相互接続構造を介してパッケージ基板に接続される例示的な文脈において説明される。しかしながら、本開示はこの例示的な文脈には限定されない。そうではなく、本明細書に記載の技法は、本開示の範囲から逸脱することなく、複数のダイをパッケージ基板に電気的に接続する剛性相互接続構造を製造および集積するのに使用され得る。
図1は、本開示の少なくとも1つの実施形態による、デバイスパッケージ102を実装する電子デバイス100の断面図を示す。デバイスパッケージ102は、剛性相互接続構造108を介して電気的に結合されるパッケージ基板104およびダイ106を備える。デバイスパッケージ102は、電子デバイス100内に実装するためにプリント回路基板(PCB)または他のキャリア110に電気的に結合される。電子デバイス100は、自動車または他の車両の電子制御システム、携帯電話、タブレットコンピュータ、またはノートブックコンピュータのような携帯電子デバイス、デスクトップコンピュータ、サーバなどのようなさまざまな電子デバイスのいずれかを含むことができる。
パッケージ基板104は、デバイスパッケージ102を、ボールピン112のような1つまたは複数の相互接続ピンを介してキャリア110に物理的かつ電気的に接続するインターポーザまたは他の基板を含む。パッケージ基板104は、たとえば、FR4エポキシもしくはビスマレイミドトリアジン(BT)樹脂の1つまたは複数の層から成る剛性基板を含むことができるか、または、パッケージ基板104は、たとえば、ポリイミドもしくは他のポリマーから成るテープ基板のような可撓性基板を含むことができる。ダイ106は、その上に半導体集積回路デバイスまたは微小電気機械システム(MEMS)が形成される1つまたは複数の基板層を備える。1つまたは複数の基板層は、たとえば、単結晶シリコンダイ、エピタキシャルダイ、シリコン・オン・インシュレータ(SOI)ダイ、または液晶ディスプレイ(LCD)ガラス基板のような絶縁基板の複合ウェハ、および半導体層などを含むことができる。ダイ106は、上面114および底面116(「上」および「底」は図1に示されている向きに対するものである)と符号が付される2つの対向する主面を含む。ダイ106は、底面116がパッケージ基板104の上面120に向き合って隣接するように、パッケージ基板104に接着接合または他の様態で(ねじ、蝶番(clam)、またはピンなどを介して)固定される。ダイ106は、上面114に配置されるボンドパッド122を含む。ボンドパッド122は、ダイ106の対応するICデバイスまたはMEMSに電気的に結合される。同様に、パッケージ基板104は、上面120にボンドパッド124を含む。
剛性相互接続構造128は、剛性絶縁体構造128によって封入される複数の導電性相互接続126を備える。剛性絶縁体構造128は、底面132に形成される空洞130を有し、それによって、空洞130は、底面132によって形成される平面と剛性絶縁体構造128の上面136によって形成される平面との間の平面内に上面134を有する。空洞130は、ダイ106の上部を包含または他の様態で収容するような寸法にされ、それによって、ダイ106が挿入または他の様態で空洞130内に位置付けられると空洞130の上面134はダイ106の上面114に近接する。寸法決定の一部として、空洞130は、表面114が表面134に近接すること、および、表面132がパッケージ基板104の表面120に近接することの両方を許容する深さを含む。はんだ接合部122は表面114および134を分離し、はんだ接合部144は表面120および132を分離するため、この条件は、空洞130を、はんだ接合部144の高さを差し引いた、表面120からの表面114の高さと、はんだ接合部142の高さとの合計にほぼ等しい深さを有するように製造することによって達成されることができる。
導電性相互接続126は各々、空洞130の上面134に配置される一方の端部(端部138)と、底面132に配置される第2の端部(端部140)とを備える。導電性相互接続126の端部138は、はんだバンプ142を介してダイ106の対応するボンドパッド122に結合される。導電性相互接続128の端部140は、はんだバンプ144を介して基板104の対応するボンドパッド124に結合される。剛性相互接続構造108、ダイ106、およびパッケージ基板104の間の任意の間隙は、アンダーフィル構造150を形成するようにアンダーフィルプロセスを使用して充填され得る。アンダーフィル構造150は、それぞれ、ダイ106の上面114と剛性相互接続構造108の表面134との間、および、パッケージ基板104の上面120と剛性相互接続構造の表面132との間に配置されるアンダーフィル層151を含む。このアンダーフィル層151は、より大きな機械的完全性を提供するように、さらに剛性相互接続構造108をダイ106およびパッケージ基板104に接着し得る。
図3〜図7を参照して下記により詳細に説明されるように、一実施形態では、剛性相互接続構造108は、成形フレーム内に金属ワイヤの1つまたは複数の層を位置付け、その後、金属ワイヤを成形コンパウンド内に封入して剛性相互接続構造108を形成することによって形成され、それによって、金属ワイヤは、導電性相互接続126を含み、そのように成形される成形コンパウンドは剛性絶縁体構造128を含む。成形コンパウンドは、たとえば、エポキシ樹脂、有機プラスチック基板、封入液、またはセラミック、および、窒化アルミニウム(AIN)、アルミナ(Al2O3)、またはベリリア(BeO)のようなさまざまな他の化合物を含んでよい。代替的には、図8を参照して下記により詳細に説明されるように、剛性相互接続構造108は、従来の半導体処理技法を、複数の交互配置される絶縁体層および金属配線層(metal routing layer)を積層し、その後、金属配線層にある金属トレースを表面132および134に接続するために導電性ビアを形成するように適合させることによって形成されることができる。したがって、各金属配線層にある金属トレースは、対応する導電性相互接続126の水平部材を形成し、導電性ビアは対応する導電性相互接続126の垂直部材を形成する(「水平」および「垂直」は図1を見る向きに対するものである)。
図1によって示されているように、導電性相互接続126は、従来のワイヤボンディング技法と同様にダイ106がパッケージ基板104とともに正しい方向に置かれることを可能にするように、ダイ106のボンドパッド122を(はんだバンプ142および144を介して)パッケージ基板124のボンドパッド124に電気的に接続する。しかしながら、従来のワイヤボンディング技法とは異なり、各導電性相互接続126を封入する剛性絶縁体構造が各導電性相互接続126を他方から電気的かつ機械的に分離するため、剛性相互接続構造108は、ワイヤ短絡の影響をより受けにくい。その上、ダイ106と剛性絶縁体構造128との間、および、パッケージ基板104と剛性絶縁体構造128との間のCTE不整合は、ダイ106とパッケージ基板104との間のCTE不整合よりも小さいものであるため、剛性相互接続構造108を使用してダイ106およびパッケージ基板104を相互接続する上記の技法は、ダイ106およびパッケージ基板104を相互接続するために従来のフリップチップ相互接続技法を使用するよりもはんだ接合部亀裂の影響を受けにくい。
図2は、本開示の少なくとも1つの実施形態による剛性相互接続構造108の底面132の斜視図を示す。図示および上述のように、剛性相互接続構造108は、剛性絶縁体構造128内に封入される複数の導電性相互接続126を含み、それによって、空洞130が底面132に形成される。同じく上述のように、空洞130は、ダイ106の上部を収容するような寸法にされる。したがって、空洞130は、ダイ106の表面114を空洞130の表面134に近接して、および、パッケージ基板104の表面120を剛性相互接続構造108の表面132に近接して配置するために、ダイ106の上面114の幅よりも広い幅202、上面114の長さよりも長い長さ204、および、ダイ106が空洞130内に挿入されることを許容する深さ206を含む。図1を参照して上述したように、この深さ206は、はんだ接合部144(図1)の高さを差し引いた、表面114の表面120からの高さとはんだ接合部142(図1)の高さとの合計にほぼ等しくすることができる。図2は、空洞130が長方形の外周を有する一例を示しているが、空洞130はさまざまな形状のうちのいずれかを有してもよい。たとえば、空洞130は円形の外周を有し、したがって円柱の容積をとってもよい。
一実施形態では、表面132および134において露出する導電性相互接続126の端部の寸法は、リフローされたはんだを介した信頼可能な電気的結合をもたらすのに十分である。別の実施形態では、はんだ接合を容易にするためにボンドパッド208が導電性相互接続126の端部に形成されてもよい。さらに、はんだ接合部122および124(図1)を形成するために、はんだバンプ210がボンドパッド208に(または、導電性相互接続126の露出した端部に直接)形成されてもよく、その後、剛性相互接続構造108がダイ106およびパッケージ基板104の上に位置付けられ、それによって、はんだバンプ210がボンドパッド208(または導電性相互接続126の露出した端部)およびダイ106およびパッケージ基板104の対応するボンドパッド122または124の両方と接触するようになる。その後、はんだバンプ210はリフローされて導電性相互接続126をボンドパッド122および124に接続する、対応するはんだ接合部が形成され得る。別の実施形態では、はんだ接合部は代わりに、剛性相互接続構造108のボンドパッド208ではなく、それぞれ、ダイ106のボンドパッド122およびパッケージ基板104のボンドパッド124に形成されてもよい。
図3〜図7は、剛性相互接続構造108の事前成形実装を使用してデバイスパッケージ102を製造するプロセスを示し、それによって、金属ワイヤを含む1つまたは複数の積層金属ワイヤ層を含む金属ワイヤスタック(導電性相互接続126の1つの実施形態)が、所望の形状を有する成形フレーム内で硬化または固まる成形コンパウンド内に封入される。
図3は、本開示の少なくとも1つの実施形態による、金属ワイヤ層300を積層する準備のプロセスを示す。描かれている図において、金属ワイヤ302は、空洞130(図2)のロケーションに対応する中心領域304から広がるように構成される。描かれている例では、金属ワイヤ302は4セットにグループ分けされる。別の例として、金属ワイヤ302は、中心領域から実質的に円形に放射状に広がってもよい。金属ワイヤ302は、主成分としてたとえば、銅(Cu)、アルミニウム(Al)、金(Au)、銀(Ag)、およびニッケル(Ni)のうちの1つまたは複数を含むことができる。一実施形態では、積層されたときに金属ワイヤ層300の金属ワイヤ302を物理的に分離して金属ワイヤ302間の短絡を防止するとともに、熱可塑性テープまたは非導電性クリップが使用されて金属ワイヤ層300同士を互いから物理的に分離してもよい。示されている実施形態では、熱可塑性テープの細片306が4セットの金属ワイヤ302の各々に使用されている。金属ワイヤ層300を形成するために、金属ワイヤ層302は、屈曲または他の様態で操作されて、各金属ワイヤ302について水平部材および2つの垂直部材を形成する。他の実施形態では、金属ワイヤ層300は、結果もたらされる剛性相互接続構造108において金属ワイヤ302の所望のルーティングを達成するために、垂直部材と水平部材との他の組み合わせになるように操作されてもよい。
図4は、本発明の少なくとも1つの実施形態による、金属ワイヤスタック400を生成するために金属ワイヤ層を積層するプロセスを示す。描かれている例では、金属ワイヤスタック400は、図3に関連して説明されたプロセスにしたがって形成され、その後、順次その上に積層された3つの金属ワイヤ層(金属ワイヤ層402、404、および406)を含む。金属ワイヤ層402、404、および406は、各金属ワイヤ層の金属ワイヤ302間に十分な物理的分離をもって下方の金属ワイヤ層の上に積み重なることを可能にするように順次寸法が大きくなるようにされるとともに、金属ワイヤ層の各金属ワイヤ302の一方の端部が最終的にダイ106の対応するボンドパッド122のロケーションに対応することになる領域304の対応するロケーションに位置付けられ、金属ワイヤ層の各金属ワイヤ302の他方の端部が最終的にパッケージ基板104の対応するボンドパッド124のロケーションに対応することになる領域304の周りの対応するロケーションに位置付けられるような寸法にされる。
図5は、本開示の少なくとも1つの実施形態による、金属ワイヤスタック400の周りに剛性絶縁体構造128を成形することによって金属ワイヤスタック400を封入するプロセスを示す。断面図502によって示されているように、離型材(mold release material)が、所望の形状の剛性絶縁体構造128を提供するために屈曲成形された成形フレーム504に適用され、その後、金属ワイヤスタック400が成形フレーム504内に位置付けられる。断面図506によって示されているように、その後、成形コンパウンド508が成形フレーム504に注入または他の様態で移送され、それによって、金属ワイヤスタック504が成形コンパウンド508によって封入される。断面図510によって示されているように、成形コンパウンド508が硬化または固まった後、結果もたらされるワークピース512が成形フレーム504から取り外される。
成形コンパウンド508は、エポキシ樹脂(FR4もしくはBT樹脂または封入液など)、有機プラスチック基板(ポリエチレンテレフタレート(PET)、ポリ塩化ビニル(PVC)、およびポリカーボネートなど)、およびセラミックなどを含むが、これらには限定されない、硬化または固まって剛性構造になるさまざまな絶縁体成形コンパウンドのうちのいずれかを含むことができる。たとえば、成形コンパウンド508は、エポキシ樹脂、フェノール系硬化剤、シリカ、触媒、顔料、および離型剤を含むことができる。成形コンパウンド508は、たとえば、耐湿性が高く、したがって、プラスチックICパッケージにおける「ポップコーン(popcorn)」破壊の発生を低減する、いわゆる「グリーン成形コンパウンド(green molding compound)」を含むことができる。代替的には、デバイスの動作に影響を与えるα線事象の確率を低減するために、含まれる放射性同位体の量がより少ない低α線成形コンパウンドが使用されてもよい。ワイヤ短絡およびワイヤ流れの問題の可能性を軽減する、結果もたらされる絶縁体構造128の剛性に起因して、広範な標準的成形コンパウンドのいずれかが使用されてよい。
図6は、本開示の少なくとも1つの実施形態による、ワークピース512から剛性相互接続構造108を生成するプロセス、および、結果もたらされる剛性相互接続構造108を使用してデバイスパッケージ102を製造するプロセスを示す。断面図602によって示されているように、物質除去プロセスが使用されて、ワークピース512の底面632(底面132に対応する)に空洞130が形成される。空洞130は、たとえば、選択的化学エッチング、レーザエッチングもしくはアブレーション、または、たとえば切削工具としてダイヤモンドもしくは炭化ケイ素研削砥石を使用した機械的研削および研磨を通じてそのように形成され得る。さらにまた、物質除去プロセスが、表面632に適用されて、表面632をより平坦にするか、残されたバリを除去するか、または表面632において露出した金属ワイヤ302の金属を粗くしてはんだ接着またはボンドパッド接着を向上させてもよい。
断面図604によって示されているように、結果もたらされる剛性相互接続構造108は、ダイ106およびパッケージ基板104の上に重なるように位置付けられ、それによって、ダイ106は剛性相互接続構造108の空洞130内に入り込む。描かれている例では、剛性相互接続構造108が位置付けられる前に、ダイ106およびパッケージ基板104の対応するボンドパッドにはんだバンプ606が形成されている。上述のように、はんだバンプ606は代わりに、剛性相互接続構造108の対応するボンドパッドに形成されてもよい。
断面図606によって示されているように、剛性相互接続構造108を位置付けた後、結果もたらされるワークピースがはんだリフロープロセスを受けてはんだバンプ606がリフローされ、したがって、剛性相互接続構造108の金属ワイヤ302の端部をダイ106の対応するボンドパッド122(図1)およびパッケージ基板104のボンドパッド124(図1)に電気的かつ物理的に結合するはんだ接合部が形成される。はんだリフロー後、アンダーフィル構造150がアンダーフィルプロセスを使用して形成され、剛性相互接続構造108、ダイ106、およびパッケージ基板104の間の任意の間隙が充填され得、それによって、アンダーフィル構造は、ダイ106、パッケージ104、および剛性相互接続構造108の間に配置されるアンダーフィル層151(図1)を含む。この例の目的のために、デバイスパッケージ102の製造は完了したとみなされ得、したがって、デバイスパッケージ102はバーンイン、検査、および電子デバイス100(図1)内に実装する準備における他の処理を受け得る。
図7は、本開示の少なくとも1つの実施形態による空洞130を形成する代替の手法を示す。空洞130を形成するためにワークピース512から物質を除去するために物質除去プロセスを採用するのではなく、空洞130が代わりに成形プロセスの一部として形成され得る。断面図702によって示されているように、意図される空洞130の寸法および形状に対応する突出部分706を組み込んだ成形フレーム704が、金属ワイヤスタック400の周りに成形コンパウンド508を成形するのに使用され得る。断面図708に示されているように、空洞130は、成形フレーム704から除去されるときにワークピース712内に突出部分706によって形成される。その後、ワークピース712は上述の剛性相互接続構造108として使用する準備においてさらに処理され得る。
図8は、本開示の少なくとも1つの実施形態による、交互になった絶縁体層および金属層を通じた積層手法を使用してデバイスパッケージ102を製造するプロセスを示す。断面図802によって示されているように、ワークピース804(最終的には結果として剛性相互接続構造108になる)が、ベース絶縁体層810の上面808に金属層806を製造することによって形成される。ベース絶縁体層は、シリコンベースの物質、石英ベースの物質、またはセラミックベースの物質のような、さまざまな剛性絶縁体物質のうちのいずれかを含むことができる。金属層806は、アルミニウム、銅、銀、金、またはニッケルのようなさまざまな金属または金属の組み合わせのうちのいずれかを含むとともに、たとえば、従来の半導体製造に見られるさまざまな金属化プロセスのうちのいずれかを使用して形成され得る金属トレース812を含む。金属トレース812の各々は、第1の導電性相互接続層の対応する導電性相互接続126(図1)の水平部材を実装する。断面図812によって示されているように、第2の絶縁体層814が、金属層806およびベース絶縁体層810の上に重なって形成され、第2の金属層816が第2の絶縁体層814の上面818上に形成され得る。金属層816は、第2の導電性相互接続層の対応する導電性相互接続126の水平部材を実装する金属トレース820を含む。描写822によって示されているように、このプロセスは、第2の絶縁体層814および金属層816の上に重なる第3の絶縁体層826の上面に金属トレース824を形成するために反復され得る。金属トレース824は、第3の導電性相互接続層の対応する導電性相互接続126の水平部材を実装する。この例では、合計で3つの導電性相互接続層があり、したがって第3の金属層は第4の絶縁体層828または保護層によって封止され得る。
描写830によって示されているように、絶縁体層を通じてビア832をエッチングまたは他の様態で形成することによってワークピース804内に導電性相互接続126の垂直部材が形成され、各ビア832は、ワークピース804の表面834からワークピース804の金属層のうちの1つにある対応する金属トレースの対応する端部まで延在する。描写836によって示されているように、ビア832はその後電気めっきまたは他の様態で金属を充填され、それによって、導電性相互接続126の垂直部材が形成される。その後、結果もたらされるワークピース804が、図6の断面図602に関連して上述したように空洞103(図1)を形成するために物質除去プロセスを受け、剛性相互接続構造108が作成され得る。
本開示の1つの態様によれば、方法は、絶縁体構造内に包含される複数の導電性相互接続を備える相互接続構造を提供することを含み、絶縁体構造は第1の表面にある空洞を備え、各導電性相互接続は、空洞の表面にある第1の端部と第1の表面にある第2の端部とを備える。方法は、複数の導電性相互接続の各々をパッケージ基板の対応するボンドパッドおよびダイの対応するボンドパッドに結合することをさらに含む。一実施形態では、ダイの第1の表面はパッケージ基板の第1の表面と対向し、複数の導電性相互接続の各々を結合することは、複数の導電性相互接続の各々の第1の端部を、ダイの第2の表面にある複数の第1のボンドパッドのうちの対応する第1のボンドパッドに結合するとともに、導電性相互接続の各々の第2の端部を、基板の第1の表面にある複数の第2のボンドパッドのうちの対応する第2のボンドパッドに結合することを含む。複数の導電性相互接続の各々を結合することは、複数の導電性相互接続の各々の第1の端部に第1のはんだバンプを形成するとともに、導電性相互接続の各々の第2の端部に第2のはんだバンプを形成すること、各第1のはんだバンプが対応する第1のボンドパッドの上に重なるとともに、各第2のはんだバンプが対応する第2のボンドパッドの上に重なるように相互接続構造、パッケージ基板、およびダイを位置付けること、複数の導電性相互接続を第1のボンドパッドおよび第2のボンドパッドに結合するためにはんだリフロープロセスを実行することを含むことができる。代替的には、複数の導電性相互接続の各々を結合することは、各第1のボンドパッドに第1のはんだバンプを形成するとともに、各第2のボンドパッドに第2のはんだバンプを形成すること、各第1のはんだバンプが対応する導電性相互接続の第1の端部に近接するとともに、各第2のはんだバンプが対応する導電性相互接続の第2の端部に近接するように相互接続構造、パッケージ基板、およびダイを位置付けること、複数の導電性相互接続を第1のボンドパッドおよび第2のボンドパッドに結合するためにはんだリフロープロセスを実行することを含むことができる。
一実施形態では、複数の導電性相互接続の各々は、第1の導電性ビアによって空洞の表面に接続される一方の端部、および、第2の導電性ビアによって相互接続構造の第1の表面に接続されるもう一方の端部を有する金属トレースを備え、第1の導電性ビアは導電性相互接続の第1の端部を含み、第2の導電性ビアは導電性相互接続の第2の端部を含む。この実施形態では、相互接続構造を形成することは、複数の金属層と交互にされる複数の絶縁体層を形成することであって、各金属層は、導電性相互接続の対応するサブセットの各々の金属トレースを含む、前記形成すること、複数の絶縁体層のうちの1つまたは複数を通じて導電性相互接続の第1の導電性ビアおよび第2の導電性ビアを形成することを含む。
一実施形態では、導電性相互接続は金属ワイヤを含み、絶縁体構造は成形コンパウンドから成り、相互接続構造を形成することは、複数の金属ワイヤ層を成形フレーム内に積層することであって、各金属ワイヤ層は金属ワイヤの対応するサブセットを含み、金属ワイヤ層の各金属ワイヤは同じ金属ワイヤ層および他の金属ワイヤ層の金属ワイヤから電気的に絶縁される、前記積層すること、複数の金属ワイヤ層を封入するために成形コンパウンドを金属フレームに移送することを含む。
複数の導電性相互接続の各々を、パッケージ基板の対応するボンドパッドおよびダイの対応するボンドパッドに結合することは、相互接続構造をダイおよびパッケージ基板に対して、空洞がダイの表面を包含するとともに、相互接続構造の表面が基板の表面に近接するように位置付けること、複数の導電性相互接続の各々の第1の端部を、ダイの表面にある対応するボンドパッドに結合するとともに、複数の導電性相互接続の各々の第2の端部を、パッケージ基板の表面にある対応するボンドパッドに結合するために、はんだリフロープロセスを実行することを含むことができる。
本開示の別の態様によれば、方法は、成形された相互接続構造を形成するために絶縁体成形コンパウンド内に複数の金属ワイヤを封入すること、複数の金属ワイヤを封入した後に、複数の金属ワイヤの各々をパッケージ基板の対応するボンドパッドおよびダイの対応するボンドパッドに結合することを含む。方法は、成形された相互接続構造の第1の表面に空洞を形成することをさらに含むことができ、空洞はダイを収容するような寸法にされるとともに、複数の金属ワイヤの各々の第1の端部へのアクセスを提供する。空洞を形成することは、成形コンパウンド内に複数の金属ワイヤを封入した後に第1の表面において成形された相互接続構造から物質を除去することを含むことができ、成形された相互接続構造から物質を除去することは、機械的研削プロセス、選択的化学エッチングプロセス、またはレーザ・アブレーション・プロセスのうちの少なくとも1つを含む。空洞を形成することは、空洞に対応する突出部分を有する成形フレームを提供することを含むこともでき、絶縁体成形コンパウンド内に複数の金属ワイヤを封入することは、成形フレームを使用して絶縁体成形コンパウンド内に複数の金属ワイヤを封入することを含む。
1つの実施形態では、方法は、成形フレームを提供すること、複数の金属ワイヤを成形フレーム内に位置付けること、絶縁体成形コンパウンドを成形フレームに移送することを含む。複数の金属ワイヤを成形フレーム内に位置付けることは、複数の金属ワイヤ層を成形フレーム内に積層することを含むことができ、各金属ワイヤ層は、複数の金属ワイヤの対応するサブセットを含み、金属ワイヤ層の各金属ワイヤは、同じ金属ワイヤ層および他の金属ワイヤ層の金属ワイヤから電気的に絶縁される。
方法は、ダイの第1の表面を基板の第1の表面に固定すること、複数の金属ワイヤの各々の第1の端部を、ダイの第2の表面にある複数のボンドパッドのうちの対応するボンドパッドに結合するとともに、複数の金属ワイヤの各々の第2の端部を、基板の第1の表面にある複数のボンドパッドのうちの対応するボンドパッドに電気的に結合することをさらに含むことができる。
本開示の別の態様によれば、デバイスパッケージは、基板であって、当該基板の第1の表面に配置される第1の複数のボンドパッドを有する、前記基板と、基板の第1の表面と向き合う第1の表面、および第1の表面と反対の第2の表面を有するダイであって、当該ダイは、当該ダイの第2の表面に配置される第2の複数のボンドパッドをさらに備える、前記ダイと、絶縁体構造内に包含される複数の導電性相互接続を備える相互接続構造であって、複数の導電性相互接続の各々は、第1の複数のボンドパッドのうちの対応するボンドパッドおよび第2の複数のボンドパッドのうちの対応するボンドパッドに結合される、前記相互接続構造と、相互接続構造と基板の第1の表面およびダイの第1の表面のうちの少なくとも一方との間に配置されるアンダーフィル層とを備える。
一実施形態では、相互接続構造は、第1の表面にある空洞であって、当該空洞はダイの少なくとも第2の表面を包含する、前記空洞と、複数の金属層と交互にされる複数の絶縁体層であって、各金属層は1つまたは複数の金属トレースを含む、前記複数の絶縁体層と、導電性ビアであって、各導電性ビアは、金属トレースの対応する端部に接続するために、相互接続構造の第1の表面から複数の絶縁体層のうちの1つまたは複数を通じて延在する、前記導電性ビアとを備え、導電性相互接続の各々は、対応する金属層にある金属トレースのうちの1つと、金属トレースの端部に接続される導電性ビアとを備える。1つの実施形態では、相互接続構造は、基板の第1の表面に近接する第1の表面にある空洞を備え、空洞はダイの少なくとも第2の表面を包含し、絶縁体構造は成形コンパウンドから成り、金属ワイヤスタックは成形コンパウンドによって封入され、当該金属ワイヤスタックは複数の金属ワイヤ層を含み、各金属ワイヤ層は、金属ワイヤスタックの他の金属ワイヤから電気的に絶縁される複数の金属ワイヤを含み、各導電性相互接続は、金属ワイヤスタックの対応するワイヤを含む。複数の金属ワイヤ層は、熱可塑性テープによって分離されることができる。
本明細書において、「第1の」、「第2の」などのような関係語は、或る実体または動作を別の実体または動作から区別するためにのみ使用され得、そのような実体もしくは動作の間の何らかの実際の関係もしくは順序、または、そのような実体および特許請求される要素の間の何らかの実際の関係もしくは順序を必ずしも必要とせず、暗示もしていない。用語「含む」、「有する」またはそれらの任意の変化形は、本明細書において使用される場合、備えるとして定義される。
本開示の他の実施形態、使用、および利点は、当業者には、本明細書、および本明細書において開示されている開示の実践を考慮することから明らかとなろう。本明細書および図面は例示としてのみみなされるべきであり、本開示の範囲は、したがって、以下の特許請求の範囲およびその均等物のみによって限定されることが意図される。
なお、一般的な説明において上述されている活動または要素のすべてが必要であるとは限らず、特定の活動またはデバイスの一部は必要とされない場合があり、記載されているものに加えて、さらなる活動が実行されてもよく、またはさらなる要素が含まれてもよい。またさらに、活動がリストされている順序は、必ずしもそれらが実行される順序であるとは限らない。
また、概念は特定の実施形態に関連して説明されている。しかしながら、下記の特許請求の範囲に明記されているような本開示の範囲から逸脱することなくさまざまな改変および変更を為すことができることを当業者は諒解する。したがって、本明細書および図面は限定的な意味ではなく例示とみなされるべきであり、すべてのこのような改変が本開示の範囲内に含まれることが意図されている。
利益、他の利点、および問題に対する解決策が具体的な実施形態に関連して上記で説明された。しかしながら、利益、利点、問題に対する解決策、および、任意の利益、利点、または解決策を発生させまたはより明白にする任意の特徴(複数の場合もあり)は、特許請求項のいずれかまたはすべての決定的な、必要とされる、または必須の特徴であると解釈されるべきではない。
104…パッケージ基板、106…ダイ、108…相互接続構造、122,124…ボンドパッド、126…導電性相互接続、128…絶縁体構造、130…空洞。

Claims (20)

  1. 方法であって、
    絶縁体構造内に包含される複数の導電性相互接続を含む相互接続構造を提供することであって、前記絶縁体構造は第1の表面にある空洞を含み、各導電性相互接続は、前記空洞の表面にある第1の端部と前記第1の表面にある第2の端部とを含む、前記相互接続構造を提供すること、
    前記複数の導電性相互接続の各々をパッケージ基板の対応するボンドパッドおよびダイの対応するボンドパッドに結合することを備える、方法。
  2. 前記ダイの第1の表面は、前記パッケージ基板の第1の表面と対向し、
    前記複数の導電性相互接続の各々を結合することは、
    前記複数の導電性相互接続の各々の前記第1の端部を、前記ダイの第2の表面にある複数の第1のボンドパッドのうちの対応する第1のボンドパッドに結合し、且つ前記複数の導電性相互接続の各々の前記第2の端部を、前記基板の前記第1の表面にある複数の第2のボンドパッドのうちの対応する第2のボンドパッドに結合することを含む、請求項1に記載の方法。
  3. 前記複数の導電性相互接続の各々を結合することは、
    前記複数の導電性相互接続の各々の前記第1の端部に第1のはんだバンプを形成し、且つ前記導電性相互接続の各々の前記第2の端部に第2のはんだバンプを形成すること、
    各第1のはんだバンプが対応する第1のボンドパッドの上に重なるとともに、各第2のはんだバンプが対応する第2のボンドパッドの上に重なるように前記相互接続構造、前記パッケージ基板、および前記ダイを位置付けること、
    はんだリフロープロセスを実行して前記複数の導電性相互接続を前記第1のボンドパッドおよび前記第2のボンドパッドに結合することを含む、請求項2に記載の方法。
  4. 前記複数の導電性相互接続の各々を結合することは、
    各第1のボンドパッドに第1のはんだバンプを形成し、且つ各第2のボンドパッドに第2のはんだバンプを形成すること、
    各第1のはんだバンプが対応する導電性相互接続の前記第1の端部に近接するとともに、各第2のはんだバンプが対応する導電性相互接続の前記第2の端部に近接するように前記相互接続構造、前記パッケージ基板、および前記ダイを位置付けること、
    はんだリフロープロセスを実行して前記複数の導電性相互接続を前記第1のボンドパッドおよび前記第2のボンドパッドに結合することを含む、請求項2に記載の方法。
  5. 前記複数の導電性相互接続の各々は、第1の導電性ビアによって前記空洞の前記表面に接続される一方の端部、および、第2の導電性ビアによって前記相互接続構造の前記第1の表面に接続される他方の端部を有する金属トレースを備え、
    前記第1の導電性ビアは、前記導電性相互接続の前記第1の端部を含み、
    前記第2の導電性ビアは、前記導電性相互接続の前記第2の端部を含み、
    前記相互接続構造を形成することは、
    複数の金属層と交互にされる複数の絶縁体層を形成することであって、各金属層は、前記導電性相互接続の対応するサブセットの各々の前記金属トレースを含む、前記複数の絶縁体層を形成すること、
    前記複数の絶縁体層のうちの1つまたは複数を通じて前記導電性相互接続の前記第1の導電性ビアおよび前記第2の導電性ビアを形成することを含む、請求項1に記載の方法。
  6. 前記導電性相互接続は金属ワイヤを含み、
    前記絶縁体構造は成形コンパウンドから成り、
    前記相互接続構造を形成することは、
    複数の金属ワイヤ層を前記成形フレーム内に積層することであって、各金属ワイヤ層は前記金属ワイヤの対応するサブセットを含み、金属ワイヤ層の各金属ワイヤは同じ前記金属ワイヤ層および他の前記金属ワイヤ層の前記金属ワイヤから電気的に絶縁される、前記積層すること、
    前記成形コンパウンドを前記金属フレームに移送して前記複数の金属ワイヤ層を封入することを含む、請求項1に記載の方法。
  7. 前記複数の導電性相互接続の各々を、パッケージ基板の対応するボンドパッドおよびダイの対応するボンドパッドに結合することは、
    前記相互接続構造を前記ダイおよびパッケージ基板に対して、前記空洞が前記ダイの表面を包含するとともに、前記相互接続構造の前記表面が前記基板の表面に近接するように位置付けること、
    はんだリフロープロセスを実行して、前記複数の導電性相互接続の各々の前記第1の端部を、前記ダイの前記表面にある対応するボンドパッドに結合するとともに、前記複数の導電性相互接続の各々の前記第2の端部を、前記パッケージ基板の前記表面にある対応するボンドパッドに結合することを含む、請求項1に記載の方法。
  8. 請求項1に記載の方法にしたがって製造されるデバイスパッケージ。
  9. 方法であって、
    絶縁体成形コンパウンド内に複数の金属ワイヤを封入して、成形された相互接続構造を形成すること、
    前記複数の金属ワイヤを封入した後に、前記複数の金属ワイヤの各々をパッケージ基板の対応するボンドパッドおよびダイの対応するボンドパッドに結合することを備える、方法。
  10. 前記成形された相互接続構造の第1の表面に空洞を形成することをさらに備え、
    前記空洞は、前記ダイを収容するような寸法にされるとともに、前記複数の金属ワイヤの各々の第1の端部へのアクセスを提供する、請求項9に記載の方法。
  11. 前記空洞を形成することは、前記成形コンパウンド内に前記複数の金属ワイヤを封入した後に前記第1の表面において前記成形された相互接続構造から物質を除去することを含み、
    前記成形された相互接続構造から物質を除去することは、機械的研削プロセス、選択的化学エッチングプロセス、またはレーザ・アブレーション・プロセスのうちの少なくとも1つを含む、請求項10に記載の方法。
  12. 前記空洞を形成することは、
    前記空洞に対応する突出部分を有する成形フレームを提供することを含み、
    前記絶縁体成形コンパウンド内に前記複数の金属ワイヤを封入することは、前記成形フレームを使用して前記絶縁体成形コンパウンド内に前記複数の金属ワイヤを封入することを含む、請求項10に記載の方法。
  13. 成形フレームを提供すること、
    前記複数の金属ワイヤを前記成形フレーム内に位置付けること、
    絶縁体成形コンパウンドを前記成形フレームに移送することをさらに含む、請求項9に記載の方法。
  14. 前記複数の金属ワイヤを前記成形フレーム内に位置付けることは、
    複数の金属ワイヤ層を前記成形フレーム内に積層することを含み、
    各金属ワイヤ層は、複数の金属ワイヤの対応するサブセットを含み、
    金属ワイヤ層の各金属ワイヤは、同じ前記金属ワイヤ層および他の前記金属ワイヤ層の前記金属ワイヤから電気的に絶縁される、請求項13に記載の方法。
  15. 前記ダイの第1の表面を前記基板の第1の表面に固定すること、
    前記複数の金属ワイヤの各々の第1の端部を、前記ダイの第2の表面にある複数のボンドパッドのうちの対応するボンドパッドに結合するとともに、前記複数の金属ワイヤの各々の第2の端部を、前記基板の前記第1の表面にある複数のボンドパッドのうちの対応するボンドパッドに電気的に結合することをさらに含む、請求項9に記載の方法。
  16. 請求項9に記載の方法にしたがって製造されるデバイスパッケージ。
  17. デバイスパッケージであって、
    基板であって、該基板の第1の表面に配置される第1の複数のボンドパッドを有する、前記基板と、
    前記基板の前記第1の表面と向き合う第1の表面、および該第1の表面と反対の第2の表面を有するダイであって、該ダイは、該ダイの前記第2の表面に配置される第2の複数のボンドパッドをさらに含む、前記ダイと、
    絶縁体構造内に包含される複数の導電性相互接続を備える相互接続構造であって、前記複数の導電性相互接続の各々は、前記第1の複数のボンドパッドのうちの対応するボンドパッドおよび前記第2の複数のボンドパッドのうちの対応するボンドパッドに結合される、前記相互接続構造と、
    前記相互接続構造と前記基板の前記第1の表面および前記ダイの前記第1の表面のうちの少なくとも一方との間に配置されるアンダーフィル層とを備える、デバイスパッケージ。
  18. 前記相互接続構造は、
    第1の表面にある空洞であって、該空洞は前記ダイの少なくとも前記第2の表面を包含する、前記空洞と、
    複数の金属層と交互にされる複数の絶縁体層であって、各金属層は1つまたは複数の金属トレースを含む、前記複数の絶縁体層と、
    導電性ビアであって、各導電性ビアは、前記相互接続構造の前記第1の表面から前記複数の絶縁体層のうちの1つまたは複数を通じて延在して、金属トレースの対応する端部に接続する、前記導電性ビアとを含み、
    前記導電性相互接続の各々は、対応する金属層にある前記金属トレースのうちの1つと、前記金属トレースの前記端部に接続される前記導電性ビアとを含む、請求項17に記載のデバイスパッケージ。
  19. 前記相互接続構造は、前記基板の前記第1の表面に近接する第1の表面にある空洞を含み、
    前記空洞は、前記ダイの少なくとも前記第2の表面を包含し、
    前記絶縁体構造は、成形コンパウンドから成り、
    金属ワイヤスタックは、前記成形コンパウンドによって封入され、
    前記金属ワイヤスタックは、複数の金属ワイヤ層を含み、
    各金属ワイヤ層は、前記金属ワイヤスタックの他の金属ワイヤから電気的に絶縁される複数の金属ワイヤを含み、
    各導電性相互接続は、前記金属ワイヤスタックの対応するワイヤを含む、請求項17に記載のデバイスパッケージ。
  20. 前記複数の金属ワイヤ層は、熱可塑性テープによって分離される、請求項19に記載のデバイスパッケージ。
JP2013142648A 2012-07-09 2013-07-08 ダイおよび基板を接続する剛性相互接続構造を有するデバイスパッケージならびにその方法 Pending JP2014017485A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/544,430 2012-07-09
US13/544,430 US8927345B2 (en) 2012-07-09 2012-07-09 Device package with rigid interconnect structure connecting die and substrate and method thereof

Publications (1)

Publication Number Publication Date
JP2014017485A true JP2014017485A (ja) 2014-01-30

Family

ID=48699571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013142648A Pending JP2014017485A (ja) 2012-07-09 2013-07-08 ダイおよび基板を接続する剛性相互接続構造を有するデバイスパッケージならびにその方法

Country Status (3)

Country Link
US (1) US8927345B2 (ja)
EP (1) EP2685495A2 (ja)
JP (1) JP2014017485A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106133895A (zh) * 2014-04-04 2016-11-16 西门子公司 使用罩盖装配电气构件的方法和适合在该方法中使用的罩盖
JP2017515317A (ja) * 2014-04-04 2017-06-08 シーメンス アクチエンゲゼルシヤフトSiemens Aktiengesellschaft 蓋部を用いる電気的デバイスの搭載方法、および、当該方法における使用に適した蓋部

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9488779B2 (en) * 2013-11-11 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method of forming laser chip package with waveguide for light coupling
US9472528B2 (en) 2014-06-05 2016-10-18 Freescale Semiconductor, Inc. Integrated electronic package and method of fabrication
DE102017211330A1 (de) * 2017-07-04 2019-01-10 Siemens Aktiengesellschaft Toleranzausgleichselement für Schaltbilder
JP7167477B2 (ja) * 2018-05-07 2022-11-09 オムロン株式会社 電子装置
US11004803B2 (en) * 2018-07-02 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy dies for reducing warpage in packages
US11723154B1 (en) 2020-02-17 2023-08-08 Nicholas J. Chiolino Multiwire plate-enclosed ball-isolated single-substrate silicon-carbide-die package
US11373930B2 (en) * 2020-03-31 2022-06-28 Cisco Technology, Inc. Thermal packaging with fan out wafer level processing
DE102020109555A1 (de) * 2020-04-06 2021-10-07 Infineon Technologies Ag Eingehäuste halbleitervorrichtung und verfahren zur herstellung einer eingehäusten halbleitervorrichtung

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW571375B (en) * 2002-11-13 2004-01-11 Advanced Semiconductor Eng Semiconductor package structure with ground and method for manufacturing thereof
JP3709882B2 (ja) * 2003-07-22 2005-10-26 松下電器産業株式会社 回路モジュールとその製造方法
US7355289B2 (en) 2005-07-29 2008-04-08 Freescale Semiconductor, Inc. Packaged integrated circuit with enhanced thermal dissipation
US7829997B2 (en) 2007-04-04 2010-11-09 Freescale Semiconductor, Inc. Interconnect for chip level power distribution
WO2008139273A1 (en) 2007-05-10 2008-11-20 Freescale Semiconductor, Inc. Power lead-on-chip ball grid array package
KR100835061B1 (ko) * 2007-06-11 2008-06-03 삼성전기주식회사 반도체 칩 패키지
US8124447B2 (en) * 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
US8531012B2 (en) * 2009-10-23 2013-09-10 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer over a semiconductor die disposed in a cavity of an interconnect structure and grounded through the die TSV
JP5514559B2 (ja) * 2010-01-12 2014-06-04 新光電気工業株式会社 配線基板及びその製造方法並びに半導体パッケージ
US8791582B2 (en) 2010-07-28 2014-07-29 Freescale Semiconductor, Inc. Integrated circuit package with voltage distributor
EP2418700B1 (en) * 2010-08-09 2017-11-01 LG Innotek Co., Ltd. Light emitting device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106133895A (zh) * 2014-04-04 2016-11-16 西门子公司 使用罩盖装配电气构件的方法和适合在该方法中使用的罩盖
JP2017513241A (ja) * 2014-04-04 2017-05-25 シーメンス アクチエンゲゼルシヤフトSiemens Aktiengesellschaft 蓋部を用いる電気的デバイスの搭載方法、および、当該方法における使用に適した蓋部
JP2017515317A (ja) * 2014-04-04 2017-06-08 シーメンス アクチエンゲゼルシヤフトSiemens Aktiengesellschaft 蓋部を用いる電気的デバイスの搭載方法、および、当該方法における使用に適した蓋部

Also Published As

Publication number Publication date
US8927345B2 (en) 2015-01-06
EP2685495A2 (en) 2014-01-15
US20140008811A1 (en) 2014-01-09

Similar Documents

Publication Publication Date Title
US8927345B2 (en) Device package with rigid interconnect structure connecting die and substrate and method thereof
JP5864180B2 (ja) 半導体パッケージ及びその製造方法
TWI437647B (zh) 具有凸塊/基座/凸緣層散熱座及增層電路之散熱增益型半導體組體
TWI763666B (zh) 連接電子組件至基板
JP6342120B2 (ja) 超薄埋設ダイモジュール及びその製造方法
JP4409455B2 (ja) 半導体装置の製造方法
US8344492B2 (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
US8835228B2 (en) Substrate-less stackable package with wire-bond interconnect
US7413925B2 (en) Method for fabricating semiconductor package
US9136220B2 (en) Semiconductor package and method for manufacturing the semiconductor package
JP2013243345A5 (ja)
US9374889B2 (en) Interposer and electronic component package
TWI611541B (zh) 具有內建電性隔離件以及防潮蓋之線路板製備方法及其半導體組體
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
KR100883807B1 (ko) 반도체 소자 패키지 및 그 제조 방법
TW201606964A (zh) 晶片封裝基板、晶片封裝結構及二者之製作方法
US11417630B2 (en) Semiconductor package having passive support wafer
JP2012099693A (ja) 半導体装置の製造方法
JP5170134B2 (ja) 半導体装置及びその製造方法
CN116033673A (zh) 电路板级封装方法及电路板
CN118610193A (zh) 桥接芯片、芯片封装结构及制作方法、电子设备
JP5482400B2 (ja) 半導体装置の製造方法
JP2014026997A (ja) 半導体装置
TW200802745A (en) Method and structure for fabricating circuit board via wafer
JP2003197814A (ja) 半導体チップ、半導体装置及びそれらの製造方法