JP2013243345A5 - - Google Patents

Download PDF

Info

Publication number
JP2013243345A5
JP2013243345A5 JP2013057468A JP2013057468A JP2013243345A5 JP 2013243345 A5 JP2013243345 A5 JP 2013243345A5 JP 2013057468 A JP2013057468 A JP 2013057468A JP 2013057468 A JP2013057468 A JP 2013057468A JP 2013243345 A5 JP2013243345 A5 JP 2013243345A5
Authority
JP
Japan
Prior art keywords
laminate
layer
uncut
die
adhesive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013057468A
Other languages
English (en)
Other versions
JP6342120B2 (ja
JP2013243345A (ja
Filing date
Publication date
Priority claimed from US13/431,168 external-priority patent/US8658473B2/en
Application filed filed Critical
Publication of JP2013243345A publication Critical patent/JP2013243345A/ja
Publication of JP2013243345A5 publication Critical patent/JP2013243345A5/ja
Application granted granted Critical
Publication of JP6342120B2 publication Critical patent/JP6342120B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

超薄埋設ダイモジュール及びその製造方法
本発明の実施形態は、一般に集積回路パッケージに関し、より詳細には、チップボンドパッド又は電気部品接続パッドへの直接的な低抵抗金属インターコネクトを使用して、高デバイス速度、低電力消費、及び小型化が可能となる埋設ダイビルドアップに関する。埋設ダイモジュールは1以上のダイ又は電子部品を内蔵するものとして製造することができる。複数のラミネート可撓性層を通ってルーティングされた金属インターコネクトによって、複数のダイ又は電子部品を入力/出力システムに電気的に接続する。
集積回路がますます小さくなり、動作性能がより良好になるにつれて、集積回路(IC)パッケージング用のパッケージング技術は、それに応じてリード付パッケージから、ラミネート系ボールグリッドアレイ(BGA)パッケージへ、チップスケールパッケージング(CSP)へ、次にフリップチップパッケージ、さらに現在は埋設ダイ/埋込みチップビルドアップパッケージングへと進化した。ICチップパッケージング技術の進歩は、より優れた性能、さらなる小型化、より高い信頼性を実現することがますます求められることによって拍車がかけられている。新たなパッケージング技術は、大規模製造を目的とするバッチ製造の可能性をさらにもたらし、これによって規模の経もたらすものでなければならない
ICチップパッケージング要件の拡大により、既存の埋設ダイビルドアッププロセスが困難になる。すなわち、多くの現在の埋設ダイモジュールでは、リディストリビューション層を増やすことが望ましく、8層以上のリディストリビューション層が一般的である。1以上のダイがIC基板上に最初に置かれ、その後リディストリビューション層が層毎に付着される標準的な埋設ダイビルドアッププロセスは、ルーティング及びインターコネクションシステムに湾曲を引き起こすことがあり、成形エポキシ応力バランス層又は金属補強材の使用を必要とする。
既存の埋設ダイビルドアッププロセスに対する別の難題は、製造サイクル/ビルドアップサイクルの時間である。ビルドアップ時間を増す主な要因は、複数のベーキング段階など、埋設ダイモジュールに含まれる複数の接着層を硬化させるために実施される複数の硬化段階である。
米国特許第8008125号
したがって、製造サイクル時間を短縮し、補強材を使用せずにモジュールの湾曲を最小にしつつ複数のラミネート層を付着させることができる埋設ダイ用の製造方法が求められている。
本発明の実施形態は、完全にバランスのとれたモジュールの構成をもたらす両面方式で複数のラミネート可撓性層ダイの周りに付着さる埋設ダイモジュールビルドアッププロセスを提供することによって、上述の短所を克服する。モジュール内の複数の接着剤層を硬化させるために、1回の硬化段階が実施され、これによってビルドアップ時間を短縮する。
本発明の一態様によれば、埋設ダイモジュールを形成する方法は、初期ラミネート可撓性層を用意する段階と、初期ラミネート可撓性層の内部及び表面に複数のビア及び複数の金属インターコネクトを形成する段階であって、複数の金属インターコネクトが、初期ラミネート可撓性層の対向する第1及び第2の表面の各々にインターコネクトを形成するようにそれぞれのビアを通って延在する段階と、初期ラミネート可撓性層を貫通するダイ開口部を形成する段階を含む。本方法はまた、1の未切断ラミネート可撓性層を接着材料によって初期ラミネート可撓性層の第1の固定する段階と、初期ラミネート可撓性層のダイ開口部内で接着材料上にダイを配置する段階と2の未切断ラミネート可撓性層を接着材料によって初期ラミネート可撓性層の第2の表面に固定する段階と、第1の未切断ラミネート可撓性層と初期ラミネート可撓性層との間及び第2の未切断ラミネート可撓性層と初期ラミネート可撓性層との間の接着材料を硬化させる段階と、第1及び第2の未切断ラミネート可撓性層の内部及び表面に複数のビア及び複数の金属インターコネクトを形成する段階であって、複数の金属インターコネクトの各々が、それぞれのビアを通って延在し、初期ラミネート可撓性層上の金属インターコネクト及びダイ上のダイパッドのうちの一方にメタライズされる段階とを含む。
本発明の別の一態様によれば、埋込みチップパッケージを形成する方法は、中央ラミネート層中に複数のビアを形成する段階と、中央ラミネート層の対向する第1及び第2の表面の各々にインターコネクト形成されるように、複数のビアを通って延在する複数の金属インターコネクトを形成する段階と、中央ラミネート層を貫通するチップ開口部を形成する段階と1の未切断ラミネート層を接着材料によって中央ラミネート層の第1の表面に付着させる段階と、中央ラミネート層のチップ開口部内で接着材料上にチップを配置する段階であって、チップが中央ラミネート層の厚さに等しい厚さを有する段階とを含む。本方法はまた、2の未切断ラミネート層を接着材料によって中央ラミネート層の第2の表面に付着させる段階と、第1の未切断ラミネート層と中央ラミネート層との間及び第2の未切断ラミネート層と中央ラミネート層との間の接着材料を硬化させる段階と、複数の金属インターコネクトの各々が、それぞれのビアを通って延在し、中央ラミネート層上の金属インターコネクト及びチップ上のチップパッドのうちの一方に直接メタライズされるように、複数のビア及び複数の金属インターコネクトを形成するために第1及び第2の未切断ラミネート層をパターニングする段階を含む。
本発明のさらに別の一態様によれば、埋込みチップパッケージは、複数のビア及びこの複数のビアを通って延在する複数の金属インターコネクトを形成するために中央ラミネート層を事前パターニングし、複数の金属インターコネクトが中央ラミネート層の対向する第1及び第2の表面の各々にインターコネクトを形成する段階を含むプロセスによって製造される。本プロセスはまた、中央ラミネート層を貫通するダイ開口部を形成する段階と1の未切断ラミネート層を接着材料によって中央ラミネート層の第1の表面に付着させる段階と、中央ラミネート層のダイ開口部内で接着材料の上にダイを配置する段階であって、ダイが中央ラミネート層の厚さに等しい厚さを有する段階と2の未切断ラミネート層を接着材料によって中央ラミネート層の第2の表面に付着させる段階と、第1の未切断ラミネート可撓性層とベースラミネート可撓性層との間及び第2の未切断ラミネート可撓性層とベースラミネート可撓性層との間の接着材料を同時に一緒に硬化させる段階と、複数のビア及び複数の金属インターコネクトを形成するために第1及び第2の未切断ラミネート可撓性層の両面パターニングを実行する段階であって、第1の未切断ラミネート可撓性層の複数のビア及び複数の金属インターコネクトが第1の方向から形成され、第2の未切断ラミネート可撓性層の複数のビア及び複数の金属インターコネクトが第1の方向とは逆の第2の方向から形成される段階を含む。
これらの及びその他の利点及び特徴は、添付の図面と共に本方法の好ましい実施形態の下記の詳細な説明を併せ読めばさらに容易に理解されるであろう。
図面は、本発明を実行するために現在想定される実施形態を図示する。
本発明の一実施形態による複数の埋設ダイモジュールの上面図である。 本発明の一実施形態による製造/ビルドアッププロセスの様々な段階中の埋設ダイモジュールの模式的な断面側面図である。 本発明の一実施形態による製造/ビルドアッププロセスの様々な段階中の埋設ダイモジュールの模式的な断面側面図である。 本発明の一実施形態による製造/ビルドアッププロセスの様々な段階中の埋設ダイモジュールの模式的な断面側面図である。 本発明の一実施形態による製造/ビルドアッププロセスの様々な段階中の埋設ダイモジュールの模式的な断面側面図である。 本発明の一実施形態による製造/ビルドアッププロセスの様々な段階中の埋設ダイモジュールの模式的な断面側面図である。 本発明の一実施形態による製造/ビルドアッププロセスの様々な段階中の埋設ダイモジュールの模式的な断面側面図である。 本発明の一実施形態による製造/ビルドアッププロセスの様々な段階中の埋設ダイモジュールの模式的な断面側面図である。 本発明の一実施形態による製造/ビルドアッププロセスの様々な段階中の埋設ダイモジュールの模式的な断面側面図である。 本発明の一実施形態による製造/ビルドアッププロセスの様々な段階中の埋設ダイモジュールの模式的な断面側面図である。 本発明の一実施形態によるボールグリッドアレイ(BGA)パッケージに連結した埋設ダイモジュールの模式的な断面側面図である。 本発明の一実施形態による埋設ダイモジュールの積層した配列の模式的な断面側面図である。 本発明の一実施形態による埋設ダイモジュールの模式的な断面側面図である。
本発明は、埋設ダイモジュール(ずなわち、埋込みチップパッケージ)を形成する方法を提供する。埋設ダイモジュールは、ラミネート可撓性層及びこのラミネート層に関連してチップ又は電気部品を配置することを使用して製造される。埋設ダイモジュール中の(1以上の)ダイ/電気部品は、パターンを形成したラミネート層中に形成した金属インターコネクトによってもたらされる直接金属接続によって入力/出力(I/O)システムに接続される。
本発明の実施形態は、複数のパターンを形成したラミネート可撓性層(ずなわち、リディストリビューション層)内に埋め込まれた1以上のダイ(すなわち、チップ)を含む埋設ダイモジュールのビルドアップに関する。埋設ダイモジュール中に埋め込まれたチップが、以下具体的にダイ又はチップとして図1〜図12の実施形態において参照されるが、他の電気部品をダイの代わりに埋設ダイモジュール中で置き換えることができ、したがって、本発明の実施形態は、埋設ダイモジュール中にチップ/ダイを埋め込むことだけに限定されないことを理解されたい。すなわち、下記の埋設ダイモジュール実施形態におけるダイ/チップの使用は、埋設ダイモジュール中に設けることができる抵抗器、キャパシタ、インダクタ、又は他の類似のデバイスなどの他の電気部品を網羅することをも理解されたい。
図1を参照して、複数の製造した埋設ダイモジュール10又は埋込みチップパッケージを、本発明の例示的な実施形態にしたがって示す。各埋設ダイモジュール10は、複数のラミネート可撓性層14(すなわち、リディストリビューション層)と接続され、その内部に埋め込まれた1以上のチップ12(すなわち、ダイ)を含む。各チップ12は、シリコン又はGaAsなどの半導電性材料から形成され、集積回路(IC)レイアウトがその表面上に形成されるように準備される。複数のラミネート層14の各々は、(1以上の)チップ12に関連して置くことができる事前成形したラミネートシート又は膜の形態である。ラミネート層14を、Kapton(登録商標)、Ultem(登録商標)、ポリテトラフロロエチレン(PTFE)、又は液晶ポリマー(LCP)もしくはポリイミド材料などの別のポリマー膜から形成することができる。図1に示すように、各埋設ダイモジュール10は、埋設ダイモジュールビルドアッププロセスが枠16上で実行された状態で、隣接する埋設ダイモジュール10間の領域内のラミネート層14を貫通してダイシングすることによって形成される。
図2〜図10を参照して、複数の埋設ダイモジュール10の各々を製造するための技法を、本発明の一実施形態にしたがって説明する。単一埋設ダイモジュールビルドアッププロセスの断面を、ビルドアッププロセスの可視化を容易にするために図2〜図10の各々に示す。
本発明の一実施形態によれば、埋設ダイモジュールビルドアッププロセスは、未切断の初期又は「中央」ラミネート可撓性層18を用意し、パターニングすることで始まる。一実施形態によれば、初期ラミネート可撓性層18は、Kapton(登録商標)ラミネート可撓性物の形態であるが、上に引用したように、Ultem(登録商標)、ポリテトラフロロエチレン(PTFE)、又は液晶ポリマー(LCP)もしくはポリイミド材料などの別のポリマー膜などの他の適切な材料をやはり採用することができる。初期ラミネート可撓性層18は、下記に詳細に説明するように、初期ラミネート可撓性層18中に形成した開口部に超薄ダイを配置することに適応するために、50マイクロメートル近辺の厚さを有する。
図2の初期ラミネート可撓性層18をパターニングする際に、ラミネート層を貫通する複数のビア20を形成する。例示的な実施形態によれば、ビア20を、レーザアブレーションプロセス又はレーザ穿孔加工プロセスによって形成する。或いは、プラズマエッチングプロセス、フォトデフィニションプロセス、又は機械的穿孔加工プロセスを含む他の方法によって、ビア20を形成することができることをも理解されたい。ビア20を形成すると、金属層/材料(例えば、シード金属及び/又は銅)を次に、例えば、スパッタリング、電気めっき、及び/又は無電解塗工プロセスによってラミネート可撓性層18上に付着させ、それから金属インターコネクト22へと形成する。本発明の一実施形態によれば、ビア20を通って延在し、初期ラミネート可撓性層18の第1の表面24及び初期ラミネート可撓性層18の第2の表面26の各々にインターコネクト22を形成する金属インターコネクト22を形成するように、金属層/材料をパターニングしエッチングする。別の一実施形態によれば、初期ラミネート可撓性層18表面/内部に既に形成した複数のビア20及び複数の金属インターコネクト22を有する「事前にパターニングした」層として、初期ラミネート可撓性層18を設けることができることを理解されたい。
埋設ダイモジュールビルドアッププロセスの次の段階では、図3に示すように、ダイ開口部28を、初期ラミネート可撓性層18中に形成する。ダイ開口部28は、その中に配置すべきダイ(すなわち、図6のダイ30)のサイズ及び形状と基本的に整合するサイズ及び形状のものであり、開口部28中にダイを受容することに適応するようにわずかに大きなサイズにされる。図3に示すように、初期ラミネート可撓性層18の得られる形状は、「窓枠」構造のものである。本発明の実施形態によれば、開口部28を、レーザ切断及びダイ打抜き加工操作のうちの1つによって形成することができる。
ここで図4〜図5を参照して、埋設ダイモジュールビルドアッププロセスは、初期ラミネート可撓性層18に接合すべき一面上にコーティング又は塗工した接着材料/層34を有する未切断ラミネート可撓性層32を用意することに続く。未切断ラミネート可撓性層32は、無地又はパターニングしていないラミネート可撓性物である。未切断ラミネート可撓性層32を、初期ラミネート可撓性層18の第1の表面24上に配置し(すなわち、その上にラミネートし)、図5に示すように、未切断ラミネート可撓性層32が初期ラミネート可撓性層18中に形成したダイ開口部28の一方の側を覆った状態で、接着剤34によって初期ラミネート可撓性層18に固定する。一実施形態によれば、接着材料34の硬化が起こらない温度で真空ラミネーションを実行しながら、未切断ラミネート可撓性層32を真空ラミネーションによって初期ラミネート可撓性層18に付着させる。
初期ラミネート可撓性層18上に未切断ラミネート可撓性層32を配置すると、図6に示すように、ダイ30を初期ラミネート可撓性層18内に形成したダイ開口部28内に配置する。ダイ30を、未切断ラミネート可撓性層32に塗工した接着材料34によって開口部28内に固定する。本発明の例示的な実施形態によれば、図6に示すように、ダイ30は、初期ラミネート可撓性層18の厚さに等しい厚さ又は一致する厚さを有する「超薄ダイ」の形態である。したがって、例えば、初期ラミネート可撓性層18及びダイ30の各々を、50マイクロメートル近辺の一致する厚さを有するように構成することができる。
図6に示すように、開口部28中へとダイ30を配置すると、空所ボイド周縁凹部領域36が、ダイ30と初期ラミネート可撓性層18との間に存在したま残る。未切断ラミネート可撓性層32を初期ラミネート可撓性層18に固定するために実施される真空ラミネーション段階はまた、周縁凹部領域36内に存在するボイドを(少なくとも部分的に)解消するように働く。すなわち、真空ラミネーションを実行する際に、接着材料34は周縁凹部領域36に引き込まれ、周縁凹部領域少なくとも部分的に解消充填される
埋設ダイモジュールビルドアッププロセスは、図7に示すように、初期ラミネート可撓性層18の第2の表面26上及びまだ露出しているダイ30の表面上に付着される別の未切断ラミネート可撓性層38を設けることで続く。未切断ラミネート可撓性層38は、無地又はパターニングしていないラミネート可撓性物であり、初期ラミネート可撓性層18上に配置され(すなわち、ラミネートされ)、接着材料/層34によって初期ラミネート可撓性層18に固定される。初期ラミネート可撓性層18上に未切断ラミネート可撓性層38を置く際に、真空ラミネーション(すなわち、真空ベーキング)段階を実行して、初期ラミネート可撓性層18に未切断ラミネート可撓性層38を固定する。周縁凹部領域36内のボイドを少なくとも部分的に解消し周縁凹部領域を充填するように周縁凹部領域36中へと接着材料34を引き込むことによって、真空ラミネーションはまた、ダイ30と初期ラミネート可撓性層18との間の周縁凹部領域36内に存在するボイドを(少なくとも部分的に)解消する/充填するように機能する。前述の通り、この真空ラミネーションを、接着材料の硬化が起こらない温度で実行する。
初期ラミネート可撓性層18中の開口部28内にダイ30を配置し、初期ラミネート可撓性層18及びダイ30に未切断ラミネート可撓性層32、38をラミネートすると、接着層34の硬化を実行する。一実施形態によれば、硬化を、加圧ベーキング操作によって実現することができるが、他の適切な硬化プロセスを採用することができることを理解されたい。有利なことに、本発明の実施形態によれば、1回のベーキング/硬化段階だけを、両方の接着層34を硬化させるために実行する、それゆえ、埋設ダイモジュールのビルドアップに関連する処理時間及びコストを削減する。
ここで図8を参照して、ビルドアップ技術の次の段階では、未切断ラミネート可撓性層32、38を貫通してビアを穿孔加工して複数のビア20を形成するために、未切断ラミネート可撓性層32、38をパターニングする。金属インターコネクト22を露出させるように、ビア20を、初期リディストリビューション層18上に形成された金属インターコネクト22に対応する位置のところに形成する。追加のビア20を、ダイ30上のパッド40まで穿孔加工し、その結果これらのパッドを露出させる。例示的な実施形態によれば、ビア20を、レーザアブレーションプロセス又はレーザ穿孔加工プロセスによって形成する。或いは、ビア20を、プラズマエッチングプロセス、フォトデフィニションプロセス、又は機械的穿孔加工プロセスを含む他の方法によって形成することができることを理解されたい。次に、例えば、スパッタリング又は電気めっきプロセスによって、金属層/材料(例えば、シード金属及び/又は銅)を、未切断ラミネート可撓性層32、38上に付着させ、それから金属インターコネクト22へと形成する。ラミネート可撓性層32、38の外向き表面42からビア20まで貫通して延在する金属インターコネクト22を形成するように、金属層/材料をパターニングしエッチングする。ラミネート可撓性層32、38上の金属インターコネクト22は、したがって、初期ラミネート可撓性層18上のインターコネクト22との電気的接続及びダイパッド40への直接の金属的かつ電気的接続を形成する。
図8に示すように、初期ラミネート可撓性層18の第1の表面24に付着され未切断ラミネート可撓性層32に対しては、ビア20を第1の方向44から形成する(すなわち、穿孔加工する、レーザアブレーションする)。すなわち、未切断ラミネート可撓性層32中のビア20を上から下に形成する。反対に、初期ラミネート可撓性層18の第2の表面26に付着された未切断ラミネート可撓性層38に対しては、ビア20を、第1の方向44の反対である第2の方向46から穿孔加工する。すなわち、未切断ラミネート可撓性層38中のビア20を、下から上へ穿孔加工する。
ここで図9を参照して、製造技法の次の段階では、追加の未切断ラミネート可撓性層48、50を、未切断ラミネート可撓性層32、38上にラミネートし、引き続いてパターニングする。追加のラミネート可撓性層48、50は、初期ラミネート可撓性層18から外へと広がる同じ数のラミネート可撓性層を有するバランスのとれた埋設ダイモジュールを形成するように、接着材料51によって埋設ダイモジュールの対向する表面に付着される未切断ラミネート可撓性層の形態である。すなわち、初期ラミネート可撓性層18は、「中央」ラミネート可撓性層を形成し、追加のラミネート可撓性層48、50が、初期ラミネート可撓性層18の対向する面に(すなわち、初期ラミネート可撓性層18の第1及び第2の表面24、26の両方の上に)付着される。かかる両面ラミネートプロセスは、初期ラミネート可撓性層18に加わる応力を小さくするように働き、初期ラミネート可撓性層18の湾曲を防止する。
図9に示すように、複数のビア20を、追加のラミネート可撓性層48、50の各々の中に形成する。追加のラミネート可撓性層48、50の各々を隣接する未切断ラミネート可撓性層32、38に電気的に接続するように、金属インターコネクト22を、ビア20を通って下まで、追加のラミネート可撓性層48、50を貫通して延在するようにやはり形成し/パターニングする。ラミネート可撓性層32、38のパターニングと同様に、追加のラミネート可撓性層48、50のパターニングを、両面パターニングプロセスにより実行する。すなわち、ラミネート可撓性層48中に形成するビア20を、第1の方向44から(すなわち、上から下へ)穿孔加工し/レーザアブレーションし、一方で、ラミネート可撓性層50中に形成するビア20を、第2の方向46から(すなわち、下から上へ)穿孔加工する/レーザアブレーションする。
本発明の実施形態によれば、層48、50よりも多くのさらに追加のラミネート可撓性層を、埋設ダイモジュールのさらなるビルドアップ中に付着させることができ、付着させる追加のラミネート可撓性層の数は埋設ダイモジュールの設計考慮事項に依存することを理解されたい。
ここで図10を参照して、すべての追加のラミネート可撓性層48、50を付着させた後で、はんだマスク層52を、埋設ダイモジュールの対向する表面上の最外層のラミネート可撓性層48、50に付着させる。はんだマスク52は、埋設ダイモジュールへの別個のパッケージ/モジュールの接続を与える。例えば、一実施形態によれば、図11に示すように、ボールグリッドアレイ(BGA)パッケージ54を、埋設ダイモジュール10に組み立てる又はその上に積み重ねる。別の一実施形態によれば、図12に示すように、別個の埋設ダイモジュール56を、埋設ダイモジュール10上に積み重ねる。一実施形態によれば、積み重ねた埋設ダイモジュール10、56が、ボールグリッドアレイ58によって一緒に結合されるが、例えば、ランドグリッドアレイ又は導電性エポキシをまた、モジュールを一緒に結合させるために使用することができることを理解されたい。図12は、垂直配列で2つの埋設ダイモジュール10、56の積み重ねを示しているが、さらに多くの数の埋設ダイモジュールを相互に積み重ねることができることを理解されたい。
ここで図13を参照して、本発明の別の一実施形態によれば、共通水平面内に配列され/付着された第1のダイ62及び第2のダイ64を含む埋設ダイモジュール60を示す。図13の実施形態によれば、第1及び第2のダイ62、64の各々は、初期ラミネート可撓性層66の厚さに一致する厚さを有する。第1及び第2のダイ62、64の各々を、同じ水平面内に配列されるように、初期ラミネート可撓性層66中に形成した別個のダイ開口部68、70内に置く。複数のビア20及びこのビア20を貫通して下へ延在する金属インターコネクト22を、隣接する未切断ラミネート可撓性層72、74中にパターニングし、その結果、金属インターコネクトが第1及び第2のダイ62、64の各々の上のパッド76まで延在する。すなわち、金属インターコネクト22は、パッド76まで下へ延在して、第1及び第2のダイ62、64のダイパッド76への直接の金属的かつ電気的な接続を形成する。同じ平面、すなわち、ラミネート可撓性層66)上に第1及び第2のダイ62、64を横並びに埋め込むことは、埋設ダイモジュール60中のラミネート可撓性層の数を削減することができ、したがって、埋設ダイモジュール60の全体の厚さを薄くすること及び関連する製造コスト削減役立つ。
都合のよいことに、本発明の実施形態は、したがって、短い製造サイクル時間を有する埋設ダイモジュールビルドアッププロセスを提供し、これは補強材を使用せずに湾曲を最小にしつつ複数のラミネート層を付着させることができる。ビルドアッププロセスは、硬化関係する処理時間とコストを削減させるために、(複数の硬化させる段階を介して)複数の接着層を硬化させることを1回の硬化段階に統合し、ダイの周りの周縁凹部領域が完全に充填される状態で、ダイの周りのすべてのボイドを完全に除去するための真空ラミネーション段階を採用する。加えて、ビルドアッププロセスは、両面ラミネーション及びそこに含まれるビア形成プロセスに基づき、並びに埋設されるダイの両側に同一の接着剤を使用することに基づいて、完全にバランスのとれたモジュールを提供する。ビルドアッププロセスから得られる完成した埋設ダイモジュールは、積層したダイモジュールの形態を提供するために、非常に薄く、追加の埋設ダイモジュールと互換性がある。本発明の埋設ダイモジュールビルドアップ技法に基づいて、他の既存の埋設ダイモジュールビルドアップ技法よりも、薄い厚さ、制御した平坦度、改善された設計密度、高い解像度、及び改善された電気的性能を有する埋設ダイモジュールを、このように構築することができる。
したがって、本発明の一実施形態によれば、埋設ダイモジュールを形成する方法は、初期ラミネート可撓性層を用意する段階と、初期ラミネート可撓性層の内部及び表面に複数のビア及び複数の金属インターコネクトを形成する段階であって、複数の金属インターコネクトが、初期ラミネート可撓性層の対向する第1及び第2の表面の各々にインターコネクトを形成するようにそれぞれのビアを通って延在する段階と、初期ラミネート可撓性層を貫通するダイ開口部を形成する段階を含む。本方法はまた、1の未切断ラミネート可撓性層を接着材料によって初期ラミネート可撓性層の第1の固定する段階と、初期ラミネート可撓性層のダイ開口部内で接着材料上にダイを配置する段階と2の未切断ラミネート可撓性層を接着材料によって初期ラミネート可撓性層の第2の表面に固定する段階と、第1の未切断ラミネート可撓性層と初期ラミネート可撓性層との間及び第2の未切断ラミネート可撓性層と初期ラミネート可撓性層との間の接着材料を硬化させる段階と、第1及び第2の未切断ラミネート可撓性層の内部及び表面に複数のビア及び複数の金属インターコネクトを形成する段階であって、複数の金属インターコネクトの各々が、それぞれのビアを通って延在し、初期ラミネート可撓性層上の金属インターコネクト及びダイ上のダイパッドのうちの一方にメタライズされる段階とを含む。
本発明の別の一実施形態によれば、埋込みチップパッケージを形成する方法は、中央ラミネート層中に複数のビアを形成する段階と、中央ラミネート層の対向する第1及び第2の表面の各々にインターコネクト形成されるように、複数のビアを通って延在する複数の金属インターコネクトを形成する段階と、中央ラミネート層を貫通するチップ開口部を形成する段階と1の未切断ラミネート層を接着材料によって中央ラミネート層の第1の表面に付着させる段階と、中央ラミネート層のチップ開口部内で接着材料上にチップを配置する段階であって、チップが中央ラミネート層の厚さに等しい厚さを有する段階とを含む。本方法はまた、2の未切断ラミネート層を接着材料によって中央ラミネート層の第2の表面に付着させる段階と、第1の未切断ラミネート層と中央ラミネート層との間及び第2の未切断ラミネート層と中央ラミネート層との間の接着材料を硬化させる段階と、複数の金属インターコネクトの各々が、それぞれのビアを通って延在し、中央ラミネート層上の金属インターコネクト及びチップ上のチップパッドのうちの一方に直接メタライズされるように、複数のビア及び複数の金属インターコネクトを形成するために第1及び第2の未切断ラミネート層をパターニングする段階とを含む。
本発明のさらに別の一実施形態によれば、埋込みチップパッケージは、複数のビア及びこの複数のビアを通って延在する複数の金属インターコネクトを形成するために中央ラミネート層を事前パターニングし、複数の金属インターコネクトが中央ラミネート層の対向する第1及び第2の表面の各々にインターコネクトを形成する段階を含むプロセスによって製造される。本プロセスはまた、中央ラミネート層を貫通するダイ開口部を形成する段階と1の未切断ラミネート層を接着材料によって中央ラミネート層の第1の表面に付着させる段階と、中央ラミネート層のダイ開口部内で接着材料の上にダイを配置する段階であって、ダイが中央ラミネート層の厚さに等しい厚さを有する段階と2の未切断ラミネート層を接着材料によって中央ラミネート層の第2の表面に付着させる段階と、第1の未切断ラミネート可撓性層とベースラミネート可撓性層との間及び第2の未切断ラミネート可撓性層とベースラミネート可撓性層との間の接着材料を同時に一緒に硬化させる段階と、複数のビア及び複数の金属インターコネクトを形成するために第1及び第2の未切断ラミネート可撓性層の両面パターニングを実行する段階であって、第1の未切断ラミネート可撓性層の複数のビア及び複数の金属インターコネクトが第1の方向から形成され、第2の未切断ラミネート可撓性層の複数のビア及び複数の金属インターコネクトが第1の方向とは逆の第2の方向から形成される段階とを含む。
本発明を限られた数の実施形態にだけ関連して詳細に説明してきたが、本発明がかかる開示した実施形態に限定されないことが、容易に理解されるはずである。それどころか、本発明は、これまでに説明していない任意の数の変形形態、代替形態、置換形態又は等価な配置を組み入れるように修正することができ、しかしこれらは本発明の精神及び範囲に対応する。加えて、本発明の様々な実施形態を説明してきたが、本発明の態様が説明した実施形態の一部だけを含むことができることを理解されたい。したがって、本発明は、上記の記載によって限定されるように見なされないだけなく、別記の特許請求の範囲の範囲によって限定されるだけである。
10 埋設ダイモジュール
12 チップ
14 ラミネート層
16 枠
18 初期ラミネート可撓性層
20 ビア
22 金属インターコネクト
24 第1の表面
26 第2の表面
28 開口部
30 ダイ
32 未切断ラミネート可撓性層
34 接着材料
36 周縁凹部領域
38 未切断ラミネート可撓性層
40 パッド
42 外向き表面
44 第1の方向
46 第2の方向
48 追加の未切断ラミネート可撓性層
50 追加の未切断ラミネート可撓性層
51 接着材料
52 はんだマスク層
54 ボールグリッドアレイパッケージ
56 埋設ダイモジュール
58 ボールグリッドアレイ
60 埋設ダイモジュール
62 第1のダイ
64 第2のダイ
66 初期ラミネート可撓性層
68 ダイ開口部
70 ダイ開口部
72 隣接する未切断ラミネート可撓性層
74 隣接する未切断ラミネート可撓性層
76 パッド

Claims (20)

  1. 埋設ダイモジュールを形成する方法であって、
    初期ラミネート可撓性層を用意する段階と
    前記初期ラミネート可撓性層の内部及び表面に複数のビア及び複数の金属インターコネクトを形成する段階であって、前記複数の金属インターコネクトが、前記初期ラミネート可撓性層の対向する第1及び第2の表面の各々にインターコネクトを形成するようにそれぞれのビアを通って延在する段階と
    前記初期ラミネート可撓性層を貫通するダイ開口部を形成する段階と
    1の未切断ラミネート可撓性層を接着材料によって前記初期ラミネート可撓性層の1の表面に固定する段階と
    前記初期ラミネート可撓性層の前記ダイ開口部内で前記接着材料上にダイを配置する段階と
    2の未切断ラミネート可撓性層を接着材料によって前記初期ラミネート可撓性層の2の表面に固定する段階と
    1の未切断ラミネート可撓性層と前記初期ラミネート可撓性層との間及び2の未切断ラミネート可撓性層と前記初期ラミネート可撓性層との間の前記接着材料を硬化させる段階と
    1及び第2の未切断ラミネート可撓性層の内部及び表面に複数のビア及び複数の金属インターコネクトを形成する段階であって、前記複数の金属インターコネクトの各々が、それぞれのビアを通って延在し、前記初期ラミネート可撓性層上の金属インターコネクト及び前記ダイ上のダイパッドのうちの一方に直接メタライズされる段階と
    含んでなる方法。
  2. 加の未切断ラミネート可撓性層を接着材料によって第1及び第2の未切断ラミネート可撓性層の各々に固定する段階と
    複数のビア及び複数の金属インターコネクトを形成するために前記追加の未切断ラミネート可撓性層の各々を選択的にパターニングする段階であって、前記複数の金属インターコネクトの各々が、それぞれのビアを通って延在し、1及び第2の未切断ラミネート可撓性層のそれぞれ一方の上の金属インターコネクトにメタライズされる段階と
    さらに含む、請求項1記載の方法。
  3. 1の未切断ラミネート可撓性層を前記初期ラミネート可撓性層に真空ラミネートする段階と
    2の未切断ラミネート可撓性層を前記初期ラミネート可撓性層に真空ラミネートする段階と
    さらに含む、請求項1記載の方法。
  4. 前記ダイ開口部を形成する段階がダイ開口部内に前記ダイを配置したときに前記ダイの周りに周縁凹部領域存在するように、前記ダイの面積よりも大きな面積を有するダイ開口部を形成することを含んでいて、前記周縁凹部領域は、1及び第2の未切断ラミネート可撓性層を前記初期ラミネート可撓性層に空ラミネートすることにより接着材料で完全に充填され、前記ダイの周りにボイドが存在しなくなる、請求項3記載の方法。
  5. 前記ダイが前記初期ラミネート可撓性層の厚さに等しい厚さを有する、請求項1記載の方法。
  6. 1の未切断ラミネート可撓性層を前記初期ラミネート可撓性層の1の表面に定する段階が、
    1の未切断ラミネート可撓性層に前記接着材料をコーティングし、
    1の未切断ラミネート可撓性層を前記接着材料によって前記初期ラミネート可撓性層にラミネートする
    ことを含む、請求項1記載の方法。
  7. 1及び第2の未切断ラミネート可撓性層、前記接着材料の硬化が起こらない温度で前記初期ラミネート可撓性層にラミネートされる、請求項6記載の方法。
  8. 前記初期ラミネート可撓性層であってその内部に形成された前記ダイ開口部内に前記ダイが配置されている初期ラミネート可撓性層が、前記埋設ダイモジュール内の中央ラミネート可撓性層であって、その第1及び第2の表面にそれぞれ同じ数の未切断ラミネート可撓性層が追加されている中央ラミネート可撓性層を含む、請求項1記載の方法。
  9. 前記複数の金属インターコネクトを形成する段階が、
    前記ラミネート可撓性層上に金属材料を堆積し、
    前記金属インターコネクトを形成するために前記金属材料をパターニングし、エッチングする
    ことを含む、請求項1記載の方法。
  10. 前記初期ラミネート可撓性層を貫通する第2のダイ開口部を形成する段階と
    前記初期ラミネート可撓性層の2のダイ開口部内で1の未切断ラミネート可撓性層上の前記接着材料上に第2のダイを配置する段階と
    さらに含む、請求項1記載の方法。
  11. 埋込みチップパッケージを形成する方法であって、
    中央ラミネート可撓性層中に複数のビアする段階と
    前記中央ラミネート可撓性層の対向する第1及び第2の表面の各々にインターコネクト形成されるように、前記複数のビアを通って延在する複数の金属インターコネクトを形成する段階と
    前記中央ラミネート可撓性層を貫通するチップ開口部を形成する段階と
    1の未切断ラミネート可撓性層を接着材料によって前記中央ラミネート可撓性層の1の表面に付着させる段階と
    前記中央ラミネート可撓性層の前記チップ開口部内で前記接着材料上にチップを配置する段階であって、前記チップが前記中央ラミネート可撓性層の厚さに等しい厚さを有する段階と
    2の未切断ラミネート可撓性層を接着材料によって前記中央ラミネート可撓性層の2の表面に付着させる段階と
    1の未切断ラミネート可撓性層と前記中央ラミネート可撓性層との間及び2の未切断ラミネート可撓性層と前記中央ラミネート可撓性層との間の前記接着材料を硬化させる段階と
    前記複数の金属インターコネクトの各々が、それぞれのビアを通って延在し、前記中央ラミネート可撓性層上の金属インターコネクト及び前記チップ上のチップパッドのうちの一方に直接メタライズされるように、複数のビア及び複数の金属インターコネクトを形成するために1及び第2の未切断ラミネート可撓性層をパターニングする段階と
    含んでなる方法。
  12. 1の未切断ラミネート可撓性層を前記中央ラミネート可撓性層に真空ラミネートする段階と
    2の未切断ラミネート可撓性層を前記中央ラミネート可撓性層に真空ラミネートする段階と
    さらに含む、請求項11記載の方法。
  13. 加のラミネート可撓性層を接着材料によって第1及び第2の未切断ラミネート可撓性層の各々に固定する段階と
    複数のビア及び複数の金属インターコネクトを形成するために前記追加のラミネート可撓性層の各々をパターニングする段階であって、前記複数の金属インターコネクトの各々が、それぞれのビアを通って延在し、1及び第2の未切断ラミネート可撓性層のそれぞれ一方の上の金属インターコネクトにメタライズされる段階と
    ことをさらに含む、請求項12記載の方法。
  14. 前記チップ開口部を形成する段階がチップ開口部内に前記チップを配置したときに前記チップの周りに周縁凹部領域が存在するように、前記チップの面積よりも大きな面積を有するチップ開口部を形成することを含んでいて、前記周縁凹部領域は、1及び第2の未切断ラミネート可撓性層を前記中央ラミネート可撓性層に空ラミネートすることにより接着材料で完全に充填され、前記チップの周りにボイドが存在しなくなる、請求項12記載の方法。
  15. 1及び第2の未切断ラミネート可撓性、前記接着材料の硬化が起こらない温度で前記中央ラミネート可撓性層に付着される、請求項11記載の方法。
  16. 1及び第2の未切断ラミネート可撓性層をパターニングする段階が、
    第1の方向から1の未切断ラミネート可撓性層中に前記複数のビアを形成し、
    第2の方向から2の未切断ラミネート可撓性層中に前記複数のビアを形成する
    ことを含む、請求項11記載の方法。
  17. 複数のビア及び前記複数のビアを通って延在する複数の金属インターコネクトを形成するために中央ラミネート可撓性層を事前パターニングする段階であって、前記複数の金属インターコネクトが前記中央ラミネート可撓性層の対向する第1及び第2の表面の各々にインターコネクトを形成する段階と
    前記中央ラミネート可撓性層を貫通するダイ開口部を形成する段階と
    1の未切断ラミネート可撓性層を接着材料によって前記中央ラミネート可撓性層の1の表面に付着させる段階と
    前記中央ラミネート可撓性層の前記ダイ開口部内で前記接着材料の上にダイを配置する段階であって、前記ダイが前記中央ラミネート可撓性層の厚さに等しい厚さを有する段階と
    2の未切断ラミネート可撓性層を接着材料によって前記中央ラミネート可撓性層の2の表面に付着させる段階と
    1の未切断ラミネート可撓性層と前記中央ラミネート可撓性層との間及び2の未切断ラミネート可撓性層と前記中央ラミネート可撓性層との間の前記接着材料を同時に一緒に硬化させする段階と
    複数のビア及び複数の金属インターコネクトを形成するために1及び第2の未切断ラミネート可撓性層の両面パターニングを実行する段階であって1の未切断ラミネート可撓性層の前記複数のビア及び前記複数の金属インターコネクトが第1の方向から形成され、2の未切断ラミネート可撓性層の前記複数のビア及び前記複数の金属インターコネクトが1の方向とは逆の第2の方向から形成される段階と
    含んでなるプロセスによって製造した埋込みチップパッケージ。
  18. 前記プロセスが、前記ダイを囲む周縁凹部領域内に存在するボイドが前記接着材料で充填されるように、1及び第2の未切断ラミネート可撓性層を前記中央ラミネート可撓性層に真空ラミネートする段階をさらに含む、請求項17記載の埋込みチップパッケージ。
  19. 前記ダイが、前記中央ラミネート可撓性層の厚さに等しい厚さを有する、請求項17記載の埋込みチップパッケージ。
  20. 前記埋込みチップ構造が、前記中央ラミネート可撓性層上の1及び第2の未切断ラミネート可撓性の両面ラミネーション並びに1の未切断ラミネート可撓性層と前記中央ラミネート可撓性層との間及び2の未切断ラミネート可撓性層と前記中央ラミネート可撓性層との間に同じ接着材料を塗工することに基づいて完全にバランスのとれた構造を備える、請求項17記載の埋込みチップパッケージ。
JP2013057468A 2012-03-27 2013-03-21 超薄埋設ダイモジュール及びその製造方法 Active JP6342120B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/431,168 2012-03-27
US13/431,168 US8658473B2 (en) 2012-03-27 2012-03-27 Ultrathin buried die module and method of manufacturing thereof

Publications (3)

Publication Number Publication Date
JP2013243345A JP2013243345A (ja) 2013-12-05
JP2013243345A5 true JP2013243345A5 (ja) 2017-09-21
JP6342120B2 JP6342120B2 (ja) 2018-06-13

Family

ID=47997208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013057468A Active JP6342120B2 (ja) 2012-03-27 2013-03-21 超薄埋設ダイモジュール及びその製造方法

Country Status (7)

Country Link
US (2) US8658473B2 (ja)
EP (1) EP2672789B1 (ja)
JP (1) JP6342120B2 (ja)
KR (1) KR102071522B1 (ja)
CN (2) CN108109982A (ja)
SG (1) SG193756A1 (ja)
TW (1) TWI593030B (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8658473B2 (en) * 2012-03-27 2014-02-25 General Electric Company Ultrathin buried die module and method of manufacturing thereof
KR20150074785A (ko) * 2013-12-24 2015-07-02 삼성전기주식회사 빌드업 절연필름, 그를 이용한 전자부품 내장형 인쇄회로기판 및 그 제조방법
US9806051B2 (en) * 2014-03-04 2017-10-31 General Electric Company Ultra-thin embedded semiconductor device package and method of manufacturing thereof
US9930793B2 (en) 2014-03-27 2018-03-27 Intel Corporation Electric circuit on flexible substrate
US9601353B2 (en) * 2014-07-30 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with molding structures and methods of forming the same
US9653438B2 (en) * 2014-08-21 2017-05-16 General Electric Company Electrical interconnect structure for an embedded semiconductor device package and method of manufacturing thereof
US10553557B2 (en) 2014-11-05 2020-02-04 Infineon Technologies Austria Ag Electronic component, system and method
US10064287B2 (en) * 2014-11-05 2018-08-28 Infineon Technologies Austria Ag System and method of providing a semiconductor carrier and redistribution structure
US10192846B2 (en) 2014-11-05 2019-01-29 Infineon Technologies Austria Ag Method of inserting an electronic component into a slot in a circuit board
JP2016219477A (ja) * 2015-05-15 2016-12-22 イビデン株式会社 電子部品内蔵配線板及びその製造方法
JP2017017238A (ja) * 2015-07-03 2017-01-19 株式会社ジェイデバイス 半導体装置及びその製造方法
WO2017022807A1 (ja) * 2015-08-03 2017-02-09 Jx金属株式会社 プリント配線板の製造方法、表面処理銅箔、積層体、プリント配線板、半導体パッケージ及び電子機器
JP6438370B2 (ja) * 2015-08-03 2018-12-12 Jx金属株式会社 プリント配線板の製造方法、表面処理銅箔、積層体、プリント配線板、半導体パッケージ及び電子機器
KR102384863B1 (ko) * 2015-09-09 2022-04-08 삼성전자주식회사 반도체 칩 패키지 및 이의 제조 방법
CN107295746B (zh) * 2016-03-31 2021-06-15 奥特斯(中国)有限公司 器件载体及其制造方法
US20170373011A1 (en) * 2016-06-28 2017-12-28 General Electric Company Semiconductor die backside devices and methods of fabrication thereof
KR102566996B1 (ko) * 2016-09-09 2023-08-14 삼성전자주식회사 FOWLP 형태의 반도체 패키지 및 이를 가지는 PoP 형태의 반도체 패키지
KR101994748B1 (ko) * 2016-09-12 2019-07-01 삼성전기주식회사 팬-아웃 반도체 패키지
CN106876291B (zh) * 2016-12-30 2020-04-10 清华大学 一种薄芯片柔性扇出封装方法及所制备的封装结构
CN106711053B (zh) * 2016-12-30 2019-09-17 清华大学 薄芯片柔性封装方法及所制备的封装结构
US11830848B2 (en) 2016-12-31 2023-11-28 Intel Corporation Electronic device package
TWI648854B (zh) * 2017-06-14 2019-01-21 穩懋半導體股份有限公司 用以減少化合物半導體晶圓變形之改良結構
EP3557608A1 (en) * 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit
US11227841B2 (en) * 2018-06-28 2022-01-18 Intel Corporation Stiffener build-up layer package
DE102019117844A1 (de) * 2018-09-27 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte-schaltung-package und verfahren
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
CN110957269A (zh) * 2019-11-08 2020-04-03 广东佛智芯微电子技术研究有限公司 一种改善埋入式扇出型封装结构电镀性能的制作方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5567657A (en) 1995-12-04 1996-10-22 General Electric Company Fabrication and structures of two-sided molded circuit modules with flexible interconnect layers
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
JP3051700B2 (ja) 1997-07-28 2000-06-12 京セラ株式会社 素子内蔵多層配線基板の製造方法
JP3798597B2 (ja) 1999-11-30 2006-07-19 富士通株式会社 半導体装置
US20020020898A1 (en) 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
JP2002164475A (ja) * 2000-11-24 2002-06-07 Nitto Denko Corp 半導体装置
JP4694007B2 (ja) 2001-02-14 2011-06-01 イビデン株式会社 三次元実装パッケージの製造方法
JP2002246745A (ja) 2001-02-14 2002-08-30 Ibiden Co Ltd 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
JP2002270712A (ja) 2001-03-14 2002-09-20 Sony Corp 半導体素子内蔵多層配線基板と半導体素子内蔵装置、およびそれらの製造方法
US6706553B2 (en) * 2001-03-26 2004-03-16 Intel Corporation Dispensing process for fabrication of microelectronic packages
US7332819B2 (en) 2002-01-09 2008-02-19 Micron Technology, Inc. Stacked die in die BGA package
US20030116860A1 (en) 2001-12-21 2003-06-26 Biju Chandran Semiconductor package with low resistance package-to-die interconnect scheme for reduced die stresses
JP2003234432A (ja) 2002-02-08 2003-08-22 Ibiden Co Ltd 半導体チップ実装回路基板および多層化回路基板
EP1367645A3 (en) 2002-05-31 2006-12-27 Fujitsu Limited Semiconductor device and manufacturing method thereof
TWI251916B (en) 2003-08-28 2006-03-21 Phoenix Prec Technology Corp Semiconductor assembled heat sink structure for embedding electronic components
JP2005317903A (ja) 2004-03-31 2005-11-10 Alps Electric Co Ltd 回路部品モジュール、回路部品モジュールスタック、記録媒体およびこれらの製造方法
DE102004041889B4 (de) 2004-08-30 2006-06-29 Infineon Technologies Ag Halbleitervorrichtung mit gestapelten Halbleiterbauelementen und Verfahren zu deren Herstellung
KR100688768B1 (ko) * 2004-12-30 2007-03-02 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조 방법
KR100716815B1 (ko) * 2005-02-28 2007-05-09 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
TWI261329B (en) 2005-03-09 2006-09-01 Phoenix Prec Technology Corp Conductive bump structure of circuit board and method for fabricating the same
US7640655B2 (en) 2005-09-13 2010-01-05 Shinko Electric Industries Co., Ltd. Electronic component embedded board and its manufacturing method
KR100700922B1 (ko) * 2005-10-17 2007-03-28 삼성전기주식회사 수동 소자를 내장한 기판 및 그 제조 방법
KR100796523B1 (ko) * 2006-08-17 2008-01-21 삼성전기주식회사 전자부품 내장형 다층 인쇄배선기판 및 그 제조방법
JP2008085310A (ja) * 2006-08-28 2008-04-10 Clover Denshi Kogyo Kk 多層プリント配線基板
US7504283B2 (en) * 2006-12-18 2009-03-17 Texas Instruments Incorporated Stacked-flip-assembled semiconductor chips embedded in thin hybrid substrate
TWI330401B (en) * 2006-12-25 2010-09-11 Unimicron Technology Corp Circuit board structure having embedded semiconductor component and fabrication method thereof
US20080318413A1 (en) 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and interconnect component recovery process
US7619901B2 (en) * 2007-06-25 2009-11-17 Epic Technologies, Inc. Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system
SG148901A1 (en) 2007-07-09 2009-01-29 Micron Technology Inc Packaged semiconductor assemblies and methods for manufacturing such assemblies
KR100885924B1 (ko) 2007-08-10 2009-02-26 삼성전자주식회사 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
US8039303B2 (en) * 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure
US8114708B2 (en) * 2008-09-30 2012-02-14 General Electric Company System and method for pre-patterned embedded chip build-up
US8008125B2 (en) * 2009-03-06 2011-08-30 General Electric Company System and method for stacked die embedded chip build-up
TWI399140B (zh) * 2009-06-12 2013-06-11 Unimicron Technology Corp 內埋式封裝結構的製作方法
JP2011014728A (ja) * 2009-07-02 2011-01-20 Casio Computer Co Ltd 半導体装置及び半導体装置の製造方法
JP5280309B2 (ja) * 2009-07-17 2013-09-04 新光電気工業株式会社 半導体装置及びその製造方法
WO2011058879A1 (ja) * 2009-11-12 2011-05-19 日本電気株式会社 機能素子内蔵基板、機能素子内蔵基板の製造方法、及び、配線基板
US8742561B2 (en) * 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
JP5001395B2 (ja) * 2010-03-31 2012-08-15 イビデン株式会社 配線板及び配線板の製造方法
US9262015B2 (en) 2010-06-28 2016-02-16 Intel Corporation System for portable tangible interaction
US8653670B2 (en) * 2010-06-29 2014-02-18 General Electric Company Electrical interconnect for an integrated circuit package and method of making same
US8623699B2 (en) * 2010-07-26 2014-01-07 General Electric Company Method of chip package build-up
US8304913B2 (en) * 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US8384227B2 (en) * 2010-11-16 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame electrically connected to embedded semiconductor die
US8658473B2 (en) * 2012-03-27 2014-02-25 General Electric Company Ultrathin buried die module and method of manufacturing thereof

Similar Documents

Publication Publication Date Title
JP6342120B2 (ja) 超薄埋設ダイモジュール及びその製造方法
JP2013243345A5 (ja)
KR101690549B1 (ko) 내장 칩 패키지
US9226382B2 (en) Printed wiring board
JP4298559B2 (ja) 電子部品実装構造及びその製造方法
JP4343044B2 (ja) インターポーザ及びその製造方法並びに半導体装置
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
US11309277B2 (en) Chip assembling on adhesion layer or dielectric layer, extending beyond chip, on substrate
JP6014309B2 (ja) 集積回路パッケージの電気配線及びその製造方法
TW201325343A (zh) 用於嵌入式晶粒封裝的高精密度自我對準晶粒
JP2014116640A (ja) 半導体装置及びその製造方法
JP4528018B2 (ja) 半導体装置及びその製造方法
JP6034664B2 (ja) 半導体装置、半導体積層モジュール構造、積層モジュール構造、及びこれらの製造方法
JP2008218635A (ja) 半導体装置及びその製造方法