DE102004041889B4 - Halbleitervorrichtung mit gestapelten Halbleiterbauelementen und Verfahren zu deren Herstellung - Google Patents

Halbleitervorrichtung mit gestapelten Halbleiterbauelementen und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102004041889B4
DE102004041889B4 DE102004041889A DE102004041889A DE102004041889B4 DE 102004041889 B4 DE102004041889 B4 DE 102004041889B4 DE 102004041889 A DE102004041889 A DE 102004041889A DE 102004041889 A DE102004041889 A DE 102004041889A DE 102004041889 B4 DE102004041889 B4 DE 102004041889B4
Authority
DE
Germany
Prior art keywords
semiconductor device
rewiring
semiconductor
area
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004041889A
Other languages
English (en)
Other versions
DE102004041889A1 (de
Inventor
Roland Irsigler
Harry Hedler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004041889A priority Critical patent/DE102004041889B4/de
Priority to US11/210,387 priority patent/US7265451B2/en
Priority to CNB2005100978087A priority patent/CN100448001C/zh
Publication of DE102004041889A1 publication Critical patent/DE102004041889A1/de
Application granted granted Critical
Publication of DE102004041889B4 publication Critical patent/DE102004041889B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Halbleitervorrichtung mit mehreren gestapelten Halbleiterbauelementen, wobei die Halbleitervorrichtung aufweist:
a) einen Stapel, welcher aufweist:
a1) mindestens ein erstes Halbleiterbauelement (10) in einer ersten Ebene;
a2) mindestens ein zweites Halbleiterbauelement (20) in einer zweiten Ebene, welche vertikal zur ersten Ebene beabstandet ist; und
a3) eine adhäsive Schicht (30), welche zwischen dem ersten und dem zweiten Halbleiterbauelement (10, 20) eingebracht ist;
wobei die Halbleiterbauelemente (10a, 20a) eines Stapels derart orientiert sind, dass eine erste aktive Fläche (15) mit einem ersten Kontaktbereich (18) des ersten Halbleiterbauelements (10) von dem zweiten Halbleiterbauelement (20) abgewandt ist und eine zweite aktive Fläche (25) mit einem zweiten Kontaktbereich (28) des zweiten Halbleiterbauelements (20) von dem ersten Halbleiterbauelement (10) abgewandt ist;
b) einen Rahmenbereich (40), welcher an mindestens einer Seite lateral an die Halbleiterbauelemente (10a, 20a) angrenzt;
dadurch gekennzeichnet, dass eine Umverdrahtungseinrichtung (61, 71, 62, 72) aufweist:
c1) eine erste...

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung mit gestapelten Halbleiterbauelementen gemäß dem Oberbegriff der Ansprüche 1 oder 2. Des Weiteren wird ein Verfahren zur Herstellung der erfindungsgemäßen Halbleitervorrichtung mit gestapelten Halbleiterbauelementen bereitgestellt.
  • Die US 2004/0084771 A1 beschreibt ein Verfahren und eine Vorrichtung für ein dünnes gestapeltes Ball-grid-array-Gehäuse. Zwei Halbleiterbauelemente sind mit ihren Rückseiten einander zugewandt um einen Interposer 101 angeordnet. In einem lateral an die Halbleiterbauelemente angrenzenden Rahmenbereich ist eine Umverdrahtungseinrichtung angeordnet, welche eine Kontaktierungsbereich des ersten Halbleiterbauelements mit einem Kontaktierungsbereich des gegenüberliegenden zweiten Halbleiterbauelements verbindet. Die Kontaktierungsbereiche befinden sich jeweils auf den den Rückseiten gegenüberliegenden Vorderseiten der Halbleiterbauelemente.
  • Die US 6,696,320 B2 beschreibt ein gestapeltes Mehrchipgehäuse mit einem ersten Chip, welcher einen ersten Kontaktierungsbereich auf einer Vorderseite aufweist. In einer Rückseite des ersten Halbleiterbauelements ist eine Vertiefung eingebracht, in welche ein zweites Halbleiterbauelement mit seiner Rückseite in Richtung des ersten Halbleiterbauelements weisend eingesetzt wird. Eine Umverdrahtungseinrichtung verbindet den Kontaktierungsbereich des zweiten Halbleiterbauelements mit dem Kontaktierungsbereich des ersten Halbleiterbauelements. Die Umverdrahtungseinrichtung wird in einem Rahmenbereich geführt, welcher lateral an das zweite Halbleiterbauelement angrenzt und in dem Halbleitersubstrat des ersten Halbleiterbauelements integriert ist.
  • Die US 6,177,721 B1 beschreibt ein Gehäuse mit zwei gestapelten Halbleiterbauelementen, welche mit ihren Rückseiten aufeinander zuweisend angeordnet sind. Der Kontaktierungsbereich des ersten Halbleiterbauelements wird durch eine Umverdrahtungseinrichtung, welche in einem Rahmenbereich lateral angrenzend an die beiden Halbleiterbauelemente geführt wird, mit dem Kontaktierungsbereich des zweiten Halbleiterbauelements verbunden. Die Kontaktierungsbereiche befinden sich jeweils auf den voneinander abgewandten Vorderseiten der beiden Halbleiterbauelemente.
  • Die US 5,939,77 A beschreibt zwei Halbleiterbauelemente, welche in einem Harz eingebettet und mit ihren Rückseiten aufeinander zuweisend angeordnet sind. Die Chipkontaktierungsbereiche auf den Vorderseiten der beiden Halbleiterbauelemente sind mittels einer Umverdrahtungseinrichtung bestehend aus Drähten und einer leitfähigen klebenden Verbindung miteinander verbunden. Die Umverdrahtung erfolgt in einem Rahmenbereich lateral angrenzend an die beiden Halbleiterbauelemente.
  • Die US 6,506,632 B1 beschreibt ein Anordnen eines Halbleiterbauelements auf einem temporären Substrat, ein Einbetten des Halbleiterbauelements, ein Einbringen von durchgehenden Gräben in die Einbettung seitlich beabstandet zu dem Halbleiterbauelement, ein Aufbringen einer Metallisierung, welche Chipkontaktierungsbereiche an einer Vorderseite des Halbleiterbauelements mit Bereichen an einem unteren Ende des Grabens verbindet. Das untere Ende des Grabens wird mit einem externen Kontakt verbunden.
  • Die US 6,093,584 A beschreibt ein Verfahren zum Verkapseln eines Halbleitergehäuses. Chipkontaktierungsbereiche eines Halbleiterbauelements sind mit einer vertikalen Durchkontaktierung verbunden, welche sich von einer Oberseite des kapselnden Gehäuses bis zu einer Unterseite erstreckt.
  • Die US 2002/0146859 A1 beschreibt mehrere gehäuste Halbleiterbauelemente, welche in einem Trägermaterial eingebettet und übereinander gestapelt sind. Eine Umverdrahtungseinrichtung innerhalb der Einbettung verbindet die Kontaktierungsbereiche der Halbleiterbauelemente miteinander.
  • Obwohl prinzipiell auf beliebige integrierte Schaltungen anwendbar, werden die vorliegende Erfindung sowie die ihr zugrunde liegende Problematik in Bezug auf integrierte Speicherschaltungen erläutert.
  • In der Schaltungstechnik von Speicherschaltungen werden Anordnungen von Speicherbauelementen bevorzugt, welche kürzeste Umverdrahtungen zwischen den einzelnen Bauelementen ermöglichen. Dies ist zweckmäßig, um geringe Signallaufzeiten zwischen den Speicherbauelementen zu erreichen, und auf diese Weise kurze Latenzzeiten und eine hohe Datentransferrate zu ermöglichen. Des Weiteren verringern sich die Verlustleistungen in den Umverdrahtungen, sowie die Kapazität der Umverdrahtung.
  • Mit zunehmender Integrationsdichte der heutigen Halbleitertechnologie wird ein immer kompakterer Aufbau in einer Ebene ermöglicht. Eine weitere Erhöhung der Integrationsdichte lässt sich erreichen, indem die Speicherbauelemente in mehreren Ebenen übereinander gestapelt werden. Ein geläufiges Verfahren ist Platinen zweiseitig zu bestücken. Auf diese Weise lassen sich zumindest zwei Halbleiterbauelemente übereinander anordnen. Des Weiteren können mehrere solche bestückte Platinen gestapelt und durch Kabel oder Steckverbindungen vertikal kontaktiert werden. Jedoch ergeben sich hierbei hohe Kosten für die Kontaktierung sowie die Montage der Platinen. Auch ist keine wesentliche Verringerung der Verdrahtungslängen und der parasitären Kapazitäten zu erreichen.
  • Andere Verfahren sehen vor die Speicherbauelemente direkt aufeinander zu platzieren. Bei einer Anordnung werden zwei Halbleitergehäuse (TSOP-Gehäuse) aufeinander gestapelt und die externen Kontaktierungen (Pins) miteinander verlötet. Eine andere Variante sieht vor, zwei ungehäuste Halbleiterbauelemente (Dies) aufeinander zu platzieren und jeweils einen Kontakt der beiden ungehäusten Halbleiterbauelemente intern mit dem selben externen Kontakt eines Gehäuses intern zu verdrahten (bonden). Jedoch ist die Bauhöhe eines solchen Stapels für viele Anwendungen zu hoch, außerdem lassen sich nur wenige, zwei bis drei, Bauelemente stapeln. Des Weiteren weisen die Umverdrahtungen eine zu große Kapazität und Induktivität auf Grund ihrer Länge und der vielen Kontaktierungen auf, als dass sich ein solcher Stapel für Hochfrequenzanwendungen eignen würde. Zu dem ist keine Impedanzanpassung der Umverdrahtungen vorgesehen.
  • Eine weitere Vorrichtung platziert ein Halbleiterbauelement in einem vorgefertigten Gehäuse. Dieses Gehäuse weist externe Kontakte zu seiner Unterseite, als auch externe Kontakte zu seiner Oberseite hin auf, welche jeweils miteinander verbunden sind. Die Kontakte werden während des Herstellungsverfahrens mit einem ungehäusten Halbleiterbauelement intern verdrahtet. Eine vertikale Integration mehrerer Halbleiterbauelemente lässt sich somit durch Stapeln der Gehäuse erreichen. Nachteilig ist, dass der Funktionalität der Halbleiterbauelemente entsprechend, die vorgefertigten Gehäuse angefertigt und bevorratet werden müssen. Bei sich ändernden Abmessungen der Halbleiterbauelemente auf Grund einer erhöhten Integrationsdichte und/oder erweitertem Funktionsumfang werden neue Gehäuseformen mit neuen Innenabmessungen benötigt. Außerdem ist deren Bauhöhe für viele Anwendungen zu groß, weshalb sich nur wenige Vorrichtungen stapeln lassen. Auch weist die interne Umverdrahtung eine zu hohe Induktivität und Kapa zität auf, als dass sich die Vorrichtung für Hochfrequenzanwendungen eignet.
    •
  • Die Aufgabe der vorliegenden Erfindung ist eine Halbleitervorrichtung zur Verfügung zu stellen, welche eine Stapelung von Halbleiterbauelementen mit einer verbesserten Umverdrahtung ermöglicht. Des Weiteren ist eine Aufgabe der vorliegenden Erfindung ein Verfahren anzugeben, mit Hilfe dessen sich die erfindungsgemäße Halbleitervorrichtung herstellen lässt.
  • Erfindungsgemäß wird diese Aufgabe durch die in den Ansprüchen 1 und 2 angegebenen Halbleitervorrichtungen und das in Anspruch 14 angegebene Verfahren gelöst.
  • Die Vorteile der erfindungsgemäßen Vorrichtung liegen insbesondere darin, dass die interne Umverdrahtung einzelner Halbleiterbauelemente in einer Halbleitervorrichtung kostengünstig mittels Dünnschicht- und/oder Dickschicht-Technologie herstellbar ist. Zusätzlich ermöglicht das erfindungsgemäße Verfahren eine Herstellung im hochparallelen Verbund.
  • In der erfindungsgemäßen Halbleitervorrichtung ist in einer ersten Ebene ein erstes Halbleiterbauelement und in einer zweiten Ebene ein zweites Halbleiterbauelement angeordnet. Dabei sind die Halbleiterbauelemente so orientiert, dass jeweils eine inaktive Seiten eines Halbleiterbauelements dem anderen Halbleiterbauelement zugewandt ist. Zwischen den Halbleiterbauelementen ist eine adhäsive Schicht eingebracht. Ein so gebildeter Stapel ist von einem Rahmenbereich zumindest teilweise umgeben, in welchem eine Umverdrahtungseinrichtung vorgesehen ist, welche eine Verbindung zwischen dem ersten und zweiten Halbleiterbauelement schafft.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird die Umverdrahtungseinrichtung in dem Rahmenbereich aus einer ersten und zweiten Umverdrahtung gebildet. Dazu sind Vertiefungen von beiden Seiten aus in den Rahmenbereich derart einge bracht, dass sich die beiden Umverdrahtungen berühren. Ein weiterer Aspekt sieht vor, die Vertiefung nur von einer Seite aus einzubringen und dafür die andere Vertiefung so zu gestalten, dass sie die gesamte Höhe des Stapels aufweist. Eine bevorzugte Weiterbildung sieht vor, diese Vertiefungen mittels eines Lasers in den Rahmen einzubringen.
  • Das Verfahren zur Herstellung der erfindungsgemäßen Halbleitervorrichtung sieht folgende Schritte vor: Bereitstellen eines temporären Substrats, auf welchem mindestens ein Stapel mit der zuvor beschriebenen Geometrie sukzessive aus einem ersten Halbleiterbauelement, einer adhäsiven Schicht und einem zweiten Halbleiterbauelement aufgebracht wird. Randbereiche zwischen derart gebildeten Stapeln werden mit einer aushärtbaren Vergussmasse aufgefüllt und danach wird von der selbsttragenden Struktur das temporäre Substrat entfernt. In den folgenden Schritten wird eine Umverdrahtungseinrichtung in dem Rahmenbereich gebildet, sowie die Umverdrahtungseinrichtung mit den Kontaktbereichen verbunden. Sind die einzelnen Halbleitervorrichtungen gefertigt, wird die selbsttragende Struktur in die einzelnen Halbleitervorrichtungen zerteilt.
  • Um die mechanische Eigenschaften der Halbleitervorrichtung zu verbessern, sehen weitere Weiterbildungen vor eine Pufferschicht neben den Halbleiterbauelementen einzubringen. Die adhäsive Schicht kann zusätzlich ein Kernsubstrat aufweisen, welches eine erhöhte Steifigkeit aufweist.
  • Weitere Weiterbildungen der Erfindung ergeben sich durch Anordnen von mehr als einem Halbleiterbauelement in einer oder beiden Ebenen.
    •
  • Mehrere Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • Es zeigen:
  • 1–14 schematische Darstellungen aufeinander folgender Stadien einer Ausführungsform während eines Herstellungsverfahrens;
  • 15 eine schematische Darstellung einer Aufsicht auf die Ausführungsform;
  • 16–21 schematische Darstellungen weiterer Ausführungsformen; und
  • 22 eine schematische Darstellung einer Montage eines Stapels einer Ausführungsform auf einer Leiterplatte.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile. In den Figuren sind aus Gründen der Übersichtlichkeit nicht alle Bezugszeichen auf einmal dargestellt. Hierbei ist jede Figur mit den vorhergehenden Figuren zu vergleichen und die Bezugszeichen sinngemäß zu übernehmen.
  • 1 zeigt eine schematische Darstellung eines ersten Stadiums einer Ausführungsform während eines Herstellungsverfahrens. Ausschnittsweise ist ein temporäres Substrat 1 mit einer ersten Oberfläche 901 gezeigt. Das temporäre Substrat 1 ist vorzugsweise eine Folie. Lateral ist eine Unterteilung in Vorrichtungsbereiche A, B vorgesehen. Die Ränder 900a, 900b der Vorrichtungsbereiche A, B geben die Abmessungen der durch die Ausführungsform des Verfahrens hergestellten Halbleitervorrichtungen vor. In jedem Vorrichtungsbereich A, B ist ein erstes Halbleiterbauelement 10a, 10b auf die Oberfläche 901 platziert. Die ersten Halbleiterbauelemente 10a, 10b weisen einen Substratbereich 11 mit einer aktiven Seite 15 und einer inaktiven Seite 16 auf. Auf der aktiven Seite 15 befindet sich ein Kontaktierungsbereich 18a, 18b der ersten Halbleiterbauelemente 10a, 10b, in welchem sich die Chipanschlussbereiche 13 befinden. Die aktive Seite 15 ist bis auf eine Vertiefung 14 über den Chipanschlussbereichen 13 durch eine Passivierungsschicht 12 bedeckt. Die ersten Halbleiterbauelemente 10a, 10b sind mit der aktiven Seite 15 zu dem Substrat hin orientiert aufgebracht. Zwischen dem Rand 900a, 900b der Vorrichtungsbereiche A, B und den ersten Halbleiterbauelementen 10a, 10b befindet sich ein vorerst freibleibender Randbereich 40. Dieser Randbereich 40 kann einerseits jedes erste Halbleiterbauelement 10a, 10b umschließen oder zumindest eine Seite des ersten Halbleiterbauelements 10a, 10b einnehmen.
  • In 2 ist durch einen weiteren Herstellungsschritt zuerst eine adhäsive Schicht 30 auf die inaktive Seite der Halbleiterbauelemente 10a, 10b aufgebracht. Auf diese adhäsive Schicht 30 sind zweite Halbleiterbauelemente 20a, 20b aufgebracht. In dieser Ausführungsform sind die ersten und zweiten Halbleiterbauelemente 10a, 20a identisch aufgebaut. Dies ist jedoch nicht als beschränkend anzusehen. Vielmehr ist angedacht auch funktionell verschiedene Halbleiterbauelemente innerhalb eines Gehäuses zu integrieren. Die zweiten Halbleiterbauelemente 20a, 20b sind mit ihren aktiven Flächen 26 und den darauf befindlichen Kontaktbereichen 28a, 28b von den ersten Halbleiterbauelementen 10a, 10b abgewandt orientiert. Die ersten und zweiten Halbleiterbauelemente 10a, 10b, 20a, 20b bilden zwei Stapel, wobei die ersten und zweiten Halbleiterbauelemente mit ihren Rücken zueinander angeordnet sind (back-to-back). Die zweiten Halbleiterbauelemente 20a, 20b weisen einen Abstand zu dem Rand 900a, 900b der Vorrichtungsbereiche A, B auf. Dieser entspricht jedoch nicht zwingend, wie in 2 dargestellt, dem Abstand der ersten Halbleiterbauelementen 10a, 10b zu dem Rand 900a, 900b.
  • Der Randbereich oder Rahmenbereich 40 wird mit einer Vergussmasse gefüllt, siehe dazu 3. Hierbei sind u.a. weitere nicht ausgeführte Schritte notwendig, um zu erreichen, dass die Vergussmasse bündig mit den zweiten Halbleiterbauelementen 20a, 20b mit einer ebenen zweiten Oberfläche 902 abschließt. Durch die Vergussmasse wird eine selbsttragende Struktur 2 gebildet. Deshalb kann in einem nachfolgenden Schritt das temporäre Substrat 1 von der ersten Oberfläche 901 gelöst werden. In 4 ist die selbsttragende Struktur mit den ebenen ersten und zweiten Oberflächen 901 und 902 dargestellt.
  • In den nachfolgend beschriebenen 5–13 wird die Herstellung von einer Umverdrahtungseinrichtung 61a, 61b, 62a, 62b mittels Durchkontaktierungen in dem Randbereich 40, sowie die Umverdrahtung der ersten und zweiten Halbleiterbauelemente 10a, 10b, 20a, 20b mit der Umverdrahtungseinrichtung 61a, 61b, 62a, 62b erläutert. Hierbei ist insbesondere von Bedeutung, dass über die Umverdrahtungseinrichtung 61a, 61b, 62a, 62b eine Umverdrahtung zwischen den ersten und den zweiten Halbleiterbauelementen 10a, 10b, 20a, 20b erreicht wird.
  • In einem ersten Schritt wird auf die erste Oberfläche 901 ein Dielektrikum 51 aufgebracht. Mit bekannter Technik, z.B. mit einem lithographischen Verfahren, wird das Dielektrikum 51 derart strukturiert, dass die Kontaktierungsbereiche 18a, 18b der ersten Halbleiterbauelemente 10a, 10b nicht von dem Dielektrikum 51 bedeckt sind (5). Des Weiteren wird das Dielektrikum 51 bei den Öffnungsbereichen 131 oberhalb des Rahmenbereichs 40 entfernt. Unterhalb der freigelegten Öffnungsbereiche 131 werden erste Vertiefung 101a, 101b in die Vergussmasse im Rahmenbereich 40 erzeugt. Eine Vertiefung 101a, 101b weist einen Bodenbereich 111 und Seitenwände 121 auf. Der Bodenbereich 111 ist vorzugsweise flächig ausgeformt. Dies kann z.B. durch leistungsstarke Laser erfolgen. Die Tiefe der Vertiefung 101a, 101b ist in 6 als halbe Höhe des Stapels dargestellt. Dies ist jedoch nur eine mögliche Ausführungsform, eine Beschränkung hinsichtlich der Tiefe der ersten Vertiefung ist nicht vorgesehen.
  • In einem nachfolgenden Schritt (7) wird eine leitfähige Schicht auf die soeben strukturierte erste Oberfläche 901 abgeschieden. Dabei scheidet sich die leitfähige Schicht auf dem Bodenbereich 111, den Seitenwänden 121, der dielektrischen Schicht 51 und den ersten Kontaktbereichen 18a, 18b ab. Auf diese Weise wird eine elektrische Verbindung zwischen den Bodenbereichen 111 und den ersten Kontaktierungsbereichen 18a, 18b erreicht. Mit lithographischen Strukturierungsschritten vor und/oder nach dem Aufbringen der leitfähigen Schicht wird eine Umverdrahtung auf der ersten Oberfläche 901 erzeugt. Die leitfähige Schicht ist vorzugsweise aluminium- oder kupferhaltig. Um die Umverdrahtung zu schützen wird eine Deckschicht 71, z.B. ein Schutzlack, aufgebracht. Dieser bedeckt jedoch nicht die Vertiefung 101a, 101b (8). In die Vertiefung 101a, 101b wird ein Plug 81 aus einem leitfähigen Material eingebracht (9). Der Plug 81 dient der externen Kontaktierung des Stapels aus den Halbleiterbauelementen 10a, 20a.
  • Auf die zweite Oberfläche 902 wird zuerst ein Dielektrikum 52 aufgebracht, welches analog dem Dielektrikum 51 auf der ersten Oberfläche strukturiert wird (10). Durch zweite Öffnungsbereiche 132 oberhalb des Rahmenbereichs 40 werden zweite Vertiefung 102a, 102b in den Rahmenbereich 40 eingebracht. Die zweiten Öffnungsbereiche 132 bzw. die zweiten Vertiefung 102a, 102b sind den ersten Vertiefung 101a, 101b gegenüberliegend angeordnet. Die Tiefe der zweiten Vertiefung 102a, 102b ist derart gewählt, dass der Boden der zweiten Vertiefung 102a, 102b den Boden der ersten Vertiefung 101a, 101b berührt. Durch das vorherige Aufbringen des leitfähigen Films auf die ersten Vertiefung 101a, 101b, wird nun durch die zweiten Vertiefung 102a, 102b dieser leitfähige Film auf seiner Unterseite freigelegt, vergleiche dazu 11.
  • Durch nachfolgendes Aufbringen eines zweiten leitfähigen Films auf die strukturierte zweite Oberfläche 902 (12) wird einerseits eine zweite Umverdrahtung 52 des Kontaktbe reichs 28a, 28b des zweiten Halbleiterbauelements 20a, 20b mit dem Bodenbereich 112 des zweiten Vertiefungen 102a, 102b erreicht. Gleichzeitig wird dadurch auch eine Umverdrahtung zwischen den ersten und zweiten Halbleiterbauelemente 10a, 20a erreicht, da im Bereich der beiden Bodenbereiche 111, 112 die beiden Umverdrahtungen 51, 52 in Kontakt sind.
  • Nachfolgende Schritte umfassen eine Passivierung der zweiten Umverdrahtung 52 mit einer Deckschicht 72 und das Einbringen von zweiten Plugs 82 in die zweiten Vertiefung 102a, 102b (13).
  • In einem der abschließenden Schritte wird die freitragende Struktur 2 in einzelne Halbleitervorrichtungen 3 zerteilt. Die Teilung erfolgt entlang der Ränder 900a, 900b der Vorrichtungsbereiche A, B. Eine einzelne Halbleitervorrichtung 3 ist in 14 dargestellt. Die Bezugszeichen sind auf die Ziffern verkürzt, da keine Unterscheidung hinsichtlich erster und zweiter Vorrichtungsbereiche A, B nötig ist.
  • In 15 ist eine Aufsicht der Ausführungsform entlang der Linie 910 schematisch dargestellt. Die Plugs 81 sind im Rahmenbereich 40 der Halbleitervorrichtung angeordnet. Die großen Abstände der Plugs 81 durch deren Anordnung in dem äußeren Rahmenbereich 40 erleichtert vorteilhafter Weise die Montage und Kontaktierung des Gehäuses auf einer Platine. Die Positionierung der Plugs 81 ist nur durch die Schritte vorgeben, welche die Vertiefungen 101a, 101b erzeugen. Die weiteren Schritte sind davon nicht betroffen. Daher kann in vorteilhafter Weise alleinig durch Ändern dieser Schritte das Gehäuse an die externe Umverdrahtung angepasst. Hierbei ist gegebenenfalls die Positionierung der zweiten Plugs 82 anzupassen. Es sei angemerkt, dass vorteilhafter Weise nicht alle ersten und zweiten Vertiefungen übereinander angeordnet sind, da z.B. nicht alle Pins eines ersten Halbleiterbauelements 10a mit einem zweiten Halbleiterbauelement 20a verbunden wer den sollen, aber externe Verbindungen zu einer Oberfläche hin erwünscht sind.
  • Parallel zu den Umverdrahtungen 51, 52 sind in weiteren Ausführungsformen (nicht dargestellt) parallel Abschirmungsflächen abgeschieden. Diese werden in einem vorhergehenden und/oder nachfolgendem Schritt aufgebracht. Dabei wird zusätzlich eine dielektrische Schicht zwischen den Abschirmungsflächen und den Umverdrahtungen 51, 52 aufgebracht. Ein Impedanzanpassung der Umverdrahtungen 51, 52 ist durch diese zusätzlichen Schichten erreichbar. Dazu sind parallel zu den Umverdrahtungen 61, 62 verlaufende leitfähige Masseschichten oder Masseverdrahtungen vorgesehen, welche auf ein festes Potential, bevorzugt das Massepotential, gesetzt werden. Vorzugsweise sind die leitfähigen Schichten aus Aluminium und/oder Kupfer. Ein Isolationsschicht aus einem Dielektrikum mit einer vorgegebenen Wandstärke isoliert die Masseschichten von der Umverdrahtung 61, 62. Die Wandstärke ist derart zu wählen, dass mit den geometrischen Vorgaben der Umverdrahtungen und der dielektrischen Konstante die gewünschte Impedanz, typischer Weise 50 Ohm, bei den Signalfrequenzen der Halbleiterbauelemente erreicht werden. Damit eignen sich die Stapel für Hochfrequenzanwendungen. Da die Umverdrahtung keine weiteren Verbindungselemente benötigt, um die ersten mit den zweiten Halbleiterbauelementen zu verbinden, ist die Induktivität und die Kapazität sehr gering. Dies ist wiederum vorteilhaft u.a. für Hochfrequenzanwendungen.
  • Eine weitere Ausführungsform der vorliegenden Erfindung ist schematisch in 16 dargestellt. Hierbei sind die Vertiefungen 103 durch die erste Oberfläche 901 so tief, dass sie die gesamte Vergussmasse durchbohren. Der Boden 113 der Vertiefung 103 fällt mit der zweiten Oberfläche 902 zusammen. Die Umverdrahtung 61 auf der ersten Oberfläche berührt wie gehabt die Umverdrahtung 62 auf der zweiten Oberfläche. Hierbei ist vorteilhafter Weise ein Einbringen von zweiten Vertiefungen durch die zweite Oberfläche 902 nicht nötig.
  • Eine weitere Ausführungsform der vorliegenden Erfindung ist schematisch in 17 dargestellt. Unmittelbar seitlich angrenzend an die ersten und zweiten Halbleiterbauelemente 10, 20 ist eine Pufferschicht 90 eingebracht. Die Pufferschicht 30 ist weich und verringert vorteilhafter Weise mechanischen Stress innerhalb des Gehäuses, welcher u.a. durch verschieden starke Ausdehnungen des Gehäuses und der Halbleiterbauelemente 10, 20 bei Temperaturänderungen entsteht.
  • Eine weitere Ausführungsform der vorliegenden Erfindung ist schematisch in 18 dargestellt. Hierbei werden in einer Ebene zwei dritte Halbleiterbauelemente 30, 40 angeordnet. Eine Umverdrahtung 63 zwischen den beiden dritten Halbleiterbauelementen und eine Umverdrahtung 62 mit den Durchkontaktierungen verbinden die ersten und dritten Halbleiterbauelemente 10, 30, 40. Der Zwischenraum 41 zwischen den dritten Halbleiterbauelementen 30, 40 wird vorteilhafter Weise mit einer Vergussmasse gefüllt. Beliebige Kombinationsmöglichkeiten von ein oder mehreren Halbleiterbauelementen in den beiden Ebenen sind denkbar.
  • Eine weitere Ausführungsform der vorliegenden Erfindung ist schematisch in 19 dargestellt. Um die externe Kontaktierung zu erleichtern sind auf die Plugs 81, 82 Lotdepoterhebungen 84 aufgebracht. Für eine einfachere Stapelung der Gehäuse werden die Lotdepoterhebungen in einer weiteren Ausführungsform nur auf einer Oberfläche aufgebracht. Durch ein Erhitzen eines Stapels mehrerer Gehäuse in einem Lötofen ergeben sich dann vertikale Umverdrahtungen der Gehäuse untereinander und auch zwischen den Halbleiterbauelementen eines Gehäuses mit weiteren Halbleiterelementen in anderen Gehäusen.
  • Ein Kompatibilität mit bestehenden Gehäusenormen und/oder üblichen Kontaktierungsmustern von Leiterplatten ist gewährleistet, indem die Vertiefung entsprechend den Normen in dem Rahmen eingebracht werden. Nach der beschriebenen Ausfüh rungsform befinden sich dann die Lotdepoterhebungen 84 an den gewünschten Positionen.
  • Eine weitere Ausführungsform der vorliegenden Erfindung ist schematisch in 20 dargestellt. Durch ein Kernsubstrat 33 wird eine höhere mechanische Festigkeit des Gehäuses erreicht. Hierzu werden für das Kernsubstrat steife Materialien bevorzugt. Das Kernsubstrat wird in die adhäsive Schicht 30 integriert. Die gegenüberliegenden Seiten des Kernsubstrats 33 sind von zwei adhäsiven Materialien 32, 34 überzogen, so dass das Kernsubstrat dauerhaft mit den ersten und zweiten Halbleiterbauelementen 10a, 20a verbunden ist. In der Darstellung ist das Kernsubstrat 33 eine durchgehende Schicht, in dieser Ausführung sind die Vertiefung auch in das Kernsubstrat 33 einzubringen.
  • Eine weitere Ausführungsform der vorliegenden Erfindung ist schematisch in 21 dargestellt. Hierbei wird ein vorgefertigter Rahmen verwendet. Dieser ist gitterförmig aus Streben 91 aufgebaut. Die Hohlräume zwischen den Streben sind ausreichend groß für die Halbleiterbauelemente 10, 20. Der Randbereich wird zum Grossteil von dem Rahmen eingenommen. Ein Spalt zwischen den Streben 91 und den Halbleiterbauelementen 10, 20 wird mit Vergussmasse gefüllt. Damit werden die Halbleiterbauelemente an dem Rahmen 10, 20 befestigt. In die Streben 91 werden Löcher 106 gebohrt und diese mit Metall gefüllt, um eine Durchkontaktierung zu erreichen.
  • In 22 ist die Montage einer Ausführungsform auf einer Leiterplatte dargestellt. Eine untere Halbleitervorrichtung 3 kontaktiert mittels Lotdepoterhebungen 84 auf Kontaktbereiche 5 einer Leiterplatte 4. Auf der unteren Halbleitervorrichtung 3 ist eine obere Halbleitervorrichtung 3 gestapelt, welche über Lotdepoterhebungen 84 mit einem Plug 82 der unteren Halbleitervorrichtung 3 elektrisch verbunden ist. Eine mögliche adhäsive Schicht 140 zwischen den Halbleitervorrichtungen 3 sorgt für die mechanische Stabilität des Stapels. Die Zahl der gestapelten Halbleitervorrichtungen 3 ist nicht beschränkt.
  • Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern in vielfältiger Art und Weise modifizierbar.
  • Insbesondere ist das Herstellungsverfahren nicht darauf eingeschränkt mit der Strukturierung der ersten Oberfläche zu beginnen. Ebenso wenig müssen die einzelnen Schritte in der dargestellten Weise aufeinander folgen. Hierbei ergeben sich dem Fachmann offensichtliche Änderungsmöglichkeiten.
    • A, B
    Halbleitervorrichtungsbereiche
    1
    temporäres Substrat
    2
    selbsttragenden Struktur
    3
    Halbleitervorrichtung mit gestapelten Halbleiter
    bauelementen
    4
    Leiterplatte
    5
    Kontaktbereich von 4
    10, 10a, 10b
    erste Halbleiterbauelemente (HL)
    20, 20a, 20b
    zweite HL
    30, 40
    drittes, viertes HL
    11, 21
    Substrat der ersten, zweiten HL
    12, 22
    Isolationsschicht der ersten, zweiten HL
    13, 23
    Chipanschlussbereich der ersten, zweiten HL
    14, 24
    Vertiefungen
    15, 25
    aktive Seite der ersten, zweiten HL
    16, 26
    inaktive Seite der ersten, zweiten HL
    17, 27
    oberste Fläche der Isolationsschicht 12, 22
    18, 18a, 18b
    erste Kontaktierungsbereiche der ersten HL
    28, 28a, 28b
    zweite Kontaktierungsbereiche der zweiten HL
    38, 48
    dritte, vierte Kontaktierungsbereiche der 3., 4.
    HL
    30
    adhäsive Schicht
    40
    Rahmenbereich
    51, 52
    erste, zweite dielektrische Schicht
    61, 61a, 61b
    erste Umverdrahtung
    62, 62a, 62b
    zweite Umverdrahtung
    71, 72
    erste, zweite Deckschicht
    81, 82, 83
    erste, zweite, dritte Füllung der Vertiefung
    84, 85
    erste, zweite Lotdepoterhebung
    101, 101a, 101b
    erste Vertiefung
    102, 102a, 102b
    zweite Vertiefung
    103
    dritte Vertiefung
    106
    vertikale Verbindung
    111
    Bodenbereich von 101, 101a, 101b
    112
    Bodenbereich von 102, 102a, 102b
    121
    Seitenwand von 101, 101a, 101b
    122
    Seitenwand von 102, 102a, 102b
    131
    Öffnungsbereiche von 101, 101a, 101b
    132
    Öffnungsbereiche von 102, 102a, 102b
    132
    Seitenwand von 103
    900a, 900b
    Rand der Halbleitervorrichtungsbereiche A, B
    901
    erste Oberfläche von 2
    902
    zweite Oberfläche von 2

Claims (28)

  1. Halbleitervorrichtung mit mehreren gestapelten Halbleiterbauelementen, wobei die Halbleitervorrichtung aufweist: a) einen Stapel, welcher aufweist: a1) mindestens ein erstes Halbleiterbauelement (10) in einer ersten Ebene; a2) mindestens ein zweites Halbleiterbauelement (20) in einer zweiten Ebene, welche vertikal zur ersten Ebene beabstandet ist; und a3) eine adhäsive Schicht (30), welche zwischen dem ersten und dem zweiten Halbleiterbauelement (10, 20) eingebracht ist; wobei die Halbleiterbauelemente (10a, 20a) eines Stapels derart orientiert sind, dass eine erste aktive Fläche (15) mit einem ersten Kontaktbereich (18) des ersten Halbleiterbauelements (10) von dem zweiten Halbleiterbauelement (20) abgewandt ist und eine zweite aktive Fläche (25) mit einem zweiten Kontaktbereich (28) des zweiten Halbleiterbauelements (20) von dem ersten Halbleiterbauelement (10) abgewandt ist; b) einen Rahmenbereich (40), welcher an mindestens einer Seite lateral an die Halbleiterbauelemente (10a, 20a) angrenzt; dadurch gekennzeichnet, dass eine Umverdrahtungseinrichtung (61, 71, 62, 72) aufweist: c1) eine erste Vertiefung (101) durch eine erste Oberfläche (901) des Rahmenbereichs (40) in den Rahmenbereich (40) hinein, wobei in einem ersten Bodenbereich (111) eine erste Umverdrahtung (61, 71) angeordnet ist, welche mit dem ersten Kontaktbereich (18) verbunden ist; und c2) eine zweite Vertiefung (102) durch eine, der ersten Oberfläche (901) gegenüberliegenden, zweite Oberfläche (902) des Rahmenbereichs (40) in den Rahmenbereich (40) hinein, wobei ein zweiter Bodenbereich (121) der zweiten Vertiefung (102) an den ersten Bodenbereich (111) angrenzt, und wobei eine zweite Umverdrahtung (62, 72) in dem zweiten Bodenbereich (112) angeordnet ist, welche mit dem zweiten Kontaktbereich (28) und mit der ersten Umverdrahtung (61) in dem Bodenbereich (112) verbunden ist.
  2. Halbleitervorrichtung mit mehreren gestapelten Halbleiterbauelementen, wobei die Halbleitervorrichtung aufweist: a) einen Stapel, welcher aufweist: a1) mindestens ein erstes Halbleiterbauelement (10) in einer ersten Ebene; a2) mindestens ein zweites Halbleiterbauelement (20) in einer zweiten Ebene, welche vertikal zur ersten Ebene beabstandet ist; und a3) eine adhäsive Schicht (30), welche zwischen dem ersten und dem zweiten Halbleiterbauelement (10, 20) eingebracht ist; wobei die Halbleiterbauelemente (10a, 20a) eines Stapels derart orientiert sind, dass eine erste aktive Fläche (15) mit einem ersten Kontaktbereich (18) des ersten Halbleiterbauelements (10) von dem zweiten Halbleiterbauelement (20) abgewandt ist und eine zweite aktive Fläche (25) mit einem zweiten Kontaktbereich (28) des zweiten Halbleiterbauelements (20) von dem ersten Halbleiterbauelement (10) abgewandt ist; b) einen Rahmenbereich (40), welcher an mindestens einer Seite lateral an die Halbleiterbauelemente (10a, 20a) angrenzt; dadurch gekennzeichnet, dass eine Umverdrahtungseinrichtung (61, 62) eine dritte Vertiefung (103) durch eine ersten Oberfläche (901) des Rahmenbereichs (40) in den Rahmenbereich (40) hinein aufweist, wobei die dritte Vertiefung (103) bis zur einer, der ersten Oberfläche (901) gegenüberliegenden, zweiten Oberfläche (902) des Rahmenbereichs (40) reicht, und wobei in einen dritten Bodenbereich (113) der dritten Vertiefung (103) eine erste Umverdrahtung (61) angeordnet ist, welche mit dem ersten Kontaktbereich verbunden ist und wobei eine zweite Umverdrahtung (62) auf die zweite Oberfläche (902) aufgebracht ist, welche im dritten Bodenbereich (113) die erste Umverdrahtung (61) berührt und zugleich mit dem zweiten Kontaktbereich (28) verbunden ist.
  3. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei in dem Rahmenbereich (40) eine Pufferschicht (90) lateral angrenzend an mindestens einer Seite der Halbleiterbauelemente (10, 20) vorgesehen ist.
  4. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei innerhalb einer ersten und/oder einer zweiten Ebene mindestens zwei Halbleiterbauelemente (10, 20) angeordnet sind.
  5. Halbleitervorrichtung nach Anspruch 4, wobei Zwischenräume (41) zwischen zwei ersten Halbleiterbauelementen (10) und/oder zwischen zwei zweiten Halbleiterbauelementen (20) mit einer Vergussmasse gefüllt sind.
  6. Halbleitervorrichtung nach Anspruch 5, wobei eine Umverdrahtung (53) zwischen zwei ersten Halbleiterbauelementen (10) und/oder zwischen zwei zweiten Halbleiterbauelementen (20) vorgesehen ist.
  7. Halbleitervorrichtung einem der vorhergehenden Ansprüche, wobei die adhäsive Schicht (30) ein Kernsubstrat (33) aufweist, wobei auf die einander gegenüber liegenden Oberflächen des Kernsubstrats (33) jeweils eine adhäsive Schicht (32, 34) aus klebendem Material aufgebracht ist.
  8. Halbleitervorrichtung nach Anspruch 7, wobei das Kernsubstrat (33) Epoxid-Harz aufweist.
  9. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei mindestens eine der ersten, zweiten und/oder dritten Vertiefungen (101, 102, 103) mit einem leitfähigen Material gefüllt sind.
  10. Halbleitervorrichtung nach Anspruch 9, wobei auf mindestens eine der gefüllten Vertiefungen (81, 82, 83) eine Lotdepoterhebung aufgebracht ist.
  11. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei in dem Randbereich (40) ein vorgefertigter Trägerrahmen, welcher gitterförmig aus Streben (91) aufgebaut ist, eingebracht ist.
  12. Halbleitervorrichtung nach Anspruch 11, wobei in den vorgefertigten Trägerrahmen Umverdrahtungseinrichtungen (61, 62) eingebracht sind.
  13. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Umverdrahtungseinrichtungen (61, 62) Impedanz-angepasst sind.
  14. Verfahren zur Herstellung einer Halbleitervorrichtung mit gestapelten Halbleiterbauelementen nach Anspruch 1, welches die Schritte aufweist: a) Bereitstellen eines temporären Substrats (1); b) Bilden von mindestens einem Stapel aus ersten (10a, 10b) und zweiten Halbleiterbauelementen (20a, 20b) auf dem temporären Substrat (1), wobei die Stapel innerhalb eines oder mehrerer lateraler Halbleitervorrichtungsbereiche (A, B) angeordnet sind und wobei die Halbleiterbauelemente (10a, 10b, 20a, 20b) innerhalb der Halbleitervorrichtungsbereiche (A, B) an mindestens einer Seite durch einen Rahmenbereich (40) von dem Rand (900a, 900b) der Halbleitervorrichtungsabschnitte (A, B) beabstandet sind, mit den Schritten: b1) Aufbringen erster Halbleiterbauelemente (10a, 10b) innerhalb der Halbleitervorrichtungsbereiche (A, B) auf das temporäre Substrat (1), wobei erste aktive Seiten (15) mit ersten Kontaktierungsbereichen (18a, 18b) erster Halbleiterbauelemente (10a, 10b) dem temporären Substrat (1) zugewandt sind; b2) Aufbringen einer adhäsiven Schicht (30) auf dem temporären Substrat (1) abgewandte erste inak tive Seiten (16) der ersten Halbleiterbauelemente (10a, 10b); und b3) Aufbringen von zweiten Halbleiterbauelementen (20a, 20b) innerhalb der Halbleitervorrichtungsbereiche (A, B) auf die adhäsive Schicht (30), wobei jedes zweite Halbleiterbauelement (20a, 20b) derart orientiert ist, dass seine aktive Seite (25) mit einem zweiten Kontaktierungsbereich (28a, 28b) den ersten Halbleiterbauelementen (10a, 10b) abgewandt ist; c) Auffüllen der Rahmenbereiche (40) mit einer Vergussmasse, so dass ein selbsttragender Verbund (2) gebildet wird; d) Entfernen des temporären Substrats (1) von dem selbsttragenden Verbund (2); e) Bilden von einer Umverdrahtungseinrichtung (61, 62) in den Rahmenbereichen (40) und auf einer ersten (901) und einer zweiten Oberfläche (902) des selbstragenden Verbundes (2) derart, dass eine elektrische Verbindung zwischen den ersten und zweiten Kontaktierungsbereichen (18a, 28a, 18b, 28b) erreicht wird; und f) Zerteilen in einzelne Halbleitervorrichtungen entlang den Rändern (900a, 900b) der Halbleitervorrichtungsbereiche (A, B).
  15. Verfahren nach Anspruch 14, wobei der Schritt e) zum Bilden einer Umverdrahtungseinrichtung (61, 62) folgende Schritte aufweist: e1) Ausbilden einer ersten vertikalen Vertiefung (101a, 101b) durch die erste Oberfläche (2) des selbsttragenden Verbundes (2) in den Rahmenbereich (40); e2) Abscheiden und Strukturieren eines leitfähigen Films auf die durch Schritt e1) strukturierte erste Oberfläche (901) und den ersten Bodenbereich (111), derart, dass eine erste Umverdrahtung (61a, 61b) zwischen dem ersten Bodenbereich (111) der ersten Vertiefung (101a, 101b) und den ersten Kontaktbereichen (18a, 18b) gebildet wird; e3) Ausbilden einer zweiten vertikalen Vertiefung (102a, 102b) durch eine, der ersten Oberfläche (901) gegenüberliegende, zweite Oberfläche (902) des selbsttragenden Verbundes (2) in den Rahmenbereich (40), derart dass ein zweiter Bodenbereich (112) der zweiten vertikalen Vertiefung den ersten Bodenbereich (111) mit den Umverdrahtungen (61a, 61b) freilegt; und e4) Abscheiden und Strukturieren eines zweiten leitfähigen Films auf die durch Schritt e3) strukturierte zweite Oberfläche (902) und den zweiten Bodenbereich (112), derart dass eine zweite Umverdrahtung (62a, 62b) zwischen dem zweiten Bodenbereich (112) und den zweiten Kontaktbereichen (18a, 18b) gebildet wird.
  16. Verfahren nach Anspruch 14, wobei der Schritt e) zum Bilden einer Umverdrahtungseinrichtung (61, 62) folgende Schritte aufweist: e1) Ausbilden von vertikalen Vertiefungen (103) durch die erste Oberfläche (901) des selbsttragenden Verbundes (2) in den Rahmenbereich (40), wobei Boden bereiche (113) in der Ebene der zweiten Oberfläche (902) liegt; e2) Abscheiden und Strukturieren eines leitfähigen Films auf die strukturierte erste Oberfläche (901) und die Bodenbereichen (113), derart dass eine Umverdrahtung (61a, 61b) zwischen den Bodenbereichen (113) der Vertiefungen (103) und den ersten Kontaktbereichen (18a, 18b) gebildet wird; und e3) Abscheiden und Strukturieren eines zweiten leitfähigen Films auf die zweite Oberfläche (902), derart dass eine Umverdrahtung (62a, 62b) zwischen den Bodenbereichen (113) und den zweiten Kontaktbereichen (18a, 18b) gebildet wird.
  17. Verfahren nach einem der Ansprüche 14 bis 16, wobei die Vertiefungen (101, 102, 103) durch Einwirkung eines Laserstrahls erzeugt werden.
  18. Verfahren nach einem der Ansprüche 14 bis 17, wobei innerhalb eines Halbleitervorrichtungsabschnittes (A, B) mindestens zwei erste Halbleiterbauelemente (10a, 10b) in dem Schritt b1) und/oder mindestens zwei zweite Halbleiterbauelemente (20a, 20b) in dem Schritt b3) angeordnet werden.
  19. Verfahren nach Anspruch 18, welches die weiteren Schritte aufweist: Auffüllen erster Zwischenräume zwischen den ersten Halbleiterbauelementen (10a, 10b) und/oder Auffüllen zweiten Zwischenräume zwischen den zweiten Halbleiterbauelementen (20a, 20b) mit einer Vergussmasse.
  20. Verfahren nach mindestens einem der Ansprüche 15 bis 19, welches den weiteren Schritt aufweist: Auffüllen mindestens einer der Vertiefungen (101, 102, 103) mit einem leitfähigen Material, nachdem der leitfähige Film in die zufüllende Vertiefung (101, 102, 103) aufgebracht wurde.
  21. Verfahren nach Anspruch 20, welches den weiteren Schritt aufweist: Bilden von Lotdepoterhebungen auf mindestens einer der gefüllten Vertiefungen (81, 82, 83).
  22. Verfahren nach einem der Ansprüche 14 bis 21, welches die weiteren Schritte aufweist: Aufbringen einer ersten Deckschicht (71) auf die Umverdrahtungen (61a, 61b) und die Kontaktbereiche (18a, 18b), wobei ein erster Öffnungsbereich (131) der ersten Vertiefungen (101a, 101b) in der ersten Oberfläche (901) nicht bedeckt wird und/oder Aufbringen einer zweiten Deckschicht (72) auf die zweiten Umverdrahtungen (62a, 62b) und die zweiten Kontaktbereiche (28a, 28b), wobei ein zweiter Öffnungsbereich (132) der zweiten Vertiefungen (102a, 102b) in der zweiten Oberfläche (902) nicht bedeckt wird.
  23. Verfahren nach Anspruch 14, welches den weiteren Schritt vor dem Auffüllen der Randbereiche aufweist: Anordnen eines vorgefertigten gitterförmigen Trägerrahmens auf das temporäre Substrat (1), derart dass Gitterstreben (91) des Trägerrahmens sich innerhalb des Rahmenbereichs (40) befinden.
  24. Verfahren nach Anspruch 23, wobei der Schritt e) zum Bilden der Umverdrahtungseinrichtung (61, 62) folgende Schritte aufweist: e1) Ausbilden von leitfähigen vertikalen Verbindungen 106 in den Gitterstreben (91) durch Ausbilden eines Loches in den Gitterstreben (91) und Ausfüllen der Löcher in den Gitterstreben (91). e2) Bilden von Umverdrahtungen (61a, 62a) zwischen den vertikalen Verbindungen (106) und den ersten und zweiten Kontaktbereichen (18a, 28a).
  25. Verfahren nach einem der Ansprüche 14 bis 24, wobei in den Randbereich (40) eine Pufferschicht (90) lateral angrenzend an mindestens eine Seite der Halbleiterbauelemente (10a, 10b, 20a, 20b) eingebracht wird.
  26. Verfahren nach einem der Ansprüche 14 bis 25, wobei der Schritt b2) die Schritte aufweist: Aufbringen einer ersten klebenden Schicht (32) aus einem adhäsiven Materials auf die ersten inaktiven Seiten (16); Aufbringen eines steifen Kernsubstrats (33) auf die erste klebende Schicht (32); und Aufbringen einer zweiten klebenden Schicht auf das Kernsubstrat.
  27. Verfahren nach einem der Ansprüche 14 bis 26 zum Bilden einer Impedanz-angepassten Umverdrahtungseinrichtung (61, 62), wobei vor und/oder nach dem Bilden der Umverdrahtungseinrichtung (61, 62) mittels des Schrittes e) eine leitfähige Masseschicht und eine dielektrische Isolationsschicht in der Reihenfolge abgeschieden werden, dass die dielektrische Isolationsschicht die leitfähige Masseschicht von der Umverdrahtungseinrichtung (61, 62) isoliert.
  28. Verfahren nach einem der Ansprüche 1 bis 14, wobei auf eine erste Halbleitervorrichtung vertikal eine zweite Halbleitervorrichtung derart gestapelt wird, dass eine Kontaktierungseinrichtung (84) eine Verbindung einer ersten Umverdrahtungseinrichtung (61, 62) der ersten Halbleitervorrichtung mit einer zweiten Umverdrahtungseinrichtung (61, 62) der zweiten Halbleitervorrichtung bildet.
DE102004041889A 2004-08-30 2004-08-30 Halbleitervorrichtung mit gestapelten Halbleiterbauelementen und Verfahren zu deren Herstellung Expired - Fee Related DE102004041889B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102004041889A DE102004041889B4 (de) 2004-08-30 2004-08-30 Halbleitervorrichtung mit gestapelten Halbleiterbauelementen und Verfahren zu deren Herstellung
US11/210,387 US7265451B2 (en) 2004-08-30 2005-08-24 Semiconductor and method for producing a semiconductor
CNB2005100978087A CN100448001C (zh) 2004-08-30 2005-08-30 具有堆叠的半导体元件的半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004041889A DE102004041889B4 (de) 2004-08-30 2004-08-30 Halbleitervorrichtung mit gestapelten Halbleiterbauelementen und Verfahren zu deren Herstellung

Publications (2)

Publication Number Publication Date
DE102004041889A1 DE102004041889A1 (de) 2006-03-02
DE102004041889B4 true DE102004041889B4 (de) 2006-06-29

Family

ID=35745652

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004041889A Expired - Fee Related DE102004041889B4 (de) 2004-08-30 2004-08-30 Halbleitervorrichtung mit gestapelten Halbleiterbauelementen und Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (1) US7265451B2 (de)
CN (1) CN100448001C (de)
DE (1) DE102004041889B4 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7807505B2 (en) * 2005-08-30 2010-10-05 Micron Technology, Inc. Methods for wafer-level packaging of microfeature devices and microfeature devices formed using such methods
TWI285419B (en) 2005-10-26 2007-08-11 Ind Tech Res Inst Wafer-to-wafer stacking with supporting pedestals
US8810031B2 (en) * 2005-10-26 2014-08-19 Industrial Technology Research Institute Wafer-to-wafer stack with supporting pedestal
US7781877B2 (en) 2007-08-07 2010-08-24 Micron Technology, Inc. Packaged integrated circuit devices with through-body conductive vias, and methods of making same
SG150404A1 (en) 2007-08-28 2009-03-30 Micron Technology Inc Semiconductor assemblies and methods of manufacturing such assemblies
US7741156B2 (en) * 2008-05-27 2010-06-22 Stats Chippac, Ltd. Semiconductor device and method of forming through vias with reflowed conductive material
US7863722B2 (en) 2008-10-20 2011-01-04 Micron Technology, Inc. Stackable semiconductor assemblies and methods of manufacturing such assemblies
US8008125B2 (en) * 2009-03-06 2011-08-30 General Electric Company System and method for stacked die embedded chip build-up
DE102009002376A1 (de) * 2009-04-15 2010-10-21 Robert Bosch Gmbh Multichip-Sensormodul und Verfahren dessen Herstellung
US20110221053A1 (en) * 2010-03-11 2011-09-15 Qualcomm Incorporated Pre-processing to reduce wafer level warpage
DE102010041129A1 (de) * 2010-09-21 2012-03-22 Robert Bosch Gmbh Multifunktionssensor als PoP-mWLP
US8461691B2 (en) * 2011-04-29 2013-06-11 Infineon Technologies Ag Chip-packaging module for a chip and a method for forming a chip-packaging module
US9324659B2 (en) * 2011-08-01 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming POP with stacked semiconductor die and bumps formed directly on the lower die
US8658473B2 (en) 2012-03-27 2014-02-25 General Electric Company Ultrathin buried die module and method of manufacturing thereof
US20140048946A1 (en) * 2012-08-17 2014-02-20 Freescale Semiconductor, Inc. Sensor packages and method of packaging dies of various sizes
CN105765711A (zh) * 2013-12-23 2016-07-13 英特尔公司 封装体叠层架构以及制造方法
WO2018009146A1 (en) * 2016-07-07 2018-01-11 Agency For Science, Technology And Research Semiconductor packaging structure and method of forming the same
US10475770B2 (en) * 2017-02-28 2019-11-12 Amkor Technology, Inc. Semiconductor device having stacked dies and stacked pillars and method of manufacturing thereof
CN108109985B (zh) * 2017-12-26 2024-02-13 合肥矽迈微电子科技有限公司 多芯片堆叠封装方法及封装体
EP3748670B1 (de) * 2019-06-04 2024-04-17 Infineon Technologies AG Transportsystem
CN110854093A (zh) * 2019-11-21 2020-02-28 上海先方半导体有限公司 一种三维叠层封装结构及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5939779A (en) * 1996-05-17 1999-08-17 Lg Semicon Co., Ltd. Bottom lead semiconductor chip stack package
US6093584A (en) * 1996-04-18 2000-07-25 Tessera, Inc. Method for encapsulating a semiconductor package having apertures through a sacrificial layer and contact pads
US6177721B1 (en) * 1998-10-21 2001-01-23 Hyundai Electronics Industries Co., Ltd Chip stack-type semiconductor package and method for fabricating the same
US20020146859A1 (en) * 2000-01-13 2002-10-10 Shinko Electric Industries Co., Ltd. Semiconductor device and manufacturing method therefor
US6506632B1 (en) * 2002-02-15 2003-01-14 Unimicron Technology Corp. Method of forming IC package having downward-facing chip cavity
US6696320B2 (en) * 2001-09-30 2004-02-24 Intel Corporation Low profile stacked multi-chip package and method of forming same
US20040084771A1 (en) * 2002-11-05 2004-05-06 Micron Technology, Inc. Methods and apparatus for a thin stacked ball-grid array package

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118176A (en) * 1999-04-26 2000-09-12 Advanced Semiconductor Engineering, Inc. Stacked chip assembly utilizing a lead frame

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093584A (en) * 1996-04-18 2000-07-25 Tessera, Inc. Method for encapsulating a semiconductor package having apertures through a sacrificial layer and contact pads
US5939779A (en) * 1996-05-17 1999-08-17 Lg Semicon Co., Ltd. Bottom lead semiconductor chip stack package
US6177721B1 (en) * 1998-10-21 2001-01-23 Hyundai Electronics Industries Co., Ltd Chip stack-type semiconductor package and method for fabricating the same
US20020146859A1 (en) * 2000-01-13 2002-10-10 Shinko Electric Industries Co., Ltd. Semiconductor device and manufacturing method therefor
US6696320B2 (en) * 2001-09-30 2004-02-24 Intel Corporation Low profile stacked multi-chip package and method of forming same
US6506632B1 (en) * 2002-02-15 2003-01-14 Unimicron Technology Corp. Method of forming IC package having downward-facing chip cavity
US20040084771A1 (en) * 2002-11-05 2004-05-06 Micron Technology, Inc. Methods and apparatus for a thin stacked ball-grid array package

Also Published As

Publication number Publication date
CN1744313A (zh) 2006-03-08
DE102004041889A1 (de) 2006-03-02
CN100448001C (zh) 2008-12-31
US20060043573A1 (en) 2006-03-02
US7265451B2 (en) 2007-09-04

Similar Documents

Publication Publication Date Title
DE102004041889B4 (de) Halbleitervorrichtung mit gestapelten Halbleiterbauelementen und Verfahren zu deren Herstellung
DE10250538B4 (de) Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
DE10197124B4 (de) Mehrstufiger elektrischer Kondensator und dafür geeignetes Herstellungsverfahren
DE2554965C2 (de)
DE112010000142B4 (de) Kostenoptimiertes Verfahren zum Bilden von hoch dichten passiven Kondensatoren zum Ersetzen diskreter Kondensatoren unter Verwendung eines kostenoptimierten modularen 3D-Wafer-Wafer-Integrationsschemas
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
DE69331406T2 (de) Herstellungsverfahren und vorrichtung einer dreidimensionalen verdrahtung von gehaeusen fuer elektronische komponenten
DE102013217349B4 (de) Mikromechanische Sensoranordnung und entsprechendes Herstellungsverfahren
WO2003075347A2 (de) Elektronisches modul, nutzen mit zu vereinzelnden elektronischen modulen und verfahren zu deren herstellung
DE102006058068A1 (de) Halbleiterbauelement mit Halbleiterchip und passivem Bauelement sowie Verfahren zu dessen Herstellung
DE102005043557A1 (de) Halbleiterbauteil mit Durchkontakten zwischen Oberseite und Rückseite und Verfahren zur Herstellung desselben
DE102011002578A1 (de) System und Verfahren für einen integrierten Induktor
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
DE102004001829A1 (de) Halbleitervorrichtung
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
WO2016150841A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE102019212931A1 (de) Gehäusetechnik auf scheibenebene mit integrierten antennenstrukturen
WO2005091365A2 (de) Kopplungssubstrat für halbleiterbauteile und verfahren zur herstellung desselben
EP1390978B1 (de) Halbleiterspeichereinrichtung sowie verfahren zu deren herstellung
DE10125750A1 (de) Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung
DE10339762B4 (de) Chipstapel von Halbleiterchips und Verfahren zur Herstellung desselben
DE102004041888B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung mit gestapelten Halbleiterbauelementen
DE102009036033A1 (de) Druckkontaktierung für Halbleiterwafer und Herstellungsverfahren
EP1336329B1 (de) Leiterplattenanordnung und verfahren zu derer herstellung
DE10206918A1 (de) Kondensatorelement und Verfahren zum Erzeugen eines Kondensatorelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee