DE102009002376A1 - Multichip-Sensormodul und Verfahren dessen Herstellung - Google Patents

Multichip-Sensormodul und Verfahren dessen Herstellung Download PDF

Info

Publication number
DE102009002376A1
DE102009002376A1 DE102009002376A DE102009002376A DE102009002376A1 DE 102009002376 A1 DE102009002376 A1 DE 102009002376A1 DE 102009002376 A DE102009002376 A DE 102009002376A DE 102009002376 A DE102009002376 A DE 102009002376A DE 102009002376 A1 DE102009002376 A1 DE 102009002376A1
Authority
DE
Germany
Prior art keywords
component
contacting
nanostructured
electrical contacting
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102009002376A
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102009002376A priority Critical patent/DE102009002376A1/de
Priority to PCT/EP2010/054017 priority patent/WO2010118945A1/de
Publication of DE102009002376A1 publication Critical patent/DE102009002376A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/095—Feed-through, via through the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0154—Moulding a cap over the MEMS device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung eines ein erstes (1) und mindestens ein zweites (3) mikro- oder nanostrukturiertes Bauelement umfassenden Bauteils. Solch ein Bauteil kann ein Multichip-Sensormodul aus einem Sensorelement und einem ASIC sein. Die elektrischen Kontakte (2, 4) der Bauelemente sind in verschiedenen Ebenen angeordnet. Nach Einbetten oder beim Einbetten in einer Umhüllmasse (5) wird ein Durchkontakt (6) zu den Kontakten des in der Umhüllmasse (5) befindlichen Bauelements (3) geschaffen. Anschließend werden die Bauelemente elektrisch leitend kontaktiert (7). Gegenstand der Erfindung ist auch ein so erhältliches Bauteil, beispielsweise also ein Multichip-Sensormodul.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines ein erstes und mindestens ein zweites mikro- oder nanostrukturiertes Bauelement umfassenden Bauteils. Das Verfahren umfasst die Schritte des Bereitstellens des ersten und des zweiten Bauelements, das Anordnen des ersten Bauelements auf einer Trägerschicht, das Anordnen mindestens des zweiten Bauelements auf oder neben dem ersten Bauelement und das Umhüllen des ersten und zweiten Bauelements mit einer Umhüllmasse. Anschließend wird ein Durchkontakt durch die Umhüllmasse hindurch zu den elektrischen Kontakten des zweiten Bauelements aufgebaut und eine elektrisch leitende Verbindung zwischen den beiden Bauelementen hergestellt. Die Erfindung betrifft weiterhin ein durch solch ein Verfahren erhältliches Bauteil, welches ein erstes und mindestens ein zweites mikro- oder nanostrukturiertes Bauelement umfasst.
  • Stand der Technik
  • In der Endverbraucherelektronik (Consumer Elektronics; CE) werden mikroelektronische Bauelemente (Integrated Circuits; IC) für das First Level-Package in der Regel auf einem Leadframe (Quad Flat Pack No Lead; QFN) oder Laminatsubstrat (Leadless Grid Array; LGA) nebeneinander oder übereinander angeordnet und mittels Drahtbonden oder Flip-Chip-Techniken kontaktiert. Nach der Chipmontage werden das Leadframe oder die Leiterplatte (Printed Circuit Board; PCB) mit Vergussmasse umspritzt und mittels Sägen vereinzelt. Diese Anordnungen werden im Reflow-Lötverfahren auf die Second Level-Leitplatte aufgelötet.
  • Die sogenannten „Leadless”-Gehäuse wie zum Beispiel LGA oder QFN lösen im Bereich niedriger Anschlusszahlen, beispielsweise von 1 bis 50 Anschlüssen, die konventionellen Gehäuse mit Beinchen, wie Small Outline Integrated Circuit (SOIC) oder Plastic Leaded Chip Carrier (PLCC), zunehmend ab.
  • Bei der LGA-Technik handelt es sich um einen seriellen Packaging-Prozess aus Die-Attach, Drahtbonden und Vergießen. Außerdem wird vergleichsweise viel Platz in der Anordnung für die Drahtbondverbindungen benötigt. Im Zuge der fortschreitenden Miniaturisierung werden für Anwendungen der Mikroelektronik neue Verpackungs-Ansätze verfolgt. Im sogenannten „Embedded Wafer Level Ball Grid Array”-Verfahren werden die Chips in einem ”Pick and Place”-Prozess mit der Unterseite nach unten auf eine temporäre Trägerfolie auf einem Waferträger bestückt und anschließend vergossen. Dieser Kunststoffwafer mit eingebetteten Chips oder „Reconstituted Wafer” wird dann von der Trägerfolie entfernt, um eine Umverdrahtung auf der Waferunterseite durchführen zu können. Zur Umverdrahtung kommen die üblichen Dünnschichttechnologien und Materialien zum Einsatz. Die Pads werden anschließend mit Lotbumps versehen und die Bauelemente werden aus dem Kunststoffwafer mittels Sägen vereinzelt.
  • DE 10 2007 020 656 A1 offenbart ein Werkstück mit Halbleiterchips und ein Verfahren zur Herstellung eines solchen Werkstücks. Das Herstellungsverfahren umfasst die Schritte des Bereitstellens von mindestens zwei Halbleiterchips mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche, das Platzieren der Halbleiterchips mit ihren ersten Hauptoberflächen auf der Oberseite einer Trägerplatte, das Aufbringen einer elektrisch leitenden Schicht auf Bereiche der zweiten Hauptoberflächen und das Aufbringen einer Vergussmasse auf die elektrisch leitende Schicht.
  • Möchte man mit dieser Technologie der Kunststoffwafer Multichip-beziehungsweise Multifunktionsmodule, also mit mehr als zwei Chips, realisieren, wird deutlich, dass man bei dem bisherigen Konzept auf eine Anordnung der Chips eingeschränkt ist, bei der beide Chips in einer Ebene liegen. Der weiter hinten liegende Chip ließe sich nicht kontaktieren. Um aber eine weitere Reduktion der Baugröße von solchen Chipanordnungen erreichen zu können, wäre ein Aufbau der Chips in der dritten Dimension durch Stapeltechniken wünschenswert.
  • Offenbarung der Erfindung
  • Erfindungsgemäß vorgeschlagen wird daher ein Verfahren zur Herstellung eines ein erstes und mindestens ein zweites mikro- oder nanostrukturiertes Bauelement umfassenden Bauteils, umfassend die Schritte:
    • a) Bereitstellen eines ersten mikro- oder nanostrukturierten Bauelements, welches einen zur elektrischen Kontaktierung mit dem zweiten mikro- oder nanostrukturierten Bauelement vorgesehenen Bereich umfasst;
    • b) Bereitstellen mindestens eines zweiten mikro- oder nanostrukturierten Bauelements, welches einen zur elektrischen Kontaktierung mit dem ersten mikro- oder nanostrukturierten Bauelement vorgesehenen Bereich umfasst;
    • c) Anordnen des ersten Bauelements auf einer Trägerschicht, wobei das erste Bauelement so auf der Trägerschicht angeordnet ist, dass der zur elektrischen Kontaktierung mit dem zweiten Bauelement vorgesehene Bereich an der Trägerschicht angrenzend vorliegt;
    • d) Anordnen des zweiten Bauelements auf oder neben dem ersten Bauelement, wobei der zur elektrischen Kontaktierung mit dem ersten Bauelement vorgesehene Bereich des zweiten Bauelements einen größeren Abstand zur Trägerschicht aufweist als der zur elektrischen Kontaktierung mit dem zweiten Bauelement vorgesehene Bereich des ersten Bauelements;
    • e) zumindest teilweises Umhüllen des ersten und zweiten Bauelements mit einer Umhüllmasse;
    • f) Aufbauen eines Durchkontakts durch die Umhüllmasse hindurch zu dem zur elektrischen Kontaktierung mit dem ersten Bauelement vorgesehenen Bereich des zweiten Bauelements;
    • g) Aufbauen einer elektrisch leitenden Verbindung zwischen den zur elektrischen Kontaktierung miteinander vorgesehenen Bereichen des ersten und des zweiten Bauelements.
  • Im erfindungsgemäßen Verfahren können Chips gestapelt und elektrische Anschlüsse kontaktiert werden, die nicht an der freiliegenden Oberfläche der Umhüllmasse liegen. Dieses eröffnet die Möglichkeit, Sensorchips aufzubauen, deren Anschlusskontakte aufgrund ihrer Wafertechnologie nicht in der freiliegenden Ebene der Kunststoffwafer liegen. Das Aufbauen der Durchkontakte in der Umhüllmasse ermöglicht das Stapeln von Chips in dieser Verpackungstechnologie und es können somit die Miniaturisierungsvorteile dieser Technologie insbesondere für Multichip-Module genutzt werden. Es ist im Rahmen der vorliegenden Erfindung natürlich vorgesehen, dass neben dem zweiten Bauelement auch noch weitere Bauelemente vorhanden sind, die mikro- oder nanostrukturiert sein können, aber nicht sein müssen und dass diese auch im erfindungsgemäßen Verfahren mit eingesetzt werden. Solche weiteren Bauelemente können unter anderem integrierte Schaltungen, zusätzliche Sensorelemente, passive Bauelemente, keramische Kondensatoren, Widerstände oder Aktoren sein.
  • Im erfindungsgemäßen Verfahren können die in einem Multichip-Modul gestapelten Chips einer innenliegenden Ebene kontaktiert werden. Sensorchips, deren Anschlussbereiche aufgrund ihrer Wafertechnologie, beispielsweise Kappenwafer, in einer anderen Ebene als ihrer Auflagefläche liegen, können auch kontaktiert werden. Die Herstellung von Multifunktionssensoren in Form von Multichip-Bauelementen lässt sich unter Nutzung von Batch-Prozessen durchführen.
  • Schließlich ergibt sich auch noch der Vorteil, dass keine Durchkontaktierungen durch Silizium notwendig sind (Through Silicon Vias; TSV), sondern in technologisch wesentlich einfacheren Prozessen durch Kontaktierungen durch die Umhüllmasse realisiert werden können.
  • Schritt a) des erfindungsgemäßen Verfahrens beinhaltet das Bereitstellen eines ersten mikro- oder nanostrukturierten Bauelements. Mikrostrukturierte Bauelemente im Sinne der vorliegenden Erfindung sind insbesondere Bauelemente mit internen Strukturabmessungen im Bereich von ≥ 1 μm bis ≤ 1000 μm. Unter den internen Strukturabmessungen sind hierbei die Abmessungen von Strukturen innerhalb des Bauelements wie zum Beispiel Gräben oder Leiterbahnen gemeint. Beispiele für solche Bauelemente sind Bauelemente der Mikrosystemtechnik oder mikroelektromechanische Systeme. Nanostrukturierte Bauelemente im Sinne der vorliegenden Erfindung sind insbesondere Bauelemente mit internen Strukturabmessungen im Bereich von > 1 nm bis < 1000 nm. Unter den internen Strukturabmessungen sind hierbei die Abmessungen von Strukturen innerhalb des Bauelements wie zum Beispiel Gräben oder Leiterbahnen gemeint. Beispiele für solche Bauelemente sind elektronische Bauelemente mit internen Leiterbahnbreiten im Bereich von 100 nm. Das erste Bauelement umfasst einen Bereich, welcher zur elektrischen Kontaktierung mit einem zweiten mikro- oder nanostrukturierten Bauelement vorgesehen ist. Solch ein Bereich kann auch als Anschlusspad oder Anschlusskontakt bezeichnet werden.
  • Schritt b) des erfindungsgemäßen Verfahrens betrifft das Bereitstellen eines zweiten mikro- oder nanostrukturierten Bauelements. Dieses umfasst einen komplementären Anschlusspad, welcher also zur Kontaktierung mit einem Anschlusspad des ersten Bauelements vorgesehen ist.
  • Wenngleich hier und im Folgenden immer von einem zur Kontaktierung vorgesehenen Bereich oder Anschlusspad die Rede ist, so umfasst die vorliegende Erfindung selbstverständlich auch den Fall, dass die Bauelemente mehrere zur Kontaktierung miteinander vorgesehene Bereiche umfassen und auch noch weitere Anschlusspads umfassen können.
  • Als Nächstes wird in Schritt c) das erste Bauelement auf einer Trägerschicht angeordnet. Hierbei liegt der zur elektrischen Kontaktierung mit dem zweiten Bauelement vorgesehene Bereich an der Trägerschicht angrenzend. Mit anderen Worten liegt das entsprechende Anschlusspad auf der Trägerschicht. Nach dem Entfernen der Trägerschicht liegt dann dieser zur elektrischen Kontaktierung vorgesehene Bereich frei.
  • Eine weitere mögliche Variante ist die Kombination aus einem temporären Träger mit einer funktionalen Schicht (RCC), die auf dem Bauteil verbleibt. Solch eine Trägerschicht kann eine auf ein Substrat laminierte Folie sein. Beispielsweise kann die Folie eine mit Harz beschichtete Kupferfolie sein (Resin Coated Copper; RCC).
  • Im nächsten Schritt d) des Verfahrens wird das zweite Bauelement auf oder neben dem ersten Bauelement angeordnet. Hierbei kommt es darauf an, dass der zur elektrischen Kontaktierung mit dem ersten Bauelement vorgesehene Bereich des zweiten Bauelements, also der entsprechende Anschlusspad, einen größeren Abstand zur Trägerschicht aufweist als sein Gegenstück an dem ersten Bauelement. Der Abstand zur Trägerschicht ist hierbei als der geringst mögliche Abstand zu verstehen. Bildlich gesprochen liegt der zur Kontaktierung mit dem ersten Bauelement vorgesehene Bereich des zweiten Bauelements in einer tiefer- oder weiter hinten liegenden Ebene relativ zur Trägerschicht als der entsprechende Bereich an dem ersten Bauelement.
  • Im Schritt e) werden das erste und das zweite Bauelement mit einer Umhüllmasse zumindest teilweise umhüllt. Im Rahmen der vorliegenden Erfindung umfasst der Begriff ”umhüllen” hierbei die Verfahren des Umspritzens, Spritzpressens, Vergießens und, unter Verwendung der englischen Fachbegriffe, molding, transfer molding und injection molding. Analog wären die Umhüllmassen beispielsweise Moldmassen, Umspritzmassen, Spritzpressmassen oder Vergießmassen. Hierbei eignen sich die üblichen eingesetzten Umhüllmassen in der Halbleitertechnik, beispielsweise ein Epoxidharz. Dadurch, dass der Anschlusspad des zweiten Bauelements nicht auf der Trägerschicht anliegend angeordnet ist, wird er beim Umhüllen mit der Umhüllmasse bedeckt. Der Anschlusspad des ersten Bauelements hingegen wird nicht bedeckt. Bevorzugte Verfahren sind Pressgieß-Verfahren wie Spritzpressen (transfer molding) und compression molding.
  • Anschließend wird in Schritt f) ein Durchkontakt durch die Umhüllmasse hindurch aufgebaut. Dieser Durchkontakt öffnet den zur elektrischen Kontaktierung mit dem ersten Bauelement vorgesehenen Bereich des zweiten Bauelements. Folglich wird also dieser Anschlusspad freigelegt. Falls erforderlich, wird vor dem Aufbauen des Durchkontakts die Trägerschicht entfernt. Dieses ist dann erforderlich, wenn der Anschlusspad des zweiten Bauelements zur Trägerschicht hin orientiert ist.
  • Anschließend wird in Schritt g) eine elektrisch leitende Verbindung zwischen den entsprechenden, zur Kontaktierung miteinander vorgesehenen Bereichen des ersten und des zweiten Bauelements aufgebaut. Es findet also eine Kontaktierung zwischen den Anschlusspads des ersten und des zweiten Bauelements statt. Dieses kann durch übliche Verfahren der Metallisierung von Durchkontakten erfolgen. Weitere geeignete elektrisch leitende Verbindungen sind Dünnfilm-Umverdrahtungen, welche gegebenenfalls galvanisch verstärkt sein können, sowie auflaminierte und strukturierte Kupferfolien, die gegebenenfalls mit einer Haftvermittlerschicht wie Epoxyharzen versehen sein können.
  • Liegt ein Kunststoffwafer mit einer Vielzahl von Bauteilen vor, können sie danach zum Beispiel mittels Sägen vereinzelt werden.
  • In einer Ausführungsform des erfindungsgemäßen Verfahrens erfolgt das Aufbauen des Durchkontakts in Schritt f), indem die Umhüllmasse mittels eines Lasers entfernt wird. Dieses hat den Vorteil, dass berührungslos gearbeitet werden kann und dass das Verfahren sehr flexibel ist. Geeignete Laser sind insbesondere Infrarotlaser, beispielsweise mit einer maximalen Wellenlänge von 780 nm oder 808 nm. Besonders bevorzugt ist die Verwendung eines Infrarotlasers zusammen mit einer mit Infrarotstrahlung absorbierenden, zum Beispiel schwarz eingefärbten, Umhüllmasse.
  • In einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens erfolgt das Aufbauen des Durchkontakts im Schritt f), indem in Schritt e) das beim Umhüllen des ersten und zweiten Bauelements verwendete Werkzeug einen Stempel umfasst, welcher während des Umhüllens den zur elektrischen Kontaktierung mit dem ersten Bauelement vorgesehenen Bereich des zweiten Bauelements abdeckt. Dieser Stempel im Werkzeug hält also während des Umhüllens den Anschlusspad des zweiten Bauelements von der Umhüllmasse frei. Nach dem Entfernen des Werkzeugs liegt der Durchkontakt dann unmittelbar vor. Diese Vorgehensweise hat den Vorteil, dass zwei Verfahrensschritte in einem Schritt zusammengelegt werden können.
  • In einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens ist das erste Bauelement ein anwendungsspezifischer integrierter Schaltkreis (ASIC). Solch ein Schaltkreis kann beispielsweise vorgesehen sein, um Signale von Sensoren auszuwerten und weiterzuleiten.
  • In einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens ist das zweite Bauelement ein Sensorelement. Solch ein Sensorelement kann beispielsweise ein Drucksensor, ein Beschleunigungssensor oder dergleichen sein. Vorteilhafter Weise liegt die Kombination vor, dass das erste Bauelement ein anwendungsspezifischer integrierter Schaltkreis ist und das zweite Bauelement ein Sensorelement, wobei der integrierte Schaltkreis die Signale des Sensorelements verarbeitet.
  • Die Erfindung betrifft weiterhin ein Bauteil, umfassend ein erstes und mindestens ein zweites mikro- oder nanostrukturiertes Bauelement, welches durch ein erfindungsgemäßes Verfahren herstellbar ist oder auch hergestellt wurde. Das erste Bauelement umfasst einen zur elektrischen Kontaktierung mit dem zweiten Bauelement vorgesehenen Bereich. Das zweite Bauelement umfasst einen zur elektrischen Kontaktierung mit dem ersten Bauelement vorgesehenen Bereich. Das erste und das zweite Bauelement sind zumindest teilweise von einer Umhüllmasse umgeben sind und ein Durchkontakt ist durch die Umhüllmasse hindurch an dem zur elektrischen Kontaktierung mit dem ersten Bauelement vorgesehenen Bereich des zweiten Bauelements angeordnet ist. Weiterhin ist eine elektrisch leitende Verbindung zwischen den zur elektrischen Kontaktierung miteinander vorgesehenen Bereichen des ersten und des zweiten Bauelements eingerichtet, wobei der zur elektrischen Kontaktierung mit dem ersten Bauelement vorgesehene Bereich des zweiten Bauelements nicht in der Ebene liegt, welche durch die Seite des ersten Bauelements gebildet wird, die den zur Kontaktierung mit dem zweiten Bauelement vorgesehenen Bereich umfasst.
  • Im erfindungsgemäßen Bauteil ist also, wie bereits zum Verfahren ausgeführt, der zur Kontaktierung mit dem ersten Bauelement vorgesehene Anschlusspad des zweiten Bauelements gegenüber dem entsprechenden Anschlusspad des ersten Bauelements versetzt angeordnet. Die als Bezug gewählte Ebene des ersten Bauelements wird durch die Seite des Bauelements gebildet, welche auch den Anschlusspad umfasst. In den Begriffen des erfindungsgemäßen Herstellungsverfahrens wäre diese Seite des ersten Bauelements diejenige, welche auf der Trägerschicht aufliegt. Das erfindungsgemäße Bauteil hat den Vorteil, dass eine weitere Größenreduktion bei einer Multichip-Anordnung möglichst ist. Das Bauteil kann beispielsweise ein Multichip-Sensormodul sein.
  • In einer Ausführungsform des erfindungsgemäßen Bauteils ist das erste Bauelement ein anwendungsspezifischer integrierter Schaltkreis und das zweite Bauelement ein Sensorelement mit Kappenwafer, welches neben dem ersten Bauelement angeordnet ist und wobei die zur Kontaktierung miteinander vorgesehenen Bereiche des ersten und des zweiten Bauelements zur gleichen Richtung hin orientiert sind. Insbesondere können die Kappe des Kappenwafers und diejenige Seite des integrierten Schaltkreises, welche den Anschlusspad trägt, in einer Ebene angeordnet sein. Dann kann der Anschlusspad des Sensorelements nach hinten versetzt sein.
  • In einer weiteren Ausführungsform des erfindungsgemäßen Bauteils ist das erste Bauelement ein anwendungsspezifischer integrierter Schaltkreis und das zweite Bauelement ein Sensorelement, welches auf dem ersten Bauelement angeordnet ist und wobei die zur Kontaktierung miteinander vorgesehenen Bereiche des ersten und des zweiten Bauelements zur gleichen Richtung hin orientiert sind. Dann liegt das Sensorelement so auf dem integrierten Schaltkreis, dass der Anschlusspad seitlich versetzt über dem integrierten Schaltkreis vorliegt.
  • In einer weiteren Ausführungsform des erfindungsgemäßen Bauteils ist das erste Bauelement ein anwendungsspezifischer integrierter Schaltkreis und das zweite Bauelement ein Sensorelement, welches auf dem ersten Bauelement angeordnet ist und wobei die zur Kontaktierung miteinander vorgesehenen Bereiche des ersten und des zweiten Bauelements in entgegengesetzte Richtungen hin orientiert sind. Ist der Anschlusspad des integrierten Schaltkreises beispielsweise nach unten orientiert, so kann der Anschlusspad des Sensorelements dann nach oben hin orientiert sein. Auf diese Weise kann das Sensorelement vollständig auf dem integrierten Schaltkreis angebracht werden, ohne dass lateral zu viel Raum eingenommen wird durch versetztes Anordnen. Diese Ausführungsform eignet sich insbesondere für solche Fälle, in denen das Sensorelement kleinere Abmessungen als der integrierte Schaltkreis aufweist.
  • In einer weiteren Ausführungsform des erfindungsgemäßen Bauteils verläuft die elektrisch leitende Verbindung zwischen den zur elektrischen Kontaktierung miteinander vorgesehenen Bereichen des ersten und des zweiten Bauelements weiterhin in derjenigen Ebene oder parallel zu dieser, welche durch die Seite des ersten Bauelements gebildet wird, die den zur Kontaktierung mit dem zweiten Bauelement vorgesehenen Bereich umfasst. Es ist hierbei möglich, dass ein Vorumspritzling in der Spritzguss- oder Moldform gemeinsam mit den Chips vergossen wird.
  • Die vorliegende Erfindung wird anhand der nachfolgenden Zeichnungen weiter erläutert. Es zeigen:
  • 1 ein erfindungsgemäßes Bauteil;
  • 2 ein weiteres erfindungsgemäßes Bauteil; und
  • 3 ein weiteres erfindungsgemäßes Bauteil.
  • 1 zeigt ein erfindungsgemäßes Bauteil mit einem ersten Bauelement 1, beispielsweise einem anwendungsspezifischen integrierten Schaltkreis, und daneben liegend einem zweiten Bauelement 3. Das zweite Bauelement 3 ist hier schematisch als ein Sensorelement in Form eines Kappenwafers mit einer Kappe 8 dargestellt. Das erste Bauelement umfasst einen zur Kontaktierung mit dem zweiten Bauelement vorgesehenen Bereich 2. Entsprechend umfasst das zweite Bauelement 3 einen zur Kontaktierung mit dem ersten Bauelement vorgesehenen Bereich 4. Die Unterseite des ersten Bauelements 1 und die Unterseite der Kappe 8 des Kappenwafers liegen in derselben Ebene. Dahinter zurückversetzt, in der Zeichnung als darüber liegend dargestellt, ist der Anschlusskontakt 4 des zweiten Bauelements. Die beiden Bauelemente 1 und 3 sind in eine Umhüllmasse 5 eingebettet. Bei dem zur Kontaktierung vorgesehenen Bereich 4 des zweiten Bauelements 3 wurde in der Umhüllmasse 5 der Durchkontakt 6 geöffnet. Hierdurch ist der zur Kontaktierung vorgesehene Bereich 4 zugänglich geworden. Zwischen diesem Bereich 4 und seinem Gegenstück am ersten Bauelement 2 befindet sich die elektrisch leitfähige Verbindung 7.
  • 2 zeigt ein weiteres Bauteil gemäß der vorliegenden Erfindung. Auch hier ist an der Unterseite des Bauteils zunächst das erste Bauelement 1, beispielsweise in Form eines anwendungsspezifischen integrierten Schaltkreises, angeordnet. Der zur Kontaktierung mit dem zweiten Bauelement 3 vorgesehene Bereich 2 des ersten Bauelements 1 sowie weitere Bereiche des Bauteils sind hier zusätzlich mit Lotbumps 9 versehen. Auf dem ersten Bauelement liegend und seitlich leicht versetzt befindet sich das zweite Bauelement 3, welches beispielsweise ein Sensorelement sein kann. Schematisch weiterhin eingezeichnet ist eine Durchkontaktierung 10 zu einem aktiven Bereich des Sensorelements. Solch ein aktiver Bereich kann beispielsweise eine seismische Masse eines Beschleunigungssensors sein. Der zur Kontaktierung vorgesehene Bereich 4 des zweiten Bauelements 3 ist auch hier zurückversetzt angeordnet. Er zeigt in die gleiche Richtung wie der entsprechende Bereich 2 des ersten Bauelements 1, in der Zeichnung als nach unten weisend dargestellt. Der Kontaktbereich 4 des zweiten Bauelements 3 ist durch den Durchkontakt 6 freigelegt, so dass er mit der elektrisch leitfähigen Verbindung 7 erreicht werden kann.
  • 3 zeigt ein weiteres erfindungsgemäßes Bauteil mit einem ersten Bauelement 1 als anwendungsspezifischer integrierter Schaltkreis. Auch schematisch dargestellt ist das zweite Bauelement 3 als Sensorelement. Die Durchkontaktierung 10 zu einem aktiven Bereich des Sensorelements ist nach oben hin liegend dargestellt. Der zur Kontaktierung mit dem zweiten Bauelement 3 vorgesehene Bereich 2 des ersten Bauelements 1 ist in der Zeichnung dargestellt nach unten hin orientiert. Auf dem ersten Bauelement 1 angeordnet liegt das zweite Bauelement 3 so vor, dass der zur Kontaktierung mit dem ersten Bauelement 1 vorgesehene Bereich 4 nach oben zeigt, also entgegengesetzt zur Richtung seines Gegenstücks 2 im ersten Bauelement 1. Der Zugang zum Bereich 4 innerhalb der Umhüllmasse 5 ist auch hier durch den Durchkontakt 6 bewerkstelligt worden. Eine Verbindung zwischen den beiden Bauelementen wird durch die elektrisch leitfähige Verbindung 7 hergestellt. Die Durchkontaktierung kann hier als sogenannte Preform erfolgen. Beispielsweise kann ein Vorumspritzling, der bereits metallisierte Durchkontaktierungen umfasst, in der Spritzguss- oder Moldform gemeinsam mit den Chips vergossen werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - DE 102007020656 A1 [0005]

Claims (10)

  1. Verfahren zur Herstellung eines ein erstes (1) und mindestens ein zweites (3) mikro- oder nanostrukturiertes Bauelement umfassenden Bauteils, umfassend die Schritte: a) Bereitstellen eines ersten mikro- oder nanostrukturierten Bauelements (1), welches einen zur elektrischen Kontaktierung mit dem zweiten mikro- oder nanostrukturierten Bauelement (3) vorgesehenen Bereich (2) umfasst; b) Bereitstellen mindestens eines zweiten mikro- oder nanostrukturierten Bauelements (3), welches einen zur elektrischen Kontaktierung mit dem ersten mikro- oder nanostrukturierten Bauelement (1) vorgesehenen Bereich (4) umfasst; c) Anordnen des ersten Bauelements (1) auf einer Trägerschicht, wobei das erste Bauelement (1) so auf der Trägerschicht angeordnet ist, dass der zur elektrischen Kontaktierung mit dem zweiten Bauelement (3) vorgesehene Bereich (2) an der Trägerschicht angrenzend vorliegt; d) Anordnen des zweiten Bauelements (3) auf oder neben dem ersten Bauelement (1), wobei der zur elektrischen Kontaktierung mit dem ersten Bauelement (1) vorgesehene Bereich (4) des zweiten Bauelements (3) einen größeren Abstand zur Trägerschicht aufweist als der zur elektrischen Kontaktierung mit dem zweiten Bauelement (3) vorgesehene Bereich (2) des ersten Bauelements (1); e) zumindest teilweises Umhüllen des ersten (1) und zweiten Bauelements (3) mit einer Umhüllmasse (5); f) Aufbauen eines Durchkontakts (6) durch die Umhüllmasse (5) hindurch zu dem zur elektrischen Kontaktierung mit dem ersten Bauelement (1) vorgesehenen Bereich (4) des zweiten Bauelements (3); g) Aufbauen einer elektrisch leitenden Verbindung (7) zwischen den zur elektrischen Kontaktierung miteinander vorgesehenen Bereichen (2, 4) des ersten (1) und des zweiten (3) Bauelements.
  2. Verfahren gemäß Anspruch 1, wobei das Aufbauen des Durchkontakts (6) in Schritt f) erfolgt, indem die Umhüllmasse (5) mittels eines Lasers entfernt wird.
  3. Verfahren gemäß Anspruch 1, wobei das Aufbauen des Durchkontakts (6) in Schritt f) erfolgt, indem in Schritt e) das beim Umhüllen des ersten (1) und zweiten (3) Bauelements verwendete Werkzeug einen Stempel umfasst, welcher während des Umhüllens den zur elektrischen Kontaktierung mit dem ersten Bauelement (1) vorgesehenen Bereich (4) des zweiten Bauelements (3) abdeckt.
  4. Verfahren gemäß Anspruch 1, wobei das erste Bauelement ein anwendungsspezifischer integrierter Schaltkreis ist.
  5. Verfahren gemäß Anspruch 1, wobei das zweite Bauelement ein Sensorelement ist.
  6. Bauteil, umfassend ein erstes (1) und mindestens ein zweites (3) mikro- oder nanostrukturiertes Bauelement und herstellbar durch ein Verfahren gemäß Anspruch 1, wobei das erste Bauelement (1) einen zur elektrischen Kontaktierung mit dem zweiten Bauelement (3) vorgesehenen Bereich (2) umfasst, wobei das zweite Bauelement (3) einen zur elektrischen Kontaktierung mit dem ersten Bauelement (1) vorgesehenen Bereich (4) umfasst, wobei das erste (1) und das zweite (3) Bauelement zumindest teilweise von einer Umhüllmasse (5) umgeben sind und ein Durchkontakt (6) durch die Umhüllmasse (5) hindurch an dem zur elektrischen Kontaktierung mit dem ersten Bauelement (1) vorgesehenen Bereich (4) des zweiten Bauelements (3) angeordnet ist, wobei eine elektrisch leitende Verbindung (7) zwischen den zur elektrischen Kontaktierung miteinander vorgesehenen Bereichen (2, 4) des ersten (1) und des zweiten (3) Bauelements eingerichtet ist, dadurch gekennzeichnet, dass der zur elektrischen Kontaktierung mit dem ersten Bauelement (1) vorgesehene Bereich (4) des zweiten Bauelements (3) nicht in der Ebene liegt, welche durch die Seite des ersten Bauelements (1) gebildet wird, die den zur Kontaktierung mit dem zweiten Bauelement (4) vorgesehenen Bereich (2) umfasst.
  7. Bauteil gemäß Anspruch 6, wobei das erste Bauelement (1) ein anwendungsspezifischer integrierter Schaltkreis ist und das zweite Bauelement (3) ein Sensorelement mit Kappenwafer (8) ist, welches neben dem ersten Bauelement (1) angeordnet ist und wobei die zur Kontaktierung miteinander vorgesehenen Bereiche (2, 4) des ersten (1) und des zweiten (3) Bauelements zur gleichen Richtung hin orientiert sind.
  8. Bauteil gemäß Anspruch 6, wobei das erste Bauelement (1) ein anwendungsspezifischer integrierter Schaltkreis ist und das zweite Bauelement (3) ein Sensorelement ist, welches auf dem ersten Bauelement (1) angeordnet ist und wobei die zur Kontaktierung miteinander vorgesehenen Bereiche (2, 4) des ersten (1) und des zweiten (3) Bauelements zur gleichen Richtung hin orientiert sind.
  9. Bauteil gemäß Anspruch 6, wobei das erste Bauelement (1) ein anwendungsspezifischer integrierter Schaltkreis ist und das zweite Bauelement (3) ein Sensorelement ist, welches auf dem ersten Bauelement (1) angeordnet ist und wobei die zur Kontaktierung miteinander vorgesehenen Bereiche (2, 4) des ersten (1) und des zweiten (3) Bauelements in entgegengesetzte Richtungen hin orientiert sind.
  10. Bauteil gemäß Anspruch 6, wobei die elektrisch leitende Verbindung (7) zwischen den zur elektrischen Kontaktierung miteinander vorgesehenen Bereichen (2, 4) des ersten (1) und des zweiten (3) Bauelements weiterhin in derjenigen Ebene oder parallel zu dieser verläuft, welche durch die Seite des ersten Bauelements (1) gebildet wird, die den zur Kontaktierung mit dem zweiten Bauelement (4) vorgesehenen Bereich (2) umfasst.
DE102009002376A 2009-04-15 2009-04-15 Multichip-Sensormodul und Verfahren dessen Herstellung Withdrawn DE102009002376A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102009002376A DE102009002376A1 (de) 2009-04-15 2009-04-15 Multichip-Sensormodul und Verfahren dessen Herstellung
PCT/EP2010/054017 WO2010118945A1 (de) 2009-04-15 2010-03-26 Multichip-sensormodul und verfahren zu dessen herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009002376A DE102009002376A1 (de) 2009-04-15 2009-04-15 Multichip-Sensormodul und Verfahren dessen Herstellung

Publications (1)

Publication Number Publication Date
DE102009002376A1 true DE102009002376A1 (de) 2010-10-21

Family

ID=42166794

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009002376A Withdrawn DE102009002376A1 (de) 2009-04-15 2009-04-15 Multichip-Sensormodul und Verfahren dessen Herstellung

Country Status (2)

Country Link
DE (1) DE102009002376A1 (de)
WO (1) WO2010118945A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011084582B3 (de) * 2011-10-17 2013-02-21 Robert Bosch Gmbh Mikromechanische Sensorvorrichtung mit Moldverpackung und entsprechendes Herstellungsverfahren
WO2023169904A1 (de) 2022-03-08 2023-09-14 Robert Bosch Gmbh Mikromechanisches bauelement und entsprechendes herstellungsverfahren
DE102013217349B4 (de) 2013-08-30 2024-06-13 Robert Bosch Gmbh Mikromechanische Sensoranordnung und entsprechendes Herstellungsverfahren

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007020656A1 (de) 2007-04-30 2008-11-06 Infineon Technologies Ag Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1371092B2 (de) * 2001-03-14 2010-11-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur strukturierung eines aus glasartigen material bestehenden flächensubstrats
JP3766799B2 (ja) * 2001-12-18 2006-04-19 三菱電機株式会社 半導体装置の製造方法
US7198987B1 (en) * 2004-03-04 2007-04-03 Skyworks Solutions, Inc. Overmolded semiconductor package with an integrated EMI and RFI shield
KR100622372B1 (ko) * 2004-06-01 2006-09-19 삼성전자주식회사 복수개의 구성유닛을 포함하는 자이로센서 및 그 제조방법
DE102004041889B4 (de) * 2004-08-30 2006-06-29 Infineon Technologies Ag Halbleitervorrichtung mit gestapelten Halbleiterbauelementen und Verfahren zu deren Herstellung
FI119729B (fi) * 2005-11-23 2009-02-27 Vti Technologies Oy Menetelmä mikroelektromekaanisen komponentin valmistamiseksi ja mikroelektromekaaninen komponentti
DE102006011545B4 (de) * 2006-03-14 2016-03-17 Robert Bosch Gmbh Mikromechanisches Kombi-Bauelement und entsprechendes Herstellungsverfahren
US20080246126A1 (en) * 2007-04-04 2008-10-09 Freescale Semiconductor, Inc. Stacked and shielded die packages with interconnects
DE102007024189A1 (de) * 2007-05-24 2008-11-27 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe
US8829663B2 (en) * 2007-07-02 2014-09-09 Infineon Technologies Ag Stackable semiconductor package with encapsulant and electrically conductive feed-through

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007020656A1 (de) 2007-04-30 2008-11-06 Infineon Technologies Ag Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011084582B3 (de) * 2011-10-17 2013-02-21 Robert Bosch Gmbh Mikromechanische Sensorvorrichtung mit Moldverpackung und entsprechendes Herstellungsverfahren
DE102013217349B4 (de) 2013-08-30 2024-06-13 Robert Bosch Gmbh Mikromechanische Sensoranordnung und entsprechendes Herstellungsverfahren
WO2023169904A1 (de) 2022-03-08 2023-09-14 Robert Bosch Gmbh Mikromechanisches bauelement und entsprechendes herstellungsverfahren
DE102022202299A1 (de) 2022-03-08 2023-09-14 Robert Bosch Gesellschaft mit beschränkter Haftung Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren

Also Published As

Publication number Publication date
WO2010118945A1 (de) 2010-10-21

Similar Documents

Publication Publication Date Title
DE102006037538B4 (de) Elektronisches Bauteil, elektronischer Bauteilstapel und Verfahren zu deren Herstellung sowie Verwendung einer Kügelchenplatziermaschine zur Durchführung eines Verfahrens zum Herstellen eines elektronischen Bauteils bzw. Bauteilstapels
DE10157280B4 (de) Verfahren zum Anschließen von Schaltungseinheiten
DE102011001304B4 (de) Bauelement und Verfahren zur Herstellung eines Bauelements
DE102009044639B4 (de) Bauelement mit einem Halbleiterchip und Verfahren zur Herstellung eines Moduls mit gestapelten Bauelementen
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE102014102006B4 (de) Halbleitermodul
DE102008063633A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102013103140A1 (de) Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung
WO2004004017A2 (de) Oberflächenmontierbare lumineszenz- und/oder photo-diode und verfahren zu deren herstellung
DE102006033175A1 (de) Elektronikanordnung
DE102016107031B4 (de) Laminatpackung von Chip auf Träger und in Kavität, Anordnung diese umfassend und Verfahren zur Herstellung
DE102010029550B4 (de) Verfahren zur Herstellung von Halbleiter-Bauelementen
EP2452547B1 (de) Elektronisches bauteil
EP2193697A2 (de) Verfahren zur herstellung einer elektronischen baugruppe sowie elektronische baugruppe
DE102015122294B4 (de) Isolierter Die
DE102016103585A1 (de) Chip-Integrierendes Package mit Lötbarem Elektrischen Kontakt
DE102021125094A1 (de) Halbleitergehäuse mit einem chip-träger mit einem pad-offset-merkmal
DE10141571B4 (de) Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist
DE102009002376A1 (de) Multichip-Sensormodul und Verfahren dessen Herstellung
DE19702186C2 (de) Verfahren zur Gehäusung von integrierten Schaltkreisen
EP1403921A2 (de) Elektronisches Bauteil mit Halbleiterchips in einem Stapel und Verfahren zur Herstellung desselben
DE102007002807B4 (de) Chipanordnung
DE102015122282A1 (de) Elektronisches Bauteil und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee