EP2193697A2 - Verfahren zur herstellung einer elektronischen baugruppe sowie elektronische baugruppe - Google Patents

Verfahren zur herstellung einer elektronischen baugruppe sowie elektronische baugruppe

Info

Publication number
EP2193697A2
EP2193697A2 EP08803865A EP08803865A EP2193697A2 EP 2193697 A2 EP2193697 A2 EP 2193697A2 EP 08803865 A EP08803865 A EP 08803865A EP 08803865 A EP08803865 A EP 08803865A EP 2193697 A2 EP2193697 A2 EP 2193697A2
Authority
EP
European Patent Office
Prior art keywords
electronic
electronic component
circuit board
printed circuit
electronic assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP08803865A
Other languages
English (en)
French (fr)
Inventor
Andreas Kugler
Gerhard Liebing
Dirk Freundt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of EP2193697A2 publication Critical patent/EP2193697A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10666—Plated through-hole for surface mounting on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Definitions

  • the invention relates to a method for producing an electronic assembly, in particular for high-frequency applications, comprising at least one electronic component which is mounted on a printed circuit board, and an electronic assembly according to the preamble of claim 7.
  • Electronic components for high frequency applications comprising at least one electronic component mounted on a printed circuit board are used, for example, in high frequency radar sensors. These are used for example as distance radar application in motor vehicles.
  • high-frequency radar sensors are constructed in so-called chip-on-board (CoB) technology.
  • integrated circuits for high-frequency applications (high-frequency ICs (MMICs)) are mounted on specially prepared printed circuit boards, for example in cavities of these printed circuit boards. Subsequently, the integrated circuit (IC) is contacted by wire bonds to the circuit board.
  • MMICs integrated circuits
  • a method for producing an electrical circuit wherein the circuit comprises electrical components which are mechanically interconnected by a potting compound. On at least one side of the potting compound, at least one layer of conductor tracks is provided, which electrically connects the components to one another.
  • the components are applied to a carrier film and then encapsulated with a potting compound. Subsequently, the carrier film is removed and on the side on which the components were connected to the carrier film, one or more layers of conductor tracks are applied, which electrically connect the components to one another.
  • the inventive method for producing an electronic assembly in particular for high frequency applications, comprising at least one electronic component that is mounted on a printed circuit board and at least one printed conductor structure, with which the at least one electronic component is contacted, comprises the following steps:
  • the electronic components can be positioned exactly.
  • the subsequent laminating of the conductive carrier film with the at least one electronic component attached thereto to a printed circuit board carrier, wherein the at least one electronic component points in the direction of the printed circuit board carrier the at least one electronic component is enclosed by the printed circuit board carrier.
  • the device is completely encapsulated.
  • the necessary conductor tracks are produced in a simple manner. A fast and cost-effective production of the electronic module is thereby possible.
  • solder pads on the vias formed in the electronic package enables the electronic package to be easily connected to, for example, a printed circuit board.
  • the connection can be made by the so-called SMD (Surface Mounted Device) technique.
  • SMD Surface Mounted Device
  • the attachment to the circuit board by means of the soldering points applied to the electronic component takes place.
  • An additional connection of the electronic assembly by wire bonds, as is known from the prior art, is not required. A cost-effective installation is thus possible.
  • soldering points already represent electronic contact points.
  • the soldering points already represent electronic contact points.
  • the at least one electronic component is enclosed by a polymer compound after being attached to the conductive carrier film.
  • the enclosing of the at least one electronic component with the polymer compound leads to an additional protection of the component. As a result, the risk of damage is significantly reduced even with sensitive components.
  • the polymer composition with which the at least one electronic component is enclosed is, for example, a low-pressure molding compound, for example an epoxy low-pressure molding compound.
  • the low-pressure molding compound is applied, for example, by a transfer molding process.
  • additional spacers can be kept free, for example for thicker dielectrics. However, these can also be encapsulated as inserts during encapsulation of the at least one electronic component.
  • the attachment of the at least one electronic component is preferably carried out by gluing.
  • the conductive carrier film it is preferable for the conductive carrier film to have an adhesive layer.
  • the adhesive layer preferably forms the insulating layer at the same time.
  • the conductive carrier foil is, for example, a self-adhesive conductive carrier foil.
  • the sticking can be done by hot and pressure processes. This is also a hot glue process, for example.
  • the conductive base film used is, for example, a copper foil, also known as printed circuit board RCC material.
  • Other suitable conductive films are, for example, LCP films or FEP films.
  • As a metal is suitable in addition to copper, for example, aluminum.
  • alignment marks are introduced into the conductive carrier foil.
  • the Justagemarken are, for example, holes or blind holes with any cross section. These can be introduced, for example, by etching, punching or drilling in the conductive carrier film.
  • the Justagemarken be mounted on the at least one electronic component opposite side of the conductive carrier film.
  • the alignment marks allow the exact position of the at least one electronic component to be determined even after enclosing the at least one electronic component with the polymer mass or after laminating the conductive carrier foil to the printed circuit board carrier. This is necessary for contacting the at least one electronic component.
  • suitable as Justagemarken for example, components with which the conductive film is equipped. At the locations where the devices are located, the conductive foil is preferably drilled or x-rayed to detect the devices.
  • the Justagemarken may of course also have any other known to the expert form.
  • holes are preferably inserted.
  • the holes are metallized, for example.
  • the introduction of the holes is done for example by laser drilling.
  • the positions at which the holes are inserted are determined by the adjustment marks.
  • the metallization of the holes in order to achieve a contact of the electronic component with the conductive carrier film is carried out by methods known in the art.
  • the metallization can be carried out, for example, by electroless metal deposition. Electroless metal deposition is a common process used in printed circuit board manufacturing.
  • the metallization of the holes is preferably carried out with copper.
  • Further interconnects can be applied, for example, by applying further layers containing printed conductors to the conductive carrier film structured in step (c).
  • a dielectric is preferably first applied, by means of which the conductor tracks formed in step (c) are covered. At the same time this results in an isolation of the conductor tracks, so that no unwanted electrical contact with the conductor tracks of the subsequently applied layer takes place.
  • further printed conductors are applied to the dielectric by methods known to those skilled in the art.
  • the further layers which contain printed conductors can also be produced by applying further conductive films to the first layer and then structuring the film to form printed conductors.
  • At least one conductor track structure of the electronic assembly comprises an antenna structure.
  • the antenna structure can take on any suitable form which is suitable for use in, for example, high-frequency radar sensors. Also, the antenna structure may take any other suitable form suitable, for example, for transmitting or receiving signals. Advantage of the embodiment in which the conductor track structure is also an antenna structure is included, that a testing of the electronic assembly is possible hinh lent to all applications.
  • a functional check is performed in an adapter after the application of the solder points.
  • the electronic module can already be checked for all functions and it can be subdivided into faulty and functional modules.
  • the faulty modules can be sorted out before assembly on the circuit board and the production of the finished component.
  • the electronic assembly is applied to a circuit board.
  • the electronic assembly is applied to the PCB after performing the functional check.
  • Another advantage of the method according to the invention is that a cost-effective encapsulation of passive and active electronic components is achieved by enclosing the at least one electronic component with the polymer mass or by embedding the electronic component in the printed circuit board carrier.
  • the electronic assembly is very reliable due to the complete encapsulation of sensitive components.
  • Another advantage of encapsulation is that it allows height compensation when different sized components are used.
  • the method according to the invention avoids risky mixing techniques in production, for example soldering, gluing and wire bonding.
  • the electronic assembly in high frequency engineering, i. If the electronic component is a high-frequency component, reproducible high-frequency transitions are achieved by the planar output structure achieved by the method according to the invention.
  • the method according to the invention also makes it possible to integrate any necessary heat sinks on power semiconductors. These can, for example, contact the electronic component on the side facing away from the conductive carrier film. Alternatively, it is also possible for these to be embedded, for example, in the polymer compound, with which the at least one electronic component is enclosed.
  • the invention relates to an electronic assembly, comprising at least one electronic component, which is connected to a conductor track structure on a printed circuit board.
  • the at least one electronic component is embedded in a printed circuit board carrier and the printed conductor structure is arranged on the surface of the printed circuit board.
  • Through holes are formed in the electronic subassembly which are connected to the printed circuit board. structure are connected and lead to the bottom of the electronic module, with soldering points are attached to the vias.
  • the expensive substrate and package technology as currently used in the prior art, is replaced or reduced to a small component.
  • the electronic assembly according to the invention it is possible with the electronic assembly according to the invention to concentrate a complete high-frequency circuit on a module including antennas.
  • the electronic assembly produced according to the invention can be further processed as a standard component.
  • the conductor track structure is formed in a plurality of layers. As a result, an increased land use on an electronic circuit board is possible. Due to the additional layers, the electronic module can be equipped and contacted with components in the smallest possible space.
  • the conductor track structure comprises an antenna structure.
  • the antenna structure can take any suitable form known to those skilled in the art with which signals can be transmitted or received by the electronic module.
  • At least one electronic component is an IC.
  • the electronic module contains one or more mechanical components.
  • the at least one electronic component comprises an evaluation circuit.
  • the high-frequency ICs and optionally the evaluation are mounted below the interconnect structure and the antenna structure.
  • the dimensions of the antenna determine the size of the electronic package.
  • the high-frequency technology can be fully integrated into the electronic module, no high-frequency transitions outside the electronic module are necessary. Also, a high reliability can be achieved by the complete encapsulation of sensitive electronic components. If the evaluation electronics are not integrated in the electronic module, it is possible to use the electronic module independently of the evaluation electronics in different radar systems.
  • heat sinks and / or thermal vias e.g. Cooling channels, integrated.
  • a heat sink for example, it is also possible to integrate into the electronic assembly a metal core to which the at least one electronic component is connected. The electronic component then gives off heat to the metal core during operation, via which it can be released to the outside.
  • the inventive electronic assembly can generally be further processed as a standard component. Further processing is also possible, for example, as BGA (Ball Grid Array). In this case, the connections for the SMD assembly are compact on the underside of the module.
  • BGA Bit Grid Array
  • electronic components which are used in the inventive method or in the electronic assembly designed according to the invention are all electronic components known to the person skilled in the art, such as are used in printed circuit board technology and microelectronics, in particular in high-frequency engineering.
  • mechanical components all components come into consideration, as they are used in printed circuit board technology.
  • FIGS. 1 to 7 show several steps in the production of an electronic assembly
  • FIG. 8 schematic representation of an electronic assembly with adapter
  • FIG. 1 shows a conductive carrier foil 1 comprising a conductive layer 3 and an insulating layer 5.
  • the insulating layer 5 is preferably an adhesive layer or a thermoplastic, to which electronic components can be applied.
  • adjustment marks 7 are introduced on the side of the conductive carrier film 1, on which the conductive layer 3 is located.
  • the alignment marks 7 can be introduced, for example, by etching, stamping, drilling, for example laser drilling, in the conductive carrier film 1.
  • the alignment marks are also components connected to the conductive carrier film 1, which are bored free or detected by X-ray microscopy. Any other, known to the expert form for Justagemarken is possible.
  • the conductive layer 3 is preferably a metal layer. Particularly preferred as the metal is copper.
  • electronic components 9 are applied to the insulating layer. This is shown in FIG.
  • mechanical components it is also possible for mechanical components to be applied to the insulating layer 5 of the conductive carrier film 1.
  • the electronic components 9 or mechanical components which are applied to the insulating layer 5 of the conductive carrier film 1 are conventional components, as used in printed circuit board construction. These are, for example, chips, processors, high-frequency components, SMD components, antenna modules, heat sinks, MEMS or MOEMS.
  • the application of the electronic components 9 or mechanical components is preferably carried out by adhering to the insulating layer 5.
  • the electronic components 9 are placed on the insulating layer 5 of the conductive substrate 1, as the electronic components 9 may be later in the electrical circuit should. It can be applied to individual or all electronic components 9 heatsink to ensure increased heat dissipation during operation of the electronic components 9.
  • the optionally providable heat sinks are hereby placed on the side of the electronic components 9, which faces away from the conductive carrier film 1.
  • the polymer composition 11 is, for example, an epoxy low pressure molding compound.
  • placeholders for thicker dielectrics can be incorporated into the polymer mass 11. which are used, for example, for antennas or heat sinks to be overmoulded.
  • the wrapping with the polymer compound 11 takes place for example by means of a transfer molding process.
  • the placeholders can be formed for example as depressions or trays.
  • any other method known to those skilled in the art can be used with which the electronic components 9 can be encased with the polymer compound 11.
  • the jacket with the polymer compound 11 has the advantage that a height compensation for components 9 with different thickness is possible. This is advantageous for the subsequent lamination process.
  • Components can also be pre-encapsulated on peelable film and mounted on the carrier film 1 after removing the film.
  • the conductive film 1 is cut to PCB blank.
  • the conductive foil 1 with the electronic components 9 mounted thereon and, if appropriate, further mechanical components, which are not shown here, are laminated onto a printed circuit board carrier 13.
  • a printed circuit board carrier 13 This is shown in FIG.
  • the conductive foil 1 has been laminated with the electronic components 9 on the printed circuit board carrier 13, without the electronic components 9 being enclosed by the polymer mass 11.
  • the embodiment shown in FIG. 3, in which the electronic components 9 are enclosed by the polymer compound 11, is also laminated onto the printed circuit board carrier 13. The lamination takes place by methods known to those skilled in the art.
  • the printed circuit board carrier 13 is laminated onto the conductive film 1 in such a way that the electronic components 9 or the electronic components 9 surrounded by the polymer compound 11 are enclosed by the printed circuit board carrier 13.
  • the printed circuit board carrier 13 is laminated on the side on the conductive film 1, on which the electronic components 9 are mounted.
  • a glass-fiber reinforced and pre-drilled at the points of the components 9 cured printed circuit board material is placed on the film.
  • a prepreg and, if appropriate, another cured printed circuit board material is applied.
  • This stack is then pressed in a lamination process.
  • the cured circuit board material is usually a glass fiber reinforced epoxy resin.
  • a prepreg is generally also used an epoxy resin. However, this is not completely cured. By applying pressure and an elevated temperature, the prepreg completely cures, thereby bonding it to the cured circuit board material.
  • the composite of prepreg and cured printed circuit board material forms the printed circuit board carrier 13.
  • holes 17 in the carrier foil 1, comprising the conductive layer 3 and 3, are formed at the connection points of the electronic components 9 the insulating layer 5, introduced.
  • the correct positioning of the holes 17 can be determined by the initially introduced adjustment marks 7. This makes it possible to create the holes 17 exactly at the positions where the electrical connections of the electronic components 9 are located.
  • cooling channels 31 are drilled in the printed circuit board carrier 13.
  • a laser drilling method is used. If the holes 17 are also produced by a laser drilling method, a second laser is preferably used for the cooling channels 31. But it can also be drilled holes 17 and cooling channels 31 with the same laser.
  • the electronic components 9 are electrically contacted with the conductive layer 3. This is shown in FIG.
  • metal 19 is deposited in the holes 17 by methods known to those skilled in the art, for example by electroless metal deposition. This metal connects the terminals of the electronic components 9 to the printed conductor structure 15. An electronic contact was made.
  • the metal 19 used for metallization is copper.
  • a starting metallization of palladium is generally first deposited without current. This is followed by a galvanic copper deposition.
  • the metal 19 may take the form of a sleeve or fill the holes 17 completely.
  • the conductive layer 3 After the introduction of the holes 17 for the contacting of the electronic components 9 in the conductive film 1 and the metallization of the holes 17, the conductive layer 3, as shown in Figure 5, structured.
  • the structuring is carried out by any known to the expert method. Suitable methods are, for example, etching methods, photoresist methods, laser drilling methods or laser ablation methods. By structuring the conductive layer necessary for the circuit board trace structures 15 are generated.
  • FIG. 7 shows an electronic module
  • An electronic subassembly 21 comprises a printed circuit board carrier 13 with printed conductor structure 15 mounted thereon, as shown in FIG.
  • a dielectric 23 is applied to the printed conductor structure 15 in order to apply at least one further printed conductor structure 27.
  • a dielectric 25 are, for example, epoxy resins or FR4 materials that are known from printed circuit board technology.
  • the application of the dielectric 23 takes place with the usual methods known to the person skilled in the art. For example, it is possible to apply the dielectric 23 by doctoring, brushing, printing, laminating, curtain casting, film coating, spray coating or similar methods.
  • the further wiring pattern 25 is applied. For this purpose, it is possible first to completely apply a conductive layer, which is subsequently patterned.
  • first laminate the dielectric 23 and then a conductive film After laminating the dielectric 25 and the conductive foil, first holes 27 are introduced, which are then metallized to form the conductive foil. He to electrically connect with underlying layers. Subsequently, a further conductor track structure 25 is worked out of the conductive foil.
  • the electronic module 21 is to be used as a high-frequency radar sensor, it is preferred if at least one of the conductor track structures 15, 25 represents an antenna structure.
  • the uppermost of the conductor track structures 15, 25 is preferably the antenna structure.
  • any other conductor track structure 15, 25 contains the antenna structure.
  • cooling channels 31 In order to remove heat from the electronic components 9, it is possible to introduce cooling channels 31 into the printed circuit board carrier 13 on the side of the electronic components 9 facing away from the printed conductor structures 15, 25.
  • the cooling channels 31 can be connected to a metal core, not shown here. Heat is removed from the electronic components 9 via the metal core and the cooling channels 31. If a metal core is contained in the electronic module 21, the bonding of the cooling channels 31 to the metal core 33 is generally effected via a backside metallization or also via alternative connections, in which the inner walls of the cooling channels 31 are provided with a metal layer. It is also possible to completely fill the cooling channels 31 with a metal.
  • cooling elements between an optionally contained metal core and the electronic components 9. It is also possible to make the metal core so that it contacts the electronic components 9 directly. Alternatively, it is also possible that no metal core is provided, but cooling elements are provided between the electronic components 9. In this case, it is preferable if the cooling elements directly contact the electronic components 9. Suitable cooling elements are, for example, Peltier elements.
  • the electronic components 9 and the printed conductor structures 15, 25 are furthermore connected to plated-through holes 33.
  • the plated-through holes 33 are generally formed in the form of bores in the electronic module 21.
  • the plated-through holes 33 are preferably provided with a metal layer 34. Alternatively, it is also possible to completely fill the through-contacts 33 with a metal.
  • soldering points 35 are used for later attachment of the electronic component 9, for example, on a printed circuit board.
  • an electrical contacting of the electronic module 21 is made possible via the solder points 35.
  • the electronic module 21, as shown in FIG. 9, is fastened, for example, on a printed circuit board 45.
  • soldering points 35 it is possible to connect the electronic module 21 by an SMD method with the circuit board 45, wherein the solder pads 35 are connected to contact areas 47 on the circuit board 45. This allows a simple and inexpensive connection without the use of Drahtbond- connections, as these are known from the prior art.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung einer elektronischen Baugruppe (21), insbesondere für Hochfrequenzanwendungen, umfassend mindestens ein elektronisches Bauelement (9), das auf einer Leiterplatte (45) befestigt ist, sowie mindestens eine Leiterbahnstruktur (15, 25), mit der das mindestens eine elektronische Bauelement (9) kontaktiert wird. Hierzu wird das mindestens eine elektronische Bauelement (9) auf eine isolierende Schicht (5) einer leitfähigen Folie (1) befestigt. Die leitfähige Folie (1) mit dem mindestens einen daran befestigten elektronischen Bauelement (9) wird auf einen Leiterplattenträger (13) auflaminiert. Durch Strukturieren der leitfähigen Folie (1) und Ankontaktieren des mindestens einen elektronischen Bauelements (9) wird eine Leiterbahnstruktur (15) ausgebildet. An Durchkontaktierungen (33), die in der elektronischen Baugruppe (21) ausgebildet sind und die zur Unterseite der elektronischen Baugruppe (21) führen und mit der Leiterbahnstruktur (15, 25) verbunden sind, werden Lötpunkte (35) angebracht.

Description

Beschreibung
Titel
Verfahren zur Herstellung einer elektronischen Baugruppe sowie elektronische Baugruppe
Stand der Technik
Die Erfindung betrifft ein Verfahren zur Herstellung einer elektronischen Baugruppe, insbesondere für Hochfrequenzanwendungen, umfassend mindestens ein elektronisches Bauelement, das auf einer Leiterplatte befestigt ist, sowie eine elektronische Baugruppe gemäß dem Oberbegriff des Anspruchs 7.
Elektronische Baugruppen für Hochfrequenzanwendungen, die mindestens ein elektronisches Bauelement umfassen, das auf einer Leiterplatte befestigt ist, werden zum Beispiel in Hochfrequenz-Radarsensoren eingesetzt. Diese finden zum Beispiel als Abstandsradar Anwendung in Kraftfahrzeugen. Üblicherweise werden derartige Hochfrequenz-Radarsensoren in sogenannter Chip-on-Board (CoB)-Technologie aufgebaut. Hierzu werden integrierte Schaltkreise für Hochfrequenzanwendungen (Hochfrequenz-ICs (MMICs)) auf speziell dafür vorbereitete Leiterplatten, zum Beispiel in Kavitäten dieser Leiterplatten, montiert. Anschließend wird der integrierte Schaltkreis (IC) mittels Drahtbondverbindungen mit der Leiterplatte kontaktiert. Nachteil dieser Herstellung ist es, dass ein Test des Radarsensors vor der Kontaktierung auf der Leiterplatte nicht durchgeführt werden kann. Zudem ist das Kontaktieren mit den Drahtbondverbindungen aufwendig.
Um elektronische Bauelemente, die in elektronischen Baugruppen auf Leiterplatten eingesetzt werden, verkapseln zu können und um die Flächennutzung auf dem elektronischen Schaltungsträger zu steigern, ist es bekannt, die elektronischen Bauelemente in der Leiterplatte aufzunehmen. Hierdurch ist ein Schutz der elektronischen Bauelemente möglich. Aus US-B 6,512,182 ist es zum Beispiel bekannt, in ein Leiterplattensubstrat Aufnahmen einzu- fräsen, in welche die elektronischen Bauelemente eingelegt werden. Nach dem Einlegen der elektronischen Bauelemente werden die Aufnahmen aufgefüllt, anschließend geglättet und überlaminiert. Durch das Einbetten der elektronischen Bauelemente lässt sich eine glatte Oberfläche der elektronischen Baugruppe erzielen. Nachteil dieser Baugruppe ist es, dass zunächst Aufnahmen in das Leiterplattensubstrat eingefräst werden, in welches die elektronischen Bauelemente eingesetzt werden. Eine exakte Positionierung der elektronischen Bauelemente ist auf diese Weise nur schwer möglich.
Aus DE-A 10 2005 003 125 ist ein Verfahren zur Herstellung einer elektrischen Schaltung bekannt, wobei die Schaltung elektrische Bauelemente aufweist, die mechanisch durch eine Vergussmasse miteinander verbunden sind. Auf mindestens einer Seite der Vergussmasse ist mindestens eine Schicht Leiterbahnen vorgesehen, die die Bauelemente elektrisch miteinan- der verbindet. Zur Herstellung der Schaltung werden die Bauelemente auf einer Trägerfolie aufgebracht und anschließend mit einer Vergussmasse umgössen. Daran anschließend wird die Trägerfolie entfernt und auf der Seite, auf der die Bauelemente mit der Trägerfolie verbunden waren, werden ein oder mehrere Schichten von Leiterbahnen aufgebracht, die die Bauelemente elektrisch miteinander verbinden.
Nachteil dieses Verfahrens ist es, dass die Trägerfolie rückstandsfrei entfernt werden muss, um eine funktionsfähige Verschaltung der elektrischen Schaltung zu erzielen.
Offenbarung der Erfindung
Vorteile der Erfindung
Das erfindungsgemäße Verfahren zur Herstellung einer elektronischen Baugruppe, insbesondere für Hochfrequenzanwendungen, umfassend mindestens ein elektronisches Bauele- ment, das auf einer Leiterplatte befestigt ist, sowie mindestens eine Leiterbahnstruktur, mit der das mindestens eine elektronische Bauelement kontaktiert wird, umfasst folgende Schritte:
(a) Befestigen des mindestens einen elektronischen Bauelementes auf einer isolierenden Schicht einer leitfähigen Folie, wobei die aktive Seite des mindestens einen elektronischen Bauelementes in Richtung der leitfähigen Folie weist,
(b) Auflaminieren der leitfähigen Folie mit dem mindestens einen daran befestigten e- lektronischen Bauelement auf einen Leiterplattenträger, wobei das mindestens eine elektronische Bauelement in Richtung des Leiterplattenträgers weist,
(c) Ausbilden einer Leiterbahnstruktur durch Strukturieren der leitfähigen Folie und Ankontaktieren des mindestens einen elektronischen Bauelements, (d) Anbringen von Lötpunkten an Durchkontaktierungen, die in der elektronischen Baugruppe ausgebildet sind und die zur Unterseite der elektronischen Baugruppe fuhren und mit der Leiterbahnstruktur verbunden sind.
Durch das Befestigen des mindestens ein elektronischen Bauelementes auf der isolierenden Schicht der leitfähigen Trägerfolie lassen sich die elektronischen Bauelemente exakt positionieren. Beim anschließenden Aufiaminieren der leitfähigen Trägerfolie mit dem mindestens einen daran befestigten elektronischen Bauelement auf einen Leiterplattenträger, wobei das mindestens eine elektronische Bauelement in Richtung des Leiterplattenträgers weist, wird das mindestens eine elektronische Bauelement vom Leiterplattenträger umschlossen. Hierdurch wird das Bauelement vollständig gekapselt.
Durch das Strukturieren der leitfähigen Trägerfolie werden auf einfache Weise die notwen- digen Leiterbahnen hergestellt. Eine schnelle und kostengünstige Fertigung der elektronischen Baugruppe ist hierdurch möglich.
Das Anbringen von Lötpunkten an den Durchkontaktierungen, die in der elektronischen Baugruppe ausgebildet sind, ermöglicht es, die elektronische Baugruppe auf einfache Weise zum Beispiel mit einer Leiterplatte zu verbinden. Die Verbindung kann hierbei durch die sogenannte SMD (Surface Mounted Device)-Technik erfolgen. Hierbei erfolgt die Befestigung auf der Leiterplatte mit Hilfe der auf das elektronische Bauteil aufgebrachten Lötpunkte. Eine zusätzliche Verbindung der elektronischen Baugruppe durch Drahtbondverbindungen, wie dies aus dem Stand der Technik bekannt ist, ist nicht erforderlich. Eine kos- tengünstige Montage ist somit möglich.
Ein weiterer Vorteil des Aufbringens der Lötpunkte ist, dass die Lötpunkte bereits elektronische Kontaktpunkte darstellen. Somit kann auf einfache Weise, zum Beispiel durch Einsetzen der elektronischen Baugruppe in einen Adapter, eine Prüfung der elektronischen Baugruppe erfolgen, ohne dass diese fest mit einer Leiterplatte verbunden wird.
In einer bevorzugten Ausführungsform wird das mindestens eine elektronische Bauelement nach dem Befestigen auf der leitfähigen Trägerfolie von einer Polymermasse umschlossen. Das Umschließen des mindestens ein elektronischen Bauelementes mit der Polymermasse führt zu einem zusätzlichen Schutz des Bauelementes. Hierdurch wird auch bei empfindlichen Bauelementen die Gefahr einer Beschädigung deutlich gemindert. -A-
Die Polymermasse, mit der das mindestens eine elektronische Bauelement umschlossen wird ist zum Beispiel eine Niederdruckpressmasse, beispielsweise eine Epoxy- Niederdruckpressmasse. Die Niederdruckpressmasse wird zum Beispiel durch ein Spritzpressverfahren aufgebracht. In der Polymermasse können zusätzlich Platzhalter zum Bei- spiel für dickere Dielektrika freigehalten werden. Diese können jedoch auch als Einlegeteile beim Umspritzen des mindestens einen elektronischen Bauelementes mit umspritzt werden.
Das Befestigen des mindestens ein elektronischen Bauelementes erfolgt vorzugsweise durch Aufkleben. Hierzu ist es bevorzugt, dass die leitfähige Trägerfolie eine Klebeschicht auf- weist. Die Klebeschicht bildet dabei vorzugsweise gleichzeitig die isolierende Schicht. Die leitfähige Trägerfolie ist dabei zum Beispiel eine selbstklebende leitfähige Trägerfolie. Das Aufkleben kann durch Heiß- und Druckprozesse erfolgen. Dies ist zum Beispiel auch ein Heißklebprozess.
Die leitfähige Trägerfolie, die eingesetzt wird, ist zum Beispiel eine Kupferfolie, wie sie auch als RCC-Material aus der Leiterplattentechnik bekannt ist. Weitere geeignete leitfähige Folien sind beispielsweise LCP-Folien oder FEP-Folien. Als Metall eignet sich neben Kupfer zum Beispiel auch Aluminium.
In einer bevorzugten Ausführungsform werden vor dem Aufbringen des mindestens einen elektronischen Bauelementes auf die leitfähige Trägerfolie in Schritt (a) Justagemarken in die leitfähige Trägerfolie eingebracht. Die Justagemarken sind zum Beispiel Löcher oder Sacklöcher mit einem beliebigen Querschnitt. Diese können zum Beispiel durch Ätzen, Stanzen oder Bohren in die leitfähige Trägerfolie eingebracht werden. Die Justagemarken werden dabei auf der dem mindestens ein elektronischen Bauelement gegenüberliegenden Seite der leitfähigen Trägerfolie angebracht. Durch die Justagemarken lässt sich auch nach dem Umschließen des mindestens ein elektronischen Bauelementes mit der Polymermasse bzw. nach dem Auflaminieren der leitfähigen Trägerfolie auf den Leiterplattenträger die genaue Position des mindestens einen elektronischen Bauelementes bestimmen. Dies ist für die Kontaktierung des mindestens einen elektronischen Bauelementes erforderlich. Alternativ eignen sich als Justagemarken zum Beispiel auch Bauelemente, mit denen die leitfähige Folie bestückt ist. An den Stellen, an denen die Bauelemente angeordnet sind, wird die leitfähige Folie vorzugsweise freigebohrt oder geröntgt, um die Bauelemente zu erkennen. Daneben können die Justagemarken selbstverständlich auch jede andere dem Fachmann bekannte Form aufweisen.
An den Positionen, an denen das mindestens eine elektronische Bauelement mit der leitfähigen Trägerfolie elektrisch kontaktiert werden soll, werden vorzugsweise Löcher einge- bracht. Zur Kontaktierung der leitfähigen Trägerfolie mit dem mindestens einen elektronischen Bauelement werden die Löcher zum Beispiel metallisiert. Das Einbringen der Löcher erfolgt zum Beispiel durch Laserbohren. Die Positionen, an denen die Löcher eingebracht werden, werden anhand der Justagemarken bestimmt.
Das Metallisieren der Löcher, um einen Kontakt des elektronischen Bauelementes mit der leitfähigen Trägerfolie zu erzielen, erfolgt nach dem Fachmann bekannten Verfahren. Das Metallisieren kann zum Beispiel durch stromlose Metallabscheidung erfolgen. Die stromlose Metallabscheidung ist ein übliches Verfahren, welches in der Leiterplattenherstellung einge- setzt wird. Das Metallisieren der Löcher erfolgt vorzugsweise mit Kupfer.
Weitere Leiterbahnen lassen sich zum Beispiel dadurch aufbringen, dass auf die in Schritt (c) strukturierte leitfähige Trägerfolie weitere Lagen, die Leiterbahnen enthalten, aufgebracht werden. Hierzu wird vorzugsweise zunächst ein Dielektrikum aufgebracht, durch welches die in Schritt (c) ausgebildeten Leiterbahnen abgedeckt werden. Gleichzeitig erfolgt hierdurch eine Isolierung der Leiterbahnen, damit kein unerwünschter elektrischer Kontakt mit den Leiterbahnen der nachfolgend aufgebrachten Schicht erfolgt. Daran anschließend werden auf das Dielektrikum nach dem Fachmann bekannten Verfahren weitere Leiterbahnen aufgebracht. Die weiteren Lagen, die Leiterbahnen enthalten, können alternativ auch durch Aufbringen weiterer leitfähiger Folien auf die erste Lage und anschließendem Strukturieren der Folie zur Ausbildung von Leiterbahnen hergestellt werden.
In einer bevorzugten Ausführungsform umfasst mindestens eine Leiterbahnstruktur der e- lektronischen Baugruppe eine Antennenstruktur. Die Antennenstruktur kann dabei jede be- liebige geeignete Form annehmen, die sich zum Einsatz in beispielsweise Hochfrequenz- Radarsensoren eignet. Auch kann die Antennenstruktur jede andere beliebige geeignete Form annehmen, die sich zum Beispiel zum Senden oder Empfangen von Signalen eignet. Vorteil der Ausführungsform, in der die Leiterbahnstruktur auch eine Antennenstruktur umfasst ist, dass ein Testen der elektronischen Baugruppe auf alle Anwendungen hin mög- lieh ist.
In einer bevorzugten Ausführungsform wird nach dem Aufbringen der Lötpunkte eine Funktiosüberprüfung in einem Adapter durchgeführt. Hierdurch lässt sich die elektronische Baugruppe bereits auf alle Funktionen hin überprüfen und es kann eine Einteilung in fehler- hafte und funktionsfähige Baugruppen erfolgen. Die fehlerhaften Baugruppen können vor der Montage auf der Leiterplatte und der Herstellung des fertigen Bauteiles aussortiert werden. Durch das Aufbringen der Lötpunkte ist die Funktionsüberprüfung in einem allgemeinen Adapter für verschiedene elektronische Baugruppen möglich. Es ist jeweils nur notwendig, dass der Adapter Kontaktstellen aufweist, die mit den Lötpunkten in Kontakt kommen, um die Funktionsüberprüfung durchzuführen.
In einem abschließenden Schritt wird die elektronische Baugruppe auf eine Leiterplatte aufgebracht. Wenn eine Funktionsüberprüfung durchgeführt wird, erfolgt das Aufbringen der elektronischen Baugruppe auf die Leiterplatte nach der Durchführung der Funktionsüberprüfung. Durch das Anbringen der Lötpunkte ist es möglich, wie vorstehend bereits be- schrieben, die elektronische Baugruppe mit Hilfe der SMD-Technik auf die Leiterplatte aufzubringen.
Ein weiterer Vorteil des erfindungsgemäßen Verfahrens ist es, dass durch das Umschließen des mindestens einen elektronischen Bauelements mit der Polymermasse bzw. durch das Einbetten des elektronischen Bauelementes in den Leiterplattenträger eine kostengünstige Verkapselung von passiven und aktiven elektronischen Bauelementen erzielt wird. Zudem ist die elektronische Baugruppe durch die komplette Kapselung empfindlicher Bauelemente sehr zuverlässig. Ein weiterer Vorteil der Kapselung ist es, dass hierduch ein Höhenausgleich ermöglicht wird, wenn unterschiedlich hohe Bauelemente verwendet werden.
Weiterhin werden durch das erfindungsgemäße Verfahren risikoreiche Mischtechniken in der Fertigung, zum Beispiel Löten, Kleben und Drahtbonden, vermieden. Bei Einsatz der elektronischen Baugruppe in der Hochfrequenztechnik, d.h. wenn das elektronische Bauelement ein Hochfrequenzbauelement ist, werden reproduzierbare Hochfrequenz-Übergänge durch die planare Ausgangsstruktur, die durch das erfindungsgemäße Verfahren erzielt wird, erreicht.
Das erfindungsgemäße Verfahren erlaubt es auch, gegebenenfalls notwendige Kühlkörper auf Leistungshalbleitern zu integrieren. Diese können zum Beispiel das elektronische Bau- element auf der der leitfähigen Trägerfolie abgewandten Seite kontaktieren. Alternativ ist es auch möglich, dass diese zum Beispiel in die Polymermasse eingebettet werden, mit der das mindestens eine elektronische Bauelement umschlossen wird.
Weiterhin betrifft die Erfindung eine elektronische Baugruppe, umfassend mindestens ein elektronisches Bauelement, das mit einer Leiterbahnstruktur auf eine Leiterplatte verbunden ist. Das mindestens eine elektronische Bauelement ist in einen Leiterplattenträger eingebettet und die Leiterbahnstruktur ist an der Oberfläche der Leiterplatte angeordnet. In der e- lektronischen Baugruppe sind Durchkontaktierungen ausgebildet, die mit der Leiterbahn- struktur verbunden sind und zur Unterseite der elektronischen Baugruppe fuhren, wobei an den Durchkontaktierungen Lötpunkte angebracht sind.
Neben der vorstehend schon erwähnten kostengünstigen Verkapselung und damit hohen Zuverlässigkeit wird die teure Substrat- und Package-Technik, wie sie derzeit im Stand der Technik eingesetzt wird, ersetzt bzw. auf ein kleines Bauelement reduziert. Zudem ist es bei der erfindungsgemäßen elektronischen Baugruppe möglich, eine komplette Hochfrequenz- Schaltung auf einem Modul inklusive Antennen zu konzentrieren. Die erfindungsgemäß hergestellte elektronische Baugruppe kann als Standard-Bauteil weiterverarbeitet werden.
In einer bevorzugten Ausführungsform ist die Leiterbahnstruktur in mehreren Lagen ausgebildet. Hierdurch ist eine gesteigerte Flächennutzung auf einem elektronischen Schaltungsträger möglich. Durch die zusätzlichen Lagen lässt sich die elektronische Baugruppe auf engstem Raum mit Bauteilen bestücken und kontaktieren.
Um die elektronische Baugruppe zum Beispiel als Hochfrequenz-Radarsensor einsetzen zu können, ist es bevorzugt, wenn die Leiterbahnstruktur eine Antennenstruktur umfasst. Wie vorstehend beschrieben kann die Antennenstruktur dabei jede beliebige, dem Fachmann bekannte geeignete Form einnehmen, mit der Signale von der elektronischen Baugruppe ge- sendet oder empfangen werden können.
Im Allgemeinen ist mindestens ein elektronisches Bauelement ein IC. Weiterhin ist es auch möglich, dass die elektronische Baugruppe ein oder mehrere mechanische Bauelemente enthält.
Bei Einsatz der elektronischen Baugruppe als Hochfrequenz-Radarsensor ist es bevorzugt, wenn das mindestens eine elektronische Bauelement eine Auswerteschaltung umfasst.
Üblicherweise werden die Hochfrequenz-ICs und gegebenenfalls die Auswerteelektronik unterhalb der Leiterbahnstruktur und der Antennenstruktur angebracht. Im Allgemeinen bestimmen die Abmaße der Antenne die Größe der elektronischen Baugruppe.
Da die Hochfrequenztechnik vollständig in die elektronische Baugruppe integriert werden kann, sind keine Hochfrequenz-Übergänge außerhalb der elektronischen Baugruppe not- wendig. Auch kann eine hohe Zuverlässigkeit durch die komplette Kapselung von empfindlichen elektronischen Bauelementen erzielt werden. Wenn die Auswerteelektronik nicht in der elektronischen Baugruppe integriert ist, so ist es möglich, die elektronische Baugruppe unabhängig von der Auswerteelektronik in unterschiedlichen Radar- Systemen einzusetzen.
In einer bevorzugten Ausfuhrungsform sind in die elektronische Baugruppe Kühlkörper und/oder thermische Durchkontaktierungen, z.B. Kühlkanäle, integriert. An Stelle eines Kühlkörpers ist es zum Beispiel auch möglich, in die elektronische Baugruppe einen Metallkern zu integrieren, an den das mindestens eine elektronische Bauelement angebunden ist. Das elektronische Bauelement gibt dann im Betrieb Wärme an den Metallkern ab, über den diese nach außen abgegeben werden kann.
Die erfmdungsgemäße elektronische Baugruppe kann im Allgemeinen als Standardbauteil weiterverarbeitet werden. Die Weiterverarbeitung ist zum Beispiel auch als BGA (Ball Grid Array) möglich. Hierbei liegen die Anschlüsse für die SMD-Bestückung kompakt auf der Unterseite der Baugruppe.
Neben ICs sind elektronische Bauelemente, die bei dem erfϊndungsgemäßen Verfahren bzw. bei der erfmdungsgemäß ausgebildeten elektronischen Baugruppe eingesetzt werden, alle dem Fachmann bekannten elektronischen Bauelemente, wie sie in der Leiterplattentechno - logie und Mikroelektronik, insbesondere in der Hochfrequenztechnik, verwendet werden. Auch als mechanische Bauelemente kommen alle Bauelemente in Betracht, wie sie in der Leiterplattentechnologie eingesetzt werden.
Kurze Beschreibung der Zeichnungen
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
Es zeigen:
Figur 1 bis 7 mehrere Schritte in der Herstellung einer elektronischen Baugruppe,
Figur 8 schematische Darstellung einer elektronischen Baugruppe mit Adapter,
Figur 9 dreidimensionale Darstellung des Aufbringens einer elektronischen
Baugruppe auf eine Leiterplatte.
Ausführungsformen der Erfindung In Figur 1 ist eine leitfähige Trägerfolie 1 dargestellt, die eine leitfähige Schicht 3 und eine isolierende Schicht 5 umfasst. Die isolierende Schicht 5 ist vorzugsweise eine Klebschicht oder ein Thermoplast, auf welche elektronische Bauelemente aufgebracht werden können. Auf der Seite der leitfähigen Trägerfolie 1, aufweicher sich die leitfähige Schicht 3 befindet, werden Justagemarken 7 eingebracht. Die Justagemarken 7 können zum Beispiel durch Ätzen, Stanzen, Bohren, beispielsweise Laserbohren, in die leitfähige Trägerfolie 1 eingebracht werden. Weiterhin ist es möglich, dass die Justagemarken auch mit der leitfähigen Trägerfolie 1 verbundene Bauelemente sind, die freigebohrt oder durch Röntgenmikroskopie detek- tiert werden. Auch jede andere, dem Fachmann bekannte Form für Justagemarken ist möglich.
Die leitfähige Schicht 3 ist vorzugsweise eine Metallschicht. Besonders bevorzugt als Metall ist Kupfer.
In einem zweiten Schritt werden auf die isolierende Schicht 5 elektronische Bauelemente 9 aufgebracht. Dies ist in Figur 2 dargestellt. Neben elektronischen Bauelementen 9 ist es auch möglich, dass auf die isolierende Schicht 5 der leitfähigen Trägerfolie 1 mechanische Bauelemente aufgebracht werden. Die elektronischen Bauelemente 9 bzw. mechanischen Bauelemente, die auf die isolierende Schicht 5 der leitfähigen Trägerfolie 1 aufgebracht werden sind übliche Bauelemente, wie sie im Leiterplattenbau eingesetzt werden. Hierbei handelt es sich zum Beispiel um Chips, Prozessoren, Hochfrequenzbauteile, SMD- Komponenten, Antennenmodule, Kühlkörper, MEMS oder MOEMS.
Das Aufbringen der elektronischen Bauelemente 9 bzw. mechanischen Bauelemente erfolgt vorzugsweise durch Aufkleben auf die isolierende Schicht 5. Hierbei werden die elektronischen Bauelemente 9 so auf der isolierenden Schicht 5 der leitfähigen Trägerfolie 1 platziert, wie die elektronischen Bauelemente 9 später in der elektrischen Schaltung angeordnet sein sollen. Es können auf einzelne oder alle elektronischen Bauelemente 9 Kühlkörper aufge- bracht werden, um eine erhöhte Wärmeabfuhr während des Betriebes der elektronischen Bauelemente 9 zu gewährleisten. Die optional vorsehbaren Kühlkörper werden hierbei auf der Seite der elektronischen Bauelemente 9 aufgesetzt, die der leitfähigen Trägerfolie 1 abgewandt ist.
Um eine Kapselung von empfindlichen elektronischen Bauelementen 9 zu erzielen, ist es möglich, diese mit einer Polymermasse 11 zu umschließen. Dies ist in Figur 3 dargestellt. Die Polymermasse 11 ist zum Beispiel eine Expoxy-Niederdruckpressmasse. In die Polymermasse 11 können, wenn erforderlich, zum Beispiel Platzhalter für dickere Dielektrika, die zum Beispiel für Antennen oder Kühlkörper verwendet werden, umspritzt werden. Das Umhüllen mit der Polymermasse 11 erfolgt zum Beispiel mittels eines Spritzpressverfahrens. Die Platzhalter können zum Beispiel als Vertiefungen oder Wannen ausgeformt sein. Neben dem Spritzpressverfahren ist jedoch auch jedes andere, dem Fachmann bekannte Verfahren, einsetzbar, mit dem sich die elektronischen Bauelemente 9 mit der Polymermasse 11 ummanteln lassen. Zusätzlich hat die Ummantelung mit der Polymermasse 11 den Vorteil, dass ein Höhenausgleich bei Bauelementen 9 mit unterschiedlicher Dicke möglich ist. Dies ist vorteilhaft für den nachfolgenden Laminierprozess. Bauteile können zudem auf abziehbarer Folie vorverkapselt werden und nach Abziehen der Folie auf die Trägerfolie 1 montiert werden.
Nach dem Aufbringen der elektronischen Bauelemente 9 auf die leitfähige Trägerfolie 1 oder, wenn die elektronischen Bauelemente 9 von der Polymermasse umschlossen werden sollen, nach dem Umschließen der elektronischen Bauelemente 9 mit der Polymermasse 11, wird die leitfähige Folie 1 auf Leiterplattenzuschnitt zugeschnitten.
Nach dem Zuschneiden wird die leitfähige Folie 1 mit den darauf angebrachten elektronischen Bauelementen 9 und gegebenenfalls weiteren mechanischen Bauelementen, die hier nicht dargestellt sind, auf einen Leiterplattenträger 13 auflaminiert. Dies ist in Figur 4 dar- gestellt. Bei der hier dargestellten Ausführungsvariante ist die leitfähige Folie 1 mit den e- lektronischen Bauelementen 9 auf den Leiterplattenträger 13 auflaminiert worden, ohne dass die elektronischen Bauelemente 9 von der Polymermasse 11 umschlossen worden sind. Erfindungsgemäß wird aber auch die in Figur 3 dargestellte Ausführungsform, bei der die elektronischen Bauelemente 9 von der Polymermasse 11 umschlossen sind, auf den Leiter- plattenträger 13 auflaminiert. Das Auflaminieren erfolgt dabei nach dem Fachmann bekannten Verfahren. Der Leiterplattenträger 13 wird erfindungsgemäß derart auf die leitfähige Folie 1 auflaminiert, dass die elektronischen Bauelemente 9 oder die von der Polymermasse 11 umschlossenen elektronischen Bauelemente 9 vom Leiterplattenträger 13 umschlossen werden. Hierzu wird der Leiterplattenträger 13 auf der Seite auf die leitfähige Folie 1 auf- laminiert, auf der auch die elektronischen Bauelemente 9 angebracht sind.
Im Allgemeinen wird hierzu bei Bauelementen 9, deren Bauteildicke größer als 0,1 mm ist, zunächst ein glasfaserverstärktes und an den Stellen der Bauelemente 9 vorgebohrtes ausgehärtetes Leiterplattenmaterial auf die Folie aufgelegt. Hierauf wird ein Prepreg und gege- benenfalls ein weiteres ausgehärtetes Leiterplattenmaterial aufgelegt. Dieser Stapel wird dann in einem Laminierprozess verpresst. Das ausgehärtete Leiterplattenmaterial ist üblicherweise ein glasfaserverstärktes Epoxidharz. Es ist jedoch auch jedes andere geeignete, dem Fachmann bekannte Material einsetzbar. Als Prepreg wird im Allgemeinen ebenfalls ein Epoxidharz eingesetzt. Dieses ist jedoch noch nicht vollständig ausgehärtet. Durch Aufbringen von Druck und einer erhöhten Temperatur härtet das Prepreg vollständig aus, wodurch sich dieses mit dem ausgehärteten Leiterplattenmaterial verbindet. Der Verbund aus Prepreg und ausgehärtetem Leiterplattenmaterial bildet den Leiterplattenträger 13.
Nach dem Auflaminieren der leitfähigen Folie 1 mit den elektronischen Bauelementen 9 bzw. mit den gegebenenfalls von der Polymermasse 11 umschlossenen elektronischen Bauelementen 9 auf den Leiterplattenträger 13 werden an den Anschlussstellen der elektronischen Bauelemente 9 Löcher 17 in die Trägerfolie 1, umfassend die leitfähige Schicht 3 und die isolierende Schicht 5, eingebracht. Die richtige Positionierung der Löcher 17 kann durch die anfangs eingebrachten Justagemarken 7 ermittelt werden. Hierdurch ist es möglich genau an den Positionen, an denen sich die elektrischen Anschlüsse der elektronischen Bauelemente 9 befinden, die Löcher 17 zu erzeugen.
Üblicherweise werden gleichzeitig mit dem Einbringen der Löcher 17 zur Kontaktierung der elektronischen Bauelemente 9 mit der leitfähigen Schicht 3 oder direkt im Anschluss daran Kühlkanäle 31, wie sie in den Figuren 7 und 8 dargestellt sind, in den Leiterplattenträger 13 gebohrt. Hierzu wird zum Beispiel ein Laserbohrverfahren eingesetzt. Wenn auch die Löcher 17 durch ein Laserbohrverfahren erzeugt werden, wird für die Kühlkanäle 31 vorzugs- weise ein zweiter Laser eingesetzt. Es können aber auch alle Löcher 17 und Kühlkanäle 31 mit dem gleichen Laser gebohrt werden.
Durch Metallisierung werden die elektronischen Bauelemente 9 mit der leitfähigen Schicht 3 elektrisch kontaktiert. Dies ist in Figur 6 dargestellt. Zur Metallisierung wird durch dem Fachmann bekannte Verfahren, zum Beispiel durch stromlose Metallabscheidung, Metall 19 in den Löchern 17 abgeschieden. Dieses Metall verbindet die Anschlüsse der elektronischen Bauelemente 9 mit der Leiterbahnstruktur 15. Ein elektronischer Kontakt wurde hergestellt. Üblicherweise ist das Metall 19, welches zur Metallisierung eingesetzt wird, Kupfer. Für die Metallisierung wird im Allgemeinen zunächst stromlos eine Startmetallisierung aus Palladi- um abgeschieden. Daran anschließend erfolgt eine galvanische Kupferabscheidung. Das Metall 19 kann die Form einer Hülse einnehmen oder die Löcher 17 vollständig füllen.
Nach dem Einbringen der Löcher 17 für die Kontaktierung der elektronischen Bauelemente 9 in die leitfähige Folie 1 und der Metallisierung der Löcher 17 wird die leitfähige Schicht 3, wie in Figur 5 dargestellt, strukturiert. Das Strukturieren erfolgt dabei durch ein beliebiges, dem Fachmann bekanntes Verfahren. Geeignete Verfahren sind zum Beispiel Ätzverfahren, Photoresistverfahren, Laserbohrverfahren oder Laserablationsverfahren. Durch die Strukturierung der leitfähigen Schicht werden die für die Leiterplatte notwendigen Leiterbahnstrukturen 15 erzeugt.
Durch das Einbetten der elektronischen Bauelemente 9 in den Leiterplattenträger 13 wird eine ebene Oberfläche erzielt. Hierdurch ist eine einfache Verarbeitung der Oberfläche möglich.
Selbstverständlich ist es jedoch auch möglich, zuerst die Leiterbahnstruktur 15 aus der leitfähigen Folie 1 auszuarbeiten und daran anschließend die Löcher in die leitfähige Folie 1 einzubringen und zu metallisieren.
In Figur 7 ist eine elektronische Baugruppe dargestellt.
Eine elektronische Baugruppe 21 umfasst einen Leiterplattenträger 13 mit darauf aufge- brachter Leiterbahnstruktur 15, wie diese in Figur 6 dargestellt ist. Auf die Leiterbahnstruktur 15 ist ein Dielektrikum 23 aufgebracht, um mindestens eine weitere Leiterbahnstruktur 27 aufzubringen. Als Dielektrikum 25 eignen sich zum Beispiel Epoxidharze oder FR4- Materialien, die aus der Leiterplattentechnik bekannt sind. Das Aufbringen des Dielektrikums 23 erfolgt mit den üblichen, dem Fachmann bekannten Verfahren. So ist es zum Bei- spiel möglich, das Dielektrikum 23 durch Rakeln, Streichen, Drucken, Aufiaminieren, Vor- hangguss, Filmcoating, Spray-Coating oder ähnliche Verfahren aufzubringen.
Auf das Dielektrikum 23 wird die weitere Leiterbahnstruktur 25 aufgebracht. Hierzu ist es möglich, zunächst vollfiächig eine leitfähige Schicht aufzutragen, die anschließend struktu- riert wird.
Bevorzugt ist es auch möglich, auf die erste Leiterbahnstruktur 15 eine weitere leitfähige Folie 1 aufzubringen und aus der leitfähigen Schicht der zweiten leitfähigen Folie die Leiterbahnstruktur 25 zu strukturieren. Dies erfolgt dann vorzugsweise nach den gleichen Verfah- ren wie die Strukturierung der leitfähigen Schicht 3 zur Leiterbahnstruktur 15. Nach dem Herstellen der Leiterbahnstruktur 25 können Löcher 27 in das Dielektrikum 23 eingebracht werden, durch die mittels Metallisierung eine Kontaktierung der Leiterbahnstruktur 25 mit der Leiterbahnstruktur 15 erfolgt.
Besonders bevorzugt werden zur Herstellung mehrerer leitfähiger, zu Leiterbahnen strukturierter Schichten, zunächst das Dielektrikum 23 und anschließend eine leitfähige Folie auflaminiert. Nach dem Aufiaminieren des Dielektrikums 25 und der leitfähigen Folie werden zunächst Löcher 27 eingebracht, die anschließend metallisiert werden, um die leitfähige Fo- He mit darunter liegenden Schichten elektrisch zu verbinden. Daran anschließend wird aus der leitfähigen Folie eine weitere Leiterbahnstruktur 25 herausgearbeitet.
Wenn die elektronische Baugruppe 21 als Hochfrequenz-Radarsensor eingesetzt werden soll, so ist es bevorzugt, wenn mindestens eine der Leiterbahnstrukturen 15, 25 eine Antennenstruktur darstellt. Bevorzugt ist die oberste der Leiterbahnstrukturen 15, 25 die Antennenstruktur. Es ist jedoch auch möglich, dass jede beliebige andere Leiterbahnstruktur 15, 25 die Antennenstruktur enthält.
Um Wärme von den elektronischen Bauelementen 9 abzuführen, ist es möglich, an der den Leiterbahnstrukturen 15, 25 abgewandten Seite der elektronischen Bauelemente 9 Kühlkanäle 31 in den Leiterplattenträger 13 einzubringen. Die Kühlkanäle 31 können mit einem hier nicht dargestellten Metallkern verbunden werden. Über den Metallkern und die Kühlkanäle 31 wird Wärme von den elektronischen Bauelementen 9 abgeführt. Wenn ein Metall- kern in der elektronischen Baugruppe 21 enthalten ist, so erfolgt das Anbinden der Kühlkanäle 31 an den Metallkern 33 im Allgemeinen über eine Rückseitmetallisierung oder auch über alternative Anbindungen, bei der die Innenwände der Kühlkanäle 31 mit einer Metallschicht versehen werden. Auch ist es möglich, die Kühlkanäle 31 vollständig mit einem Metall zu füllen.
Weiterhin ist es auch möglich, zwischen einem gegebenenfalls enthaltenen Metallkern und den elektronischen Bauelementen 9 Kühlelemente vorzusehen. Auch ist es möglich, den Metallkern so zu gestalten, dass dieser die elektronischen Bauelemente 9 direkt kontaktiert. Alternativ ist es auch möglich, dass kein Metallkern vorgesehen ist aber zwischen den elekt- ronischen Bauelementen 9 Kühlelemente vorgesehen sind. In diesem Fall ist es bevorzugt, wenn die Kühlelemente direkt die elektronischen Bauelemente 9 kontaktieren. Geeignete Kühlelemente sind zum Beispiel Peltier-Elemente.
Die elektronischen Bauelemente 9 und die Leiterbahnstrukturen 15, 25 sind weiterhin mit Durchkontaktierungen 33 verbunden. Die Durchkontaktierungen 33 sind im Allgemeinen in Form von Bohrungen in der elektronischen Baugruppe 21 ausgebildet. Um einen Stromfluss oder Signalfluss in den Durchkontaktierungen 33 an die elektronischen Bauelemente 9 bzw. die Leiterbahnstrukturen 15, 25 zu ermöglichen, sind die Durchkontaktierungen 33 vorzugsweise mit einer Metallschicht 34 versehen. Alternativ ist es auch möglich, die Durch- kontaktierungen 33 vollständig mit einem Metall zu füllen.
An der Unterseite der elektronischen Baugruppe 21, d.h. der den Leiterbahnstrukturen 15, 25 gegenüberliegenden Seite sind die Durchkontaktierungen 33 mit Lötpunkten 35 verbun- den. Die Lötpunkte 35 dienen zur späteren Befestigung des elektronischen Bauelementes 9 zum Beispiel auf einer Leiterplatte. Zudem wird über die Lötpunkte 35 eine elektrische Kontaktierung der elektronischen Baugruppe 21 ermöglicht.
So ist es zum Beispiel möglich, die elektronische Baugruppe 21 zur Funktionsüberprüfung in einen Adapter 37 einzusetzen, wie es in Figur 8 dargestellt ist. Hierbei erfolgt eine elektrische Verbindung der elektronischen Baugruppe 21 mit dem Adapter 37 über die Lötpunkte 35. Die elektronische Baugruppe 21 wird dabei zum Beispiel in den Adapter 37 eingeklemmt und so im Adapter 37 gehalten. Bei einer hinreichend ebenen Unterseite der elekt- ronischen Baugruppe 21 ist es auch möglich, dass die elektronische Baugruppe 21, wie hier dargestellt, zur Funktionsüberprüfung in den Adapter eingelegt wird. Der Kontakt der Lötpunkte 35 der elektronischen Baugruppe 21 im Adapter 37 erfolgt dabei zum Beispiel über Kontaktflächen 39. Durch Berührung der Lötpunkte 35 mit den Kontaktflächen 39 entsteht eine elektrische Verbindung, die eine Prüfung der elektronischen Baugruppe ermöglicht. Die Kontaktflächen sind z.B. Teil einer Leiterbahnstruktur 41, die mit einer Prüfeinheit 43 verbunden ist, die zum Beispiel ein vorgegebenes Prüfprogramm mit der elektronischen Baugruppe 21 durchführt.
Im Anschluss an die Funktionsüberprüfung oder auch gegebenenfalls ohne Funktionsüber- prüfung wird die elektronische Baugruppe 21, wie in Figur 9 dargestellt, zum Beispiel auf einer Leiterplatte 45 befestigt. Durch die Lötpunkte 35 ist es möglich, die elektronische Baugruppe 21 durch ein SMD-Verfahren mit der Leiterplatte 45 zu verbinden, wobei die Lötpunkte 35 mit Kontaktbereichen 47 auf der Leiterplatte 45 verbunden werden. Dies ermöglicht eine einfache und kostengünstige Verbindung ohne den Einsatz von Drahtbond- Verbindungen, wie diese aus dem Stand der Technik bekannt sind.

Claims

Ansprüche
1. Verfahren zur Herstellung einer elektronischen Baugruppe (21), insbesondere für Hochfrequenzanwendungen, umfassend mindestens ein elektronisches Bauelement (9), das auf einer Leiterplatte befestigt wird, sowie mindestens eine Leiterbahnstruktur (15,
25), mit der das mindestens eine elektronische Bauelement (9) kontaktiert wird, folgende Schritte umfassend:
(a) Befestigen des mindestens einen elektronischen Bauelementes (9) auf einer iso- lierenden Schicht (5) einer leitfähigen Folie (1), wobei die aktive Seite des mindestens einen elektronischen Bauelements (9) in Richtung der leitfähigen Folie (1) weist,
(b) Auflaminieren der leitfähigen Folie (1) mit dem mindestens einen daran befestig- ten elektronischen Bauelement (9) auf einen Leiterplattenträger (13), wobei das mindestens eine elektronische Bauelement (9) in Richtung des Leiterplattenträgers (13) weist,
(c) Ausbilden einer Leiterbahnstruktur (15) durch Strukturieren der leitfähigen Fo- He (1) und Ankontaktieren des mindestens einen elektronischen Bauelements
(9),
(d) Anbringen von Lötpunkten (35) an Durchkontaktierungen (33), die in der elektronischen Baugruppe (21) ausgebildet sind und die zur Unterseite der elektroni- sehen Baugruppe (21) führen und mit der Leiterbahnstruktur (15, 25) verbunden sind.
2. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass das mindestens eine e- lektronische Bauelement (9) nach dem Befestigen auf der leitfähigen Folie (1) von einer Polymermasse (11) umschlossen wird.
3. Verfahren gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, dass auf die in Schritt (c) strukturierte leitfähige Folie (1) mindestens eine weitere Lage, die Leiterbahnstrukturen (25) enthält, aufgebracht wird.
4. Verfahren gemäß einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass mindestens eine Leiterbahnstruktur (15, 25) eine Antennenstruktur umfasst.
5. Verfahren gemäß einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass in einem weiteren Schritt nach dem Aufbringen der Lötpunkte (35) eine Funktionsüberprüfung in einem Adapter durchgeführt wird.
6. Verfahren gemäß Anspruch einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die elektronische Baugruppe (21) auf eine Leiterplatte aufgebracht wird.
7. Elektronische Baugruppe, umfassend mindestens ein elektronisches Bauelement (9), das mit mindestens einer Leiterbahnstruktur (15, 25) auf einer Leiterplatte verbunden ist, wobei das mindestens eine elektronische Bauelement (9) in einem Leiterplattenträger (13) eingebettet ist und die Leiterbahnstruktur (15, 25) an der Oberfläche der Leiterplatte angeordnet ist, dadurch gekennzeichnet, dass in der elektronischen Baugruppe (21) Durchkontaktierungen (33) ausgebildet sind, die mit der Leiterbahnstruktur (15, 25) verbunden sind und zur Unterseite der elektronischen Baugruppe (21) führen, wo- bei an den Durchkontaktierungen (33) Lötpunkte (35) angebracht sind.
8. Elektronische Baugruppe gemäß Anspruch 7, dadurch gekennzeichnet, dass die Leiterbahnstruktur (15, 25) in mehreren Lagen ausgebildet ist.
9. Elektronische Baugruppe gemäß Anspruch 7 oder 8, dadurch gekennzeichnet, dass die Leiterbahnstruktur (15, 25) eine Antennenstruktur umfasst.
10. Elektronische Baugruppe gemäß einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass mindestens ein elektronisches Bauelement (9) ein IC ist.
11. Elektronische Baugruppe gemäß einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, dass das mindestens eine elektronische Bauelement (9) eine Auswerteschaltung umfasst.
12. Elektronische Baugruppe gemäß einem der Ansprüche 7 bis 11, dadurch gekennzeichnet, dass in die elektronische Baugruppe (21) Kühlkörper und/oder Kühlkanäle (31) integriert sind.
EP08803865A 2007-09-19 2008-09-09 Verfahren zur herstellung einer elektronischen baugruppe sowie elektronische baugruppe Withdrawn EP2193697A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007044754A DE102007044754A1 (de) 2007-09-19 2007-09-19 Verfahren zur Herstellung einer elektronischen Baugruppe sowie elektronische Baugruppe
PCT/EP2008/061897 WO2009037145A2 (de) 2007-09-19 2008-09-09 Verfahren zur herstellung einer elektronischen baugruppe sowie elektronische baugruppe

Publications (1)

Publication Number Publication Date
EP2193697A2 true EP2193697A2 (de) 2010-06-09

Family

ID=40090015

Family Applications (1)

Application Number Title Priority Date Filing Date
EP08803865A Withdrawn EP2193697A2 (de) 2007-09-19 2008-09-09 Verfahren zur herstellung einer elektronischen baugruppe sowie elektronische baugruppe

Country Status (3)

Country Link
EP (1) EP2193697A2 (de)
DE (1) DE102007044754A1 (de)
WO (1) WO2009037145A2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008009220A1 (de) * 2008-02-06 2009-08-13 Robert Bosch Gmbh Verfahren zum Herstellen einer Leiterplatte
DE102008000842A1 (de) * 2008-03-27 2009-10-01 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe
DE102011003852A1 (de) * 2011-02-09 2012-08-09 Robert Bosch Gmbh Kontaktsystem mit einem Verbindungsmittel und Verfahren
DE102012012985A1 (de) 2012-06-29 2014-01-02 Karlsruher Institut für Technologie Verfahren zur Herstellung einer elektrischen Anordnung sowie elektrische Anordnung
DE102013114907A1 (de) 2013-12-27 2015-07-02 Pac Tech-Packaging Technologies Gmbh Verfahren zur Herstellung eines Chipmoduls
DE102015226135A1 (de) 2015-12-21 2017-06-22 Robert Bosch Gmbh Verfahren zum Herstellen eines elektrischen Schaltungsmoduls und elektrisches Schaltungsmodul
DE102021108701A1 (de) 2021-04-08 2022-10-13 Innome Gmbh Sensorbauteil und Verfahren zur Herstellung desselben

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998003997A1 (en) * 1996-07-22 1998-01-29 Northrop Grumman Corporation Closed loop liquid cooling within rf modules
EP1139705B1 (de) * 1999-09-02 2006-11-22 Ibiden Co., Ltd. Leiterplatte und verfahren zu ihrer herstellung
US6512182B2 (en) 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
JP3527229B2 (ja) * 2002-05-20 2004-05-17 沖電気工業株式会社 半導体装置、半導体装置の実装方法、及び半導体装置のリペア方法
JP2007535123A (ja) * 2003-07-14 2007-11-29 エイブイエックス コーポレイション モジュール式電子アッセンブリーおよび製造方法
FI20031201A (fi) * 2003-08-26 2005-02-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
JP4204989B2 (ja) * 2004-01-30 2009-01-07 新光電気工業株式会社 半導体装置及びその製造方法
EP1684341A3 (de) * 2005-01-21 2007-01-10 Robert Bosch Gmbh Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
DE102005003125A1 (de) 2005-01-21 2006-07-27 Robert Bosch Gmbh Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
KR100716826B1 (ko) * 2005-05-10 2007-05-09 삼성전기주식회사 전자부품이 내장된 기판의 제조방법
DE112006001506T5 (de) * 2005-06-16 2008-04-30 Imbera Electronics Oy Platinenstruktur und Verfahren zu ihrer Herstellung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2009037145A2 *

Also Published As

Publication number Publication date
DE102007044754A1 (de) 2009-04-09
WO2009037145A2 (de) 2009-03-26
WO2009037145A3 (de) 2009-05-28

Similar Documents

Publication Publication Date Title
EP2260683B1 (de) Verfahren zur herstellung einer elektronischen baugruppe
DE19954941C2 (de) Verfahren zum Integrieren eines Chips innerhalb einer Leiterplatte
EP2286644B1 (de) Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
EP3231261B1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
DE102006037538B4 (de) Elektronisches Bauteil, elektronischer Bauteilstapel und Verfahren zu deren Herstellung sowie Verwendung einer Kügelchenplatziermaschine zur Durchführung eines Verfahrens zum Herstellen eines elektronischen Bauteils bzw. Bauteilstapels
EP2153707B1 (de) Verfahren zur herstellung einer elektronischen baugruppe
WO2006077208A1 (de) Steuermodul
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
WO2009037145A2 (de) Verfahren zur herstellung einer elektronischen baugruppe sowie elektronische baugruppe
WO2013091962A1 (de) Getriebesteuermodul
DE102005003125A1 (de) Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
DE10228593A1 (de) Elektronisches Bauteil mit einer Gehäusepackung
EP3222125B1 (de) Getriebesteuermodul für den einsatz in einem kontaminierenden medium und verfahren zur herstellung eines solchen getriebesteuermodules
EP3016485A2 (de) Elektrisches gerät für den einsatz in einem kontaminierenden medium und verfahren zur herstellung eines solchen
EP2421339A1 (de) Verfahren zum Einbetten von elektrischen Komponenten
WO2008119586A1 (de) Verfahren zur herstellung einer elektronischen baugruppe sowie elektronische baugruppe
DE202009009950U1 (de) Elektronische Baugruppe
EP1684341A2 (de) Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
DE102016225029A1 (de) Getriebesteuermodul zur Ansteuerung eines Kraftfahrzeuggetriebes und Verfahren zur Herstellung eines Getriebesteuermoduls
DE102009002376A1 (de) Multichip-Sensormodul und Verfahren dessen Herstellung
DE102012209033A1 (de) Elektronikmodul sowie Verfahren zur Herstellung eines solchen Elektronikmoduls, sowie elektronisches Steuergerät mit einem solchen Elektronikmodul
DE102018204553B4 (de) Leistungselektronikmodul für Kraftfahrzeuganwendungen
EP3503694A1 (de) Verfahren zum herstellen einer wärmeleitenden verbindung zwischen einem leistungsbauteil und einer metallischen schicht eines schaltungsträgers
DE10343065A1 (de) Leiterplatte und Verfahren zum Herstellen der Leiterplatte

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20100419

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MT NL NO PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL BA MK RS

17Q First examination report despatched

Effective date: 20110304

DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20170401