DE102012012985A1 - Verfahren zur Herstellung einer elektrischen Anordnung sowie elektrische Anordnung - Google Patents

Verfahren zur Herstellung einer elektrischen Anordnung sowie elektrische Anordnung Download PDF

Info

Publication number
DE102012012985A1
DE102012012985A1 DE201210012985 DE102012012985A DE102012012985A1 DE 102012012985 A1 DE102012012985 A1 DE 102012012985A1 DE 201210012985 DE201210012985 DE 201210012985 DE 102012012985 A DE102012012985 A DE 102012012985A DE 102012012985 A1 DE102012012985 A1 DE 102012012985A1
Authority
DE
Germany
Prior art keywords
circuit board
electronic component
printed circuit
polyimide
electrical arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201210012985
Other languages
English (en)
Inventor
Juergen Hasch
Dirk Eichel
Thomas Zwick
Stefan Beer
Gerhard Kunkel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Karlsruher Institut fuer Technologie KIT
Original Assignee
Robert Bosch GmbH
Karlsruher Institut fuer Technologie KIT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH, Karlsruher Institut fuer Technologie KIT filed Critical Robert Bosch GmbH
Priority to DE201210012985 priority Critical patent/DE102012012985A1/de
Publication of DE102012012985A1 publication Critical patent/DE102012012985A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29388—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Combinations Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer elektrischen Anordnung, insbesondere für Hochfrequenzanwendungen, sowie eine solche elektrische Anordnung. Beim erfindungsgemäßen Verfahren wird ein elektronisches Bauelement an einer Leiterplatte angebracht und flüssiges Polyimid auf die Leiterplatte und/oder das elektronische Bauelement aufgebracht, insbesondere aufgeschleudert. Ein weiterer Aspekt der vorliegenden Erfindung betrifft das Ergebnis des vorgenannten Verfahrens.

Description

  • Stand der Technik
  • Die vorliegende Erfindung betrifft ein Herstellungsverfahren zur Herstellung einer elektrischen Anordnung, wobei insbesondere elektrische Anordnungen für Hochfrequenzanwendungen Gegenstand der Erfindung sind. Elektronische Baugruppen für Hochfrequenzanwendungen, die mindestens ein elektronisches Bauelement umfassen, welches auf einer Leiterplatte befestigt ist, werden z. B. in Hochfrequenz-Radarsensoren eingesetzt. Diese finden z. B. als Abstandsradar Anwendung in Kraftfahrzeugen. Hochfrequenz-Radarsensoren im Millimeterwellenbereich werden heutzutage auf spezielle Hochfrequenzsubstrate mit „nackten” Chips in Chip-on-Board (CoB) oder mit „verpackten” Chips (eWLB-Gehäuse) in SMD-Technik aufgebracht.
  • Die Forschungsarbeiten, die zu diesen Ergebnissen geführt haben, wurden gemäß der Finanzhilfevereinbarung Nr. 248120 („Silicon-based Ultra-Compact Cost-Efficient System Design for mm-Wave Sensors”) im Zuge des Siebten Rahmenprogramms der Europäischen Gemeinschaft RP7/2007-2013 gefördert.
  • Die DE 10 2007 043 001 A1 sowie die DE 10 2007 044 754 A1 zeigen Möglichkeiten zur Integration von Chips in eine Trägerleiterplatte.
  • Bekannte Verbindungen zwischen einem elektrischen Bauelement bzw. einem Chip und einer Trägerleiterplatte verwenden für gewöhnlich eine Klebeschicht, welche zwischen den miteinander zu verbindenden Elementen angeordnet wird. Diese resultiert in einem zusätzlichen Materialaufwand sowie Fertigungsschritt, mitunter erhöhtem Bauraumbedarf und zur elektrischen Verbindung der miteinander verbundenen Komponenten längere elektrische Leitungen mit unnötig hohen Leitungsverlusten. Insbesondere für Frequenzen oberhalb von 100 GHz sind klassische Hochfrequenzsubstrate (z. B. Rogers) nicht mehr einsetzbar.
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, den zuvor genannten Nachteilen des Standes der Technik abzuhelfen.
  • Offenbarung der Erfindung
  • Die vorgenannte Aufgabe wird gelöst durch ein Verfahren mit den Merkmalen gemäß Anspruch 1 sowie eine elektrische Anordnung mit den Merkmalen nach Anspruch 9. Das erfindungsgemäße Verfahren zur Herstellung einer elektrischen Anordnung ist insbesondere für Hochfrequenzanwendungen geeignet. Es umfasst zunächst ein Anbringen eines elektronischen Bauelements an einer Leiterplatte. Das elektronische Bauelement kann beispielsweise ein sogenannter ”Chip”, also ein integrierter Schaltkreis, ein passives Bauelement, wie beispielsweise eine Antenne, ein Widerstand, ein Kondensator oder ein Transistor sein. Die Leiterplatte kann dabei insbesondere als passives Bauteil, beispielsweise ein Hochfrequenzsubstrat, oder eine weitere integrierte Schaltungsanordnung, wie das vorgenannte elektronische Bauelement selbst, sein. Zusätzlich umfasst das erfindungsgemäße Verfahren ein Aufbringen eines flüssigen Polyimids auf die Leiterplatte und/oder das elektronische Bauteil. Diese Aufbringung eines flüssigen Polyimids ist eine neuartige Möglichkeit zur Integration von Hochfrequenzchips und passiven Hochfrequenzbauelementen in eine Standardleiterplatte. Das Aufbringen kann insbesondere unter hoher kinetischer Energie als ”Aufschleudern” einer Polyimidschicht erfolgen, wodurch eine besonders dichte, fest mit der Oberfläche des zu beschichtenden Bauteils verbunden und daher langlebige und zuverlässige Polyimidschicht erzeugt werden kann. Diese legt sich mit anderen Worten konform direkt auf eine vorhandene Oberfläche und kommt somit ohne zusätzliche Klebeschicht aus. Auf diese Weise kann eine Integration von Millimeterwellenbauteilen direkt in eine Leiterplatte erfolgen, ohne dass unnötige Leitungsverluste durch die Verbindungsleitungen entstehen. Während das Anbringen des elektronischen Bauelements an der Leiterplatte unter Vermittlung einer Klebeschicht erfolgen kann, ist dies zwischen der Polyimidschicht und der Leiterplatte bzw. zwischen der Polyimidschicht und dem elektronischen Bauelement nicht erforderlich.
  • Die Unteransprüche zeigen bevorzugte Weiterbildungen der Erfindung.
  • Bevorzugt kann das Verfahren weiter einen Schritt umfassen, in welchem eine Leiterbahn auf das elektronische Bauelement aufgebracht wird und erst anschließend das flüssige Polyimid auf die Leiterplatte bzw. das elektronische Bauelement (und zumindest zum Teil nun auch auf die Leiterbahn) aufgebracht wird. Auf diese Weise sind eine Klebeschicht oder andere Haftvermittler zwischen der Leiterbahn und den übrigen Komponenten insofern nicht erforderlich, als die Leiterbahn durch die ausgehärtete Polyimidschicht fixiert wird.
  • Weiter bevorzugt kann das erfindungsgemäße Verfahren einen Schritt umfassen, in welchem nach dem Aufbringen des flüssigen Polyimids auf das elektronische Bauelement und/oder die Leiterplatte eine Leiterbahn auf das elektronische Bauelement und/oder die Leiterplatte und/oder eine aus dem flüssigen Polyimid entstandene Schicht aufgebracht wird. Insbesondere kann die Leiterbahn dabei als Antenne ausgestaltet sein. Auf diese Weise kann einerseits eine elektrische Isolation, andererseits eine Verminderung elektromagnetischer Interferenzen zwischen der Leiterbahn und den umliegenden Bauteilen verwirklicht werden.
  • Weiter bevorzugt kann das Verfahren mit einem Schritt beginnen, in welchem eine Vertiefung in der Leiterplatte an derjenigen Stelle hergestellt wird, an welcher das elektronische Bauelement an die Leiterplatte angebracht werden soll. Auf diese Weise kann eine besonders kompakte elektrische Anordnung, umfassend das elektronische Bauelement und die Leiterplatte nebst Polyimidschicht verwirklicht werden.
  • Weiter bevorzugt kann das Aufbringen von Polyimid in Form eines ”Aufschleuderns” von Polyimid verwirklicht werden. Mit anderen Worten wird Polyimid mit hoher kinetischer Energie gespritzt und/oder unter Vermittlung eines Treibfluides auf die elektrische Anordnung gebracht. Dies kann den Vorteil haben, dass eine besonders intensive und zuverlässige Verbindung zwischen dem Polyimid und den Bauteilen der elektrischen Anordnung dadurch erfolgt, dass das flüssige Polyimid besonders tief in Poren bzw. Zwischenräume zwischen den Bauteilen der elektrischen Anordnung (elektronisches Bauelement, Leiterplatte und Leiterbahn) eindringt. Zudem können Lufteinschlüsse in der Polyimidschicht auf diese Weise vermieden werden und eine besonders dichte Schicht verwirklicht werden.
  • Weiter vorteilhaft kann das elektronische Bauelement auf die Leiterplatte geklebt werden, um beispielsweise den Abstand zwischen beiden Bauteilen auf ein vordefiniertes Maß festzulegen und somit elektrische sowie elektromagnetische Isolation beider Bauteile voneinander zu verwirklichen.
  • Vorzugsweise kann der Klebevorgang unter Verwendung von Abstandshaltern zwischen dem elektrischen Bauelement und der Leiterplatte erfolgen, welche entweder vor dem Auftragen des Klebemittels oder aber als Beigabe zum Klebemittel bzw. Bestandteil des Klebemittels zwischen der Leiterplatte und dem elektronischen Bauelement angeordnet werden. Als Abstandshalter kommen beispielsweise Glaskugeln in Frage, welche alle im Wesentlichen einen identischen Durchmesser aufweisen und dem Klebemittel beigemengt sind. Da die Glaskugeln selbst nicht kompressibel sind, verbleibt bei hinreichender Druckkraft zwischen dem elektronischen Bauelement und den Leiterplatten stets ein Abstand gemäß dem Durchmesser der Glaskugeln.
  • Weiter vorteilhaft kann das erfindungsgemäße Verfahren um das Vorsehen einer Bohrung in einer flüssigen oder ausgehärteten Polyimidschicht erweitert werden. Mittels einer solchen Bohrung kann eine Kontaktierung des elektronischen Bauelements und/oder der Leiterplatte und/oder einer Leiterbahn durch die Polyimidschicht hindurch erfolgen. Eine solche Bohrung kann beispielsweise durch Verwendung einer Maske beim Aufbringen des flüssigen Polyimids oder ein nachträgliches Entfernen von Material an den Positionen der Bohrung erfolgen. Auf diese Weise können durch das Polyimid grundsätzlich voneinander elektrisch isolierte, übereinander angeordnete Schichten miteinander elektrisch verbunden werden und so komplexe elektrische Schaltkreise in besonders kompakter Form und mit extrem kurzen Verbindungsleitungen verwirklicht werden.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird eine elektrische Anordnung vorgeschlagen, welche ein elektronisches Bauelement, eine Leiterplatte und eine Polyimidschicht umfasst. Für das elektronische Bauelement und die Leiterplatte gilt das in Verbindung mit dem erstgenannten Aspekt der vorliegenden Erfindung Gesagte entsprechend. Die Polyimidschicht kann als flüssiges Polyimid auf die elektrische Anordnung aufgebracht, insbesondere aufgeschleudert, und anschließend ausgehärtet worden sein. Hinsichtlich der Vorteile der elektrischen Anordnung gemäß dem zweitgenannten erfinderischen Aspekt kann auf die in Verbindung mit dem erstgenannten erfinderischen Aspekt gemachten Ausführungen verwiesen werden.
  • Weiter bevorzugt kann die erfindungsgemäße elektrische Anordnung weiter eine Leiterbahn an einer Oberfläche des elektrischen Bauelements, und/oder der Leiterplatte und/oder der Polyimidschicht umfassen. Insbesondere kann die Leiterbahn als Hochfrequenzbauteil, wie beispielweise eine Antenne als Millimeterwellenbauteil ausgestaltet sein und durch Bohrungen in der Polyimidschicht mit unter ihr liegenden Bauteilen (elektrisches Bauelement und/oder Leiterplatte und/oder weitere Leiterbahnen) verbunden sein.
  • Kurze Beschreibung der Zeichnungen
  • Nachfolgend werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die begleitenden Zeichnungen im Detail beschrieben. In den Zeichnungen ist:
  • 1 eine Querschnittsdarstellung einer Leiterplatte mit Vertiefung gemäß einem Zustand bei einem Ausführungsbeispiel des erfindungsgemäßen Verfahrens,
  • 2 eine Querschnittsdarstellung einer Leiterplatte mit in einer Vertiefung eingelassenem Bauelement gemäß einem Zustand bei einem Ausführungsbeispiel eines erfindungsgemäßen Verfahrens,
  • 3 eine Querschnittsdarstellung der Leiterplatte aus 2 mit zusätzlich aufgeschleuderter Polyimidschicht gemäß einem Zustand bei einem Ausführungsbeispiel des erfindungsgemäßen Verfahrens,
  • 4 eine Querschnittsdarstellung der in 3 gezeigten Anordnung mit zusätzlichen Leiterstrukturen gemäß Zustand bei einem Ausführungsbeispiel des erfindungsgemäßen Verfahrens,
  • 5 eine Detailansicht eines in die Vertiefung in der Leiterplatte eingelassenen Bauelements,
  • 6 eine Detailansicht der in 5 gezeigten Anordnung mit zusätzlicher Polyimidschicht,
  • 7 eine Detailansicht der in 6 gezeigten Darstellung mit Leiterbahnstrukturen auf der Oberseite; und
  • 8 eine schematische Draufsicht auf eine elektrische Anordnung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
  • Ausführungsformen der Erfindung
  • 1 zeigt eine geschnittene Ansicht durch eine Leiterplatte 2, welche als Mehrlagenleiterplatte ausgeführt ist, in deren oberer Lage eine Vertiefung 6 angeordnet ist. Vom Boden der Vertiefung 6, welcher ggf. metallisiert ausgeführt sein kann, führen elektrische Verbindungen 11 in vertikaler Richtung durch die untere Lage der Leiterplatte 2. Die Verbindungen 11 können an der Unterseite der Leiterplatte 2 mit Landeflächen korrespondieren, die ein Auflöten der Leiterplatte 2 in SMD-Technik auf einer weiteren Trägerleiterplatte (nicht dargestellt) ermöglichen. Die Verbindungen 11 dienen der elektrischen und thermischen Verbindung mit dem Substrat (Bulk) eines in die Vertiefung 6 einzusetzenden Chips mit der Unterseite der Leiterplatte 2.
  • 2 zeigt die in 1 dargestellte geschnittene Ansicht, bei welcher ein Chip als elektronisches Bauelement 3 in die Vertiefung 6 eingebracht worden ist. An der Unterseite des elektronischen Bauelements 3 sind elektrische Kontakte vorgesehen (nicht dargestellt), mittels welcher das elektronische Bauelement in elektrischem Kontakt mit den elektrischen Leitungen 11 steht. Die mechanische und elektrische Verbindung zwischen dem elektronischen Bauelement 3 und der Leiterplatte 2 kann z. B. durch einen elektrisch leitfähigen Kleber hergestellt werden.
  • 3 zeigt die in 2 dargestellte geschnittene Ansicht, in welcher die Leiterplatte 2 und das elektronische Bauelement 3 durch eine flüssig aufgeschleuderte Polyimidschicht 4 abgedeckt sind. Durch die Polyimidschicht 4 sind somit das elektronische Bauelement 3 und die Leiterplatte 2 über ihre jeweiligen Oberseiten miteinander verbunden.
  • 4 zeigt die in 3 dargestellte geschnittene Ansicht, in welcher die Polyimidschicht eine Bohrung 8 oberhalb des elektronischen Bauelements 3 aufweist, mittels welcher eine auf der Oberseite der Polyimidschicht 4 angeordnete Leiterbahn 5 kontaktiert wird. Die Leiterbahn 5 ist ebenfalls flächig auf die Polyimidschicht 4 aufgebracht. Mittels der Leiterbahn 5 kann das eingebettete Bauelement 3 von außen elektrisch kontaktiert werden. Alternativ oder zusätzlich können beispielsweise auch weitere elektronische Bauelemente 3 und/oder weitere Leiterbahnen 5 (insbesondere zur Ausbildung von Antennenstrukturen) und/oder Leiterplatten (nicht dargestellt) auf der Leiterplatte 2 oder dem elektrischen Bauelement 3 bzw. der diese bedeckenden Polyimidschichten 4 vorgesehen und über die Leiterbahnen 5 elektrisch kontaktiert werden.
  • 5 zeigt eine geschnittene Detaildarstellung des elektronischen Bauelements 3 in der Vertiefung 6 der Leiterplatte 2. Zwischen dem Boden der Vertiefung 6 und der Unterseite des elektronischen Bauelements 3 sind Glaskugeln 7 als Abstandshalter angeordnet. Die Glaskugeln 7 weisen alle in etwa denselben Durchmesser auf, wodurch ein vordefinierter, gleichmäßiger Abstand zwischen der Unterseite des elektronischen Bauelements 3 und dem Boden der Ausnehmung 6 besteht. Zwischen dem Boden sowie den Flanken der Vertiefung 6 und dem elektronischen Bauelement 3 befindet sich ein Klebstoff 9, mittels welchem das elektronische Bauelement 3 in der Vertiefung 6 der Leiterplatte 2 fixiert wird. Der Klebstoff 9 sorgt seinerseits für eine thermische und/oder elektrische Verbindung zwischen dem elektronischen Bauelement 3 und der Leiterplatte 2.
  • In 6 wird die in 5 dargestellte Anordnung durch eine aufgeschleuderte Polyimidschicht 4 verdeckt. Verbleibende Zwischenräume zwischen den Flanken der Vertiefung 6 und dem elektronischen Bauelement 3 sind ebenso wie die Oberseiten des elektronischen Bauelements 3 und die neben der Vertiefung 6 befindlichen Oberseite der Leiterplatte 2 durch Polyimid 4 aufgefüllt bzw. abgedeckt. Die Oberfläche der dargestellten elektrischen Anordnung ist durch die flüssige aufgeschleuderte Polyimidschicht 4 eben bzw. plan.
  • 7 zeigt gegenüber der in 6 dargestellten Anordnung eine Bohrung 8, welche oberhalb des elektronischen Bauelements 3 durch die Polyimidschicht 4 angeordnet ist. An ihrer Oberseite schließt die Bohrung 8 mit einer horizontalen Leiterbahn 5 ab. Da die Bohrung mit elektrisch leitfähigem Material gefüllt ist, kann dieses Material ebenfalls als Leiterbahn 5 aufgefasst werden. Insbesondere die horizontale Leiterbahn 5 kann dabei als Hochfrequenzantenne ausgestaltet und verwendet sein. Erkennbar ist auch die Leiterbahn 5 durch eine weitere Polyimidschicht 4a abgedeckt. Auf diese Weise ist die dargestellte Anordnung gegen Umwelteinflüsse und unerwünschte elektrische Kontaktierung bzw. Kurzschlüsse isoliert.
  • 8 zeigt eine schematische Draufsicht auf eine elektrische Anordnung 1 gemäß dem zweiten Aspekt der vorliegenden Erfindung. Lötpunkte 10 säumen einen Randbereich der Leiterplatte 2. Von einigen dieser Lötpunkte 10 führen Leiterbahnen 5 zu einem auf der Leiterplatte angeordneten elektronischen Bauelement 3. Auch das elektronische Bauelement 3 weist Lötpunkte 10a auf, welche mit den vorgenannten Leiterbahnen 5 der Leiterplatte 2 verbunden sind. Zwei der Lötpunkte 10a des elektronischen Bauelements 3 sind mit jeweils einer Leiterbahn 5a als Antennenstruktur verbunden, wobei die Leiterbahnen 5a mit einem zweiten elektronischen Bauelement verbunden sind. Wie in den 1 bis 7 gezeigt, können die elektronischen Bauelemente 3 in die Oberfläche der Leiterplatte 2 eingelassen sein, während die Leiterbahnen 5 an der Oberfläche der Leiterplatte 2, gegebenenfalls auf einer ersten Polyimidschicht verlaufen und über die Lötpunkte 10a mit vertikal angeordneten elektrischen Verbindungen an die elektronischen Bauelemente 3 angeschlossen sind. Die Oberfläche der dargestellten Anordnung kann (insbesondere mit Ausnahme der Lötpunkte 10 und 10a) durch eine weitere (zweite) Polyimidschicht gegen Umwelteinflüsse und elektrische Kurzschlüsse bedeckt sein.
  • Es ist ein Kerngedanke der vorliegenden Erfindung, flüssiges Polyimid zu verwenden, um elektronische Bauelemente auf oder in Leiterplattenstrukturen abzudecken. Indem das flüssige Polyimid auf die elektronische Anordnung aufgeschleudert wird und sich auf diese Weise besonders gut mit der Oberfläche des elektronischen Bauelements bzw. der Leiterplatte (insbesondere stoffschlüssig) verbindet und anschließend aushärtet („curing”), können besonders kompakte Anordnungen mit äußerst kurzen und für Hochfrequenzsignale geeigneten Verbindungsleitungen verbunden werden.
  • Auch wenn die vorliegende Erfindung und ihre Aspekte anhand der in den Figuren dargestellten Ausführungsbeispiele im Detail und ausführlich beschrieben worden sind, sind weitere Merkmalskombinationen und Modifikationen der dargestellten Gegenstände für den Fachmann durchführbar, ohne den Gegenstand der vorliegenden Erfindung zu verlassen, wie er durch die beigefügten Ansprüche definiert wird.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102007043001 A1 [0003]
    • DE 102007044754 A1 [0003]

Claims (10)

  1. Verfahren zur Herstellung einer elektrischen Anordnung (1), insbesondere für Hochfrequenzanwendungen, umfassend – Anbringen eines elektronischen Bauelements (3) an einer Leiterplatte (2), und – Aufbringen eines flüssigen Polyimids (4, 4a) auf die Leiterplatte (2) und/oder das elektronische Bauelement (3).
  2. Verfahren nach Anspruch 1, weiter umfassend den Schritt – vor dem Aufbringen des flüssigen Polyimids (4, 4a) Aufbringen einer Leiterbahn (5) auf das elektronische Bauelement (3).
  3. Verfahren nach Anspruch 1 oder 2, weiter umfassend den Schritt – nach dem Aufbringen des flüssigen Polyimids (4, 4a) Aufbringen einer Leiterbahn (5) auf das elektronische Bauelement (3) und/oder die Leiterplatte (2) und/oder eine aus dem flüssigen Polyimid (4, 4a) entstandenen Schicht.
  4. Verfahren nach einem der vorstehenden Ansprüche, weiter umfassend den Schritt – Herstellen einer Vertiefung (6) in der Leiterplatte (2) an derjenigen Stelle, an welcher das elektronische Bauelement (3) an der Leiterplatte (2) angebracht werden soll.
  5. Verfahren nach einem der vorstehenden Ansprüche, wobei zumindest ein erster Schritt des Aufbringens von Polyimid (4, 4a) ein Aufschleudern von Polyimid (4, 4a) umfasst.
  6. Verfahren nach einem der vorstehenden Ansprüche, weiter umfassend den Schritt – Kleben des elektronischen Bauelements (3) auf die Leiterplatte (2).
  7. Verfahren nach Anspruch 6 weiter umfassend den Schritt – Anordnen eines Abstandshalters (7), insbesondere in Form von Glaskugeln, zwischen der Leiterplatte (2) und dem elektronischen Bauelement (3).
  8. Verfahren nach einem der vorstehenden Ansprüche, weiter umfassend den Schritt – Vorsehen einer Bohrung (8) in einer flüssigen oder ausgehärteten Polyimidschicht (4, 4a) zur Kontaktierung des elektronischen Bauelements (3) und/oder der Leiterplatte (2) und/oder einer Leiterbahn (5).
  9. Elektrische Anordnung, insbesondere für Hochfrequenzanwendungen, umfassend – eine Leiterplatte (2), – ein auf der Leiterplatte angeordnetes elektronisches Bauelement (3), und – eine ausgehärtete Polyimidschicht (4, 4a), welche in flüssigem Zustand auf die Leiterplatte (2) und das elektronische Bauelement (3) aufgetragen, insbesondere aufgeschleudert, worden ist.
  10. Elektrische Anordnung nach Anspruch 9, weiter umfassend eine Leiterbahn (5) an einer Oberfläche – des Bauelements (3) und/oder – der Leiterplatte (2) und/oder – der Polyimidschicht (4, 4a).
DE201210012985 2012-06-29 2012-06-29 Verfahren zur Herstellung einer elektrischen Anordnung sowie elektrische Anordnung Withdrawn DE102012012985A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE201210012985 DE102012012985A1 (de) 2012-06-29 2012-06-29 Verfahren zur Herstellung einer elektrischen Anordnung sowie elektrische Anordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201210012985 DE102012012985A1 (de) 2012-06-29 2012-06-29 Verfahren zur Herstellung einer elektrischen Anordnung sowie elektrische Anordnung

Publications (1)

Publication Number Publication Date
DE102012012985A1 true DE102012012985A1 (de) 2014-01-02

Family

ID=49753852

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201210012985 Withdrawn DE102012012985A1 (de) 2012-06-29 2012-06-29 Verfahren zur Herstellung einer elektrischen Anordnung sowie elektrische Anordnung

Country Status (1)

Country Link
DE (1) DE102012012985A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015113322B3 (de) * 2015-08-12 2016-11-17 Schweizer Electronic Ag Hochfrequenzantenne, Hochfrequenzsubstrat mit Hochfrequenzantenne und Verfahren zur Herstellung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007043001A1 (de) 2007-09-10 2009-03-12 Siemens Ag Bandverfahren für elektronische Bauelemente, Module und LED-Anwendungen
DE102007044754A1 (de) 2007-09-19 2009-04-09 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe sowie elektronische Baugruppe

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007043001A1 (de) 2007-09-10 2009-03-12 Siemens Ag Bandverfahren für elektronische Bauelemente, Module und LED-Anwendungen
DE102007044754A1 (de) 2007-09-19 2009-04-09 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe sowie elektronische Baugruppe

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015113322B3 (de) * 2015-08-12 2016-11-17 Schweizer Electronic Ag Hochfrequenzantenne, Hochfrequenzsubstrat mit Hochfrequenzantenne und Verfahren zur Herstellung

Similar Documents

Publication Publication Date Title
AT515101B1 (de) Verfahren zum Einbetten einer Komponente in eine Leiterplatte
AT503191B1 (de) Leiterplattenelement mit wenigstens einem eingebetteten bauelement sowie verfahren zum einbetten zumindest eines bauelements in einem leiterplattenelement
EP2526545B1 (de) Sensor mit dämpfung
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102006003137A1 (de) Elektronikpackung und Packungsverfahren
DE102018207955A1 (de) Leistungselektronisches Metall-Keramik-Modul und Leiterplattenmodul mit integriertem leistungselektronischen Metall-Keramik-Modul sowie Verfahren zu deren Herstellung
DE102011003195A1 (de) Bauteil und Verfahren zum Herstellen eines Bauteils
DE102013201926A1 (de) Verfahren zum elektrischen Kontaktieren eines Bauteils und Bauteilverbund
DE102011083627A1 (de) Verfahren zur Kontaktierung eines elektronischen Bauteils und Baugruppe mit einem elektronischen Bauteil auf einem Substrat
EP3222125B1 (de) Getriebesteuermodul für den einsatz in einem kontaminierenden medium und verfahren zur herstellung eines solchen getriebesteuermodules
DE102013103351A1 (de) Elektronikmodul
DE102017223689B4 (de) Halbleitervorrichtungen mit Hochfrequenzleitungselementen und zugehörige Herstellungsverfahren
DE102012012985A1 (de) Verfahren zur Herstellung einer elektrischen Anordnung sowie elektrische Anordnung
EP2452359B1 (de) Verfahren zum herstellen einer integrierten schaltung und resultierender folienchip
WO2013045222A1 (de) Kontaktfederanordnung und verfahren zur herstellung derselben
EP2844044A1 (de) Anlage und Verfahren zum Füllen von Löchern in einer Leiterplatte
DE102016219586A1 (de) Sensorvorrichtung und Verfahren zur Herstellung einer Sensorvorrichtung
DE102015226137A1 (de) Verfahren zum Herstellen eines Schaltungsbauteils und Schaltungsbauteil
DE102019132852B4 (de) Verfahren zum Herstellen eines Leiterstrukturelements und Leiterstrukturelement
WO2008058782A1 (de) Elektronische schaltungsanordnung mit mindestens einer flexiblen gedruckten schaltung und verfahren zu deren verbindung mit einer zweiten schaltung
DE102007051316B4 (de) Schaltungsträger mit hoher Bauteildichte
DE102017208472A1 (de) Verfahren zur Herstellung einer elektronischen Komponente und elektronische Komponente
EP2845456B1 (de) Elektrische durchkontaktierung mit mechanischer dämpfung
DE102013224119B4 (de) Anordnung zum elektrischen Verbinden eines Schaltungsträgers
WO2020099531A1 (de) Schaltungsanordnung für eine hochfrequenzantenne, verfahren zur ausbildung einer schaltungsanordnung, substratträger und verwendung einer schaltungsanordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee